JPH0250744A - アドレス変換方式 - Google Patents

アドレス変換方式

Info

Publication number
JPH0250744A
JPH0250744A JP63201234A JP20123488A JPH0250744A JP H0250744 A JPH0250744 A JP H0250744A JP 63201234 A JP63201234 A JP 63201234A JP 20123488 A JP20123488 A JP 20123488A JP H0250744 A JPH0250744 A JP H0250744A
Authority
JP
Japan
Prior art keywords
segment
address
limit value
intra
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63201234A
Other languages
English (en)
Inventor
Youji Kuise
杭瀬　洋司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63201234A priority Critical patent/JPH0250744A/ja
Publication of JPH0250744A publication Critical patent/JPH0250744A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)
  • Devices For Executing Special Programs (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機システムにおいて、仮想アドレス
から実アドレスに変換を行なうアドレス変換方式、特に
セグメントテーブルを用いるアドレス変換方式に関する
。
〔従来の技術〕
従来、この種のアドレス変換方式は、セグメント内オフ
セットに負の値を許さなかった。
〔発明が解決しようとする課題〕
ＰＡＳＣＡＬ等の高級言語では、配列の添字に負の値を
許している。
添字の下限値が負の配列を一つのセグメントに割り当て
た場合、従来ではセグメント内オフセットが０以上であ
るために添字に下限値を減算してセグメントに写象して
いた。
例えば、配列Ａ［−１０：５］　　（下限値＝−１０、
上限値＝５）の要素Ａ［−１０］をアクセスする場合、
添字値＝−１０に下限値＝−１０を減算してセグメント
内オフセット−〇に写象していた。
〔課題を解決するための手段〕
本発明によれば、セグメンテーション機能を有する電子
計算機システムにおいて、セグメント内オフセットＯの
実アドレスを指すセグメントベースアドレスとセグメン
ト内オフセットの下限値および上限値とを各エントリに
格納するセグメントテーブルをもとに、セグメント番号
と符号付きのセグメント内オフセットからなる仮想アド
レスを実アドレスに変換するアドレス変換手段を有する
ことを特徴とするアドレス変換方式が得られる。
〔実施例〕
次に、本発明の一実施例を示した図面を参照して、本発
明をより詳細に説明する。
第１図は、配列Ａ［−１０：５］（下限値＝１０、上限
値＝５．要素サイズ＝１）１をセグメント２に割り当て
た図である。
セグメントテーブルエントリ（＃３）７に配列Ａ１の要
素Ａ［０］の実アドレスを指すセグメントベースアドレ
ス（＝１００）１０とセグメント内オフセットの下限値
（＝−１０）８および上限値（＝５）９を格納しておく
。
配列Ａ１の要素Ａ［−６］をアクセスする場合のアドレ
ス変換過程を以下に示す。
仮想アドレス３のセグメント番号４によりセグメントテ
ーブルエントリ（＃３）７のアドレスを得る。
仮想アドレス３のセグメント内オフセット５が下限値８
および上限値９を越えていないが検査し、越えていれば
例外を発生させる。
セグメントベースアドレス（＝１００）１０に仮想アド
レス３のセグメント内オフセット（＝６）５を加算し実
アドレス（＝９４）１１を得る。
〔発明の効果〕
以上説明したように、本発明によれば、セグメント内オ
フセットに負の値を許すことにより、下限値が負である
配列をアクセスする場合、添字に下限値を減算してセグ
メントに写象することなく、直接添字をセグメント内オ
フセットに指定して高速にアクセスできる。
【図面の簡単な説明】
第１図は本発明の一実施例におけるアドレス変換過程を
示す図である。 １・・・配列Ａ、２・・・セグメント、３・・・仮想ア
ドレス、４・・・セグメント番号、５・・・セグメント
内オフセット、６・・・セグメントテーブル、７・・・
セグメントテーブルエントリ、８・・・下限値、９・・
・上限値、１０・・・セグメントベースアドレス、１２
・・・実アドレス。 ｒ−−−−−−−−−−− 代理人　弁理士　　内　原　　晋

Claims (1)

  1. 【特許請求の範囲】 セグメンテーション機能を有する電子計算機システムに
    おいて、 セグメント内オフセット０の実アドレスを指すセグメン
    トベースアドレスとセグメント内オフセットの下限値お
    よび上限値とを各エントリに格納するセグメントテーブ
    ルをもとに、セグメント番号と符号付きのセグメント内
    オフセットからなる仮想アドレスを実アドレスに変換す
    るアドレス変換手段を有することを特徴とするアドレス
    変換方式。
JP63201234A 1988-08-12 1988-08-12 アドレス変換方式 Pending JPH0250744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63201234A JPH0250744A (ja) 1988-08-12 1988-08-12 アドレス変換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63201234A JPH0250744A (ja) 1988-08-12 1988-08-12 アドレス変換方式

Publications (1)

Publication Number Publication Date
JPH0250744A true JPH0250744A (ja) 1990-02-20

Family

ID=16437560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63201234A Pending JPH0250744A (ja) 1988-08-12 1988-08-12 アドレス変換方式

Country Status (1)

Country Link
JP (1) JPH0250744A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291184A (en) * 1991-02-08 1994-03-01 Yazaki Corp. Head up display for a vehicle having a liquid crystal indicator and a reflecting prism
JP2013537658A (ja) * 2010-06-23 2013-10-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 入力／出力アドレスをメモリ・アドレスに変換するための方法、コンピュータ・システム、およびコンピュータ・プログラム
US9134911B2 (en) 2010-06-23 2015-09-15 International Business Machines Corporation Store peripheral component interconnect (PCI) function controls instruction
US9195623B2 (en) 2010-06-23 2015-11-24 International Business Machines Corporation Multiple address spaces per adapter with address translation
US9213661B2 (en) 2010-06-23 2015-12-15 International Business Machines Corporation Enable/disable adapters of a computing environment
US9342352B2 (en) 2010-06-23 2016-05-17 International Business Machines Corporation Guest access to address spaces of adapter

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291184A (en) * 1991-02-08 1994-03-01 Yazaki Corp. Head up display for a vehicle having a liquid crystal indicator and a reflecting prism
JP2013537658A (ja) * 2010-06-23 2013-10-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 入力／出力アドレスをメモリ・アドレスに変換するための方法、コンピュータ・システム、およびコンピュータ・プログラム
US9134911B2 (en) 2010-06-23 2015-09-15 International Business Machines Corporation Store peripheral component interconnect (PCI) function controls instruction
US9195623B2 (en) 2010-06-23 2015-11-24 International Business Machines Corporation Multiple address spaces per adapter with address translation
US9213661B2 (en) 2010-06-23 2015-12-15 International Business Machines Corporation Enable/disable adapters of a computing environment
US9342352B2 (en) 2010-06-23 2016-05-17 International Business Machines Corporation Guest access to address spaces of adapter
US9383931B2 (en) 2010-06-23 2016-07-05 International Business Machines Corporation Controlling the selectively setting of operational parameters for an adapter
US9626298B2 (en) 2010-06-23 2017-04-18 International Business Machines Corporation Translation of input/output addresses to memory addresses

Similar Documents

Publication Publication Date Title
EP0217291A3 (en) Circuit translator
EP0232960A3 (en) Method for automatically extending the size of a segment in a page segmented virtual memory data processing system
DK59487A (da) Lager for en databehandlingsenhed
EP0370178A3 (en) Method and system for mapping data in a virtual storage data processing system
EP0793179A3 (en) System and method for emulating a segmented virtual address space by a microprocessor that provides a non-segmented virtual address space
MY113004A (en) System for creating new group of chain descriptors by updating link value of last descriptor of group and rereading link value of the updating descriptor
JPH0250744A (ja) アドレス変換方式
GB2032661B (en) Computer with added writeable control store
JPS5740789A (en) Virtual processing system of auxiliary storage device
JPS5696370A (en) Generating and processing system for generation of correction position list
JPS559228A (en) Memory request control system
JPS558628A (en) Data processing system
JPS54157447A (en) Automatic control unit
JPS56119571A (en) Memory addressing method
CA2032746A1 (en) Arrangement for translating logical page addresses to corresponding real ones in data processing system
EP0132123A3 (en) Memory address control apparatus
JPS5644178A (en) Buffer memory control system
JPS5495128A (en) Memory control system
JPS5523571A (en) Error processing system of data processing unit
JPS57111871A (en) Buffer storage control system
JPS5556269A (en) Data processing system
JPH04181340A (ja) アドレス変換方式
JPH02171943A (ja) アドレス変換バッファ参照方式
JPS5730027A (en) Communication controller
JPS5676859A (en) Memory device