CN102903610B - 制造包括位于支撑衬底上的功能化层的半导体结构的工艺 - Google Patents

制造包括位于支撑衬底上的功能化层的半导体结构的工艺 Download PDF

Info

Publication number
CN102903610B
CN102903610B CN201210262813.9A CN201210262813A CN102903610B CN 102903610 B CN102903610 B CN 102903610B CN 201210262813 A CN201210262813 A CN 201210262813A CN 102903610 B CN102903610 B CN 102903610B
Authority
CN
China
Prior art keywords
functionalization layer
buffer layers
layer
source substrate
sacrificial buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210262813.9A
Other languages
English (en)
Other versions
CN102903610A (zh
Inventor
约努茨·拉杜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102903610A publication Critical patent/CN102903610A/zh
Application granted granted Critical
Publication of CN102903610B publication Critical patent/CN102903610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Abstract

制造包括位于支撑衬底上的功能化层的半导体结构的工艺。本发明涉及一种制造包括位于支撑衬底（3）上的第一功能化层（4）的半导体结构（1）的工艺，所述工艺包括以下步骤：（a）在源衬底（2）中注入离子物质，所述源衬底（2）包括：所述功能化层（4）和相对于注入方向位于所述功能化层（4）下面的牺牲缓冲层（5），所述离子物质被注入到限制源衬底（2）的包括缓冲层（5）的至少一部分和功能化层（4）的上部（20）的厚度的深度；（b）将源衬底（2）接合到支撑衬底（3）；（c）使所述源衬底（2）破裂并且向支撑衬底（3）传递源衬底（2）的上部（20）；（d）通过相对于功能化层（4）的选择性蚀刻去除缓冲层（5）。

Description

制造包括位于支撑衬底上的功能化层的半导体结构的工艺
技术领域
本发明的领域是电子、光学和光电子产业中使用的半导体衬底涉及的领域，更具体地，涉及三维（3D）结构中使用的半导体衬底的领域。
本发明更具体地涉及制造包括位于支撑衬底上的功能化层的半导体结构的工艺。
背景技术
半导体结构用作用于形成电子、光电子等器件的基础。
为了提高所述器件的性能，已开发了用于增加每单位面积的蚀刻电路的密度的方法。
然而，电路的小型化在物理上受到限制。
三维（3D）集成方法已被开发，其中，除了对减小电路大小的研究之外，所述电路被叠置以形成3D结构并经由竖直的互连件连接。
在本文中，术语“竖直”是指垂直于形成有这些电路的衬底的主面的方向。
这种类型的结构的制造通常需要通过SmartCutTM型的工艺在支撑衬底上连续传递（transfer）构成它们的层。
实际上，这些层被独立地在“源”衬底上生产，其中，通过注入形成用于限定要传递的层的脆化区。
该传递涉及将每个层连续接合（bonding）在支撑衬底上或者在已经传递到支撑衬底上的层上。
所述接合通常是通过分子粘附的接合。
在接合之后将能量输入到脆化区，以沿着脆化区产生源衬底的劈裂（cleavage），接着，层被传递到支撑衬底上。
传递的层的上表面（即，传递的层的与接合到支撑衬底的表面相反的表面）具有由于脆化区的破裂或者分离造成的特定的粗糙度级别。
已知层的传递通常要求接合或者传递之后的退火操作，退火操作增强分子粘附（“稳定”退火）和/或平坦化传递的层的表面（“平滑”退火）。
然而，这种退火操作在特定情况下有问题，特别是用于3D结构中的“功能化”层的接合。
在本文中，术语“功能化层”（也被称为“有源层”）是指已被处理为具有一个或者更多个功能的半导体层。
功能化因而可以包括掺杂（p-n结的创建）、“图案”的蚀刻（即，为了创建电子微部件通过切割获得的设计）、竖直电连接的注入（“通路”）等。
然而，所产生的这些有源层是易碎的且是非均质的。
因而，过度的温度增加可能损坏它们并且使它们不可用。
仅仅进行低温退火操作（低于500℃）已被提出。
然而，申请人发现在此温度下的平滑退火对于给予传递的层所要求的均匀性是不充分的。
另外，由于简单抛光步骤使传递的层的均匀性劣化，所以可以完成此退火处理的简单抛光步骤是有问题的。
因而，修整（finishing）是很难进行的步骤，并且，获得的表面状态太粗糙（通常在10nmrms的数量级，而目标粗糙度是1nm或者更小的数量级）以至于不能在获得的结构上叠置其它有源层。
本发明旨在克服这些缺陷。
本发明特别旨在允许制造包括具有优异表面状态的功能化层的3D结构而不需要极大的温度增加。
本发明的另一个目的是总体上改进要求传递功能化层的步骤的半导体结构的制造工艺，其中，不会超过约500℃的温度。
发明内容
为了实现以上概括的目的，本发明涉及：
一种制造包括位于支撑衬底上的第一功能化层的半导体结构的工艺，所述工艺包括以下步骤：
（a）在源衬底中注入离子物质，该源衬底包括：
-所述第一功能化层，所述第一功能化层包括位于表面的第一金属导电电极，
-牺牲缓冲层，相对于注入方向位于所述第一功能化层下面，
所述离子物质被以限制源衬底的上部的厚度的深度注入，所述上部包括所述牺牲缓冲层的至少一部分、所述第一金属导电电极、所述第一功能化层，
（b）提供包括第二功能化层的支撑衬底，所述第二功能化层包括位于表面的第二金属导电电极；
（c）将所述源衬底接合到所述支撑衬底，所述第一金属电极和所述第二金属电极位于接合界面；
（d）使所述源衬底破裂并且将所述源衬底的所述上部从源衬底传递到所述支撑衬底；
（e）通过相对于功能化层的选择性蚀刻去除所述牺牲缓冲层。
所述牺牲缓冲层因而优选地由允许相对于所述第一功能化层的材料选择性蚀刻的材料制成。
根据本发明的一个有利实施方式，所述牺牲缓冲层包括用于限定注入物质的层。
例如，所述限定区域是所述牺牲缓冲层的掺杂了硼的区域。
优选地，所述牺牲缓冲层的厚度在10nm到1μm之间。
根据本发明的一个具体实施方式，所述牺牲缓冲层由二氧化硅制成。
在此情况下，所述牺牲缓冲层的选择性蚀刻有利地是使用酸（具体地使用氢氟酸）的湿法化学蚀刻。
另外，还可以应用用于修补传递的第一功能化层的缺陷的热处理，所述热处理以低于使所述第一功能化层或者所述支撑衬底损坏的热预算或更高热预算的热预算进行。
所述接合步骤（c）可以包括以200℃到500℃之间的温度进行稳定退火。
根据本发明的一个具体实施方式，所述支撑衬底还包括第二功能化层。
例如，所述源衬底的所述第一功能化层和/或所述支撑衬底的所述第二功能化层包括位于所述接合界面的电极，所述电极提供所述源衬底的所述第一功能化层和所述支撑衬底的所述第二功能化层之间的电接触。
所述第一金属电极和所述第二金属电极有利地由选自钨、钛、铂、钴、镍和钯的金属制成。
附图说明
本发明的其它特征和优点将从阅读以下一个优选实施方式的描述得到。
将参照附图给出描述，其中：
图1是根据本发明的制造半导体结构的工艺的步骤的示意图。
具体实施方式
包括第一功能化层的源衬底的形成
图1（a）例示源衬底2的示例。
源衬底2是由任意半导体或者非半导体材料制成的大块（bulk）衬底或者复合衬底（即，由叠置的不同材料的层形成）。
源衬底2包括位于其一个面（称为“上面”）上的第一功能化层4。
第一功能化层4可以包括p-n结和/或不同材料的多个层的重叠。
有利地，第一功能化层4包括位于表面处的导电第一金属电极7a，例如，由选自W、Ti、Pt、Pd、Ni、Co等的一种或者更多种金属构成。
当存在这种第一金属电极7a时，其厚度必须足够小以允许通过电极7a注入诸如氢和/或氦的离子物质。
因而，第一金属电极7a的厚度通常小于0.5μm。
第一功能化层4的上表面201是源衬底2的自由表面，旨在被接合到支撑衬底以将第一功能化层4传递到所述支撑衬底上。
在第一功能化层4下面是缓冲层5，如以下描述，缓冲层5是旨在用于修整在将第一功能化层4传递到支撑衬底上之后获得的半导体结构的牺牲层。
为此，牺牲缓冲层5由相对于第一功能化层4的材料能够被选择性地去除的材料制成。
例如，如果第一功能化层4包括高掺杂硅，则牺牲缓冲层5可以由未掺杂或者轻掺杂的硅制成。
根据另一个示例，如果第一功能化层4包括一种或者更多种硅基材料，则牺牲缓冲层5可以由二氧化硅（SiO2）制成。
为了形成所述源衬底2，在基础衬底200上形成牺牲缓冲层5，接着在牺牲缓冲层5上形成第一功能化层4。
可以按照被选择材料的功能，通过任何适当技术形成牺牲缓冲层5。
例如，可以通过任何沉积或者外延技术形成牺牲缓冲层5，或者另选地，如果牺牲缓冲层5由基础衬底的氧化物构成，则通过基础衬底200的氧化来形成牺牲缓冲层5。
牺牲缓冲层5的厚度被选择为10nm到1μm之间。
可选地，修整步骤可以在形成牺牲缓冲层5之后进行，旨在促进形成第一功能化层4。
所述修整可以包括湿法蚀刻、干法蚀刻、抛光或者这些工艺的组合。
可以按照所述第一功能化层4的性质的功能，通过任何适当技术形成所述第一功能化层4。
例如，如果第一功能化层4包括导电第一金属电极7a，则第一功能化层4可以通过沉积一个或者更多个适当的金属层而形成。
如果第一功能化层4是连续的，则第一功能化层的形成可以包括在牺牲缓冲层5的整个表面上进行沉积。
另选地，如果第一功能化层由图案形成，则第一功能化层的形成可以涉及用于选择性沉积的掩模的形成以获得期望图案。
一般地，可以通过半导体工艺领域中任何已知的方法（蚀刻、光刻、注入、沉积等）形成第一功能化层，并且，第一功能化层的形成还可以涉及从另一衬底传递。
掩模和选择性沉积方法在半导体材料领域中是已知的，并且本领域技术人员能够从可支配的范围根据材料功能、图案的几何形状等选择适当方法。
源衬底的脆化
参照图1（b），通过第一功能化层4在源衬底中注入物质。
注入的物质例如是氢、氦、氮和/或氩。
注入能量被选择为使注入峰（即，多数原子被注入的平面202）在牺牲缓冲层5中，或者甚至是在更深的深度，在基础衬底200中。图1（b）例示了后一种情况。
可以通过预备模拟确定注入能量，例如使用SRIM软件。
作为指导，在注入氢的情况下，注入能量在10到250keV之间。
对于注入剂量，必须足以允许随后的源衬底2沿着脆化平面202的劈裂。
为此，考虑到在氢的情况下，注入剂量应通常是在2×1016到2×1017cm-2之间。
根据本发明特别有利的实施方式，该缓冲层包括用于限定注入物质的区域（未示出）。
所述限定区域例如可以是该缓冲层的掺杂了硼的区域。可以通过外延或者将硼注入硅的标准方法制造掺杂硼的缓冲层。
在此情况下，注入能量被选择为使注入峰在牺牲缓冲层5中。
然后，限定区域具有聚集所注入的原子的效果，这样能够以比不存在限定区域的情况更少的能量输入获得破裂，特别是通过采用减少的热预算。
另外，此更低的能量输入能够降低在源衬底破裂期间接合界面分开的风险。
另外，可以在单个步骤或者顺序地进行注入。
在单个步骤的情况下，在源衬底2中形成第一功能化层4之后进行注入，并且注入的物质经过第一功能化层4。
具体地，如果在形成第一功能化层之前进行注入，则在所述第一功能化层的形成期间进行的热处理将影响注入区域，例如通过起泡（blistering）。
另选地，注入被顺序地进行，即，在多个步骤中以多个剂量顺序地进行，这些剂量的总和是允许源衬底沿着脆化平面202的劈裂而要求的剂量。
因而，可以在层的功能化之前注入总剂量的一部分（例如10%），在功能化之后注入剩余部分（例如90%）。这能够限制注入对第一功能化层的影响。
另外，可以同时或者顺序地注入单种物质或者多种物质。
牺牲缓冲层5具有使脆化平面202（因而破裂前部）从第一功能化层4隔开的优点，这能够降低注入的离子损坏所述功能化层的风险。
源衬底到支撑衬底的接合
可以选择旨在容纳第一功能化层4的支撑衬底仅仅作为非常薄的所述第一功能化层的机械支撑（加强件），而不具有任何特定电功能（未进行任何特定处理的Si衬底、玻璃、金属衬底等）。
另选地，支撑衬底自身可以包括第二功能化层6，以能够在最终半导体结构的工作期间与第一功能化层4协作。
图1（c）例示这种支撑衬底3的示例，其中第二功能化层6包括位于其表面的金属电极7b。
因而，支撑衬底1的功能化可以包括使用用于制造电子器件（该支撑衬底例如可以是CMOS结构）和/或形成电互联和/或衬底的金属化的工艺。
如图1（d）所示，源衬底2通过第一功能化层4被接合到支撑衬底3。
这是通过分子粘附的直接接合（即，第一功能化层4和支撑衬底3之间没有设置附加层）。
在适当情况下，如果支撑衬底包括第二功能化层6，则在源衬底的第一功能化层4和支撑衬底的第二功能化层6之间直接进行接合。
在图1（d）例示的情况下，源衬底和支撑衬底经过第一金属电极7a和第二金属电极7b被接合。
尽管可以接合两种不同材料（例如W-Cu）的层，但优选的，两种相同金属（例如，Al-Al、W-W、Ti-Ti、Pt-Pt、Cu-Cu等）的接合有利。
可以在两个连续金属层（例如，覆盖整个接合界面203）之间进行接合，而且在适当时，还可以在图案中分布的两个金属层之间进行接合。
在此情况下，接合界面203电活性的（active）（即，允许电子在支撑衬底3和传递的第一功能化层4之间通过）。
优选地，在接合之后进行热处理，以加强界面203处的接合能量。
实际上该接合能量必须充足以使得在随后的分离步骤期间，劈裂可以沿着源衬底2的平面202发生而不是沿着接合界面203发生。
通常在200℃以上但不超出会使第一功能化层4面临退化风险的温度进行该热处理。
一般地，在500℃以下的温度进行该热处理。
破裂和分离
源衬底2的破裂随后沿着脆化平面202发生。
为此，机械、热和/或其它力被施加，这使得源衬底2沿着平面202破裂。
如果施加热处理，则该热处理应该对应于低于会使第一功能化层4面临退化风险的热预算的热预算。
通常，以低于500℃的温度进行该破裂热处理。
接着，源衬底剩余部分可以被分离以便可能的再循环。
所得到的结构包括支撑衬底3和源衬底的传递的上部20，其中，源衬底的传递的上部20包括被部分牺牲缓冲层5覆盖（如果脆化平面202位于牺牲缓冲层5中）或者被牺牲缓冲层5和部分基础衬底覆盖（如果脆化平面202位于基础衬底200中，如图1（d）所例示）的第一功能化层4。
为了获得图1（e）例示的由支撑衬底3和第一功能化层4组成的最终的半导体结构，如果适当，牺牲缓冲层5与基础衬底200的残余部分一起被去除。
为此，可以进行抛光（例如，化学机械抛光（CMP））以从基础衬底200去除任何残余，随后进行干法或者湿法选择性蚀刻，其中，蚀刻剂允许蚀刻牺牲缓冲层5的材料但是不蚀刻第一功能化层4的材料。
考虑到牺牲缓冲层5和有源层4的材料，本领域技术人员能够选择市场上可得的蚀刻剂中的适当产品。
因而，通过示例，在SiO2牺牲缓冲层5的情况下，可以使用基于10%HF（氢氟酸）的湿法蚀刻。
牺牲缓冲层5的去除使得能够从最终的半导体结构去除在注入期间引入的大部分缺陷以获得足够平滑的第一功能化层4的自由表面204。
在前面的示例中，经由基于10%HF湿法蚀刻来蚀刻SiO2牺牲缓冲层5的情况使得能够获得第一功能化层4上的小于0.5nm的粗糙度。
因而，牺牲缓冲层5的使用使得能够免除用于平滑第一功能化层4的热处理。
可选地，可以应用其它修整热处理以修补由于注入造成的缺陷并且改进第一功能化层的功能。
传统地，在炉子中或者在RTA（快速热退火）处理装置中进行这些热处理。
在所有情况中，这些热处理以依赖于第一功能化层的性质（特别是掺杂情况、用于形成导电电极和/或互联的金属的性质等）的热预算进行，该热预算保持低于将有可能损坏或者削弱被传递到支撑衬底上的第一功能化层的功能的热预算。
在这些不同处理之后，根据期望获得的半导体结构，可以将新功能化层传递到第一功能化层4上。
实际上，第一功能化层4的低的表面粗糙度使得能够进行这种传递。

Claims (11)

1.一种制造包括位于支撑衬底(3)上的第一功能化层(4)的半导体结构(1)的工艺，所述工艺包括以下步骤：
(a)在源衬底(2)中注入离子物质，所述源衬底(2)包括：
-所述第一功能化层(4)，所述第一功能化层(4)包括位于表面的第一金属导电电极(7a)，并且所述第一功能化层包括p-n结和/或不同材料的多个层的重叠，
-牺牲缓冲层(5)，该牺牲缓冲层(5)相对于注入方向位于所述第一功能化层(4)下面，
基础衬底(200)，其中在所述基础衬底(200)上形成所述牺牲缓冲层(5)，接着在所述牺牲缓冲层(5)上形成所述第一功能化层(4)，
所述离子物质被以限制所述源衬底(2)的上部(20)的厚度的深度注入，所述上部(20)包括所述牺牲缓冲层(5)的至少一部分和所述第一功能化层(4)，
(b)提供包括第二功能化层(6)的支撑衬底(3)，所述第二功能化层(6)包括位于表面的第二金属导电电极(7b)；
(c)将所述源衬底(2)接合到所述支撑衬底(3)，所述第一金属电极(7a)和所述第二金属电极(7b)位于接合界面(203)；
(d)使所述源衬底(2)破裂并且将所述源衬底(2)的所述上部(20)从所述源衬底(2)传递到所述支撑衬底(3)；
(e)通过相对于所述第一功能化层(4)的选择性蚀刻去除所述牺牲缓冲层(5)。
2.根据权利要求1所述的工艺，其中，所述牺牲缓冲层(5)包括用于限定注入物质的层。
3.根据权利要求2所述的工艺，其中，所述用于限定注入物质的层是所述牺牲缓冲层(5)的掺杂了硼的区域。
4.根据权利要求1至3中任意一项所述的工艺，其中，所述牺牲缓冲层(5)的厚度在10nm到1μm之间。
5.根据权利要求1至3中任意一项所述的工艺，其中，所述牺牲缓冲层(5)由二氧化硅制成。
6.根据权利要求5所述的工艺，其中，所述牺牲缓冲层(5)的选择性蚀刻是利用酸的湿法化学蚀刻。
7.根据权利要求6所述的工艺，其中，所述牺牲缓冲层(5)的选择性蚀刻是利用氢氟酸的湿法化学蚀刻。
8.根据权利要求1至3中任意一项所述的工艺，其中，还应用了用于修补传递的第一功能化层(4)的缺陷的热处理，所述热处理以依赖于所述第一功能化层(4)的性质的热预算进行，该热预算保持低于将有可能损坏或者削弱被传递到所述支撑衬底(3)上的第一功能化层的功能的热预算。
9.根据权利要求1至3中任意一项所述的工艺，其中，所述接合步骤(c)包括以200℃到500℃之间的温度进行稳定退火。
10.根据权利要求1至3中任意一项所述的工艺，其中，所述第一金属电极(7a)和所述第二金属电极(7b)由选自钨、钛、铂、钴、镍和钯的金属制成。
11.根据权利要求1至3中任意一项所述的工艺，其特征在于，所述牺牲缓冲层(5)由相对于所述第一功能化层(4)的材料能够进行选择性蚀刻的材料制成。
CN201210262813.9A 2011-07-28 2012-07-26 制造包括位于支撑衬底上的功能化层的半导体结构的工艺 Active CN102903610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1156910 2011-07-28
FR1156910A FR2978605B1 (fr) 2011-07-28 2011-07-28 Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support

Publications (2)

Publication Number Publication Date
CN102903610A CN102903610A (zh) 2013-01-30
CN102903610B true CN102903610B (zh) 2015-12-02

Family

ID=45001913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210262813.9A Active CN102903610B (zh) 2011-07-28 2012-07-26 制造包括位于支撑衬底上的功能化层的半导体结构的工艺

Country Status (4)

Country Link
US (1) US9087767B2 (zh)
KR (1) KR101369007B1 (zh)
CN (1) CN102903610B (zh)
FR (1) FR2978605B1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984463B2 (en) 2012-11-28 2015-03-17 Qualcomm Incorporated Data transfer across power domains
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US20140225218A1 (en) * 2013-02-12 2014-08-14 Qualcomm Incorporated Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
FR3063834B1 (fr) * 2017-03-10 2021-04-30 Soitec Silicon On Insulator Procede de fabrication d'un dispositif semi-conducteur tridimensionnel
FR3116940B1 (fr) * 2020-11-27 2023-06-09 Commissariat Energie Atomique Procédé basse température de fabrication d’un substrat semiconducteur sur isolant
CN116216630B (zh) * 2023-04-28 2023-07-21 润芯感知科技(南昌)有限公司 一种半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339769A (zh) * 2010-07-19 2012-02-01 硅绝缘体技术有限公司 临时半导体结构键合方法和相关的键合半导体结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
EP2256786A1 (en) 2004-01-15 2010-12-01 Japan Science and Technology Agency Process for producing monocrystal thin film and monocrystal thin film device
TWI283442B (en) * 2004-09-09 2007-07-01 Sez Ag Method for selective etching
EP1894234B1 (en) * 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.
JP2006297502A (ja) 2005-04-15 2006-11-02 Toshiba Corp 半導体装置及びその製造方法
US8241995B2 (en) * 2006-09-18 2012-08-14 International Business Machines Corporation Bonding of substrates including metal-dielectric patterns with metal raised above dielectric
JP5415676B2 (ja) * 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
JP2012513113A (ja) * 2008-12-19 2012-06-07 ソイテック 歪み処理複合半導体基板及びそれを形成する方法
US8058137B1 (en) * 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8557679B2 (en) * 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
US9000557B2 (en) * 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339769A (zh) * 2010-07-19 2012-02-01 硅绝缘体技术有限公司 临时半导体结构键合方法和相关的键合半导体结构

Also Published As

Publication number Publication date
FR2978605A1 (fr) 2013-02-01
KR101369007B1 (ko) 2014-02-27
KR20130014380A (ko) 2013-02-07
FR2978605B1 (fr) 2015-10-16
US20130026608A1 (en) 2013-01-31
CN102903610A (zh) 2013-01-30
US9087767B2 (en) 2015-07-21

Similar Documents

Publication Publication Date Title
CN102903610B (zh) 制造包括位于支撑衬底上的功能化层的半导体结构的工艺
KR101406090B1 (ko) 반도체 층 내 결함 치유 방법
CN100592493C (zh) 智能剥离分开后的热处理
TWI466198B (zh) 轉移單晶半導體層至支撐基板之方法
KR101870476B1 (ko) 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
JP4407384B2 (ja) Ｓｏｉ基板の製造方法
JP5462289B2 (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
TWI357101B (en) Method for producing bonded wafer
KR101955375B1 (ko) 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들
KR20080032926A (ko) 손상되지 않은 액티브 영역을 가진 반도체 소자 및 그 제조방법
CN102339769A (zh) 临时半导体结构键合方法和相关的键合半导体结构
KR20070004056A (ko) 칩 및 관련 지지기판 제조방법
JP6531743B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR20120098639A (ko) 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치
CN112769034B (zh) 一种背向集成激光器件及其制造方法
CN103594411A (zh) 绝缘体上锗硅的形成方法
JP2007500436A (ja) 耐化学処理保護層を有する積層構造体の製造法
WO2004010505A1 (ja) Ｓｏｉウェーハおよびその製造方法
CN107154379B (zh) 绝缘层上顶层硅衬底及其制造方法
US9786658B2 (en) Fabrication method of a stack of electronic devices
CN112635393B (zh) Soi衬底的处理方法
US11011425B2 (en) Production of a 3D circuit with upper level transistor provided with a gate dielectric derived from a substrate transfer
KR100713344B1 (ko) 반도체소자의 제조 방법
CN103608896A (zh) 半导体装置的制造方法
CN112769033A (zh) 一种背向集成激光器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant