CN102890731A - 具有统一接口的dfm改进实用工具 - Google Patents

具有统一接口的dfm改进实用工具 Download PDF

Info

Publication number
CN102890731A
CN102890731A CN2011104261295A CN201110426129A CN102890731A CN 102890731 A CN102890731 A CN 102890731A CN 2011104261295 A CN2011104261295 A CN 2011104261295A CN 201110426129 A CN201110426129 A CN 201110426129A CN 102890731 A CN102890731 A CN 102890731A
Authority
CN
China
Prior art keywords
layout
change
patterns
layout patterns
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104261295A
Other languages
English (en)
Other versions
CN102890731B (zh
Inventor
陈文豪
江哲维
傅宗民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102890731A publication Critical patent/CN102890731A/zh
Application granted granted Critical
Publication of CN102890731B publication Critical patent/CN102890731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种实用工具包括可制造性设计(DFM)检查器，被配置用于检查集成电路的布局图案；以及布局改变指令发生器，被配置用于基于由DFM检查器所生成的结果生成布局改变指令。在非临时性存储介质上包含DFM检查器和布局改变指令发生器。布局改变指令指定在布局图案中的布局图案的标识，以及要对布局图案实施的相应布局改变。本发明还公开了一种具有统一接口的DFM改进实用工具。

Description

具有统一接口的DFM改进实用工具
技术领域
本发明通常涉及半导体技术领域，更具体地来说，涉及一种DFM改进实用工具。
背景技术
可制造性设计(Design-for-manufacturing，DFM)是在整个产品开发过程中强调制造问题的开发实践。成功的DFM使得生产成本较低而无需牺牲产品质量。在制造业中，特别是在集成电路的制造中已经广泛地采用了DFM的概念。
通常，在集成电路的设计过程中，由设计者进行集成电路的布局。为了校正热点(hotspot)并改进电路的布局，制造集成电路的芯片代工厂商(foundry)为设计者们提供了一种实用工具(utility)来进行DFM检查，从而可以发现热点和未优化的布局图案，并且可以由设计者们校正这些热点和未优化的布局方案。为了通知设计者潜在问题的位置，实用工具通常在布局上形成位置标记来指出问题所在之处。
然而，常规方法不足以校正这个问题。因为位置标记仅能够提供与位置有关的信息，而不能提供成功校正问题所需的其它信息，设计者可能过度校正或者未充分校正问题。而且，芯片代工厂商不得不为设计者们提供设计者DFM检查的原理以校正这些问题。因此，常规方法也可能会导致商业秘密的泄露。
发明内容
为了解决现有技术所存在的问题，根据本发明的一个方面，提供了一种实用工具，包括：可制造性设计(DFM)检查器，被配置用于检查集成电路的布局图案；以及布局改变指令发生器，被配置成基于由所述DFM检查器所生成的结果生成布局改变指令，其中，在非临时性存储介质上包含所述DFM检查器和所述布局改变指令发生器，并且其中，所述布局改变指令指定在所述布局图案中的布局图案的标识以及要对所述布局图案实施的相应布局改变。
在该实用工具中，所述布局改变指令进一步指定所述布局改变的幅度；或者其中，所述布局改变指令发生器进一步被配置用于生成用来标记与所述布局改变相对应的位置的位置标记；或者其中，所述布局改变指令包括用于改变布局图案的多个指令，并且其中，使用逻辑关系对所述多个指令进行分组，所述逻辑关系选自基本上由“AND”、“OR”、“NOT”、及其组合所组成的组。
在该实用工具中，所述布局改变指令包括：改变所述布局图案和邻近的布局图案之间的间距；或者其中，所述布局改变指令包括：移动所述布局图案；或者其中，所述布局改变指令包括：使所述布局图案重新成形；或者其中，所述布局改变指令包括：重新确定所述布局图案的尺寸；或者其中，所述布局改变指令包括：改变位于不同层上的图案之间的关系，其中，所述关系包括所述布局图案的外围。
该实用工具进一步包括布局编辑器，被配置用于接收布局改变指令，并对所述布局图案执行所述布局改变指令。
根据本发明的另一方面，提供了一种实用工具，包括：计算机程序产品，具有非临时性计算机可读介质和在所述非临时性计算机可读介质上所包含的计算机程序，所述计算机程序包括：可制造性设计(DFM)检查器程序代码，用于检查集成电路的布局图案；以及布局改变指令生成程序代码，基于由所述DFM检查器程序代码所提供的结果生成布局改变指令，其中，所述布局改变指令包括：在集成电路的所述布局图案中的布局图案的标识；要对所述布局图案实施的布局改变的类型；以及所述布局改变的幅度。
在该实用工具中，所述布局改变的类型选自基本上由以下所组成的组：所述布局图案和另外的布局图案之间的间距的改变、所述布局图案的移动、所述布局图案的重新成形、重新确定所述布局图案的尺寸、位于不同层上的图案之间的关系的改变、及其组合；或者其中，所述布局改变指令涉及多个图案，并且其中，所述布局改变指令包括：没有指定所述多个所述图案中的特定一个。
在该实用工具中，所述布局改变指令包括：所述指令包括位于不同层中的图案之间的所述关系的改变；或者其中，所述布局改变指令生成程序代码进一步用于生成所述布局图案的位置标记；或者其中，所述布局改变指令包括用于改变包括所述布局图案的布局图案的多个指令，并且其中，采用逻辑关系对所述多个指令进行分组，所述逻辑关系选自基本上由“AND”、“OR”、“NOT”、及其组合所组成的组。
该实用工具进一步包括：布局编辑器，被配置用于接收所述布局改变指令，并对所述布局图案实施所述布局改变指令。
根据本发明的另一方面，提供了一种方法，包括：从数据库接收集成电路的布局；对所述布局的布局图案实施可制造性设计(DFM)检查；以及基于从所述DFM检查所获得的结果生成布局改变指令，其中所述布局改变指令包括：在集成电路的所述布局图案中的布局图案的标识；以及要对所述布局图案实施的布局改变的类型。
在该方法中，所述布局改变指令进一步包括所述布局改变的幅度；或者其中，所述布局改变的所述类型选自基本上由以下所组成的组：所述布局图案和邻近的布局图案之间的间距的改变、所述布局图案的移动、所述布局图案的重新成形、重新确定所述布局图案的尺寸、位于不同层中的图案之间的关系、及其组合；或者进一步包括：使用布局编辑器自动执行所述布局改变指令。
附图说明
为了更充分地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1示出了根据实施例的可制造性设计(DFM)改进实用工具的结构图，其中，DFM改进实用工具被配置用于与包括布局数据库的布局编辑器结合；以及
图2至图7是示例性布局图案以及要对布局图案实施的布局改变，其中期望的布局变化在布局变化指令中指定。
具体实施方式
在下面详细讨论了本发明实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅仅是示例性的，而不限制本发明的范围。
根据实施例提供了生成不揭示DFM检查的具体情况的可制造性设计(DFM)改进指令的方法。然后讨论了实施例的变型例和操作。在整个附图和所描述的实施例中，将相同的参考标号用于指定相同的元件。
图1示出了示意性方框图结构图。方框模块20表示存储集成电路的布局36的布局数据库。方框模块22表示修订(布局)数据库，其中存储集成电路的修订布局37。作为DFM解决校正的结果生成修订布局37。修订数据库22和布局数据库20可以是相同的数据库或者不同的数据库。布局数据库20和22可以包括非暂时非临时性计算机可读存储介质，比如硬盘驱动器、或者圆盘等。在实施例中，可以将数据库20和22合并在包括在(或者不位于但连接至或者可访问)相同的工具30中，工具30可以是电子设计自动化(EDA)工具，并可以是布局编辑器。布局36中的布局图案可以是绝缘区、阱区、多晶硅线、金属线、通孔、接触插头塞、和再配电分布线路等的图案。
例如由制造集成电路的芯片代工厂商提供DFM改进实用工具32。可以向设计者们(或者设计室)提供DFM改进实用工具32，这些设计者使用工具30来编辑布局36和37。因此，设计者可以使用工具30来设计集成电路的布局36，然后使用DFM改进实用工具32来实施DFM检查。DFM检查可以由DFM检查器24来实施，DFM检查器24可以包括用于实施检查的硬件和/或相应的计算机程序代码。由DFM检查器24所实施的DFM检查包括但不限于布局36中的图案的图案识别、发现有问题或者有潜在问题(热点)的布局图案，以及发现尽管没有问题但需要改进的布局图案。在通篇描述中，热点和需要改进的布局图案被称为DFM改进图案。在DFM改进图案被DFM检查器24鉴别出之后，生成技术改变命令(ECO)指令(在下文，被称为布局改变指令)。
在实施例中，根据由DFM检查器24所提供的结果由布局改变指令发生器26生成布局改变指令。以人和/或计算机可读指令的形式提供生成的布局改变指令，该布局改变指令指定需要实施的具体操作，以及要对其实施具体操作的布局图案。然后设计者可以读取布局改变指令和对布局36实施相应的改变。可选地，工具30可以读取布局改变指令，并在有人或无人人干预的情况下自动实施布局改变。
在实施例中，DFM改进实用工具32设置了统一接口(如示意性示出为38)，并且通过统一的格式提供布局改变指令，以使来自不同供应商的不同工具(比如不同的布局编辑器)均可以与DFM改进实用工具32无缝接口连接(interface)，并执行由DFM改进实用工具32指示的布局改变。即使DFM检查器24发展到更新的产品时代，统一接口38仍保持相同。不管是由设计者还是由工具30进行布局改变，修订布局37都保存在修订数据库22中。
DFM改进实用工具32可以被设计为独立的实用工具，该独立的实用工具可以与诸如布局编辑器30的商业工具连接。因此，通过统一接口，DFM改进实用工具32可以与支持该统一接口的任何布局编辑器相集成。而且，DFM检查器24和布局改变指令发生器26中的每一个都可以包括硬件和软件(程序代码)。可选地，DFM检查器24和布局改变指令发生器26中的每一个都可以包括软件(计算机程序代码)，但不包括硬件。可以在诸如硬件驱动器、或者光盘等非临时性存储介质上包含DFM检查器24和布局改变指令发生器26的程序代码，并可以提供给设计者，以使设计者能够将DFM改进实用工具32与工具30相集成。
图2至图6示出了需要对布局36/37(图1)实施的一些示例性布局改变，其中所述布局改变由DFM检查器24确定。图2至图6中所示的布局图案可以是绝缘区、阱区、多晶硅线、金属线、通孔、再分布线路、和接触塞等的图案。
参考图2，布局图案40A和40B彼此紧接。如由箭头和“+“符号所示，确定的布局改变是将布局图案40A和40B的间距S增加至更大的值。下文中，间距S的增量ΔS被称为布局改变的幅度。相应的布局改变指令可能会或者可能不为设计者或者工具提供灵活性。例如，布局改变指令可能指定间距S增加至S+ΔS，而不指定应移动布局图案40A和40B中的哪一个。可选地，所述的，当布局改变指令涉及多个图案时，布局改变指令可能不限定多个图案中的哪一个作为改变的主体。因此，设计者或者工具30(图1)有向左移动布局图案40A、向右移动布局图案40B，还是均向外移动布局图案40A和布局图案40B的选择权。可选地，布局改变指令可以精确地指定布局图案40A应向左移动等于ΔS的值，或者可以进行不同地指定。
根据各个实施例的布局改变指令可以包括各种信息，而需要进行布局改变类型取决于这些信息。例如，布局改变指令可以包括其中待改变布局图案的层或者多层(比如金属层、多晶硅、阱区、通孔等)的标识，所涉及的布局图案的标识(该标识可以是布局图案的坐标)、以及改变的类型(比如增加间距、增加长度、移动位置、通过移动边界重新成形、增加外围等)、和改变的幅度(比如尺寸、间距、外围、移动距离等的增大/减小)。
以下提供了示例性布局改变指令格式：
EdgePairExpansion[layer#][increment](x1s1y1s1)(x2s1y2s1)(x1s2y1s2)(x2s2y2s2)
其中术语“EdgePairExpansion”是改变的类型，并指出要实施的操作类型，该操作类型是增大布局图案的边界之间的间距。指示符“层#(layer#)”和“增量(increment)”分别指示金属线40A和40B(图2)的层和值ΔS。坐标(x1s1y1s1)、(x2s1y2s1)、(x1s2y1s2)、(x2s2y2s2)标记40A-1和40B-1的内边界的起点和终点。
以下提供了具有上面所讨论的格式的示例性布局改变指令：
EdgePairExpansion 31 5 0(0 0)(1 10)(20 0)(20 10)
该指令指定将具有起点(0 0)和终点(1 10)的第一边界和具有起点(20 0)和终点(20 10)的第二边界之间的间距确切地增加了5μm。具有指定的第一边界和第二边界的布局图案位于层31中。
应该意识到的一点是，这种布局改变指令仅仅是实例，而只要该格式的解释能够与工具供应商沟通，DFM改进实用工具32(图1)就可以采用其他格式，从而使工具30和设计者可以理解该布局改变指令。
图3示出了移动布局图案的实例。图案42A和42B彼此紧接。假设DFM检查器24(图1)发现布局图案42B可能有问题，相应的布局改变指令可能要求布局图案42B在X方向上移动距离D1，以及在Y方向上移动距离D2。布局改变指令可以包括布局改变的类型，例如，在这种情况下，布局改变的类型可以是“多边形移动(PolygonMove)”。指令可以进一步包括：布局图案(该布局图案是多边形)的层数，在X方向上和在Y方向上移动的幅度，和布局图案的角点以供识别。
以下提供了示例性布局改变指令：
PolygonMove 31 4 2(0 0)(0 0)(1 1)(1 0)
该指令指定具有4个角坐标(0 0)、(0 0)、(1 1)、和(1 0)的多边形将在X方向上移动4μm，以及在Y方向上移动2μm。该多边形位于层31中。
图4示出了通过移动边界46使布局图案44重新成形的实例。除了布局图案44的标识和边界46的起始坐标和终止坐标之外，布局改变指令还可以包括以下指定：如将边界46移动到现有图案的内部还是外部(-x还是+x方向)以及移动的距离。
图5示出了使布局图案48重新成形的另一个实例。除了布局图案48的标识之外，布局改变指令还可以包括以下指定：如移动边界50和52中的一个还是两个，以及移动的距离。可选地，布局改变指令也可以指定将布局图案48的宽度W2减小到W1，而不指定移动边界50和52中的哪一个。因此，这种布局改变指令为设计者或者工具30提供了进行不同改变的选择权。
图6示出了改变位于不同层上的图案之间的关系的实例。在示例性实施例中，金属线56至通孔58的外围由布局改变指令指定。除布局图案56(金属线)和58(通孔)的标识之外，布局改变指令还可以包括朝向每个方向的最小外围E1、E2、E3和E4，但是外围E1、E2、E3和E4可以相同。因此，该布局改变指令可以让设计者或者工具30确定增加金属线56的宽度还是移动通孔58的位置来满足布局改变指令的要求。可选地，布局改变指令可以指定应该增加金属线56的宽度(和增量值)，还是应该移动通孔58的位置(和移动值)等。
布局改变指令可以包括多个指令，其中，该多个指令彼此具有诸如“AND”、“OR”以及“NOT”的逻辑关系。图7示出了实例。所示出的布局包括：第一金属层中的金属线60A和60B、第二金属层中的金属线62A和62B、互连金属线60A和62A的通孔68、以及互连金属线60B和62B的通孔70。假设DFM检查结果指示通孔68和70可能有问题，作为实例，布局改变指令可以包括三个选项，这三个选项是：
(“宽度W3增加5nm”OR
“间距S3增加10nm”)AND
“通孔外围E5增加1nm。”
然后，设计者或者工具30可以决定选择三个选项中的一个执行。可选地，作为实例，布局改变指令可以是：
“宽度W3增加5nm”AND
“通孔外围E5增加1nm”OR
“间距S3增加10nm”AND
“通孔外围E5增加1nm。”
然后，设计者或者工具30可以对布局图案62B执行指令“通孔外围E5增加1nm”，并从指令“宽度W3增加5nm”和“间距S3增加10nm”中选择一个操作执行。
还如图7中所示出的，除了提供布局检查指令，还可以提供错误标记，以使可以在布局中指出错误位置。例如，错误标记72指出通孔70附近的布局需要改进。因此，直到设计者和工具30来确定需要进行什么改进。
再次参考图1，应该意识到，布局改变可能具有连锁反应(ripple effect)，其中，受布局改变影响的一些布局可能需要其他改变。因此，可以对修订布局37实施反复操作，其中由DFM检查器24实施其他DFM检查，并且由布局改变指令发生器26生成的其他布局改变指令。
在实施例中，通过提供明确指令代替位置标记，不需要向设计者提供DFM检查的原理，并且芯片代工厂商能够保护专有信息，例如，在DFM检查中寻找哪类问题。因为布局改变指令可以精确地指定要实施的操作和改变的幅度，所以过度校正和未充分校正问题的可能性较小。
根据实施例，一种实用工具包括：DFM检查器，被配置用于检查集成电路的布局图案；以及布局改变指令发生器，被配置用于基于由DFM检查器生成的结果生成布局改变指令。在非临时性存储介质上包含DFM检查器和布局改变指令发生器。布局改变指令指定在布局图案中的布局图案的标识，以及要对布局图案实施的相应布局改变。
根据另一个实施例，一种实用工具包括：计算机程序产品，具有非临时性计算机可读介质以及在该非临时性计算机可读介质上包含的计算机程序。计算机程序包括：DFM检查器程序代码，用于检查集成电路的布局图案；以及布局改变指令生成程序代码，用于基于由DFM检查器程序代码所提供的结果生成布局改变指令。布局改变指令包括：在集成电路的布局图案中的布局图案的标识；要对布局图案实施的布局改变的类型；以及布局改变的幅度。
根据又一个实施例，一种方法包括：从数据库接收集成电路的布局；对布局的布局图案实施DFM检查；以及基于从DFM检查所获得的结果生成布局改变指令。布局改变指令包括：在集成电路的布局图案中的布局图案的标识；以及要对布局图案实施的布局改变的类型。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的主旨和范围的情况下，做各种不同的改变、替换和改变。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、以及材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员将从本发明很容易地理解，根据本发明可以使用现有的或今后开发的工艺、机器、制造，材料组分、装置、方法或步骤，执行与本文所述的相应实施例基本上相同的功能或者获得基本上相同的结果。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或者步骤。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种实用工具，包括：
可制造性设计(DFM)检查器，被配置用于检查集成电路的布局图案；以及
布局改变指令发生器，被配置成基于由所述DFM检查器所生成的结果生成布局改变指令，其中，在非临时性存储介质上包含所述DFM检查器和所述布局改变指令发生器，并且其中，所述布局改变指令指定在所述布局图案中的布局图案的标识以及要对所述布局图案实施的相应布局改变。
2.根据权利要求1所述的实用工具，其中，所述布局改变指令进一步指定所述布局改变的幅度。
3.根据权利要求1所述的实用工具，所述布局改变指令发生器进一步被配置用于生成用来标记与所述布局改变相对应的位置的位置标记。
4.根据权利要求1所述的实用工具，所述布局改变指令包括用于改变布局图案的多个指令，并且其中，使用逻辑关系对所述多个指令进行分组，所述逻辑关系选自基本上由“AND”、“OR”、“NOT”、及其组合所组成的组。
5.根据权利要求1所述的实用工具，其中，所述布局改变指令包括：改变所述布局图案和邻近的布局图案之间的间距。
6.根据权利要求1所述的实用工具，所述布局改变指令包括：改变位于不同层上的图案之间的关系，其中，所述关系包括所述布局图案的外围。
7.根据权利要求1所述的实用工具，进一步包括布局编辑器，被配置用于接收布局改变指令，并对所述布局图案执行所述布局改变指令。
8.一种实用工具，包括：
计算机程序产品，具有非临时性计算机可读介质和在所述非临时性计算机可读介质上所包含的计算机程序，所述计算机程序包括：
可制造性设计(DFM)检查器程序代码，用于检查集成电路的布
局图案；以及
布局改变指令生成程序代码，基于由所述DFM检查器程序代码所提供的结果生成布局改变指令，其中，所述布局改变指令包括：
在集成电路的所述布局图案中的布局图案的标识；
要对所述布局图案实施的布局改变的类型；以及
所述布局改变的幅度。
其中，所述布局改变的类型选自基本上由以下所组成的组：所述布局图案和另外的布局图案之间的间距的改变、所述布局图案的移动、所述布局图案的重新成形、重新确定所述布局图案的尺寸、位于不同层上的图案之间的关系的改变、及其组合。
9.一种方法，包括：
从数据库接收集成电路的布局；
对所述布局的布局图案实施可制造性设计(DFM)检查；以及
基于从所述DFM检查所获得的结果生成布局改变指令，其中所述布局改变指令包括：
在集成电路的所述布局图案中的布局图案的标识；以及
要对所述布局图案实施的布局改变的类型。
10.根据权利要求9所述的方法，所述布局改变的所述类型选自基本上由以下所组成的组：所述布局图案和邻近的布局图案之间的间距的改变、所述布局图案的移动、所述布局图案的重新成形、重新确定所述布局图案的尺寸、位于不同层中的图案之间的关系、及其组合。
CN201110426129.5A 2011-07-19 2011-12-16 具有统一接口的dfm改进实用工具 Active CN102890731B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/186,241 2011-07-19
US13/186,241 US8726208B2 (en) 2011-07-19 2011-07-19 DFM improvement utility with unified interface

Publications (2)

Publication Number Publication Date
CN102890731A true CN102890731A (zh) 2013-01-23
CN102890731B CN102890731B (zh) 2016-01-20

Family

ID=47534233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110426129.5A Active CN102890731B (zh) 2011-07-19 2011-12-16 具有统一接口的dfm改进实用工具

Country Status (3)

Country Link
US (1) US8726208B2 (zh)
CN (1) CN102890731B (zh)
SG (1) SG187302A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104573243B (zh) * 2015-01-14 2020-04-07 上海泰齐电子科技咨询有限公司 一种pcb设计版图审核装置
CN104573242B (zh) * 2015-01-14 2019-09-03 上海泰齐电子科技咨询有限公司 一种pcb设计版图审核系统
US10552567B2 (en) * 2018-01-17 2020-02-04 Globalfoundries Inc. Automated redesign of integrated circuits using relaxed spacing rules

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040225986A1 (en) * 2002-05-31 2004-11-11 Chia-Chi Lin Scripted, hierarchical template-based IC physical layout system
US20080148211A1 (en) * 2006-12-19 2008-06-19 Advanced Micro Devices, Inc. Design Rules Checking Augmented With Pattern Matching
US20100131909A1 (en) * 2006-06-30 2010-05-27 Synopsys, Inc. Fast lithography compliance check for place and route optimization
US20100205575A1 (en) * 2009-02-06 2010-08-12 Cadence Design Systems, Inc. Methods, Systems, and Computer-Program Products for Item Selection and Positioning Suitable for High-Altitude and Context Sensitive Editing of Electrical Circuits
US20110088006A1 (en) * 2009-04-24 2011-04-14 Panasonic Corporation Method for layout verification of semiconductor integrated circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334441B2 (ja) * 1995-08-01 2002-10-15 ソニー株式会社 フォトマスク描画用パターンデータ補正方法と補正装置
US6782524B2 (en) * 1999-09-22 2004-08-24 Dupont Photomasks, Inc. Photomask and integrated circuit manufactured by automatically correcting design rule violations in a mask layout file
US6907587B2 (en) * 1999-10-08 2005-06-14 Dupont Photomasks, Inc. System and method for correcting connectivity errors in a mask layout file
JP4035354B2 (ja) * 2001-07-11 2008-01-23 富士通株式会社 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体
JP3615182B2 (ja) * 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム
US20050005256A1 (en) * 2002-06-03 2005-01-06 Dupont Photomasks, Inc. Photomask and integrated circuit manufactured by automatically correcting design rule violations in a mask layout file
JP4768251B2 (ja) * 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
US8176445B1 (en) * 2005-04-15 2012-05-08 Qi-De Qian Method and system for optimizing integrated circuit layout
US8426832B2 (en) * 2006-11-21 2013-04-23 D2S, Inc. Cell projection charged particle beam lithography
US20100205573A1 (en) * 2007-07-06 2010-08-12 Sagantiec Israel Ltd. Layout modification engine for modifying a circuit layout comprising fixed and free layout entities
JP2009282319A (ja) * 2008-05-22 2009-12-03 Toshiba Corp パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法
US8239804B2 (en) * 2009-09-30 2012-08-07 International Business Machines Corporation Method for calculating capacitance gradients in VLSI layouts using a shape processing engine
US9256708B2 (en) * 2010-11-17 2016-02-09 Cadence Design Systems, Inc. Method and system for automatic generation of solutions for circuit design rule violations
US8516402B1 (en) * 2011-08-22 2013-08-20 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040225986A1 (en) * 2002-05-31 2004-11-11 Chia-Chi Lin Scripted, hierarchical template-based IC physical layout system
US20100131909A1 (en) * 2006-06-30 2010-05-27 Synopsys, Inc. Fast lithography compliance check for place and route optimization
US20080148211A1 (en) * 2006-12-19 2008-06-19 Advanced Micro Devices, Inc. Design Rules Checking Augmented With Pattern Matching
US20100205575A1 (en) * 2009-02-06 2010-08-12 Cadence Design Systems, Inc. Methods, Systems, and Computer-Program Products for Item Selection and Positioning Suitable for High-Altitude and Context Sensitive Editing of Electrical Circuits
US20110088006A1 (en) * 2009-04-24 2011-04-14 Panasonic Corporation Method for layout verification of semiconductor integrated circuit

Also Published As

Publication number Publication date
SG187302A1 (en) 2013-02-28
US20130024832A1 (en) 2013-01-24
CN102890731B (zh) 2016-01-20
US8726208B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
CN100570855C (zh) 集成电路设计系统和方法
US8683392B2 (en) Double patterning methodology
CN104239596B (zh) 双重图案化布局设计方法
US8949749B2 (en) Layout design for electron-beam high volume manufacturing
US7831944B2 (en) Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method
CN103577625A (zh) 设计半导体器件、制造器件的系统以及使用系统的方法
CN104063559A (zh) 大规模集成电路分布计算的布局合法化方法及其系统
US20210042461A1 (en) Method of inserting dummy boundary cells for macro/ip and ic
CN102890731B (zh) 具有统一接口的dfm改进实用工具
US8898606B1 (en) Layout pattern correction for integrated circuits
US10002222B2 (en) System and method for perforating redundant metal in self-aligned multiple patterning
CN100489868C (zh) 验证drc配置文件的方法
US9165103B1 (en) Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs
CN108140059B (zh) 用于基于布局的检查的分析过程参数的可视化
KR20160051532A (ko) 집적 회로 및 그것의 레이아웃을 설계하는 방법
CN104715100A (zh) 集成电路的方法和布局
CN104750887A (zh) 一种模板化产生参数化单元的方法
CN103679817A (zh) 用于计算机图形标注的数据处理方法和装置
US20130205274A1 (en) System and Method for Integrated Circuit Layout Editing with Asymmetric Zoom Views
US10216963B2 (en) Method to protect an IC layout
JP4317576B2 (ja) 自動生成されたダミー形状にもかかわらず整合する回路素子機能
JP6768961B2 (ja) 集積回路の設計システムおよび方法
JP2009026045A (ja) 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法
KR101932805B1 (ko) 패턴 기반 전력 및 접지 (ｐｇ) 라우팅 및 비아 생성
CN112864117A (zh) 半导体装置的金属选用结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant