CN102870215A - 垂直晶体管相变存储器 - Google Patents

垂直晶体管相变存储器 Download PDF

Info

Publication number
CN102870215A
CN102870215A CN2011800198784A CN201180019878A CN102870215A CN 102870215 A CN102870215 A CN 102870215A CN 2011800198784 A CN2011800198784 A CN 2011800198784A CN 201180019878 A CN201180019878 A CN 201180019878A CN 102870215 A CN102870215 A CN 102870215A
Authority
CN
China
Prior art keywords
phase
dielectric
change material
memory unit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800198784A
Other languages
English (en)
Other versions
CN102870215B (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102870215A publication Critical patent/CN102870215A/zh
Application granted granted Critical
Publication of CN102870215B publication Critical patent/CN102870215B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文中描述垂直晶体管相变存储器及处理相变存储器的方法。一种或一种以上方法包含：在垂直晶体管的至少一部分上形成电介质；在所述电介质上形成电极；及在所述电极的一侧的一部分上且在所述电介质的一侧的一部分上形成沿着所述电极及所述电介质延伸成与所述垂直晶体管接触的垂直相变材料条带。

Description

垂直晶体管相变存储器
技术领域
本发明大体来说涉及半导体存储器装置、方法及系统，且更特定来说，涉及垂直晶体管相变存储器。
背景技术
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻式(例如电阻可变)存储器以及其它存储器。电阻式存储器的类型包含可编程导体存储器、电阻式随机存取存储器(RRAM)及相变随机存取存储器(PCRAM)以及其它电阻式存储器。
例如相变存储器装置的存储器装置可用作各种各样的电子应用的非易失性存储器以提供高存储器密度、高可靠性及低功率消耗。非易失性存储器可用于(举例来说)个人计算机、便携式存储器棒、固态驱动器(SSD)、数码相机、蜂窝式电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置。
例如电阻式存储器装置的存储器装置可包含布置成矩阵(例如，阵列)的若干个存储器单元(例如电阻式存储器单元)。举例来说，所述存储器单元的存取装置(例如二极管、场效应晶体管(FET)或双极结晶体管(BJT))可耦合到形成所述阵列的“行”的存取线(例如，字线)。每一存储器单元的存储器元件可耦合到呈所述阵列的“列”的数据线(例如，位线)。以此方式，可经由通过选择耦合到存储器单元行的栅极的字线来激活所述存储器单元行的行解码器来存取存储器单元的存取装置。可通过取决于与特定存储器单元的经编程状态相关联的电阻而致使不同电流在存储器元件中流动来确定(例如，感测)选定存储器单元行的经编程状态。
可将例如相变存储器单元的存储器单元编程(例如，写入)到所要状态。也就是说，可针对存储器单元设定若干个经编程状态(例如，电阻电平)中的一者。举例来说，单电平单元(SLC)可表示两个逻辑状态中的一者，例如，1或0。还可将存储器单元编程到两个以上经编程状态中的一者以便表示两个以上二进制数字，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110或1110。此些单元可称为多状态存储器单元、多数字单元或多电平单元(MLC)。
电阻式存储器单元(例如PCRAM单元)可通过使电阻式存储器单元材料(例如，电阻式存储器元件)的电阻电平变化来存储数据。PCRAM单元的电阻式存储器元件可为相变材料，例如锗-锑-碲化物(GST)。相变材料可以非晶较高电阻状态或结晶较低电阻状态存在。PCRAM单元的电阻状态可通过向所述单元施加能量源(例如，电流脉冲或光脉冲以及其它能量源)来更改。举例来说，向邻近相变材料的加热器电极施加编程电流可加热所述加热器电极，加热器电极又可加热邻近相变材料且更改所述单元的电阻状态。此可导致将PCRAM单元编程到特定电阻状态，所述特定电阻状态可对应于一数据状态。举例来说，在二进制系统中，非晶较高电阻状态可对应于数据状态1，且结晶较低电阻状态可对应于数据状态0。然而，可反转这些对应数据状态的选择，也就是说，在其它二进制系统中，非晶较高电阻状态可对应于数据状态0，且结晶较低电阻状态可对应于数据状态1。
发明内容
附图说明
图1A到1G图解说明与根据本发明的实施例形成相变存储器单元相关联的工艺阶段。
图1H图解说明根据本发明的实施例的相变存储器单元的透视图。
图2A到2F图解说明与根据本发明的实施例形成相变存储器单元相关联的工艺阶段。
图3A到3D图解说明与根据本发明的实施例形成相变存储器单元相关联的工艺阶段。
图3E图解说明根据本发明的实施例在图3D中所图解说明的处理阶段之后的进一步处理。
图3F图解说明根据本发明的实施例在图3D中所图解说明的处理阶段之后的进一步处理。
图3G图解说明根据本发明的实施例的相变存储器单元的透视图。
图4是根据本发明的实施例的相变存储器阵列的一部分的示意图。
具体实施方式
本文中描述垂直晶体管相变存储器及处理相变存储器的方法。一个或一个以上方法实施例包含：在垂直晶体管的至少一部分上形成电介质；在所述电介质上形成电极；及在所述电极的一侧的一部分上且在所述电介质的一侧的一部分上形成沿着所述电极及所述电介质延伸成与所述垂直晶体管接触的垂直相变材料条带。
根据本发明的实施例制作相变存储器(例如，相变存储器单元或相变存储器装置)可提供具有相变材料与电极的自对准单元接触的4F2架构。4F2架构可包含具有大约等于最小可实现特征宽度(F)(例如，光学光刻尺寸)的平方的横截面积的存储器单元。此外，根据本发明的实施例处理相变存储器可减少用于编程相变存储器单元(例如，改变其状态)的编程电流。根据本发明的实施例制作相变存储器可提供取决于仅一个尺寸上的光刻及/或在一些实施例中完全独立于光刻变化的有效电流路径横截面积。另外，根据本发明的实施例制作相变存储器可提供线及/或空间图案化的有效实施方案。
在本发明的以下详细描述中，参考形成本发明的一部分的附图，且在附图中以图解说明的方式展示可如何实践本发明的若干个实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的若干个实施例，且应理解，可利用其它实施例且可做出过程、电或机械改变，此并不背离本发明的范围。
如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，如将了解，所述图中所提供的元件的比例及相对标度打算图解说明本发明的实施例且不应视为限制意义。如本文中所使用，“若干个”某物可指代一个或一个以上此种事物。举例来说，若干个存储器装置可指代一个或一个以上存储器装置。
如本文中所使用，“底部电极”可指代(例如)通过存取装置触点直接连接到存取装置的电极。如本文中所使用，“顶部电极”可指代不直接连接到存取装置的电极，例如，不包含存取装置触点的电极。
当将元件称为“直接连接”到另一元件时，所述两个元件之间不存在介入元件，可在一个元件形成之后但在另一元件形成之前形成的任何原生氧化物除外。举例来说，如本文中所使用的“底部电极”可不具有存在于所述底部电极与存取装置之间的介入元件，可在所述底部电极形成之后但在所述存取装置形成之前形成的任何原生氧化物除外。相比之下，如本文中所使用的“顶部电极”可具有在所述顶部电极与存取装置之间的介入元件，例如电阻式存储器单元材料及底部电极。
本文中所描述的各种处理阶段(包含使用材料形成组件)可包含使用以此项技术中已知的若干种方式沉积材料。一些实例包含化学气相沉积(CVD)及/或原子层沉积(ALD)以及其它沉积。如所属领域的技术人员将了解，涉及材料移除的处理阶段可包含使用(举例来说)光学光刻、图案化、湿蚀刻及/或干蚀刻等等。
本文中的图遵循其中第一数字或前几个数字对应于图式图编号且其余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，在图1A到1H中114可指代元件“14”，且在图2A到2F中可将类似元件指代为214。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，如将了解，所述图中所提供的元件的比例及相对标度打算图解说明本发明的实施例且不应视为限制意义。
图1A到1G图解说明与根据本发明的实施例形成相变存储器单元相关联的工艺阶段。图1A到1H图解说明若干个垂直晶体管115的俯视平面图(XY)、沿着切割线X-X截取的第一横截面图(X)及沿着切割线Y-Y截取的第二横截面图(Y)。如图1A中所图解说明，可在衬底102上形成垂直晶体管115。所述衬底可为硅衬底、绝缘体上硅(SOI)衬底、来自晶片接合的金属上硅或蓝宝石上硅(SOS)衬底以及其它衬底，例如二氧化硅(SiO2)。垂直晶体管115可具有共同源极及共同侧栅极106。侧栅极106可由导电材料形成且可与垂直晶体管柱的基底108(例如，P掺杂硅)的相对侧接触地形成，如在图1A的Y横截面图中所展示。侧栅极106可沿着多个垂直晶体管115延续，如在图1A的X横截面图中所展示。侧栅极106可形成于垂直晶体管柱108的基底的相对侧上，使得其接触垂直晶体管柱的基底108，但不接触衬底102也不接触区110(例如N+掺杂硅)。侧栅极106可通过薄栅极氧化物而与基底108分离。一些实施例可包含仅一个侧栅极106而非两个侧栅极106。
邻近垂直晶体管115可通过块体电介质材料104(例如二氧化硅)分离。垂直晶体管柱的基底108的顶部可经处理以通过所属领域的技术人员已知的方法形成N+掺杂硅区110。N+掺杂硅区110的顶部可经处理以形成硅化物112，例如，通过在所述垂直晶体管柱上沉积钴后续接着热退火而形成的硅化钴(CoSi2)。垂直晶体管115可进一步经处理以在硅化物112的顶部上(例如，在包含硅化物112的垂直柱的顶部上)包含电极114。电极114可由导电材料(例如，钨、氮化钛等)形成。如图1A中所图解说明，虽然电极114在垂直晶体管115的顶部上，但如根据本文中所描述的后续处理阶段将变得明了，电极114可称为垂直晶体管相变存储器单元100的底部电极114。如本文中更详细地描述，作为较大存储器单元阵列的一部分，侧栅极106可称为存取线，例如，字线。垂直晶体管115(例如，金属氧化物半导体场效应晶体管(MOSFET))可充当相变存储器单元100的存取装置。虽然本发明包含MOSFET存取装置的使用，但可使用其它存取装置，例如双极结晶体管(BJT)或二极管以及其它存取装置。
图1B图解说明在图1A中所图解说明的处理阶段之后的进一步处理。可在垂直晶体管115的阵列上形成(例如，沉积)电介质116。更具体来说，可在底部电极114上且在块体材料104上形成电介质116。电介质116可为(举例来说)二氧化硅，然而，可使用其它电介质材料。在一些实施例中，电介质116可由与块体材料104相同的材料形成；然而，实施例并不限于此。因此，举例来说，在图1B的Y横截面图中，将所形成的电介质116图解说明为在电介质与块体材料104之间无任何分界，例如，“116/104”，然而，在图1B的X横截面图中，将电介质116图解说明为在其与块体材料104之间具有分界。图解说明的此变化打算展示电介质116可由与块体材料104相同的材料或不同材料形成。
可在电介质116上形成(例如，沉积)电极118。电极118可由导电材料(例如，钨、氮化钛或铜以及其它导电材料)形成。关于垂直晶体管相变存储器单元，相对于电极114(例如，“底部电极114”)，电极118可在本文中称为“顶部电极118”。作为较大存储器单元阵列的一部分，顶部电极118可称为数据线(例如，位线)，如本文中更详细地描述。
图1C图解说明在图1B中所图解说明的处理阶段之后的进一步处理。可移除电介质116及顶部电极118的部分。举例来说，可沿Y方向根据半间距将顶部电极118图案化成若干线且接着对其进行蚀刻以移除电介质116材料与顶部电极118材料两者。因此，电介质116与顶部电极118的经移除部分可沿X方向分离两个特征宽度(2F)，例如，电介质116与顶部电极118的剩余部分的宽度可为2F。剩余电介质116及顶部电极118材料的2F可沿X方向从第一垂直晶体管115上面的接近其中心点的位置横跨到邻近垂直晶体管115上面的接近其中心点的位置。因此，电介质116形成于垂直晶体管115的一部分上面，例如，垂直晶体管115的底部电极114的一部分上。电介质116及顶部电极118的经移除部分的宽度也可为2F，然而，实施例并不限于此。
图1D图解说明在图1C中所图解说明的处理阶段之后的进一步处理。可在顶部电极118上形成相变材料120。在一些实施例中，相变材料120可以保形方式沉积于顶部电极118上使得至少在顶部电极118的顶部上、在顶部电极118的侧表面上、在电介质116的经暴露侧表面上且在底部电极114的顶部表面上(例如，在垂直晶体管115的顶部上)形成沿垂直方向及/或水平方向(如图1D的X及Y横截面图中所图解说明)的大致均匀的厚度。如图1D的沿X方向的横截面图中所图解说明，还可在块体材料104上形成相变材料120。
相变材料120可包含(举例来说)相变硫属化物合金，例如锗-锑-碲(GST)材料(例如，例如Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7等Ge-Sb-Te材料)。如本文中所使用，带连字符的化学组成符号指示包含于特定混合物或化合物中的元素，且打算表示涉及所指示元素的所有化学计量。其它相变材料可包含(举例来说)Ge-Te、In-Se、Ge-Sb、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt以及各种其它相变材料。然而，本发明的实施例并不限于特定类型的相变材料。
可在相变材料120上形成额外电介质122。在一些实施例中，额外电介质122可以保形方式沉积于相变材料120上使得至少在相变材料120的顶部及/或各侧上形成沿垂直方向及/或水平方向(如图1D的X及Y横截面图中所图解说明)的大致均匀的厚度。所述电介质可为(举例来说)氧化物电介质(例如二氧化硅)或氮化物电介质(例如氮化硅(Si3N4))。然而，本发明的实施例并不限于特定类型的电介质。
图1E图解说明在图1D中所图解说明的处理阶段之后的进一步处理。可从垂直晶体管115的阵列的顶部移除(例如，间隔件蚀刻)额外电介质122及相变材料120的部分达等于额外电介质122的厚度加上相变材料120的厚度(例如，额外电介质122及相变材料120两者的保形沉积的厚度)的深度。如图1E的X横截面图中所图解说明，此移除可在电介质116及顶部电极118的各侧上留下相变材料120。此外，此移除可在相变材料120的顶部上及在相变材料120的与电介质116及顶部电极118的侧表面相对的一侧上留下垂直额外电介质122间隔件。垂直额外电介质122间隔件保留于相变材料120的凹口上，相变材料120保留于底部电极114上。
图1F图解说明在图1E中所图解说明的处理阶段之后的进一步处理。如图1F的X横截面图及XY俯视平面图中所最佳图解说明，可移除一个特征宽度(F)的材料(例如，顶部电极118及电介质116)。可在电介质116及顶部电极材料118的沿X方向宽度为2F的剩余部分之间(例如，沿X方向从中间)移除材料。可将材料向下移除到垂直晶体管115的阵列的高度，例如，如所图解说明，移除到块体材料104的顶部及/或底部电极114的顶部。举例来说，可通过沿Y方向进行光学光刻及干蚀刻以隔离相变材料120的邻近剩余部分来实现此移除。
图1G图解说明在图1F中所图解说明的处理阶段之后的进一步处理。如图1G的XY俯视平面图中所最佳图解说明，可在沿Y方向彼此邻近的垂直晶体管115之间移除相变材料120及额外电介质122的部分。举例来说，可通过沿X方向对相变材料120及/或额外电介质122进行光学光刻及干蚀刻以形成隔离的垂直间隔件单元来实现此移除。因此，此移除可留下形成于顶部电极118的一侧的一部分及电介质116的一侧的一部分上沿着顶部电极118及电介质116沿垂直方向延伸成与底部电极114(例如，下伏于相变材料120下的垂直晶体管115)接触的垂直相变材料120条带。通过图1H中所提供的垂直晶体管相变存储器单元100的透视图更详细地对此进行图解说明。
图1H图解说明根据本发明的实施例的相变存储器单元100的透视图。如图1H中所图解说明，相变材料120仅延伸跨越电介质116及顶部电极118的侧的宽度(沿Y方向)的一部分。也就是说，相变材料120的宽度(沿Y方向)小于顶部电极118的侧表面的宽度(沿Y方向)。相变材料120延伸跨越电介质116及顶部电极118的整个高度(沿Z方向)，例如，从顶部电极118的顶部表面到底部电极114的顶部表面。相变材料120与顶部电极118、电介质116及底部电极114直接物理接触。相变材料120的宽度(沿Y方向)小于底部电极114的顶部表面的宽度(沿Y方向)。
相变材料120可在电介质116及顶部电极118上且通过共同平面(例如，如图1H中所图解说明的Y-Z平面)与电介质116及顶部电极118接触。所述共同平面可包含电介质116、顶部电极118及相变材料120的侧表面。
从图1H的图解说明省略额外电介质122以便提供对根据本发明的实施例通过垂直晶体管相变存储器单元100的操作形成的相变材料120的作用区121的更好图解说明。如所属领域的技术人员将了解，相变存储器单元100的作用区121为可在较非晶状态与较结晶状态之间切换以便表示(例如，存储)数据的区。相变材料120的剩余部分可在相变存储器单元100的操作期间保持处于大体结晶状态。如图1H中所图解说明，作用区121位于底部电极114与顶部电极118之间。根据本发明的一个或一个以上实施例，作用区121可与电介质116接触，但不与底部电极114或顶部电极118中的任一者直接物理接触。相变材料120条带与顶部电极118形成自对准接触。
图2A到2F图解说明与根据本发明的实施例形成相变存储器单元相关联的工艺阶段。图2A到2F图解说明若干个垂直晶体管215的俯视平面图(XY)、沿着切割线X-X所截取的第一横截面图(X)及沿着切割线Y-Y所截取的第二横截面图(Y)。图2A到2B分别类似于图1A到1B。因此，垂直晶体管215可形成于衬底202上且可具有共同源极及侧栅极206。侧栅极206可与垂直晶体管柱的基底208的相对侧接触地形成，如图2A的Y横截面图中所展示。邻近垂直晶体管215可通过块体材料204分离。垂直晶体管柱的基底208的顶部可经处理以形成N+掺杂区210。N+掺杂区210的顶部可经处理以形成硅化物212。垂直晶体管215可进一步经处理以在硅化物212的顶部上包含底部电极214。可在垂直晶体管215的阵列上形成电介质216。可在电介质216上形成顶部电极218。
图2C图解说明在图2B中所图解说明的处理阶段之后的进一步处理。可移除电介质216及顶部电极218的部分。举例来说，可沿Y方向根据间距将顶部电极218图案化成若干线且接着对其进行蚀刻以移除电介质216材料及顶部电极218材料两者。因此，电介质216及顶部电极218的经移除部分可沿X方向分离一个特征宽度(F)，例如，电介质116及顶部电极118的剩余部分的宽度可为1F。剩余电介质216及顶部电极218材料的1F可沿X方向从特定垂直晶体管215上面的位置横跨到沿X方向在特定垂直晶体管215与邻近垂直晶体管215之间的邻近块体材料204上面的位置。因此，电介质216形成于垂直晶体管215的一部分上面，例如，垂直晶体管215的底部电极214的一部分上。
图2C中所图解说明的处理阶段与图1C中所图解说明的处理阶段的不同之处在于，关于图2C顶部电极218是根据间距进行图案化，而非关于图1C根据半间距进行图案化。因此，图1C中所图解说明的实施例留下2F宽度的剩余电介质116及顶部电极118，而图2C中所图解说明的实施例留下1F宽度的剩余电介质216及顶部电极218。
图2D到2E的处理阶段分别类似于图1D到1E的那些处理阶段，上文关于图1C及2C所描述的基础结构及/或材料差异除外。也就是说，如本文中所描述，可在顶部电极218上形成(例如，以保形方式沉积)相变材料220。如本文中所描述，可在相变材料220上形成(例如，以保形方式沉积)额外电介质222。可从垂直晶体管215的阵列的顶部移除(例如，间隔件蚀刻)额外电介质222及相变材料220的部分达等于额外电介质222的厚度加上相变材料220的厚度(例如，额外电介质222及相变材料220两者的保形沉积的厚度)的深度。如图2E的X横截面图中所图解说明，此移除可在电介质216及顶部电极218的各侧上留下相变材料220。此外，此移除可在相变材料220的顶部上及在相变材料220的与电介质216及顶部电极218的侧表面相对的一侧上留下垂直额外电介质222间隔件。
在图1E中，垂直额外电介质122间隔件保留于在电介质116及顶部电极118的任一侧上保留于底部电极114上的相变材料120的凹口上。相比之下，在图2E中，剩余电介质216及顶部电极218的一侧包含在保留于底部电极214上的相变材料220的凹口上的垂直额外电介质222间隔件。然而，电介质216及顶部电极218的相对侧包含在保留于块体材料204上(例如，不在导电结构上)的相变材料220的凹口上的垂直额外电介质222间隔件。因此，不使用块体材料204上面的相变材料220及垂直额外电介质222间隔件来形成相变存储器单元的一部分，例如，其并不促成存储器单元的操作。然而，在一些实施例中，维持相变材料220及垂直额外电介质222间隔件的未使用部分可减少处理阶段数目及/或减少处理时间量。举例来说，图2A到2F的实施例可包含比图1A到1G的实施例少的处理阶段。也就是说，图2A到2F的实施例不包含类似于与图1F相关联地描述的处理阶段(例如，移除电介质116及顶部电极118的部分以隔离相变材料120的邻近剩余部分)的处理阶段。如从对图2E的回顾显而易见，已根据本文中所描述的工艺流程将导电表面上面的相变材料220的部分彼此隔离。然而，在一些实例中，如果未使用的材料促成借此形成的存储器装置的性能降级，那么图1A到1G的实施例可比图2A到2F的实施例有利。
图2F图解说明在图2E中所图解说明的处理阶段之后的进一步处理。图2F的处理阶段类似于图1G的处理阶段，上文所描述的基础结构及/或材料差异除外。如图2F的XY俯视平面图中所最佳图解说明，如本文中所描述，可在沿Y方向彼此邻近的垂直晶体管215之间移除相变材料220及额外电介质222的部分。相变材料220及额外电介质222的经移除部分可沿Y方向从特定垂直晶体管215的远端边缘上面延伸到邻近垂直晶体管215的近端边缘上面，其中特定垂直晶体管215的远端边缘沿Y方向到邻近垂直晶体管215的近端边缘比到邻近垂直晶体管215的远端边缘更近。因此，此移除可留下形成于顶部电极218的一侧的一部分及电介质216的一侧的一部分上沿着顶部电极218及电介质216沿垂直方向延伸成与底部电极214(例如，下伏于相变材料220下的垂直晶体管215)接触的垂直相变材料220条带。然而，不同于图1G中所图解说明的实施例，电介质216及顶部电极218的相对侧也包含相变材料220及额外电介质222的垂直条带。然而，所得垂直晶体管相变存储器单元可类似于与图1A到1G的实施例相关联地形成的垂直晶体管相变存储器单元，例如，如图1H中所图解说明。
图3A到3D图解说明与根据本发明的实施例形成相变存储器单元相关联的工艺阶段。图3A到3D图解说明若干个垂直晶体管315的俯视平面图(XY)、沿着切割线X-X所截取的第一横截面图(X)及沿着切割线Y-Y所截取的第二横截面图(Y)。如图3A中所图解说明，垂直晶体管315(例如，MOSFET)可形成于衬底302(例如，硅)上，且可具有共同源极及侧栅极306。侧栅极306可由导电材料形成且可与垂直晶体管柱的基底308(例如，P掺杂硅)的相对侧接触地形成(如图3A的Y横截面图中所展示)，或可通过栅极氧化物与基底308分离。
邻近垂直晶体管315可通过块体材料304(例如二氧化硅)分离。垂直柱的基底308上可包含电介质316。举例来说，电介质316可为二氧化硅，例如，与块体材料304相同的材料。电介质316上可包含牺牲材料324(例如，氮化硅)。
图3B图解说明在图3A中所图解说明的处理阶段之后的进一步处理。可移除牺牲材料324，例如，可移除氮化硅硬掩模。随后，可处理经暴露的柱(例如，电介质316)。举例来说，可使用N+掺杂来形成区310(例如，N+掺杂硅)。N+掺杂硅区310的顶部可经处理以形成硅化物312，例如，通过在垂直晶体管柱上沉积钴后续接着热退火而形成的硅化钴(CoSi2)。
图3C图解说明在图3B中所图解说明的处理阶段之后的进一步处理。可在经暴露垂直晶体管柱315的顶部上(例如，在硅化物312的顶部上)及在块体材料304的顶部上形成间隔件材料326。在一些实施例中，间隔件材料326可以保形方式沉积于垂直晶体管柱315的顶部上及块体材料304的顶部上使得至少在硅化物312的顶部上(例如，在垂直晶体管315的顶部上)、在块体材料304的顶部上及在块体材料304的侧表面上形成沿垂直方向及/或水平方向(如图3C的X及Y横截面图中所图解说明)的大致均匀的厚度。如图3C的Y横截面图中所图解说明，可形成间隔件材料326使得仅保留狭窄(沿X方向)垂直开口。如关于图3C所使用，所述狭窄垂直开口至少指示所述开口大致窄于一个特征宽度(1F)。
间隔件材料326可为(举例来说)电介质间隔件材料。电介质间隔件材料可包含(举例来说)氧化物电介质间隔件(例如二氧化硅)及氮化物电介质间隔件(例如氮化硅)。然而，本发明的实施例并不限于特定类型的间隔件材料。
图3D图解说明在图3C中所图解说明的处理阶段之后的进一步处理。可从垂直晶体管315的阵列的顶部移除(例如，间隔件蚀刻)间隔件材料326的部分到达等于间隔件材料326的厚度(沿图3C到3D的X横截面图中所图解说明的垂直方向)(例如，间隔件材料326的保形沉积的厚度)的深度。此移除可留下围绕垂直晶体管315的经暴露柱的内外围(例如，在块体材料304的各侧上及在硅化物312的顶部上)的间隔件材料326。
可在硅化物312的顶部上的开口中形成电极314(例如，底部电极)且电极314在四个侧上由垂直晶体管315的柱上的间隔件326环绕。电极314可由导电材料形成。如图3D的Y横截面图及XY俯视平面图中所图解说明，底部电极314可形成于间隔件材料326之间的狭窄(沿X方向)垂直开口中。如关于图3D所使用，所述狭窄垂直开口至少指示所述开口大致窄于一个特征宽度(1F)。因此，可以说底部电极314形成垂直线电极314。
图3E图解说明根据本发明的实施例在图3D中所图解说明的处理阶段之后的进一步处理。从图3D到达图3E的处理阶段类似于图1B到1G的那些处理阶段，上文关于图3A到3D所描述的基础结构及/或材料差异除外。图3F图解说明根据本发明的实施例在图3D中所图解说明的处理阶段之后的进一步处理。从图3D到达图3E的处理阶段类似于图2B到2F的那些处理阶段，上文关于图3A到3D所描述的基础结构及/或材料差异除外。
也就是说，可在垂直线电极314的至少一部分上(例如，在垂直线电极314的顶部表面上)形成电介质316。可在电介质316上(例如，在电介质316的顶部表面上)形成顶部电极318(例如，位线)。可在垂直线电极314、电介质316及顶部电极318上且与其接触地形成相变材料320。更具体来说，可在垂直线电极314的顶部表面上、在电介质316的侧表面上及在顶部电极318的侧表面上形成相变材料320。相变材料320可形成为沿正交于垂直线电极314的方向(例如，X方向)的方向(例如，Y方向)的垂直线。可在相变材料320的侧表面上形成额外电介质322。
图3G图解说明根据本发明的实施例的相变存储器单元的透视图。如图3G中所图解说明，相变材料320延伸跨越电介质316及顶部电极318的侧的宽度(沿Y方向)。相变材料320延伸跨越电介质316及顶部电极318的整个高度(沿Z方向)，例如，从顶部电极318的顶部表面到垂直线电极314的顶部表面。相变材料320与顶部电极318、电介质316及垂直线电极314直接物理接触。由于相变材料320的窄度(沿X方向)与垂直线电极314的窄度(沿Y方向)，所述两者的相交点可称为点触点。此点触点可显著减少用于更改相变材料320的状态的编程电流量。
相变材料320可在电介质316及顶部电极318上且通过共同平面(例如，图3G中所图解说明的Y-Z平面)与电介质316及顶部电极318接触。所述共同平面可包含电介质316、顶部电极318及相变材料320的侧表面。
从图3G的图解说明省略额外电介质322以便提供对根据本发明的实施例通过垂直晶体管相变存储器单元300的操作形成的相变材料320的作用区321的较好图解说明。如图3G中所图解说明，作用区321位于电介质316上及相变材料320与垂直线电极314之间的点触点上。根据本发明的一个或一个以上实施例，作用区321可不与顶部电极318直接物理接触。
图4是根据本发明的实施例的相变存储器阵列450的一部分的示意图。相变存储器阵列450包含各自具有相关联的存取装置415及相变存储器材料420的若干个相变存储器单元400。可根据本发明的若干个实施例来处理相变存储器材料420。
存取装置415可经操作(例如，接通/关断)以存取存储器单元以便对所述存储器单元执行例如编程(例如，写入及/或感测(例如读取)操作)的操作。在本文中所图解说明的实施例中，存取装置415为场效应晶体管(FET)。其它存取装置可包含二极管及双极结晶体管(BJT)。二极管可包含(举例来说)p-n二极管、齐纳二极管及肖特基二极管。
如图4中所展示，与每一存储器单元400相关联的每一存取装置415耦合到若干个存取线430(例如字线WL0、WL1、WL2等)中的一者。每一字线430耦合到一“行”相变存储器单元400。术语“行”的使用并非意在暗示存储器单元400的特定线性及/或水平定向。而是，一行可意指耦合到特定字线430的若干个存储器单元400，而不管存储器单元400的定向如何。举例来说，一行可包含以交错的非线性定向耦合到特定字线430的若干个存储器单元400。
如图4中所展示，每一相变存储器材料420耦合到若干个数据线428(例如，位线BL0、BL1、BL2等)中的一者。每一位线428耦合到一“列”相变存储器单元400。为便于在数字环境中寻址，字线430的数目及位线428的数目可各自为2的某一幂，例如，256个字线430×4,096个位线428。然而，实施例并不限于特定数目个字线430及/或位线428。此外，术语“列”的使用并非意在暗示存储器单元400的特定线性及/或垂直定向。而是，一列可意指耦合到特定位线428的若干个存储器单元400，而不管存储器单元400的定向如何。举例来说，一列可包含以交错(例如非线性)方式耦合到特定位线428的若干个存储器单元400。
在操作中，可向位线428及/或字线430施加适当电压及/或电流信号(例如，脉冲)以便将数据编程到相变存储器阵列450的相变存储器单元400及/或从相变存储器阵列450的相变存储器单元400感测数据。举例来说，在编程操作期间，可使用电流(例如，编程电流)来加热与相变存储器材料420相关联的电极以编程相变存储器单元400，如本文中先前所描述。
相变存储器阵列450中所展示的存储器单元400可为单电平单元(SLC)及/或多电平单元(MLC)，例如，单电平PCRAM单元400及/或多电平PCRAM单元400。可将单电平PCRAM单元400编程到大体较非晶(复位)状态或大体较结晶(设定)状态。此些复位及/或设定状态可对应于二进制0及/或1。复位脉冲可包含施加到PCRAM单元400(例如，PCRAM单元400的电极)达相对短的时间周期的相对高的电流脉冲。在PCRAM单元400的PCRAM单元材料420“熔化”之后可快速减小施加到PCRAM单元400的电流，从而允许PCRAM单元材料420快速冷却成较非晶状态，其中(至少部分地)由于PCRAM单元材料420的相对迅速冷却，通常在较低程度上发生可允许结晶的原子运动。相反地，设定脉冲可包含施加到单元400达相对较长时间周期的具有较慢淬灭速度的相对较低电流脉冲，例如，可较缓慢地减小所述电流从而允许PCRAM单元材料420有更长时间来冷却。因此，PCRAM单元材料420可在比复位脉冲之后更大的程度上结晶。一些PCRAM单元材料420可具有与较非晶状态相关联的较大电阻率及与较结晶状态相关联的较小电阻率。
可将多电平PCRAM单元400编程到在非晶与结晶之间的若干个中间状态。举例来说，可将多电平PCRAM单元400编程到各种结构次序电平。经由施加处于特定电流电平的若干个编程脉冲，可将PCRAM单元400编程到给定电阻状态。借助适当编程电流，可将PCRAM单元400编程到具有部分非晶及部分结晶结构的若干个中间状态，从而提供多电平电阻状态。为特定PCRAM单元400选择的数据状态的数目可基于(举例来说)所要应用、设计及工艺限制(例如，编程时间、感测时间及感测电流的准确性)以及其它因素。
在若干个实施例中，相变存储器阵列450可包含堆叠成三维配置的相变存储器单元400。也就是说，相变存储器阵列450可包含第一数目个相变存储器单元400及堆叠于第一数目个相变存储器单元400的顶部上的第二数目个相变存储器单元400。
举例来说，相变存储器阵列450可包含堆叠于耦合到字线430的相变存储器单元400行的顶部上的一个或一个以上额外相变存储器单元400行。相变存储器阵列450还可包含堆叠于耦合到位线428的相变存储器单元400列的顶部上的一个或一个以上额外相变存储器单元400列。在若干个实施例中，特定列堆叠中的每一相变存储器单元400列可耦合到共同(例如，同一)位线428。
本发明的实施例并不限于图4中所图解说明的相变存储器阵列450。举例来说，如所属领域的技术人员将理解，存储器阵列可具有除图4中所图解说明的架构以外的架构。此外，如所属领域的技术人员将了解，相变存储器阵列450可耦合到控制器(例如，控制电路及/或编程及感测电路)(图4中未展示)。
结论
本文中描述垂直晶体管相变存储器及处理相变存储器的方法。一个或一个以上方法实施例包含：在垂直晶体管的至少一部分上形成电介质；在所述电介质上形成电极；及在所述电极的一侧的一部分上且在所述电介质的一侧的一部分上形成沿着所述电极及所述电介质延伸成与所述垂直晶体管接触的垂直相变材料条带。
虽然本文中已图解说明及描述了特定实施例，但所属领域的技术人员将了解可用旨在实现相同结果的布置来替代所展示的特定实施例。本发明打算涵盖本发明的各种实施例的修改或变化形式。应理解，已以图解说明方式而非限定方式做出以上描述。在审阅以上描述之后，所属领域的技术人员将即刻明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的各种实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同授权此权利要求书的等效物的全部范围来确定本发明的各种实施例的范围。
在前述实施方式中，出于简化本发明的目的而将各种特征一起集合在单个实施例中。本发明的此方法不应解释为反映本发明所揭示实施例必须使用比明确陈述于每一权利要求中多的特征的意图。而是，如以上权利要求书反映，发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将以上权利要求书并入到实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (18)

1.一种相变存储器单元，其包括：
垂直晶体管，其包含在柱上的底部电极；
电介质，其在所述底部电极的一部分的顶部表面上；
顶部电极，其在所述电介质上；
相变材料，其在所述顶部电极的侧表面上、在所述电介质的侧表面上且在所述底部电极的顶部表面上。
2.根据权利要求1所述的相变存储器单元，其中所述相变材料的宽度小于所述底部电极的所述顶部表面的宽度。
3.根据权利要求1所述的相变存储器单元，其中所述相变材料的宽度小于所述顶部电极的所述侧表面的宽度。
4.根据权利要求1所述的相变存储器单元，其中所述相变存储器单元在所述顶部电极的相对侧表面上且在所述电介质的相对侧表面上包含额外相变材料。
5.根据权利要求1所述的相变存储器单元，其中所述相变存储器单元在所述相变材料的与所述顶部电极的所述侧表面相对且与所述电介质的所述侧表面相对的侧表面上包含额外电介质。
6.根据权利要求1所述的相变存储器单元，其中所述相变材料在所述电介质上所述顶部电极与所述底部电极之间包含作用区。
7.根据权利要求1所述的相变存储器单元，其中所述相变材料从所述顶部电极的顶部表面延伸到所述底部电极的顶部表面。
8.一种相变存储器单元，其包括：
垂直晶体管，其包含垂直线电极；
电介质，其在所述垂直线电极的一部分的顶部表面上；
顶部电极，其在所述电介质的顶部表面上；及
相变材料，其在所述顶部电极的侧表面上、在所述电介质的侧表面上且在所述垂直线电极的顶部表面上。
9.根据权利要求8所述的相变存储器单元，其中所述相变材料与所述垂直线电极点接触。
10.根据权利要求9所述的相变存储器单元，其中所述相变材料在所述电介质上且在所述点触点上包含作用区。
11.根据权利要求8所述的相变存储器单元，其中所述相变存储器单元包含环绕所述垂直线电极的侧表面的间隔件。
12.根据权利要求8所述的相变存储器单元，其中所述顶部电极包括数据线。
13.根据权利要求8所述的相变存储器单元，其中所述垂直晶体管为金属氧化物半导体场效应晶体管MOSFET。
14.一种相变存储器单元阵列，其包括：
电介质，其在垂直晶体管阵列上；
电极，其在所述电介质上；及
相变材料，其在所述电介质及所述电极上且通过共同平面与所述电介质及所述电极接触，其中所述相变材料在所述垂直晶体管阵列中的若干个垂直晶体管上且与所述若干个垂直晶体管接触。
15.根据权利要求14所述的相变存储器单元阵列，其包含所述电介质及所述电极的经移除部分，其中所述经移除部分分离剩余电介质及电极的一个特征宽度跨距，且其中所述剩余电介质及电极沿第一方向从特定垂直晶体管上面的位置横跨到所述特定垂直晶体管与邻近垂直晶体管之间的位置。
16.根据权利要求15所述的相变存储器单元阵列，其中所述相变材料至少在所述电极的顶部上、在所述电极的侧上、在所述电介质的侧上且在所述垂直晶体管阵列的顶部上。
17.根据权利要求16所述的相变存储器单元阵列，其中所述阵列在所述相变材料上包含额外电介质；且
其中所述额外电介质及所述相变材料的经移除部分延伸到等于所述所形成额外电介质及所述相变材料的厚度的深度。
18.根据权利要求17所述的相变存储器单元阵列，其中所述额外电介质及相变材料的经移除部分沿第二方向从第一垂直晶体管的远端边缘上面延伸到邻近于所述第一垂直晶体管的第二垂直晶体管的近端边缘上面。
CN201180019878.4A 2010-04-19 2011-04-11 垂直晶体管相变存储器 Expired - Fee Related CN102870215B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/762,587 US8198160B2 (en) 2010-04-19 2010-04-19 Vertical transistor phase change memory
US12/762,587 2010-04-19
PCT/US2011/000650 WO2011133205A2 (en) 2010-04-19 2011-04-11 Vertical transistor phase change memory

Publications (2)

Publication Number Publication Date
CN102870215A true CN102870215A (zh) 2013-01-09
CN102870215B CN102870215B (zh) 2016-08-03

Family

ID=44787565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180019878.4A Expired - Fee Related CN102870215B (zh) 2010-04-19 2011-04-11 垂直晶体管相变存储器

Country Status (8)

Country Link
US (3) US8198160B2 (zh)
EP (2) EP3309838B1 (zh)
JP (1) JP5626668B2 (zh)
KR (1) KR101384061B1 (zh)
CN (1) CN102870215B (zh)
SG (1) SG184932A1 (zh)
TW (1) TWI485813B (zh)
WO (1) WO2011133205A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673102B2 (en) 2011-04-01 2017-06-06 Micron Technology, Inc. Methods of forming vertical field-effect transistor with self-aligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby
KR101957897B1 (ko) * 2012-04-26 2019-03-13 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US8685799B1 (en) * 2012-09-12 2014-04-01 Globalfoundries Singapore Pte. Ltd. RRAM structure at STI with Si-based selector
US8772101B2 (en) * 2012-11-08 2014-07-08 Globalfoundries Inc. Methods of forming replacement gate structures on semiconductor devices and the resulting device
US9257647B2 (en) * 2013-03-14 2016-02-09 Northrop Grumman Systems Corporation Phase change material switch and method of making the same
US9337210B2 (en) * 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
JP5675003B1 (ja) 2013-11-13 2015-02-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10700270B2 (en) 2016-06-21 2020-06-30 Northrop Grumman Systems Corporation PCM switch and method of making the same
KR102537248B1 (ko) 2016-07-06 2023-05-30 삼성전자주식회사 3차원 반도체 메모리 장치
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10541272B2 (en) 2017-10-11 2020-01-21 International Business Machines Corporation Steep-switch vertical field effect transistor
KR102664403B1 (ko) 2019-02-18 2024-05-09 삼성전자주식회사 반도체 장치 및 이를 제조하는 방법
FR3096827A1 (fr) * 2019-05-28 2020-12-04 Stmicroelectronics (Crolles 2) Sas Mémoire à changement de phase
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11393920B2 (en) * 2020-09-28 2022-07-19 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11342382B1 (en) * 2020-12-11 2022-05-24 Micron Technology, Inc. Capacitive pillar architecture for a memory array
US11546010B2 (en) 2021-02-16 2023-01-03 Northrop Grumman Systems Corporation Hybrid high-speed and high-performance switch system
US11588104B2 (en) 2021-06-14 2023-02-21 International Business Machines Corporation Resistive memory with vertical transport transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040233769A1 (en) * 2002-02-01 2004-11-25 Hitachi, Ltd. Semiconductor memory cell and method of forming same
CN1819297A (zh) * 2004-11-22 2006-08-16 旺宏电子股份有限公司 侧壁有源接脚存储器及其制造方法
US20060284214A1 (en) * 2005-06-17 2006-12-21 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
CN101174624A (zh) * 2006-10-31 2008-05-07 台湾积体电路制造股份有限公司 半导体结构
CN101355137A (zh) * 2007-07-23 2009-01-28 财团法人工业技术研究院 相变存储器装置及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280600A (ja) * 2002-03-20 2003-10-02 Hitachi Ltd 表示装置およびその駆動方法
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
TWI291745B (en) 2005-11-30 2007-12-21 Ind Tech Res Inst Lateral phase change memory with spacer electrodes and method of manufacturing the same
JP4591833B2 (ja) * 2006-01-17 2010-12-01 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7324365B2 (en) * 2006-03-02 2008-01-29 Infineon Technologies Ag Phase change memory fabricated using self-aligned processing
US8896045B2 (en) 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
JP2008124775A (ja) 2006-11-13 2008-05-29 Trinc:Kk ホコリ捕捉装置を備えたディジタルカメラ
US7638357B2 (en) * 2006-08-25 2009-12-29 Micron Technology, Inc. Programmable resistance memory devices and systems using the same and methods of forming the same
US7359226B2 (en) 2006-08-28 2008-04-15 Qimonda Ag Transistor, memory cell array and method for forming and operating a memory device
US20080099814A1 (en) * 2006-10-30 2008-05-01 Qimonda Ag Integrated circuit and method for production
KR100780964B1 (ko) 2006-11-13 2007-12-03 삼성전자주식회사 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
US7800093B2 (en) 2007-02-01 2010-09-21 Qimonda North America Corp. Resistive memory including buried word lines
US7932167B2 (en) 2007-06-29 2011-04-26 International Business Machines Corporation Phase change memory cell with vertical transistor
US8513637B2 (en) 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
KR101258268B1 (ko) * 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
US8338812B2 (en) 2008-01-16 2012-12-25 Micron Technology, Inc. Vertical spacer electrodes for variable-resistance material memories and vertical spacer variable-resistance material memory cells
US7754522B2 (en) 2008-08-06 2010-07-13 Micron Technology, Inc. Phase change memory structures and methods
JP5701477B2 (ja) * 2008-09-18 2015-04-15 マイクロンメモリジャパン株式会社 電界効果トランジスタ、メモリセル、および電界効果トランジスタの製造方法
WO2010104918A1 (en) * 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040233769A1 (en) * 2002-02-01 2004-11-25 Hitachi, Ltd. Semiconductor memory cell and method of forming same
CN1819297A (zh) * 2004-11-22 2006-08-16 旺宏电子股份有限公司 侧壁有源接脚存储器及其制造方法
US20060284214A1 (en) * 2005-06-17 2006-12-21 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
CN101174624A (zh) * 2006-10-31 2008-05-07 台湾积体电路制造股份有限公司 半导体结构
CN101355137A (zh) * 2007-07-23 2009-01-28 财团法人工业技术研究院 相变存储器装置及其制造方法

Also Published As

Publication number Publication date
US20120248398A1 (en) 2012-10-04
EP2561546A2 (en) 2013-02-27
EP3309838B1 (en) 2020-06-03
CN102870215B (zh) 2016-08-03
WO2011133205A2 (en) 2011-10-27
TW201203469A (en) 2012-01-16
TWI485813B (zh) 2015-05-21
KR101384061B1 (ko) 2014-04-09
EP2561546B1 (en) 2017-12-13
KR20130006695A (ko) 2013-01-17
EP3309838A1 (en) 2018-04-18
US8198160B2 (en) 2012-06-12
EP2561546A4 (en) 2014-08-06
SG184932A1 (en) 2012-11-29
US8816316B2 (en) 2014-08-26
JP2013528935A (ja) 2013-07-11
JP5626668B2 (ja) 2014-11-19
US20140353571A1 (en) 2014-12-04
US20110253965A1 (en) 2011-10-20
US9024290B2 (en) 2015-05-05
WO2011133205A3 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
CN102870215B (zh) 垂直晶体管相变存储器
JP4554991B2 (ja) 相変換メモリ装置
CN107731816B (zh) 三维存储器阵列架构
JP5462490B2 (ja) 半導体記憶装置
KR100782482B1 (ko) ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
JP5469239B2 (ja) 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
JP4577693B2 (ja) 不揮発性メモリ素子及びその製造方法
KR101296027B1 (ko) 퓨즈 어레이들과 함께 저항성 랜덤 억세스 메모리들의 형성
US7541607B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
US9136472B2 (en) Resistive memory and methods of processing resistive memory
US10141508B2 (en) Clamp elements for phase change memory arrays
TWI459541B (zh) 具有綑綁觸點之半導體記憶體裝置
US20100163836A1 (en) Low-volume phase-change material memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803