CN102856301B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102856301B
CN102856301B CN201210135812.8A CN201210135812A CN102856301B CN 102856301 B CN102856301 B CN 102856301B CN 201210135812 A CN201210135812 A CN 201210135812A CN 102856301 B CN102856301 B CN 102856301B
Authority
CN
China
Prior art keywords
becket
layer part
wiring layer
metal layer
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210135812.8A
Other languages
English (en)
Other versions
CN102856301A (zh
Inventor
吉泽和隆
江间泰示
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN102856301A publication Critical patent/CN102856301A/zh
Application granted granted Critical
Publication of CN102856301B publication Critical patent/CN102856301B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

一种半导体器件及其制造方法，该半导体器件包括：半导体衬底；半导体元件，形成在半导体衬底上；第一金属环，环绕半导体元件；绝缘膜，形成为覆盖半导体元件，并在其中布置有第一金属环；以及凹槽，形成在绝缘膜中，其中，通过以如下方式叠置多个金属层来形成第一金属环，所述方式即，使得多个金属层的各自的外侧侧面彼此齐平，或者使得放置在下方金属层上方的多个金属层的每一个的外侧侧面比该下方金属层的外侧侧面放置得更加靠近内侧；以及该凹槽具有第一底部，该第一底部被布置在第一金属环的内侧，并延伸至第一金属环的最上层金属层的上表面的深度。

Description

半导体器件及其制造方法
技术领域
本文讨论的实施例涉及一种半导体器件及其制造方法。
背景技术
在半导体晶圆(wafer)上沿划片线区域(scribe line area)形成许多半导体芯片。沿划片线区域锯切半导体晶圆，以将其分成单独的半导体芯片。如果锯切时在划片线区域产生的裂纹扩展到半导体芯片中，则半导体芯片会损坏。
通常而言，半导体芯片沿其边缘形成有防潮环。提出这样的技术，其中在防潮环的外侧还形成抑制裂纹扩展到半导体芯片中的金属环(例如，参见JP 2008-270720A)。对于抑制裂纹扩展的金属环，期望的是，进一步增强抑制裂纹扩展效果的技术。
发明内容
本发明的目的是要提供一种半导体器件及其制造方法，该半导体器件具有能够抑制裂纹扩展的新颖结构。
根据本发明的一个方案，一种半导体器件包括：半导体衬底；半导体元件，形成在半导体衬底上；第一金属环，环绕半导体元件；绝缘膜，形成为覆盖半导体元件，并在其中布置有第一金属环；以及凹槽，形成在绝缘膜中，其中，通过以如下方式叠置多个金属层来形成第一金属环，所述方式即，使得多个金属层的各自的外侧侧面(lateral face)彼此齐平，或者使得放置在下方金属层上方的多个金属层的每一个的外侧侧面比该下方金属层的外侧侧面放置得更加靠近内侧；以及该凹槽具有第一底部，该第一底部被布置在第一金属环的内侧，并延伸至第一金属环的最上层金属层的上表面的深度。
附图说明
图1为示意性地示出设置有作为本发明的一个实例的防裂环(crackprevention ring)结构的半导体晶圆的平面图。
图2A至图2G为示出用于设置有第一实例的防裂环结构的半导体晶圆的主要制造工艺的沿厚度方向的示意性剖视图。
图3为示出通过切片锯切割设置有第一实例的防裂环结构的半导体晶圆的状态下的沿厚度方向的示意性剖视图(在防裂环的上表面终止裂纹的情况)。
图4为示出通过切片锯切割设置有第一实例的防裂环结构的半导体晶圆的状态下的沿厚度方向的示意性剖视图(裂纹渗透防裂环的情况)。
图5为示出作为第一实例的变型的半导体晶圆的示意性剖视图。
图6为设置有第二实例的防裂环结构的半导体晶圆的沿厚度方向的示意性剖视图。
图7为设置有第三实例的防裂环结构的半导体晶圆的沿厚度方向的示意性剖视图。
图8为设置有第四实例的防裂环结构的半导体晶圆的沿厚度方向的示意性剖视图。
图9A至图9H为示出用于设置有第五实例的防裂环结构的半导体晶圆的主要制造工艺的沿厚度方向的示意性剖视图。
图10为设置有第六实例的防裂环结构的半导体晶圆的沿厚度方向的示意性剖视图。
图11为设置有第七实例的防裂环结构的半导体晶圆的沿厚度方向的示意性剖视图。
图12为设置有作为第八实例的防裂环结构的半导体晶圆的沿厚度方向的示意性剖视图。
图13为设置有第九实例的防裂环结构的半导体晶圆的沿厚度方向的示意性剖视图。
图14为设置有第十实例的防裂环结构的半导体晶圆的沿厚度方向的示意性剖视图。
图15为设置有第十一实例的防裂环结构的半导体晶圆的沿厚度方向的示意性剖视图。
图16为示出通过切片锯切割设置有第十一实例的防裂环结构的半导体晶圆的状态下的沿厚度方向的示意性剖视图。
具体实施方式
首先，参考图1至图4来说明作为本发明的第一实例的防裂环结构。在本说明书中，包括通过叠置金属层形成的防裂环、布置在防裂环下方的防裂绝缘膜以及在防裂环上方附近形成的防裂窗口的结构称为防裂环结构。
图1为示意性地示出设置有第一实例的防裂环结构的半导体晶圆101的平面图。在半导体晶圆101上，多个半导体芯片区域被布置在矩阵中。在各相邻的半导体芯片区域102之间来限定划片线区域103。沿划片线区域103的中心线划片中心103c锯切半导体晶圆101，以将其分成各个半导体芯片102。
在每一个半导体芯片区域102的最外围，形成和闭合环路一样的防裂环105沿半导体芯片区域102的边缘形成。防裂环105的内侧称为半导体芯片区域102，防裂环105的外侧称为划片线区域103。防裂环105被设置为防止锯切半导体晶圆101时在划片线区域103中产生的任意裂纹扩展到半导体芯片区域102中。
沿半导体芯片区域102的边缘形成比每一个半导体芯片区域102的防裂环105更加靠近内侧的防潮环104。在防潮环104的内侧，形成许多理想的半导体元件。每一个半导体芯片区域102的尺寸(芯片尺寸)例如为大约5mm2。每一个划片线区域103的宽度例如为大约50μm。
与此同时，如后文所述，沿高度方向在防裂环105的下方，形成防裂绝缘膜22，并在防裂环105的上方附近形成防裂窗口23。同样，沿半导体芯片区域102的边缘分别形成防裂绝缘膜22和防裂窗口23。
下面来说明用于制造设置有第一实例的防裂环结构的半导体晶圆的工艺及防裂环的结构等。
图2A至图2G为示出用于设置有第一实例的防裂环结构的半导体晶圆101的主要制造工艺的沿厚度方向的示意性剖视图，并示出半导体晶圆101的沿图1的一点划线AA’(从半导体芯片区域102中形成有特定晶体管TR的部分至划片中心103c)的剖视图。图2G示出半导体晶圆101的完成状态。
如下详细说明的，通过使用形成与晶体管TR连接的多层布线的工艺即，反复叠置用作接触层的金属层和用作布线层的金属层的工艺，形成防潮环104和防裂环105。
防潮环104和防裂环105不用作布线，但为了便于说明，形成防潮环104和防裂环105的每一个金属层可以称为接触层或布线层。另外，用于嵌入防潮环104和防裂环105的接触层的凹陷可以称为接触孔。与此同时，接触孔及嵌入其中的接触层由相同的附图标记表示。
另外，在下文的说明中，为了与构成防裂环105的金属层部分区分开，给构成与晶体管TR连接的布线的金属层部分的附图标记附加“T”，以及给构成防潮环104的金属层部分的附图标记附加“M”。
参考图2A。例如通过浅沟槽隔离(STI)，在硅衬底(半导体衬底)21中形成用于划分晶体管TR的有源区的元件隔离绝缘膜22T。与此同时，形成元件隔离绝缘膜22T的步骤用来形成防裂绝缘膜22。
如图2G所示，在防裂环105的下方形成防裂绝缘膜22，并和防裂环105一样环绕半导体元件(如晶体管TR)(平面图所示)。与此同时，为了说明的目的，将划片线区域103侧的防裂环105的边缘设定为半导体芯片区域102与划片线区域103之间的界线。
再次来说明图2A。通过STI形成的防裂绝缘膜22的厚度(形成在衬底21中用于嵌入防裂绝缘膜22的凹槽的深度)与元件隔离绝缘膜22T的厚度相同，例如为大约320nm。防裂绝缘膜22的宽度例如为大约1μm。
在形成元件隔离绝缘膜22T和防裂绝缘膜22之后，在硅衬底21上形成晶体管TR。通过适当使用公众已知的技术，能够形成晶体管TR。
参考图2B。在硅衬底21上形成第一层间绝缘膜f1，覆盖晶体管TR。例如，第一层间绝缘膜f1的形成为如下所述。在硅衬底21上，将氧化硅膜沉积为具有大约20nm的厚度，并在氧化硅膜上，将氮化硅膜沉积为具有大约80nm的厚度。另外，在氮化硅膜上，将硼磷硅酸玻璃(BPSG)膜沉积为具有大约1300nm的厚度，或者将使用正硅酸乙酯(TEOS)的氧化硅膜沉积为具有大约1000nm的厚度。与此同时，当形成BPSG膜时，优选的是，例如在650℃下将退火进行大约120秒。
另外，通过化学机械抛光(CMP)对BPSG膜或使用TEOS的氧化硅膜的上表面进行平坦化，之后进一步将氧化硅膜沉积为具有大约100nm的厚度，从而形成第一层间绝缘膜f1。为了对构成第一层间绝缘膜f1的各个膜进行沉积，例如，使用化学气相沉积(CVD)，并且第一层间绝缘膜f1的厚度例如为大约950nm。
然后，在第一层间绝缘膜f1上，通过光刻形成抗蚀剂图案RP1，该抗蚀剂图案RP1以连接至晶体管TR的源极/漏极区域的布线的第一接触层部分1cT、防潮环104的第一接触层部分(最下层金属层)1cM以及防裂环105的第一接触层部分(最下层金属层)1c的形式开口(opened)。
为了形成接触孔1cT、1cM以及1c，抗蚀剂图案RP1用作掩模，以蚀刻第一层间绝缘膜f1。在形成接触孔1cT、1cM以及1c之后，去除抗蚀剂图案RP1。
接触孔1cM的宽度(即，嵌入其中的防潮环104的第一接触层部分1cM的宽度)例如为大约0.25μm。另外，和防潮环104的第一接触层部分1cM的宽度一样，接触孔1c的宽度(即，嵌入其中的防裂环105的第一接触层部分1c的宽度)例如为大约0.25μm。与此同时，在下文的说明中，接触孔的宽度与对应的接触层部分的宽度可以彼此无区别。与此同时，防裂环105的接触层部分的宽度不需要与防潮环104的接触层部分的宽度一致。将两者彼此一致的情况作为一个实例来说明。
沿半导体芯片区域102的边缘形成防裂环105的第一接触层部分1c，以环绕半导体元件(如晶体管TR)。同样，沿半导体芯片区域102的边缘分别形成在第一接触层部分1c的上方形成的布线层部分(如第一布线层部分1w)和接触层部分(如第二接触层部分2c)，以环绕半导体元件(如晶体管TR)。
参考图2C。在第一层间绝缘膜f1上形成Ti/TiN/W层压膜，覆盖接触孔1cT、1cM以及1c的内表面。在如此表示层压膜的情况下，由写在最左侧的材料构成的膜表示在最下层(衬底侧)形成的膜。在Ti/TiN/W层压膜中，Ti膜具有例如大约30nm的厚度，并通过溅射进行沉积，TiN膜具有例如大约20nm的厚度，并通过溅射进行沉积。W膜具有例如大约300nm的厚度，并通过CVD进行沉积。
然后，通过CMP去除Ti/TiN/W层压膜的额外部分，以暴露第一层间绝缘膜的上表面，从而将第一接触层部分1cT、1cM以及1c分别留在接触孔1cT、1cM以及1c中。
防裂环105的第一接触层部分1c被布置在例如防裂绝缘膜22上。如平面图所示的实例，第一接触层部分1c部分重叠防裂绝缘膜22，但整个第一接触层部分1c也能够被布置为位于其上(即，第一接触层部分1c能够被布置为在防裂绝缘膜22的宽度内)。另外，也能够将第一接触层部分1c布置得不与防裂绝缘膜22重叠(半导体芯片区域102侧的防裂绝缘膜22的端部可以与划片线区域103侧的第一接触层部分1c的端部一致，或者可以被放置得比划片线区域103)侧的第一接触层部分1c的端部更加靠近划片线区域103侧)。
然而，防裂绝缘膜22被布置为使划片线区域103侧的防裂绝缘膜22的端部放置得比划片线区域103侧的作为防裂环105的最下层的第一接触层部分1c的端部更加靠近划片线区域103侧。
然后，在第一层间绝缘膜f1上形成Ti/TiN/Al/Ti/TiN层压膜，覆盖第一接触层部分1cT、1cM以及1c。在Ti/TiN/Al/Ti/TiN层压膜中，位于Al膜下方的Ti膜具有例如大约60nm的厚度，位于Al膜下方的TiN膜具有例如大约30nm的厚度。Al膜具有例如大约360nm的厚度。位于Al膜上方的Ti膜具有例如大约5nm的厚度，位于Al膜上方的TiN膜具有例如大约70nm的厚度(总厚度为大约525nm)。通过溅射来沉积各个膜。
然后，在Ti/TiN/Al/Ti/TiN层压膜上，通过光刻形成呈第一布线层部分1wT、1wM以及1w形式的抗蚀剂图案RP2。抗蚀剂图案RP2用作掩模，以蚀刻Ti/TiN/Al/Ti/TiN层压膜，从而保留第一布线层部分1wT、1wM以及1w。为了对Ti/TiN/Al/Ti/TiN层压膜进行蚀刻等，能够使用公众已知的铝布线形成技术。在形成第一布线层部分1wT、1wM以及1w之后，去除抗蚀剂图案RP2。
防潮环104的第一布线层部分1wM的宽度例如为3μm至5μm，防裂环105的第一布线层部分1w的宽度例如为1μm至4μm(典型为大约3μm)。
第一布线层部分1wT、1wM以及1w被布置为分别重叠布线的第一接触层部分1cT、防潮环104的第一接触层部分1cM以及防裂环105的第一接触层部分1c。
在第一实例的防裂环105中，期望的是，第一布线层部分1w重叠第一接触层部分1c，使得划片线区域103侧的两个层的端部彼此准确一致。为此目的，在设计上，使划片线区域103侧的第一接触层1c的端部的位置与划片线区域103侧的第一布线层1w的端部的位置一致。
参考图2D。在第一层间绝缘膜f1上形成第二层间绝缘膜f2，覆盖第一布线层部分1wT、1wM以及1w。例如，第二层间绝缘膜f2的形成为如下所述。在第一层间绝缘膜f1上，通过CVD将氧化硅膜沉积为具有大约750nm的厚度，并在氧化硅膜上，通过CVD将使用TEOS的氧化硅膜沉积为具有大约1100nm的厚度。通过CMP对使用TEOS的氧化硅膜的上表面进行平坦化，从而形成第二层间绝缘膜f2。第二层间绝缘膜f2的厚度例如为大约1μm，并且余留在第一布线层部分1wT、1wM以及1w上的厚度例如为大约460nm。
然后，在第二层间绝缘膜f2上，通过光刻形成抗蚀剂图案RP3，该抗蚀剂图案RP3以布线的第二接触层部分2cT、防潮环104的第二接触层部分2cM以及防裂环105的第二接触层部分2c的形式开口。
抗蚀剂图案RP3用作掩模，以蚀刻第二层间绝缘膜f2，从而形成接触孔2cT、2cM以及2c。在形成接触孔2cT、2cM以及2c之后，去除抗蚀剂图案RP3。
和第一接触层部分1cM和1c的宽度一样，防潮环104的第二接触层部分2cM的宽度和防裂环105的第二接触层部分2c的宽度例如分别为大约0.25μm。
参考图2E。在第二层间绝缘膜f2上形成Ti/TiN/W层压膜，覆盖接触孔2cT、2cM以及2c的内表面。在Ti/TiN/W层压膜中，Ti膜具有例如大约20nm的厚度，并通过溅射进行沉积，TiN膜具有例如大约40nm的厚度，并通过溅射进行沉积。W膜具有例如大约300nm的厚度，并通过CVD进行沉积。
然后，通过CMP去除Ti/TiN/W层压膜的额外部分，以暴露第二层间绝缘膜f2，从而将第二接触层部分2cT、2cM以及2c分别留在接触孔2cT、2cM以及2c中。
第二接触层部分2c被布置为与第一布线层部分1w重叠。在第一实例的防裂环105中，期望的是，第二接触层部分2c形成为与第一布线层部分1w重叠，使得划片线区域103侧的两个层的端部彼此准确一致。为此目的，在设计上，使划片线区域103侧的第一布线层部分1w的端部的位置与划片线区域103侧的使第二接触层部分2c嵌入其中的接触孔2c的端部的位置一致。
另外，在第一实例的防裂环105中，进一步形成作为上层的接触层部分和布线层部分形成为使划片线区域103侧的各层的端部可以彼此准确一致。即，第一实例的防裂环105形成为使划片线区域103侧的防裂环105的侧面(side face)平滑。
然后，在第二层间绝缘膜f2上形成Ti/TiN/Al/Ti/TiN层压膜，覆盖第二接触层部分2cT、2cM以及2c。和在第一层间绝缘膜fl上形成的Ti/TiN/Al/Ti/TiN层压膜一样，形成Ti/TiN/Al/Ti/TiN层压膜。
然后，在Ti/TiN/Al/Ti/TiN层压膜上，形成呈第二布线层部分2wT、2wM以及2w形式的抗蚀剂图案RP4。抗蚀剂图案RP4用作掩模，以蚀刻Ti/TiN/Al/Ti/TiN层压膜，从而保留第二布线层部分2wT、2wM以及2w。在形成第二布线层部分2wT、2wM以及2w之后，去除抗蚀剂图案RP4。
例如，防潮环104的第二布线层部分2wM及防裂环105的第二布线层部分2w的宽度分别与第一布线层部分1wM和1w的宽度相同。另外，如上所述，防裂环105的第二布线层部分2w和第二接触层部分2c形成为使划片线区域103侧的两个层的端部可以彼此一致。
参考图2F。重复与形成第一布线层部分1wT、1wM以及1w、形成覆盖第一布线层部分1wT、1wM以及1w的第二层间绝缘膜f2以及进一步在第二层间绝缘膜f2中形成第二接触层部分2cT、2cM以及2c相同的工艺，从而形成多层布线，并形成防潮环104和防裂环105。在所示的实例中，在第五层间绝缘膜f5中一直形成到第五接触层部分5cT、5cM以及5c作为最上层接触层。
例如，防潮环104的第三接触层部分至第五接触层部分3cM至5cM的宽度和高度与第二接触层部分2cM的宽度和高度相同。例如，防裂环105的第三接触层部分至第五接触层部分3c至5c的宽度和高度与第二接触层部分2c的宽度和高度相同。
例如，防潮环104的第三布线层部分和第四布线层部分3wM和4wM的宽度和高度与第一布线层部分和第二布线层部分1wM和2wM的宽度和高度相同。例如，防裂环105的第三布线层部分和第四布线层部分3w和4w的宽度和高度与第一布线层部分和第二布线层部分1w和2w的宽度和高度相同。
另外，在第五层间绝缘膜f5上形成作为最上层金属层的Ti/TiN/Al/TiN层压膜，同时覆盖第五接触层部分5cT、5cM以及5c。在Ti/TiN/Al/TiN层压膜中，Ti膜具有例如大约60nm的厚度，位于Al膜下方的TiN膜具有例如大约30nm的厚度。Al膜具有例如大约700nm的厚度，位于Al膜上方的TiN膜具有例如大约70nm的厚度(总厚度为大约860nm)。通过溅射来沉积各个膜。
然后，在Ti/TiN/Al/TiN层压膜上，通过光刻形成呈第五布线层部分5wT、5wM以及5w形式的抗蚀剂图案RP5。抗蚀剂图案RP5用作掩模，以蚀刻Ti/TiN/Al/TiN层压膜，从而保留第五布线层部分5wT、5wM以及5w。在形成第五布线层部分5wT、5wM以及5w之后，去除抗蚀剂图案RP5。
例如，和下层布线层部分1wM等一样，防潮环104的第五布线层部分5wM的宽度为3μm至5μm。例如，和下层布线层部分(1w等)一样，防裂环105的第五布线层部分5w的宽度为1μm至4μm(典型为大约3μm)。
以此方式，多层布线成形工艺(及防潮环104成形工艺)用来形成第一实例的防裂环105。如上所述，第一实例的防裂环105形成为使划片线区域103侧的侧表面平坦。
防裂环105形成为避免与防潮环104接触。即，防裂环105和防潮环104形成为使彼此面向的两个环的布线层部分端部可以在这两个环之间具有特定的间隙。防潮环104的布线层部分端部与防裂环105的布线层部分端部之间的距离例如为大约2μm(最大大约5μm)。
参考图2G。在第五层间绝缘膜f5上形成覆盖绝缘膜f6，覆盖第五布线层部分5wT、5wM以及5w。例如，通过利用CVD在第五层间绝缘膜f5上将氧化硅膜沉积为具有大约700nm的厚度，以及利用CVD在氧化硅膜上将氮化硅膜沉积为具有大约700nm的厚度来形成覆盖绝缘膜f6。
然后，在覆盖绝缘膜f6上，通过光刻形成抗蚀剂图案RP6。抗蚀剂图案RP6具有呈接触窗口(焊盘窗口)23T形式的开口OPT和呈防裂窗口23形式的开口OP。在多层布线的布线层部分5wT的上表面形成开口OPT。在划片线区域103侧的布线层部分5w上形成开口OP，并且该开口OP在半导体芯片区域102侧的布线层部分5w的外侧延伸。
抗蚀剂图案RP6用作掩模，以蚀刻覆盖绝缘膜f6等，从而形成接触窗口23T和防裂窗口23(凹槽23)。如此，能够通过使用形成用于布线的接触窗口23T的步骤来形成防裂窗口23。例如，使用通过结合CF4、CHF3、Ar等获得的混合气体来进行形成接触窗口23T的蚀刻，并通常在过蚀刻条件下进行。在形成接触窗口23T和防裂窗口23之后，去除抗蚀剂图案RP6。
为了形成接触窗口23T，在形成接触窗口23T的部分，蚀刻覆盖绝缘膜f6，以在底部处暴露布线层部分5wT。在形成防裂窗口23的部分，位于布线层部分5w上的部分在底部处揭露布线层部分5w的上表面，而不进一步不暴露，即使进行过蚀刻。另一方面，在布线层部分5w外侧的部分23d中(半导体芯片区域102侧)，通过过蚀刻将叠置的绝缘膜IF挖掘至比布线层部分5w的上层深的深度。
在图2G所示的实例中，覆盖绝缘膜f6和第五层间绝缘膜f5被蚀刻，并且防裂窗口23的底部抵达层间绝缘膜f4的上层。与此同时，能够根据需要来调节防裂窗口23的深度。
如上所述，形成防裂窗口23。防裂窗口23在划片线区域103侧部分暴露布线层部分5w的上表面，并在半导体芯片区域102侧部分抵达防裂环105的一半高度。被挖掘至半导体芯片区域102侧的防裂环105的一半高度的部分23d可以称为防裂窗口23的挖掘部分(dug portion)23d。
防裂窗口23的总宽度例如为大约1μm至大约3μm。其上形成有防裂窗口23的布线层部分5w的宽度例如为大约0.5μm，挖掘部分23d的宽度例如为大约1.0μm。
如平面图所示，在防裂环105上沿半导体芯片区域102的边缘形成防裂窗口23，并将其环绕半导体元件(如晶体管TR)。防裂窗口23将覆盖防裂环105的最上层金属层部分5w的覆盖绝缘膜f6分为半导体芯片区域102侧和划片线区域103侧。
之后，根据需要，在覆盖绝缘膜f6上形成由聚酰亚胺构成的绝缘膜24等。绝缘膜24形成为图案，以暴露接触窗口23T，以及避免朝向划片线区域103侧超过防潮环104。即，绝缘膜24不妨碍防裂窗口23。
如上所述，能够形成设置有第一实例的防裂环结构的半导体晶圆101。与此同时，能够响应于半导体芯片的类型适当改变多层布线的层数，即，形成防裂环的金属层的数量。
参考图3和图4来说明第一实例的防裂环结构的功能。图3和图4为通过切片锯201切割设置有第一实例的防裂环结构的半导体晶圆101的状态下的沿厚度方向的示意性剖视图。
图3示出裂纹202沿叠置的层间绝缘膜之间的界面从切片锯201附近向半导体芯片区域102扩展的情况下的实例。由箭头来表示裂纹202的扩展路径。
在切片锯201附近产生并沿横向(平面方向)扩展的裂纹202抵达划片线区域103侧的防裂环105的侧表面105p。如果裂纹202抵达侧表面105p，则裂纹202的扩展方向改变为垂直方向(厚度方向)，并且裂纹202沿防裂环105与叠置的绝缘膜IF之间的界面(即，沿侧表面105p)扩展。
由于侧表面105p平滑地形成，因而第一实例的防裂环105允许裂纹202沿侧表面105p平滑地扩展。
例如，作为比较实例，能够考虑具有凹陷和突起的侧表面的防裂环，在该侧表面中，划片线区域103侧的布线层的端部与接触层的端部相比向划片线区域侧极大地突起。如果裂纹沿防裂环的这种侧表面扩展，则裂纹不可避免地沿这些凹陷和突起改变方向。由于这种方向变化，裂纹使位于下方的接触层上方的每一个布线层的像屋脊边缘(roof edge)一样突起的部分升高，并且布线层有可能从接触层分离，而可能造成防裂环的损坏。
由于平滑的侧表面105p，因而抑制了当裂纹扩展时引起的第一实例的防裂环105的损坏。
沿侧表面105p扩展的裂纹202抵达防裂环105的最上层金属层的上表面的防裂窗口23，从而终止。作为另一个比较实例，能够考虑在防裂环的最上层金属层上保留绝缘膜而不形成防裂窗口23的情况。这种情况下，沿最上层金属层的上表面与绝缘膜之间的界面，裂纹有可能扩展到半导体芯片区域中。为了抑制裂纹202侵入到半导体芯片区域102中，防裂窗口23在防裂环105上终止裂纹202。
如上所述，由于平滑的侧表面105p，因而抑制了当裂纹扩展时第一实例的防裂环105的损坏。然而，这不表示没有损坏防裂环105的可能性。
图4示出裂纹202在防裂环105的上层部分穿透半导体芯片区域102侧的情况下由箭头表示的裂纹扩展路径的实例。如图3所示的情况，在切片锯201附近产生的裂纹202抵达防裂环105的侧表面105p，并沿侧表面105p向上扩展。另外，裂纹202渗透在防裂环105的一半高度处布置的金属层之间的防裂环105。
然而，在比裂纹202渗透防裂环105所处的深度低的深度处，形成防裂窗口23的挖掘部分23d。由于此配置，渗透防裂环105的裂纹202抵达防裂窗口23的内表面，从而能够抑制裂纹进一步向半导体芯片区域102侧扩展。如此处所描述的，挖掘部分23d使渗透防裂环105的裂纹202易于终止。优选的是，挖掘部分23d的深度位于防裂环105的最上层金属层的下表面下方。
与此同时，防裂绝缘膜22具有下列功能。划片线区域103侧的防裂绝缘膜22的端部被布置得比划片线区域103侧的防裂环105的最下层金属层的端部更加靠近划片线区域103侧。在切片锯201附近产生并在与衬底21的表面层部分对应的高度处沿横向扩展的裂纹抵达划片线区域103侧的防裂绝缘膜22的侧面。之后，裂纹有可能沿衬底21与防裂绝缘膜22之间的发生应力集中的界面扩展，而不扩展到防裂绝缘膜22中。
沿衬底21与防裂绝缘膜22之间的界面扩展并抵达衬底的表面的裂纹还沿防裂绝缘膜22与最下层层间绝缘膜之间的界面(沿防裂绝缘膜22的上表面)扩展，从而被引导至防裂环105的侧表面105p的最下层部分。之后，如参考图3和图4说明的，裂纹沿防裂环105的侧表面105p而被引导向上。
如上所述，第一实例的防裂环结构能够抑制锯切半导体晶圆时产生的裂纹扩展到半导体芯片中。
图5为示出作为第一实例的变型的半导体晶圆101的示意性剖视图。在此变型中，在划片线区域103中形成包括晶体管TRM的用于监控的监控电路106及与之连接的多层布线。监控电路106及在半导体芯片区域102中制造的电路能够同时形成。
与此同时，为了增强划片线区域103的平坦度，覆盖绝缘膜f6保留在另一部分，而不在监控电路106的接触窗口。与此同时，在采用下文说明的其它实例的防裂环结构的半导体晶圆中，也能够形成监控电路。
接下来，参考图6来说明第二实例的防裂环结构。
图6为设置有第二实例的防裂环结构的半导体晶圆101的沿厚度方向的示意性剖视图。设置有第二实例的防裂环结构的半导体晶圆101的总平面结构和第一实例(参见图1)相同。第一实例和第二实例之间的不同在于防裂环的结构。
在第一实例中，金属层至与形成连接布线(连接至晶体管TR)的最上层金属层部分5wT处于同一水平面的金属层部分5w用来形成防裂环105。在第二实例中，比布线的最上层金属层低的金属层用来形成防裂环105。在图6所示的实例中，金属层部分至布线层部分4w用来形成防裂环105。同样，由于划片线区域103侧的平滑的侧表面，因而第二实例的防裂环105可以抑制当裂纹扩展时引起的损坏。
第二实例的防裂窗口23在形成在布线层部分4w正上方的部分暴露布线层部分4w，并且在布线层部分4w外侧的挖掘部分23d中(半导体芯片区域102侧)，防裂窗口23的底部抵达层间绝缘膜f4的上表面。与第一实例相比，第二实例的结构在防裂窗口23的底部上方的部分省略了形成防裂环105的金属层。
同样，在第二实例中，在防裂窗口23的底部处暴露防裂环105的最上层金属层，并能够在防裂环105的最上层金属层上终止裂纹。另外，挖掘部分23d有可能终止渗透防裂环105的裂纹。从而能够抑制裂纹侵入到半导体芯片区域102中。
接下来，参考图7来说明第三实例的防裂环结构。
图7为设置有第三实例的防裂环结构的半导体晶圆101的沿厚度方向的示意性剖视图。设置有第三实例的防裂环结构的半导体晶圆101的总平面结构和第一实例(参见图1)相同。第一实例和第三实例之间的不同在于防裂环的结构。
第一实例的防裂环105具有作为划片线区域103侧的侧表面105p的平滑表面(垂直于衬底表面的表面)。另一方面，第三实例的防裂环105A具有作为划片线区域103侧的侧表面105Ap的阶梯形式(stairway form)，并随着高度的上升，该侧表面整体倾斜地靠近半导体芯片区域102侧。
和第一实例的防裂环105一样，通过使用多层布线成形工艺，也可以形成第三实例的防裂环105A。然而，在第三实例的防裂环105A中，将金属层一个接一个地叠置为使划片线区域103侧的每层的端部可以比划片线区域103侧的下层金属层的端部更加向半导体芯片区域102侧移动。
例如，具体而言，如下所述通过部分改变第一实例来形成第三实例的防裂环105A。防裂环105A的第一接触层部分1c至第五接触层部分5c和第一布线层部分1w至第五布线层部分5w的宽度和高度和第一实例的防裂环105相同。例如，第一接触层部分1c至第五接触层部分5c的宽度分别为0.25μm，第一布线层部分1w至第五布线层部分5w的宽度例如分别为3μm。
如第一实例所述，在第一层间绝缘膜f1中形成第一接触层部分1c。重叠在第一接触层部分1c上的第一布线层部分1w被布置为使划片线区域103侧的第一布线层部分1w的端部可以比划片线区域103侧的第一接触层部分1c的端部更加向半导体芯片区域102侧移动与第一接触层部分1c的宽度的一半对应的最大距离(例如大约0.13μm或更小)。
另外，重叠在第一布线层部分1w上的第二接触层部分2c被布置为使划片线区域103侧的第二接触层部分2c的端部可以比划片线区域103侧的第一布线层部分1w的端部更加向半导体芯片区域102侧移动例如与第二接触层部分2c的宽度的一半对应的最大距离(例如大约0.13μm或更小)。为了确保此布置，形成将第二接触层部分2c嵌入其中的接触孔2c。
之后，同样地，每一个布线层部分被叠置在下层接触层部分上，并将每一个接触层部分连续地叠置在下层布线层部分上，使得划片线区域103侧的每层的端部可以更加向半导体芯片区域102侧移动，从而形成第三实例的防裂环105A。
与此同时，在第三实例的防裂环105A中，上层部分比下层部分更靠近防潮环104侧。因此，根据需要将第三实例的防裂环105A的最下层第一接触层部分1c布置得比第一实例更远离防潮环104。另外，响应于接触层部分1c的位置来布置防裂绝缘膜22。
第一实例的防裂环105的侧表面105p被设计成平滑的，并将其理想地完成为完全平坦。然而，由于制造过程中的对准误差等，实际制造的侧表面105p可能在一定程度上是不平坦的(uneven)。与此同时，即使由于误差产生了不平坦，然而该误差在从防裂环的底部到其顶部的整个范围内被平均(即被整体平均)，且因此，侧表面105p的形成可以说是垂直于衬底表面的。
如第一实例的比较实例(参考图3)所述，如果与下方的下层金属层重叠的任意上层金属层的端部从防裂环105的侧表面105p向划片线区域103侧像屋脊边缘一样极大地突起，则防裂环105在裂纹扩展时有可能会损坏。
第三实例的防裂环105A形成类似阶梯，使得划片线区域103侧的侧表面105Ap的上层部分可以更加靠近半导体芯片区域102。即，金属层被布置为使每一个上层金属层可以比下方的下层金属层更加靠近半导体芯片区域102侧。利用此配置方式，即使在制造过程中产生误差，也不太可能出现像屋脊边缘一样的突起，从而能够更加可靠地抑制防裂环105A的由裂纹扩展引起的损坏。
与此同时，可以认为，在安装宽度上能够易于使第一实例的侧表面105p保持垂直的防裂环105窄于第三实例的侧表面105Ap保持倾斜的防裂环105A。
第三实例的防裂窗口23在形成在布线层部分5w正上方的部分暴露布线层部分5w，并在布线层部分5w外侧的挖掘部分23d中(半导体芯片区域102侧)，防裂窗口23的底部抵达第四层间绝缘膜f4的上表面。利用此配置方式，在第三实例中，如同在第一实例或第二实例中，也能够在防裂环105的最上层金属层上终止裂纹。另外，也有可能易于终止渗透防裂环105的裂纹。因而，能够抑制裂纹侵入到半导体芯片区域102中。
与此同时，作为第三实例的变型，如第二实例所述，金属层至比布线的最上层金属层低的金属层也能够用来形成防裂环。
接下来，参考图8来说明第四实例的防裂环结构。如果布置多个防裂环结构，则能够进一步增强防止裂纹的能力。例如，作为第四实例，第三实例的具有防裂环105A和防裂窗口23的防裂环结构被加倍(doubled)。与此同时，多个防裂环在结构上不需要完全相同。
到目前为止，在第一实例至第四实例中，使用铝布线的电路制造技术用来形成各防裂环结构。另外，如下文第五实例至第十一实例说明的，通过使用采用铜布线的电路制造技术，也能够形成防裂环结构。
接下来，参考图9A至图9H来说明第五实例的防裂环结构。与此同时，为了避免给定附图标记时带来的麻烦，在第一实例和使用铝布线的其它实例的说明中使用的附图标记也可以在第五实例和使用铜布线的其它实例中再次使用。
第五实例对应于第一实例(参见图2A至图2G)。即，通过使用多层铜布线成形工艺，形成具有平滑侧表面105p的防裂环105。设置有第五实例的防裂环结构的半导体晶圆101的总平面结构和第一实例(参见图1)相同。图9A至图9H为示出设置有第五实例的防裂环结构的半导体晶圆101的主要制造工艺的沿厚度方向的示意性剖视图。图9H示出半导体晶圆101的完成状态。
参考图9A。在硅衬底21中，例如通过STI同时形成用于划分晶体管TR的有源区的元件隔离绝缘膜22T和防裂绝缘膜22。在形成元件隔离绝缘膜22T和防裂绝缘膜22之后，在硅衬底21上形成晶体管TR。通过适当使用公众已知的技术，能够形成晶体管TR。
然后，在硅衬底21上形成第一层间绝缘膜f1，覆盖晶体管TR。例如，第一层间绝缘膜f1的形成为如下所述。在硅衬底21上，通过CVD将氮化硅膜沉积为具有大约30nm的厚度，并在该氮化硅膜上，通过CVD将磷硅酸玻璃(PSG)膜沉积为具有大约700nm的厚度。另外，通过CMP对PSG膜构成的上表面进行平坦化，从而形成第一层间绝缘膜f1。第一层间绝缘膜f1的厚度例如为大约450nm。
然后，在第一层间绝缘膜f1中，通过光刻和蚀刻，形成将布线、防潮环104以及防裂环105的第一接触层部分嵌入其中的接触孔1cT、1cM以及1c。防潮环104的第一接触层部分1cM和防裂环105的第一接触层部分1c的宽度例如分别为大约0.1μm。
然后，在第一层间绝缘膜f1上形成Ti/TiN/W层压膜，以覆盖接触孔1cT、1cM以及1c的内表面。在Ti/TiN/W层压膜中，Ti膜具有例如大约10nm的厚度，TiN膜具有例如大约10nm的厚度。通过溅射来沉积各个膜。W膜具有例如大约200nm的厚度，并通过CVD进行沉积。
然后，通过CMP去除Ti/TiN/W层压膜的额外部分，以暴露第一层间绝缘膜f1的上层，并将第一接触层部分1cT、1cM以及1c分别留在接触孔1cT、1cM以及1c中。
参考图9B。通过单镶嵌工艺，能够在第二层间绝缘膜f2中形成第一布线层部分1wT、1wM以及1w。例如，具体而言，第一布线层部分1wT、1wM以及1w的形成为如下所述。
沉积碳化硅膜(具有大约30nm的厚度)、碳氧化硅膜(具有大约130nm的厚度)、使用TEOS的氧化硅膜(具有大约100nm的厚度)以及氮化硅膜(具有大约30nm的厚度)。该氮化硅膜涂布有抗蚀剂(三层(tri-level))，并在该抗蚀剂(三层)上沉积使用TEOS的氧化硅膜(具有大约100nm的厚度)。在该氧化硅膜上形成抗蚀剂图案，该抗蚀剂图案以与第一布线层部分1w等对应的布线凹槽的形式开口。
该抗蚀剂图案用作掩模，以通过抗蚀剂图案正下方的使用TEOS的氧化硅膜形成硬掩模。然后，去除该抗蚀剂图案。这种情况下，也同时去除开口中的三层抗蚀剂。使用TEOS的氧化硅膜及位于其下方的三层抗蚀剂用作掩模，以蚀刻氮化硅膜、使用TEOS的氧化硅膜以及碳氧化硅膜。与此同时，通过蚀刻去除用作硬掩模的使用TEOS的氧化硅膜及位于其下方的用作掩模的三层抗蚀剂。
另外，进行去除氮化硅膜的蚀刻的同时，提取碳化硅膜，以在布线凹槽1w等的底部处暴露下方的第一接触层部分1c等。作为其中形成有布线凹槽1w等的第二层间绝缘膜f2，碳化硅膜、碳氧化硅膜以及使用TEOS的氧化硅膜的叠置部分保留。
与此同时，和将多层布线的布线层部分嵌入其中的凹陷一样，用于嵌入防潮环104和防裂环105的布线层部分的凹陷也称为布线凹槽。另外，布线凹槽及嵌入其中的布线层部分由相同的附图标记表示。
布线凹槽部分1wM的宽度(即，嵌入其中的防潮环104的第一布线层部分1wM的宽度)例如为大约4μm。另外，布线凹槽部分1w的宽度(即，嵌入其中的防裂环105的第一布线层部分1w的宽度)例如为大约3μm。与此同时，在下文的说明中，布线凹槽的宽度和布线层部分的宽度无区别。
如第一实例，防裂环105的第一布线层部分1w(即，布线凹槽1w)形成为使划片线区域103侧的第一布线层部分1w的端部可以与划片线区域103侧的第一接触层部分1c的端部一致。
然后，在第二层间绝缘膜f2上，例如，通过溅射将Ta膜沉积作为阻挡金属膜，并覆盖第一布线凹槽1wT、1wM以及1w的内表面，并在该阻挡金属膜上，通过溅射沉积铜晶种层(copper seed layer)。另外，在该晶种层上，通过电镀形成铜膜。
然后，通过CMP去除铜膜、晶种层以及阻挡金属膜的额外部分，以暴露第二层间绝缘膜f2的上表面，从而将第一布线层部分1wt、1wM以及1w分别留在布线凹槽1wT、1wM以及1w中。
参考图9C。通过公知的双镶嵌工艺，能够在第三层间绝缘膜f3中形成第二接触层部分2cT、2cM以及2c和第二布线层部分2wT、2wM以及2w。例如，具体而言，第二接触层部分2cT、2cM以及2c和第二布线层部分2wT、2wM以及2w的形成能够为如下所述。
沉积碳化硅膜(具有大约60nm的厚度)、碳氧化硅膜(具有大约450nm的厚度)、使用TEOS的氧化硅膜(具有大约100nm的厚度)以及氮化硅膜(具有大约30nm的厚度)。在该氮化硅膜上形成抗蚀剂图案，该抗蚀剂图案以与第二接触层部分2c等对应的接触孔的形式开口。该抗蚀剂图案用作掩模，以蚀刻氮化硅膜、使用TEOS的氧化硅膜以及碳氧化硅膜。
去除该抗蚀剂图案，并通过涂布形成抗蚀剂(三层)，然后沉积使用TEOS的氧化硅膜(具有大约140nm的厚度)。在该氧化硅膜上形成抗蚀剂图案，该抗蚀剂图案以与第二布线层部分2w等对应的布线凹槽的形式开口。该抗蚀剂图案用作掩模，以通过抗蚀剂图案正下方的使用TEOS的氧化硅膜形成硬掩模。然后，去除该抗蚀剂图案。这种情况下，也同时去除开口中的三层抗蚀剂。使用TEOS的氧化硅膜及位于其下方的三层抗蚀剂用作掩模，以在厚度上部分地蚀刻氮化硅膜、使用TEOS的氧化硅膜以及碳氧化硅膜，从而形成布线凹槽2w等。与此同时，此蚀刻去除用作硬掩模的使用TEOS的氧化硅膜及位于其下方的用作掩模的三层抗蚀剂。
另外，在进行去除氮化硅膜的蚀刻的同时，提取碳化硅膜，以在接触孔2c等的底部处暴露下方的第一布线层部分1w等。作为其中形成有第二接触层部分2c等和第二布线层部分2w等的第三层间绝缘膜f3，碳化硅膜、碳氧化硅膜以及使用TEOS的氧化硅膜的叠置部分保留。
防裂环105的第二接触层部分2c和第二布线层部分2w形成为使这两个层的端部可以与划片线区域103侧的第一布线层部分1w的端部一致。即，在与此配置方式对应的处理中，形成接触孔2c和布线凹槽2w。另外，如第一实例，同样使划片线区域103侧的上层接触层和布线层的端部一致，从而在划片线区域103侧形成平滑的侧表面。
例如，布线凹槽2wT、2wM以及2w离第三层间绝缘膜f3的上表面的深度为碳氧化硅膜和使用TEOS的氧化硅膜的厚度的大约一半，大约为275nm。相反，接触孔2cT、2cM以及2c的高度例如为大约335nm。
防潮环104的第二接触层部分2cM和防裂环105的第二接触层部分2c的宽度例如分别为大约0.13μm。另外，和第一布线层部分1wM一样，例如，防潮环104的第二布线层部分2wM的宽度为大约4μm。和第一布线层部分1w一样，例如，防裂环105的第二布线层部分2w的宽度为大约3μm。
防潮环104和防裂环105的布线层部分的宽度在随后形成的第三布线层及较高的布线层中也保持相同。然而，由于后文所述的突起部分，防裂环105的最上层布线层部分10w形成为较宽。
与此同时，将首先形成接触孔再形成布线凹槽的技术作为一个实例来进行描述，但是也能够根据需要应用首先形成布线凹槽再形成接触孔的技术。
然后，在第三层间绝缘膜f3上，通过溅射沉积阻挡金属膜(例如Ta膜)，以覆盖接触孔2cT、2cM以及2c的内表面与布线凹槽2wT、2wM以及2w的内表面，并在该阻挡金属膜上，通过溅射沉积铜晶种层。另外，在该晶种层上，通过电镀形成铜膜。
然后，通过CMP去除铜膜、晶种层以及阻挡金属膜的额外部分，以暴露第三层间绝缘膜f3的上表面，从而将第二接触层部分2cT、2cM以及2c留在接触孔2cT、2cM以及2c中，并将第二布线层部分2wT、2wM以及2w留在布线凹槽2wT、2wM以及2w中。
与此同时，在双镶嵌工艺中，同时形成接触层及位于其上方的布线层，但是为了方便说明，作为形成防裂环的元件，将接触层和布线层视为不同的金属层。例如，对于通过双镶嵌工艺同时形成的接触层和布线层，可以根据具体情况使用如“布线层被叠置在接触层上”的表达。
之后，重复与在第三层间绝缘膜f3上形成第二接触层和第二布线层相同的工艺，以在第四层间绝缘膜f4至第六层间绝缘膜f6上分别形成第三接触层部分3c等和第三布线层部分3w等至第五接触层部分5c等和第五布线层部分5w等。
此外，同样通过双镶嵌工艺，在上层层间绝缘膜f7至f10上分别形成第六接触层部分6c等和第六布线层部分6w等至第九接触层部分9c等和第九布线层部分9w等(如参考图9D和图9E所说明的)。然而，接触层部分的宽度和高度以及布线层部分的高度与下层部分的不同。
参考图9D。例如，第六接触层部分6cT、6cM以及6c和第六布线层部分6wT、6wM以及6w在第七层间绝缘膜f7中的形成为如下所述。
沉积碳化硅膜(具有大约70nm的厚度)、碳氧化硅膜(具有大约920nm的厚度)、使用TEOS的氧化硅膜(具有大约30nm的厚度)、氮化硅膜(具有大约50nm的厚度)以及氧化硅膜(具有大约10nm的厚度)。在该氧化硅膜上形成抗蚀剂图案，该抗蚀剂图案以与第六接触层部分6c等对应的接触孔的形式开口。该抗蚀剂图案用作掩模，以蚀刻氧化硅膜、氮化硅膜、使用TEOS的氧化硅膜以及碳氧化硅膜。
去除该抗蚀剂图案，然后通过涂布形成抗蚀剂(三层)。另外，回蚀刻该抗蚀剂(三层)直到暴露出下方的氧化硅膜，且之后，形成抗蚀剂图案，该抗蚀剂图案以与第六布线层部分6w等对应的布线凹槽的形式开口。该抗蚀剂图案用作掩模，以沿厚度方向部分地蚀刻氧化硅膜、氮化硅膜、使用TEOS的氧化硅膜以及碳氧化硅膜，从而形成布线凹槽6w等。
之后，去除该抗蚀剂图案，另外，进行去除氧化硅膜和氮化硅膜的蚀刻的同时，提取碳化硅膜，以在接触孔6c等的底部处暴露下方的第五布线层部分5w等。作为其中形成有第六接触层部分6c等和第六布线层部分6w等的第七层间绝缘膜f7，碳化硅膜、碳氧化硅膜以及使用TEOS的氧化硅膜的叠置部分保留。
例如，布线凹槽6wT、6wM以及6w离第七层间绝缘膜f7的上表面的深度为碳氧化硅膜和使用TEOS的氧化硅膜的厚度的大约一半，大约为0.5μm。相对于深度，接触孔6cT、6cM以及6c的高度例如为大约0.5μm。防潮环104的第六接触层部分6cM和防裂环105的第六接触层部分6c的宽度例如分别为大约0.24μm。
另外，通过镀铜和CMP，在第七层间绝缘膜f7的接触孔和布线凹槽中形成第六接触层部分6cT、6cM以及6c和第六布线层部分6wT、6wM以及6w。
然后，重复与在第七层间绝缘膜f7中形成第六接触层部分6cT、6cM以及6c和第六布线层部分6wT、6wM以及6w相同的工艺，以在第八层间绝缘膜f8中形成第七接触层部分7c等和第七布线层部分7w等。
参考图9E。例如，第八接触层部分8cT、8cM以及8c和第八布线层部分8wT、8wM以及8w在第九层间绝缘膜f9中的形成为如下所述。
沉积碳化硅膜(具有大约70nm的厚度)、氧化硅膜(具有大约1500nm的厚度)、使用TEOS的氧化硅膜(具有大约30nm的厚度)以及氮化硅膜(具有大约50nm的厚度)。在该氮化硅膜上形成抗蚀剂图案，该抗蚀剂图案以与第八接触层部分8c等对应的接触孔的形式开口。该抗蚀剂图案用作掩膜，以蚀刻氮化硅膜、使用TEOS的氧化硅膜及位于其下方的氧化硅膜。
去除该抗蚀剂图案，之后通过涂布形成抗蚀剂(三层)。进一步，回蚀刻该抗蚀剂(三层)直到暴露出位于其下方的氮化硅膜，然后形成抗蚀剂图案，该抗蚀剂图案以与第八布线层部分8w等对应的布线凹槽的形式开口。该抗蚀剂图案用作掩膜，以沿厚度方向部分地蚀刻氮化硅膜、使用TEOS的氧化硅膜以及位于其下方的氧化硅膜，从而形成布线凹槽8w等。
之后，去除该抗蚀剂图案，另外，进行去除氮化硅膜的蚀刻的同时，提取碳化硅膜，以在接触孔8c等的底部暴露第七布线层部分7w等。作为具有第八接触层部分8c等和第八布线层部分8w等的第九层间绝缘膜f9，碳化硅膜、氧化硅膜以及使用TEOS的氧化硅膜的叠置部分保留。
例如，布线凹槽8wT、8wM以及8w离第九层间绝缘膜f9的上表面的深度为碳化硅膜和氧化硅膜的厚度的大约一半，大约为0.8μm。相对于深度，接触孔8cT、8cM以及8c的高度例如为大约0.8μm。防潮环104的第八接触层部分8cM和防裂环105的第八接触层部分8c的宽度例如分别为大约0.38μm。
另外，通过镀铜和CMP，在第九层间绝缘膜f9的接触孔和布线凹槽中形成第八接触层部分8cT、8cM以及8c和第八布线层部分8wT、8wM以及8w。
然后，重复与在第九层间绝缘膜f9中形成第八接触层部分8cT、8cM以及8c和第八布线层部分8wT、8wM以及8w相同的工艺，以在第十层间绝缘膜f10中形成第九接触层部分9c等和第九布线层部分9w等。
参考图9F。首先，在第十层间绝缘膜f10上形成第十一层间绝缘膜f11，覆盖第九布线层部分9wT，9wM以及9w。例如，第十一层间绝缘膜f11的形成为如下所述。在第十层间绝缘膜f10上，通过CVD将碳化硅膜沉积为具有大约70nm的厚度，并在该碳化硅膜上，通过CVD将氧化硅膜沉积为具有大约1200nm的厚度。通过CMP将该氧化硅膜的上表面抛光大约300nm至400nm，以对其进行平坦化。通过此处描述的操作，形成厚度例如为大约1μm的第十一层间绝缘膜f11。
然后，在第十一层间绝缘膜f11中，通过光刻和蚀刻，形成将布线、防潮环104以及防裂环105的接触层部分嵌入其中的接触孔10cT、10cM以及10c。防潮环104的第十接触层部分10cM和防裂环105的第十接触层部分10c的宽度例如分别为大约48μm。
然后，通过沉积阻挡金属膜(如Ti膜和W膜)和CMP，在接触孔10cT、10cM以及10c中形成第十接触层部分10cT、10cM以及10c。
参考图9G。将铝布线材料沉积为具有例如大约1100nm的厚度，并将其图案化以形成布线、防潮环104以及防裂环105的作为最上层金属层的第十布线层部分10wT、10wM以及10w。
防裂环105的第十布线层部分10w被布置为使半导体芯片区域102侧的第十布线层部分10w的侧面可以比半导体芯片区域102侧的由铜形成且布置在第十布线层部分下方的第九布线层部分9w的侧面更加靠近半导体芯片区域102侧。即，与布置在第十布线层部分下方的第九布线层部分9w等相比，第十布线层部分10w形成为向半导体芯片区域102侧像屋脊边缘一样突起。
参考图9H。在第十一层间绝缘膜f11上形成覆盖绝缘膜f12，覆盖第十布线层部分10wT、10wM以及10w。例如，通过利用CVD在第十一层间绝缘膜f11上沉积厚度大约为1400nm的氧化硅膜以及利用CVD在该氧化硅膜上沉积厚度大约为500nm的氮化硅膜来形成覆盖绝缘膜f12。
然后，通过光刻和蚀刻，在覆盖绝缘膜f12中形成接触窗口23T和防裂窗口23。另外，根据需要，在覆盖绝缘膜f12上形成由聚酰亚胺构成的绝缘膜24等。
第五实例的防裂窗口23在形成在布线层部分10w正上方的部分暴露布线层部分10w，并在布线层部分10w外侧的挖掘部分23d中(半导体芯片区域102侧)，底部抵达防裂环105的高度的一半。在图9H所示的实例中，挖掘部分23d的底部抵达层间绝缘膜f9的上表面。防裂窗口23的总宽度例如为大约1μm至大约3μm。在最上层金属层部分10w上形成防裂窗口23的部分的宽度例如为大约0.5μm，挖掘部分23d的宽度例如为大约1.0μm。
在第五实例中，与位于最上层金属层部分下方的由铜形成的金属层部分9w等相比，防裂环105的由铝形成的最上层金属层部分10w形成为向半导体芯片区域102侧像屋脊边缘一样突起。利用此配置方式，金属层部分10w能够在蚀刻过程中充当掩模，并且能够形成挖掘部分23d而不在内侧暴露下方的金属层部分9w等。
如果半导体芯片区域102侧的最上层金属层部分10w的侧面与位于最上层金属层部分下方的金属层部分9w等的侧面齐平(如第一实例所述)，则在挖掘部分23d的内表面暴露由铜形成的金属层部分9w等。如果蚀刻来形成防裂窗口23的腔室也能够用于处理铜层，则暴露铜层不会构成任何问题。然而，根据具体情况，腔室中的铜污染可能不利。这种情况下，优选的是，形成具有不使铜层暴露在挖掘部分23d的结构的防裂窗口23(如第五实例)。
如果布线层部分10w的向半导体芯片区域102侧的突出长度(projectionlength)在一定程度上设计得够大，则肯定能够在完成的产品中形成屋脊边缘状部分PP。下面来说明估计半导体芯片区域102侧的布线层部分10w的侧面(与半导体芯片区域侧的布线层部分9w的侧面相比)所设定的突出长度的实例。
在第五实例中，在防裂窗口23内蚀刻位于第十布线层部分10w下方的第十一层间绝缘膜f11和第十层间绝缘膜f10。即，期望的是，不暴露出第十接触层部分10c、第九布线层部分9w以及第九接触层部分9c的侧面。
假设90nm技术，如果第十布线层部分10w相对下方的接触层部分10c的位置移动公差(positional shift allowance)的最大值为0.3μm，则第十接触层部分10c相对下方的布线层部分9w的位置移动公差的最大值为0.1μm，第九布线层部分9w相对下方的接触层部分9c的位置移动公差的最大值为0.065μm，然后，从通过0.3μm、0.1μm以及0.065μm各自的平方相加获得的和的平方根，可获得最上层布线层部分10w相对下方的两个层的接触层部分的最大位置移动离散量(positional shift dispersion)(容许的位置移动量)，并估计为0.33μm。
另一方面，第十布线层部分10w或第九布线层部分9w的线宽离散(linewidth dispersion)分别最大估计为0.15μm(在离散公差为布线层宽度的10％并将一侧的值考虑在内的情况下)。由于第九接触层部分9c薄于布线层部分9w或10w，因而认为第九接触层部分9c的线宽离散位于布线层部分9w或10w的线宽离散范围内。因此，从0.15μm和0.15μm各自的平方的和的平方根，可获得最大线宽离散，并估计为0.21μm。
因此，例如，鉴于可靠地形成屋脊边缘状部分PP，能够将从对准离散0.33μm和线宽离散0.21μm各自的平方的和的平方根获得的0.4μm设定为突出长度。
由于划片线区域103侧的平滑的侧表面(105p)，因而在裂纹扩展时引起的第五实例的防裂环105的损坏同样得到了抑制。另外，具有挖掘部分23d的防裂窗口23在防裂环105的最上层金属层上终止裂纹，并有可能终止渗透防裂环105的裂纹。因而，能够抑制裂纹侵入到半导体芯片区域102中。
如上所述，形成设置有第五实例的防裂环结构的半导体晶圆101。与此同时，能够响应于半导体芯片的类型适当改变多层布线的层数(即，形成防裂环的金属层的数量)。
接下来，参考图10来说明第六实例的防裂环结构。第六实例对应于第二实例(参见图6)，并且使用比布线的最上层金属层低的金属层来形成防裂环105。具体而言，使用一直到达(up to)8w的铜布线层。
然而，在第六实例中，形成防裂窗口23而不暴露防裂环105。即，在该结构中，铜层不暴露在防裂窗口23中。
因此，防裂窗口23被布置为向半导体芯片区域102侧远离防裂环105。优选的是，防裂窗口23的深度不高于防裂环105的最上层金属层的上表面。在图10所示的实例中，防裂窗口23的深度与防裂环105的最上层金属层部分8w的上表面齐平，但其也能够更深。防裂窗口23的宽度例如为大约1μm。
在第六实例的防裂环结构中，如果沿划片线区域103侧的防裂环105的侧表面105p向上扩展的裂纹抵达防裂环105的最上层金属层部分8w，则裂纹沿金属层部分8w的上表面与层间绝缘膜f10之间的界面而被向半导体芯片区域102侧引导，以抵达防裂窗口23。因而，能够终止裂纹。
接下来，参考图11来说明第七实例的防裂环结构。能够认为第七实例的防裂环105具有这样的结构，其中与布线的最上层金属层部分10wT处于同一水平面的铝布线层部分10w作为辅助金属环而被添加到第六实例的防裂环105。与此同时，也能够将该结构视为这样的结构，其中从第五实例的防裂环105去除接触层部分10c、布线层部分9w以及接触层部分9c。
和第五实例的防裂窗口23一样，第七实例的防裂窗口23在形成在布线层部分10w正上方的部分暴露布线层部分10w，并且布线层部分10w外侧的挖掘部分23d(半导体芯片区域102侧)形成为深于布线层部分10w。在图11所示的实例中，挖掘部分23d的深度抵达层间绝缘膜f9的上表面的高度(即，防裂环105的最上层的由铜形成的布线层部分8w的上表面的高度)。还能够进一步加深挖掘部分23d。
与由铜形成的布线层部分8w等相比，由铝形成的布线层部分10w向半导体芯片区域102侧像屋脊边缘一样突起。利用此配置方式，在挖掘部分23d的下方，未布置形成防裂环105的金属层，并且铜层不暴露在挖掘部分23d的内侧。
在第六实例中，为了避免在防裂窗口23中暴露铜层，划片线区域103侧的防裂窗口23的侧表面向半导体芯片区域102侧远离半导体芯片区域102侧的防裂环105的侧表面。
在第七实例中，当形成挖掘部分23d时，铝布线层部分10w(辅助金属环)用作具有屋脊边缘部分的掩模。因此，即使从平面图上看去划片线区域103侧的防裂窗口23的侧表面被布置得与防裂环105重叠，也能够避免在挖掘部分23d中暴露防裂环105的铜层。
利用此配置方式，在第七实例中，从半导体芯片区域102侧的防裂窗口23的侧表面到划片线区域103侧的防裂环105的侧表面的宽度(即，布置防裂环结构所需的宽度)能够比第六实例更加易于变窄。
在第七实例的防裂环结构中，如果沿划片线区域103侧的防裂环105的侧表面105p向上扩展的裂纹抵达防裂环105的叠置部分的最上层金属层部分8w，则裂纹沿金属层部分8w的上表面与层间绝缘膜f10之间的界面而被向半导体芯片区域102侧引导，以抵达防裂窗口23。因而，能够终止裂纹。
接下来，参考图12来说明第八实例的防裂环结构。第八实例对应于第三实例(参见图7)。即，防裂环105A的侧表面105Ap倾斜为使防裂环105A的上层部分变得更加靠近半导体芯片区域102侧。通过部分改变用于制造第五实例的防裂环105的方法，能够制造第八实例的防裂环105A。
然而，第八实例的防裂环105A包含通过双镶嵌工艺在中间高度部分形成的金属层。在通过双镶嵌工艺的形成过程中，未将划片线区域103侧的接触层上形成的布线层的端部布置得比划片线区域103侧的接触层的端部更加靠近半导体芯片区域102侧。
因此，在没有形成屋脊边缘部分的情况下，最优选的是，通过双镶嵌工艺在划片线区域103侧同时形成的接触层端部与布线层的端部彼此齐平。
与第三实例不同，在第八实例中，通过双镶嵌工艺在划片线区域103侧同时形成的接触层的端部与布线层的端部彼此齐平。另外，在通过下一个双镶嵌工艺而在布线层(通过上一个双镶嵌工艺形成)上形成接触层的情况下，在向半导体芯片区域102侧移动的位置处布置接触层。例如，移动的宽度不大于在布线层上形成的接触层的宽度的一半。
如第三实例，在进行通过使单层图案化而形成接触层或布线层的工艺的部分，布线层能够在下方的接触层上移动，以形成倾斜的侧表面105Ap。与此同时，同样在采用这种工艺的部分，也能够使划片线区域103侧的接触层的端部及形成在其上的布线层的端部彼此齐平。
接下来，参考图13来说明作为第九实例的防裂环结构。第九实例具有这样的结构，其中由如在第八实例中采用的倾斜的防裂环来代替第六实例(参见图10)的防裂环。
接下来，参考图14来说明作为第十实例的防裂环结构。第十实例具有这样的结构，其中由如在第八实例中采用的倾斜的防裂环来代替第七实例(参见图11)的防裂环。
接下来，参考图15来说明作为第十一实例的防裂环结构。在第十一实例中，如同在第四实例(参见图8)中，多个防裂环结构被布置。例如，如图15所示，第八实例的具有防裂环105A和防裂窗口23的防裂环结构被加倍。与此同时，多个防裂环在结构上不需要完全相同。
参考图16来说明第十一实例的防裂环结构的功能。图16为通过切片锯201切割设置有第十一实例的防裂环结构的半导体晶圆101的状态下的沿厚度方向的示意性剖视图。
在图16所示的实例中，第十实例的具有防裂环105A和防裂窗口23的防裂环结构被加倍。在此实例中，通过使用一直到达9w的布线层部分而在叠置部分中形成防裂环105A，并且防裂窗口23形成至与层间绝缘膜f9的上表面对应的深度。与此同时，能够根据需要来调节防裂窗口23的深度。通过附加附图标记“1”和“2”来区分半导体芯片区域102侧和划片线区域103侧的防裂环结构。
在图16所示的实例中，在切片锯201附近产生并沿平面内方向沿着层间绝缘膜f6与f7之间的界面扩展的裂纹202抵达防裂环105A2的侧表面105A2p，并沿侧表面105A2p向上扩展。
裂纹202在布线层部分7w与接触层部分8c之间的界面(层间绝缘膜f8与f9之间的界面)处渗透防裂环105A2。在防裂环105A2上方形成的防裂窗口232未抵达与层间绝缘膜f8与f9之间的界面对应的深度，并且渗透防裂环105A2的裂纹202向半导体芯片区域102侧扩展，以抵达防裂环105A1的侧表面105A1p。
抵达侧表面105A1p的裂纹202沿侧表面105A1p向上扩展，以在防裂环105的叠置部分中抵达最上层金属层部分9w，并沿金属层部分9w的上表面与层间绝缘膜f11之间的界面而被向半导体芯片区域102侧引导，然后抵达防裂窗口231，从而终止。因而，如果布置了防裂环结构，则能够进一步增强防止裂纹的能力。
如上所述，如果采用第一实例至第十一实例的任意防裂环结构，则能够抑制锯切半导体晶圆时产生的裂纹扩展到半导体芯片区域中。在用作防裂环的金属环中，优选的是，每一个上层金属层与下方的金属层重叠，使得半导体芯片区域外侧的每一个上层金属层的侧面可以与半导体芯片区域外侧的下方的金属层的侧面彼此齐平，或者使得半导体芯片区域外侧的每一个上层金属层的侧面可以被放置得比半导体芯片区域外侧的下方的金属层的端部更加靠近半导体芯片区域的内侧。利用此配置方式，沿防裂环的侧表面的裂纹扩展所引起的防裂环的损坏能够得到抑制。
优选的是，防裂窗口被布置得比防裂环更加靠近半导体芯片区域的内侧，并将其底部保持为不高于防裂环的最上层金属层的上表面。例如，第一实例(参见图2G)的防裂窗口23暴露防裂环105的最上层金属层部分5w，并且布置在半导体芯片区域内侧的部分(即，挖掘部分23d)的深度不高于最上层金属层部分5w的下表面。另外，例如，第六实例(参见图10)的防裂窗口23未暴露防裂环105的最上层金属层部分8w，并且布置在半导体芯片区域内侧的部分(即，整个防裂窗口23)的深度不高于最上层金属层部分8w的上表面。
在分离之后，防裂环保留在每一个半导体芯片的边缘部分。在存在划片线区域的层间绝缘膜由于裂纹而剥落(delaminate)的部分的情况下，在半导体芯片的端部表面上暴露防裂环的侧表面。
与此同时，已对防潮环形成为比防裂环更加靠近内侧的实例进行了说明，但是，如果防裂环也能够充当防潮环，则也能够考虑将形成为比防裂环更加靠近内侧的防潮环节省下来。
与此同时，在除防裂环之外还形成防潮环的情况下，也能够根据需要适当地形成具有公众已知的其它结构的防潮环，而不局限于具有这些实例所述的结构的防潮环。
本文列举的全部实例和条件性语言是为了教示性的目的，以帮助读者理解本发明以及发明人为了促进技术而贡献的概念，并应解释为不限制于这些具体列举的实例和条件，说明书中这些实例的组织也不是为了显示本发明的优劣。尽管已经详细描述了本发明的实施例，但应理解在不背离本发明的精神和范围的情况下可作出各种变化、替换以及更改。

Claims (18)

1.一种半导体器件，包括：
半导体衬底；
半导体元件，形成在所述半导体衬底上；
绝缘膜，形成在所述半导体元件上；
第一金属环，环绕所述半导体元件和形成在所述绝缘膜中；以及
第一凹槽，形成在所述绝缘膜中；
其中：
所述第一金属环包括金属层；
所述金属层包括第一接触层部分、第一布线层部分和第二接触层部分；
所述第二接触层部分被直接放置于所述第一布线层部分上；
所述第一布线层部分的外侧侧面与所述第一接触层部分的外侧侧面齐平，或者比所述第一接触层部分的外侧侧面放置得更加靠近内侧；
所述第二接触层部分的外侧侧面与所述第一布线层部分的外侧侧面齐平，或者比所述第一布线层部分的外侧侧面放置得更加靠近内侧；
所述第一凹槽包括第一底部，所述第一底部被布置在所述第一金属环的内侧；以及
所述第一底部具有低于或者等于所述第一金属环的最上层金属层的上表面的深度。
2.根据权利要求1所述的半导体器件，其中，所述第一凹槽重叠所述最上层金属层，并暴露所述最上层金属层的上表面。
3.根据权利要求1所述的半导体器件，其中，所述第一底部延伸至低于或者等于所述最上层金属层的下表面的深度。
4.根据权利要求1所述的半导体器件，其中，在所述第一凹槽的内表面上暴露所述最上层金属层，在所述第一凹槽的内表面上不暴露位于所述最上层金属层下方的所述第一金属环的金属层。
5.根据权利要求1所述的半导体器件，其中，在所述第一金属环中，所述最上层金属层的内侧侧面被布置得比位于所述最上层金属层下方的金属层的内侧侧面更加靠近内侧。
6.根据权利要求4所述的半导体器件，其中，位于所述最上层金属层下方的所述第一金属环的金属层由包含铜的材料形成。
7.根据权利要求1所述的半导体器件，还包括：经由绝缘元件在所述第一金属环的所述最上层金属层的上方形成的第二金属环。
8.根据权利要求7所述的半导体器件，其中，在所述第一凹槽的内表面上暴露所述第二金属环，而在所述第一凹槽的内表面上不暴露所述第一金属环。
9.根据权利要求7所述的半导体器件，其中，所述第二金属环的内侧侧面被布置得比形成所述第一金属环的金属层的内侧侧面更加靠近内侧。
10.根据权利要求8所述的半导体器件，其中，形成所述第一金属环的金属层由包含铜的材料形成。
11.根据权利要求1所述的半导体器件，其中，
设置与所述半导体元件电连接且通过叠置多个金属层形成的布线，以及
所述第一金属环的最上层金属层比所述布线的最上层金属层低。
12.根据权利要求1所述的半导体器件，其中，
第三金属环被设置为环绕所述第一金属环，以及
所述第三金属环是通过以如下方式叠置多个金属层而形成的，所述方式即，使得所述多个金属层的各自的外侧侧面彼此齐平，或者使得放置在下方金属层上方的所述多个金属层的每一个的外侧侧面比所述下方金属层的外侧侧面放置得更加靠近内侧。
13.一种用于制造半导体器件的方法，包括如下步骤：
在半导体衬底上形成半导体元件；
以如下方式形成叠置的金属层和叠置的绝缘膜，即，使得所述叠置的绝缘膜中布置有所述叠置的金属层，并使得所述叠置的金属层包括布线和第一金属环，所述布线与所述半导体元件电连接，并且所述第一金属环环绕所述半导体元件；以及
在所述绝缘膜中形成第一凹槽；
其中：
所述第一金属环包括所述第一金属环的金属层；
所述第一金属环的所述金属层包括第一接触层部分、第一布线层部分和第二接触层部分；
所述第二接触层部分被直接放置于所述第一布线层部分上；
所述第一布线层部分的外侧侧面与所述第一接触层部分的外侧侧面齐平，或者比所述第一接触层部分的外侧侧面放置得更加靠近内侧；
所述第二接触层部分的外侧侧面与所述第一布线层部分的外侧侧面齐平，或者比所述第一布线层部分的外侧侧面放置得更加靠近内侧；所述第一凹槽包括第一底部，所述第一底部被布置在所述第一金属环的内侧；以及
所述第一底部具有低于或者等于所述第一金属环的最上层环金属层的上表面的深度。
14.根据权利要求13所述的用于制造半导体器件的方法，其中，
以如下方式形成所述第一金属环，即，使得所述第一金属环的所述最上层金属层的内侧侧面被布置得比位于所述第一金属环的所述最上层金属层下方的所述第一金属环的所述金属层的内侧侧面更加靠近内侧，以及
以如下方式形成所述凹槽，即，使得所述凹槽重叠所述第一金属环的所述最上层金属层，所述第一金属环的所述最上层金属层用作进行蚀刻的掩模，在所述凹槽的内表面上暴露所述第一金属环的所述最上层金属层，在所述第一凹槽的内表面上不暴露位于所述第一金属环的所述最上层金属层下方的所述第一金属环的所述金属层。
15.根据权利要求14所述的用于制造半导体器件的方法，其中，位于所述第一金属环的所述最上层金属层下方的所述环金属层由包含铜的材料形成。
16.根据权利要求13所述的用于制造半导体器件的方法，其中，
所述第一金属环的所述最上层金属层比所述布线的最上层金属层低，
所述叠置的金属层包括第二金属环；
经由绝缘元件，使用位于所述第一金属环的所述最上层金属层上方的金属层来形成环绕所述半导体元件的所述第二金属环，
以如下方式形成所述第二金属环，即，使得所述第二金属环的内侧侧面布置得比所述第一金属环的金属层的内侧侧面更加靠近内侧，以及
以如下方式形成所述第一凹槽，即，使得所述第一凹槽重叠所述第二金属环，所述第二金属环用作进行蚀刻的掩模，在所述第一凹槽的内表面上暴露所述第二金属环，在所述第一凹槽的内表面上不暴露所述第一金属环。
17.根据权利要求16所述的用于制造半导体器件的方法，其中，形成所述第一金属环的所述环金属层由包含铜的材料形成。
18.根据权利要求13所述的用于制造半导体器件的方法，其中，用于暴露所述布线的最上层金属层的窗口与所述第一凹槽同时形成。
CN201210135812.8A 2011-06-30 2012-04-28 半导体器件及其制造方法 Expired - Fee Related CN102856301B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011146284A JP5879774B2 (ja) 2011-06-30 2011-06-30 半導体装置とその製造方法
JP2011-146284 2011-06-30

Publications (2)

Publication Number Publication Date
CN102856301A CN102856301A (zh) 2013-01-02
CN102856301B true CN102856301B (zh) 2015-07-01

Family

ID=47389769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210135812.8A Expired - Fee Related CN102856301B (zh) 2011-06-30 2012-04-28 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20130001787A1 (zh)
JP (1) JP5879774B2 (zh)
CN (1) CN102856301B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JPWO2015129131A1 (ja) * 2014-02-25 2017-03-30 シャープ株式会社 半導体装置
US9293495B2 (en) * 2014-05-05 2016-03-22 Semiconductor Components Industries, Llc Imaging circuitry with robust scribe line structures
DE102015203393A1 (de) * 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
WO2019193896A1 (ja) 2018-04-02 2019-10-10 株式会社ソシオネクスト 半導体装置
JP7240149B2 (ja) * 2018-08-29 2023-03-15 キオクシア株式会社 半導体装置
CN111785686B (zh) * 2019-04-03 2023-08-15 华邦电子股份有限公司 切割晶圆的方法及晶粒
US11764164B2 (en) * 2020-06-15 2023-09-19 Micron Technology, Inc. Semiconductor device and method of forming the same
KR20230031712A (ko) * 2021-08-27 2023-03-07 삼성전자주식회사 크랙 방지 구조를 포함한 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1830079A (zh) * 2003-07-28 2006-09-06 国际商业机器公司 用于低k介质的裂纹停止

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022791A (en) * 1997-10-15 2000-02-08 International Business Machines Corporation Chip crack stop
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
JP3031676B1 (ja) * 1998-07-14 2000-04-10 コナミ株式会社 ゲ―ムシステムおよびコンピュ―タ読み取り可能な記憶媒体
US6261945B1 (en) * 2000-02-10 2001-07-17 International Business Machines Corporation Crackstop and oxygen barrier for low-K dielectric integrated circuits
JP4088120B2 (ja) * 2002-08-12 2008-05-21 株式会社ルネサステクノロジ 半導体装置
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP2005012060A (ja) * 2003-06-20 2005-01-13 Renesas Technology Corp 半導体装置
DE102004030523A1 (de) * 2004-06-18 2006-01-12 Siemens Ag Transportsystem für Nanopartikel und Verfahren zu dessen Betrieb
JP5175066B2 (ja) * 2006-09-15 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
KR100995558B1 (ko) * 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5332200B2 (ja) * 2007-03-22 2013-11-06 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP4926918B2 (ja) * 2007-11-14 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8344623B2 (en) * 2008-07-16 2013-01-01 Magna International Inc. Lamp fixture employing semiconductor light sources as a substitute for a sealed beam lamp
US8912076B2 (en) * 2008-11-05 2014-12-16 Texas Instruments Incorporated Crack deflector structure for improving semiconductor device robustness against saw-induced damage
US8022509B2 (en) * 2008-11-28 2011-09-20 United Microelectronics Corp. Crack stopping structure and method for fabricating the same
US8124448B2 (en) * 2009-09-18 2012-02-28 Advanced Micro Devices, Inc. Semiconductor chip with crack deflection structure
US9059191B2 (en) * 2011-10-19 2015-06-16 International Business Machines Corporation Chamfered corner crackstop for an integrated circuit chip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1830079A (zh) * 2003-07-28 2006-09-06 国际商业机器公司 用于低k介质的裂纹停止

Also Published As

Publication number Publication date
JP5879774B2 (ja) 2016-03-08
US20130001787A1 (en) 2013-01-03
JP2013016540A (ja) 2013-01-24
CN102856301A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
CN102856301B (zh) 半导体器件及其制造方法
KR100964263B1 (ko) 반도체 장치 및 그 제조 방법
CN102201394B (zh) 半导体晶片及其制造方法、以及半导体芯片
JP4519411B2 (ja) 半導体装置
WO2017150146A1 (ja) 半導体装置及びその製造方法
JP4699172B2 (ja) 半導体装置
KR100792605B1 (ko) 반도체 장치 및 그 제조방법
CN101399236A (zh) 半导体装置及其制造方法
JP2006253645A (ja) 半導体装置の製造方法および半導体装置
JP4516450B2 (ja) 半導体装置の製造方法
KR100388765B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5291310B2 (ja) 半導体装置の製造方法
JP5678705B2 (ja) 半導体装置の製造方法
US10903110B2 (en) Method of forming fine interconnection for a semiconductor device
JP2007214399A (ja) アライメントマークおよびアライメントマークの製造方法
JP2008124070A (ja) 半導体装置
JP3216124B2 (ja) 半導体薄膜装置とその製造方法
JP2009218503A (ja) 半導体装置及びその製造方法
CN101501837B (zh) 一种用于铜工艺无边导通孔的自对准氮化硅覆层方法
KR100887019B1 (ko) 다중 오버레이 마크를 갖는 마스크
KR100922550B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2007027234A (ja) 半導体装置及びその製造方法
KR100497165B1 (ko) 반도체 소자의 금속배선 형성방법
KR100680421B1 (ko) 터널을 이용한 금속배선 형성방법
JP2011199165A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150701

Termination date: 20190428