CN102832220B - 具有双交叉点阵列的三维半导体存储器器件及其制造方法 - Google Patents

具有双交叉点阵列的三维半导体存储器器件及其制造方法 Download PDF

Info

Publication number
CN102832220B
CN102832220B CN201210194507.6A CN201210194507A CN102832220B CN 102832220 B CN102832220 B CN 102832220B CN 201210194507 A CN201210194507 A CN 201210194507A CN 102832220 B CN102832220 B CN 102832220B
Authority
CN
China
Prior art keywords
wire
layer
bottom electrode
semiconductor memory
privates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210194507.6A
Other languages
English (en)
Other versions
CN102832220A (zh
Inventor
白寅圭
金善政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102832220A publication Critical patent/CN102832220A/zh
Application granted granted Critical
Publication of CN102832220B publication Critical patent/CN102832220B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明涉及具有双交叉点阵列的三维半导体存储器器件及其制造方法。该器件可以包括布置在不同垂直层面以限定两个交叉点的第一、第二和第三导线，以及分别布置在这两个交叉点处的两个存储器单元。所述第一和第二导线可以彼此平行地延伸，所述第三导线可以延伸成与所述第一和第二导线交叉。在垂直截面视图中，所述第一和第二导线可以沿着所述第三导线的长度交替设置，并且所述第三导线可以在垂直方向上与所述第一和第二导线间隔开。

Description

具有双交叉点阵列的三维半导体存储器器件及其制造方法
技术领域
本发明概念的实施例总体上涉及半导体器件。更具体地，本发明概念的实施例涉及具有双交叉点阵列的三维半导体存储器器件及其制造方法。
背景技术
为了满足大容量和高密度半导体存储器器件的需求，已经提出具有三维交叉点阵列结构的存储器器件，如Johnson等人的美国专利No.6,185,122中所描述的那样。Johnson提出的存储器器件包括交叉点阵列的两个或更多个存储器层（memorylayer），但是位于不同层面（level）的存储器层被构造为共享它们之间的位线。此外，需要三条导线来形成位于不同层面的两个存储器层，但是这三条导线中的至少两条应当形成为彼此正交。根据此结构，应当为每个存储器层重复进行制造存储器单元或选择器件的处理。此外，在三个或更多存储器层垂直叠置的情况下，存储器器件可能会遇到存储器层之间的干扰增加以及操作余量（operationmargin）减少的问题。
发明内容
本发明概念的实施例提供了一种以简化方式制造半导体存储器器件的方法以及由此制造的半导体存储器器件。
本发明概念的其它实施例提供集成密度增加的半导体存储器器件及其制造方法。
本发明概念的另一些实施例提供电性能改善的半导体存储器器件及其制造方法。
本发明总体概念的另外特征和效用将在随后的说明中部分地阐述，并且将从该说明中部分地显而易见，或者可以通过实践总体发明概念而获知。
根据本发明概念的示例性实施例，使用基本相同的工艺制造位于不同层面的两个存储器层。这使得能够将存储器器件的制造工艺简化并且增加存储器器件的集成密度。在一些实施例中，两条平行的导线设置在不同的层面以与一个导线交叉，由此限定两个交叉点，在这两个交叉点处布置两个存储器单元。根据本发明概念的一些方面，有可能实现存储器单元密度加倍。
总体发明概念的示例性实施例提供了一种半导体存储器器件，其包括：第一导线，沿第一方向延伸；第二导线，平行于所述第一导线沿着所述第一方向延伸并且布置成在垂直方向上比所述第一导线高；第三导线，沿着第二方向延伸以与所述第一和第二导线交叉从而与所述第一和第二导线形成交叉点，并且布置成在垂直方向上比所述第二导线高；以及第一存储器单元和第二存储器单元，分别设置在所述第一导线与所述第三导线的交叉点处以及所述第二导线与所述第三导线的交叉点处。
总体发明概念的示例性实施例还提供了一种半导体存储器单元阵列，包括：多条第一导线，在半导体衬底上以第一方向延伸；多条第二导线，布置在所述第一导线的垂直上方并且在所述第一方向上延伸；多条第三导线，布置在所述第二导线的垂直上方并且分别与所述第一和第二导线交叉形成多个第一交叉点和多个第二交叉点；以及多个存储器单元，布置在所述多个第一和第二交叉点处。
总体发明概念的示例性实施例还提供了一种制造半导体存储器器件的方法，该方法包括步骤：在第一垂直层面的衬底上形成多条第一导线，所述多条第一导线在第一方向上延伸并且在垂直于所述第一方向的第二方向上间隔开；在第二垂直层面的衬底上形成多条第二导线，所述多条第二导线在所述第一方向上延伸并且在所述第二方向上间隔开，使得所述多条第一导线和所述多条第二导线中的各条第一导线和第二导线以在所述第二方向上彼此交替的方式设置；形成分别沿着所述第一导线和第二导线延伸的多个第一下电极和多个第二下电极；形成沿着所述第二方向延伸的数据存储层和上电极以与所述第一和第二下电极形成交叉点；以及，在高于所述第二垂直层面的第三垂直层面上形成在所述第二方向上延伸的多条第三导线，以与所述第一和第二导线交叉，从而在它们的交叉点形成存储器单元。
总体发明概念的示例性实施例还提供了一种半导体存储器器件，包括：沿第一方向延伸的第一导线；沿第二方向延伸以与所述第一导线交叉的第二导线，所述第二导线布置成在垂直方向上高于所述第一导线；下电极，面对所述第二导线沿着所述第一导线布置；上电极，面对所述第一导线沿着所述第二导线布置；以及数据存储层，在交叉点处布置在所述上电极和下电极之间以便形成存储器单元。
总体发明概念的示例性实施例还提供了一种制造半导体存储器器件的方法，该方法包括步骤：在衬底上形成间隔预定距离的多条第一导线；在所述第一导线上形成第一层间电介质层；在所述第一层间电介质层上形成在垂直方向上与所述第一导线偏移的多条第二导线；形成侧壁隔离物以覆盖所述第二导线的侧壁；在所述第二导线和隔离物上形成第二层间电介质层；形成沟槽以暴露彼此相邻的所述第一和第二导线的部分；在所述第二层间电介质上以及在所述沟槽中沉积导电层；蚀刻所述导电层以形成分别沿着所述第一导线和第二导线的上部延伸的第一下电极和第二下电极；在所述沟槽内形成与所述第二层间电介质层具有相同高度的绝缘层；在所述绝缘层和所述第二层间电介质层上顺序形成数据存储层、上电极层和第三导电层；以及，对所述第三导电层进行图案化以形成与所述第一和第二导线交叉的多条第三导线。
总体发明概念的示例性实施例还提供了一种半导体存储器器件，包括：第一导线，在第一方向上延伸；第二导线，在所述第一方向上延伸并且在垂直方向上与所述第一导线偏移以与所述第一导线的一部分交叠；第一下电极，沿着所述第一导线的中心延伸；第二下电极，沿着所述第二导线的中心延伸，使得所述第一下电极和所述第二下电极之间的距离实质上等于所述第一和第二导线的宽度；第三导线，在第二方向上延伸以与所述第一和第二下电极交叉；以及,第一存储器单元和第二存储器单元，分别布置在所述第三导线和所述第一下电极之间以及布置在所述第三导线和所述第二下电极之间。
根据本发明概念的示例性实施例，可以通过使用两个金属层形成工艺和一个接触栓形成工艺在不同层面形成两个存储器单元，这使得能够减少制造工艺的数目。此外，由于在垂直截面图中交替形成两个金属层，有可能实现单元节距加倍效应（即，把金属层的节距减少一半）而设计规则没有任何变化。因此，在不需要诸如EUV的高成本制造技术的情况下，可以廉价地实现不同层面的存储器单元。这使得能够增加存储器器件的容量，使得该存储器器件与常规存储器器件相比具有成本竞争力。此外，由于每个层面的存储器单元具有统一的存储器属性，可以实现具有高度稳定性和改进的电学特性的存储器器件。
附图说明
图1A是根据总体发明概念的示例性实施例的存储器单元结构的透视图；
图1B和图1C是根据参考图1A描述的示例性实施例的变形实施例的存储器单元结构的透视图；
图2A是根据本发明概念的示例性实施例的半导体存储器器件的透视图；
图2B是图2A的俯视图；
图2C是图2A的等效电路图；
图2D是根据参考图2A描述的示例性实施例的变形示例性实施例的半导体存储器器件的透视图；
图3A是根据本发明概念的其它示例性实施例的半导体存储器器件的透视图；
图3B是图3A的俯视图；
图3C是图3A的等效电路图；
图3D是根据参考图3A描述的示例性实施例的变形示例性实施例的半导体存储器器件的透视图；
图4A是根据本发明概念的另一些其它示例性实施例半导体存储器器件的透视图；
图4B是图4A的俯视图；
图4C是根据参考图4A描述的示例性实施例的变形示例性实施例的半导体存储器器件的透视图；
图5A是根据本发明概念的又一些其它示例性实施例半导体存储器器件的透视图；
图5B是图5A的俯视图；
图5C是根据参考图5A描述的示例性实施例的变形示例性实施例的半导体存储器器件的透视图；
图6A是根据本发明的再一些示例性实施例的半导体存储器器件的透视图；
图6B和图6C是根据参考图6A描述的示例性实施例的变形实施例的半导体存储器器件的透视图；
图7A是根据本发明的还有一些示例性实施例的半导体存储器器件的透视图；
图7B和图7C是根据参考图7A描述的示例性实施例的变形实施例的半导体存储器器件的透视图；
图8A至图8E是示出了根据本发明概念的示例性实施例的制造半导体存储器器件的方法的截面图；
图9A至图9C是示出了根据本发明概念的其它示例性实施例的制造半导体存储器器件的方法的截面图；
图10A至图10D是示出了根据本发明概念的示例性实施例的形成选择器件的方法的截面图；
图11A至图11C是示出了根据本发明概念的变形实施例的形成选择器件的方法的截面图；
图12A至图12D是示出了根据本发明概念的另一些其它示例性实施例的制造半导体存储器器件的方法的截面图；
图13A至图13C是示出了根据本发明概念的又一些其它示例性实施例的制造半导体存储器器件的方法的截面图；
图14A至图14C是示出了根据本发明概念的还有一些其它示例性实施例的制造半导体存储器器件的方法的截面图；
图15A至图15C是示出了根据本发明概念的另外的示例性实施例的制造半导体存储器器件的方法的截面图；
图16A是示出了包括根据本发明概念的示例性实施例的半导体存储器器件的存储器卡的框图；以及
图16B是示出了包括根据本发明概念的示例性实施例的半导体存储器器件的信息处理系统的框图。
具体实施方式
现在将参照示出了示例性实施例的附图更充分地描述本发明概念的各个示例性实施例。
然而，本发明概念的示例性实施例也可以按照多种不同的形式具体实现，并且不应当理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开是彻底和完整的，并且将向本领域的普通技术人员完整地传达示例性实施例的概念。在图中，为了清楚起见，层和区域的厚度被夸大。图中相似的附图标记表示相似的元件，因此将省略对相似元件的描述。
[三维双交叉点阵列的示例性实施例1]
图1A是根据本发明概念的示例性实施例的存储器单元结构的透视图。
参考图1A，存储器单元结构1可以是具有三条导线100、200和500以及两个存储器单元1a和1b的三维（3D）双交叉点阵列结构。
第一存储器单元1a可以提供在第一导线100和第三导线500的交叉点处。第一存储器单元1a可以包括彼此串联连接的第一下电极151、数据存储层300和上电极400。在一些实施例中，第一存储器单元1a还可以包括夹置在第一下电极151和第一数据存储层300之间的第一选择器件161。第一导线100、第三导线500和第一存储器单元1a可以构成三维结构。
第一下电极151可以构造成向数据存储层300施加特定电压或电流。数据存储层300的电阻可以根据施加于数据存储层300的电压或电流而变化，因此，可以用作非易失性信息。例如，数据存储层300可以根据施加其上的电压或电流而具有更高或更低的电阻，两个电阻水平可以构成存储在第一存储器单元1a中的一位数据。在一些实施例中，数据存储层300可以具有三个或更多稳定的电阻水平，这可以允许在第一存储器单元1a中存储多位数据。
数据存储层300和上电极400可以形成为在它们之间的界面处呈现欧姆接触属性。第一下电极151和数据存储层300可以形成为呈现非线性结电阻属性。流过第一存储器单元1a的电流可以随着施加于第一存储器单元1a的电压减小或增加而增加或减小。例如，将如下面所描述的，数据存储层300可以包括具有半导体特性的过渡金属氧化物层或钙钛矿氧化物层。在这种情况下，第一下电极151和数据存储层300可以形成金属半导体结，例如，具有整流属性的肖特基接触。第一下电极151和数据存储层300可以垂直叠置。因此，电流可以在第一存储器单元1a处垂直地流动。主要电流可以向上（从第一导线100到第三导线500）或向下（从第三导线500到第一导线100），这取决于第一下电极151和数据存储层300形成的结的特性。
第一选择器件161可以构造为呈现非对称I-V或整流特性。由于存在第一选择器件161，流过第一存储器单元1a的电流可以被控制成具有单向属性。即使在第一下电极151和数据存储层300可能不具有整流属性的情况下，第一选择器件161也可以用于实现流过第一存储器单元1a的电流的方向不对称。
在其它实施例中，第一选择器件161可以包括非线性电阻器，该非线性电阻器呈现出根据所施加电压而变化的电阻特性。例如，在该电阻器的电阻与所施加电压成反比的情况下，处于高电压差下的单元（例如，被选单元）可处于允许电流流过被选单元的低电阻状态，而处于低电压差下的其它单元（例如，未选单元）可以处于防止电流流过未选单元的高电阻状态。
第二导线200可以垂直地布置在第一导线100上，而在俯视图中，第一和第二导线100和200可以在X方向上彼此偏移并且彼此不完全重叠。第二存储器单元1b可以提供在第二导线200和第三导线500的交叉点处。第二存储器单元1b可以包括依次串联连接的第二下电极152、数据存储层300和上电极400。第二存储器单元1b可以包括提供在第二下电极152和数据存储层300之间的第二选择器件162。第二导线200、第三导线500和第二存储器单元1b可以布置成形成三维结构。
第二存储器单元1b可以构造成具有与第一存储器单元1a相同或相似的特征。例如，取决于第二下电极152和数据存储层300之间的结特性和/或第二选择器件162的整流或电阻属性，流过第二存储器单元1b的电流可以是单向的或者主要在一个方向上。
第一和第二导线100和200中的每一个都可以用作输入线或字线，第三导线500可以用作输出线或位线。在其他实施例中，第一和第二导线100和200中的每一个都可以用作输出线或位线，第三导线500可以用作输入线或字线。在第一存储器单元1a中，第一下电极151、第一选择器件161、数据存储层300和上电极400可以按相继的顺序或按相反的顺序垂直叠置。在第二存储器单元1b中，第二下电极152、第二选择器件162、数据存储层300和上电极400可以按相继的顺序或按相反的顺序垂直叠置。
第一和第二存储器单元1a和1b可以连接到驱动电路（图2B中的101和201）。驱动电路101和201可以构造成独立地分别向第一和第二存储器单元1a和1b施加特定电压或电流。这使得能够独立地存取第一和第二存储器单元1a和1b中的一个以执行读或写操作，而不管另一个的状态如何。
第一导线100可以包括沿着例如Y方向的一个方向伸长的线形导电元件。第二导线200可以包括平行于第一导线100伸长的线形导电元件。第三导线500可以包括沿着与第一导线100相交的方向（例如，X方向）伸长的线形导电元件。在一些实施例中，第一和第二导线100和200可以彼此平行，第三导线500可以与第一和第二导线100和200垂直交叉。因此，第一和第二导线100和200以及第三导线500可以限定两个交叉点，这两个交叉点在X方向上彼此间隔开并且设有第一和第二存储器单元1a和1b。
第一、第二和第三导线100、200和500可以布置在不同垂直层面上（即，沿Z方向）。在一些实施例中，第二导线200可以布置在比第一导线100更高的垂直层面上，第三导线500可以布置在比第二导线200更高的层面上。第一导线100可以形成为具有基本等于最小特征尺寸（下文中称为“F”）的宽度W1a，第二和第三导线200和500也可以形成为分别具有宽度W2a和W3a，它们可以与最小特征尺寸F基本相同。“最小特征尺寸”（F）是指可以使用光刻工艺形成的独立单位特征尺度的最小尺寸。
在一些实施例中，从俯视图看，第一导线100和第二导线200可能在X方向上没有彼此间隔开。例如，第一和第二导线100和200可以以这样的方式布置，即，从俯视图看，在X方向上第一和第二导线100和200之间没有水平空间，而他们可以彼此垂直地间隔开。这使得能够最大地减小第一和第二导线100和200之间的水平空间，并且至少在水平的X方向上增加半导体器件的集成密度。然而，本发明概念的示例性实施例不限于此；例如，第一导线100和第二导线200可以在X方向上彼此间隔开。
第一下电极151可以是布置在第一导线100的顶面上的导电元件。从俯视图看，第一下电极151的形状可以像沿着第一导线100的行进方向伸长的线，或者像限制在第一和第三导线100和500的交叉点内的岛。类似地，第二下电极152可以是布置在第二导线200的顶面上的导电元件。从俯视图看，第二下电极152的形状可以像沿着第二导线200的行进方向伸长的线，或者像限制在第二和第三导线200和500的交叉点内的岛。第一和第二下电极151和152中的每一个都可以具有小于最小特征尺寸F的宽度。第二下电极152的垂直长度可以小于第一下电极151的垂直长度。第一下电极151和第二下电极152之间的节距La可以基本上等于最小特征尺寸F，节距La可以定义为第一下电极151（或第二下电极152）的水平厚度与第一和第二下电极151和152之间的距离的和。但是本发明概念的示例性实施例不限于此。例如，在其它实施例中，节距La可以小于或大于最小特征尺寸F。
第一选择器件161可以布置在第一导线100上并且形状像限制在第一和第三导线100和500之间的交叉点内的岛。第一选择器件161可以包括表现出整流属性的二极管。在一些实施例中，第一选择器件161的二极管可以由硅或氧化物形成。例如，第一选择器件161可以包括硅二极管，通过结合彼此接触的p型和n型硅图案来形成该硅二极管，或者第一选择器件161可以包括氧化物二极管，通过结合p-NiOx和n-TiOx图案或者通过结合p-CuOx和TiOx图案来形成该氧化物二极管。在其它实施例中，第一选择器件161可以包括例如ZnOx、MgOx和AlOx的氧化物材料中的至少一种，所述氧化物材料可以具有足以在特定电压或更低的电压下防止电流流过它的高电阻并且在特定电压或更高的电压下允许电流流过的低电阻。
第二选择器件162可以布置在第二导线200上并且形状像限制在第二和第三导线200和500之间的交叉点内的岛。在一些实施例中，第二选择器件162可以包括与第一选择器件161相同的材料。第一和第二选择器件161和162可以具有小于最小特征尺寸F的宽度。第二选择器件162的垂直长度可以等于或类似于第一选择器件161的垂直长度。第一选择器件161和第二选择器件162之间的节距Sa可以基本等于或小于或大于最小特征尺寸F。此处，节距Sa可以定义为第一选择器件161（或第二选择器件162）的水平厚度与第一和第二选择器件161和162之间的距离之和，就像节距La一样。
数据存储层300形状可以像沿着第三导线500的行进方向或X方向伸长的线，并且形成为宽度等于或类似于最小特征尺寸F。数据存储层300可以共同连接到第一和第二下电极151和152二者，或者连接到第一和第二选择器件161和162二者。数据存储层300可以包括具有至少两个稳定电阻状态的材料，所述电阻状态可以根据向该材料施加的电压或电流可逆地变化并且可以保持所处的状态直到向该材料施加外部信号。
例如，数据存储层300可以包括这样的材料，可以通过向该材料施加高电压而在该材料中产生电流路径。在数据存储层300中产生的电流路径可以导致数据存储层300的电阻减小。在一些实施例中，数据存储层300可以包括例如下列材料中的至少一种：金属氧化物（例如，TiOx、HfOx、TaOx、NiOx、ZrOx和WOx）、金属氮化物（例如，BNx和AlNx）、具有钙钛矿结构的氧化物（例如，PrCaMnO和掺杂SrTiO）以及包含高扩散率的金属离子（例如，Cu和Ag）的固体电解质（例如，GeTe和GeS）。下文中，这种类型的存储器单元将描述为电阻随机存取存储器（RRAM）单元。数据存储层300可以与由金属材料形成的第一和第二下电极151和152接触。在这种情况下，数据存储层300可以呈现整流性能。如果将设置电压（setvoltage）施加到处于高电阻状态或关断状态的数据存储层300，则数据存储层300可以切换到低电阻状态或切换到导通状态。这称为设置操作。如果将复位电压施加到处于低电阻状态或处于导通状态的数据存储层300，则数据存储层300可以切换到高电阻状态或切换到关断状态，而处于导通状态的数据存储层300可以具有低电阻直到向其施加了复位电压。这称为复位操作。可以通过向数据存储层300施加小于复位电压或设置电压的读取电压来读出存储在数据存储层300中的数据。
在其它实施例中，数据存储层300可以包含相变材料，它可以根据温度和加热时间从高电阻（非晶）状态转变为低电阻（结晶）状态并且复原。可以通过调整流过数据存储层300的电流来控制数据存储层300的温度和加热时间。下文中，这种类型的存储器单元将描述为相变随机存取存储器（PRAM）单元。相变材料可以包括至少一种硫族化物化合物，使用焦耳热效应，其晶体学结构可以在高电阻的非晶态和低电阻的结晶态之间可逆地切换。例如，如果数据存储层300被复位电流在短时间内加热到高于其熔点的温度并且迅速淬火，则数据存储层300可以变成具有高电阻的非晶或复位状态。同样，如果处于高电阻状态的数据存储层300被设置电流加热到其结晶温度和熔点之间的温度并且缓慢冷却，则数据存储层300可变成具有低电阻的晶体或设置状态。检测流过数据存储层300的电流可以使得能够读出存储在第一存储器单元1a和/或第二存储器单元1b中的信息。
在另一些实施例中，数据存储层300可以包括至少两个铁磁层。在这种情况下，数据存储层300的电阻可以根据铁磁层的磁化是平行的还是反平行的来确定。例如，对于平行磁化构造，数据存储层300可以呈现低电阻，并且对于反平行磁化构造，数据存储层300可以呈现高电阻。数据存储层300可以构造成GMR结构的形式，其中非磁性导电层夹置在铁磁层之间，或者可以构造成MTJ结构的形式，其中非磁性绝缘层夹置在铁磁层之间。在一些实施例中，在数据存储层300中，铁磁层可以包括CoFe、NiFe、NiFeCo和CoFeB中的至少一种，非磁性导电层可以包括Cr或Cu中的至少一种，非磁性绝缘层可以包括MgOx和AlOx中的至少一种。当第一或第二存储器单元1a或1b构造成具有这种数据存储层300时，它可以称为“MRAM单元”。
上电极400的形状可以像沿着第三导线500的行进方向或X方向伸长的线，并且可以形成为具有与最小特征尺寸F相同的宽度。上电极400可以包括不与数据存储层300反应的金属层。上电极400可以包括贵金属（例如Pt、RU和Ir）、TiN、TaN、WN、W和Al中的至少一种。
图1B是根据参考图1A描述的示例性实施例的变形实施例的存储器单元结构的透视图。为了描述简明，省略对之前参考图1A描述了的元件的重复描述。
参考图1B，存储器单元结构2可以是3D双交叉点阵列结构，其具有在俯视图中彼此部分交叠且在垂直视图中彼此间隔开的第一导线100和第二导线200。例如，相比于图1A的第一导线100的宽度W1a和第二导线200的宽度W2a，第一导线100的宽度W1b和第二导线200的宽度W2b可以增加为大于最小特征尺寸F。在这种情况下，如图1B所示，在俯视图中，第一导线100的右侧部分可以与第二导线200的左侧部分部分地交叠。
根据图1B的当前实施例，与图1A的实施例相比，第一和第二导线100和200可以具有增加的截面积和减小的电阻。第三导线500可以具有大于最小特征尺寸F的宽度W3b，因此，第三导线500的电阻与图1A的实施例相比减小了。在其它实施例中，第三导线500的宽度W3b可以与最小特征尺寸F基本相同。第一和第二下电极151和152可以以节距Lb交替设置，节距Lb可以基本等于或小于或大于最小特征尺寸F。第一和第二选择器件161和162可以以节距Sb交替设置，节距Sb可以基本等于或小于或大于最小特征尺寸F。在当前的实施例中，所述节距可以配置成满足关系：La=Lb=Sa=Sb。
图1C是根据参考图1A描述的示例性实施例的变形实施例的存储器单元结构的透视图。为了描述简明，省略对之前参考图1A描述了的元件的重复描述。
参考图1C，存储器单元结构3可以包括设置在第一导线100与第三导线500的交叉点处的第一存储器单元3a以及设置在第二导线200与第三导线500的交叉点处的第二存储器单元3b。
可以有沿着第三导线500的行进方向设置以便在X方向上彼此间隔开的数据存储层301和302。例如，数据存储层301和302可以包括设置在第一导线100和第三导线500的交叉点处的第一数据存储层301以及设置在第二导线200和第三导线500的交叉点处的第二数据存储层302。第一数据存储层301的形状可以像沿着第一导线100的行进方向伸长的线或者像类似于第一选择器件161的岛。第二数据存储层302的形状可以像沿着第二导线200的行进方向伸长的线或者像类似于第二选择器件162的岛。
第一导线100的宽度W1c和第二导线200的宽度W2c可以基本等于或大于最小特征尺寸F。例如，第一和第二导线100和200可以分别具有基本等于最小特征尺寸F的宽度W1c和W2c，并且设置成在垂直方向上彼此间隔开且在水平方向上彼此相邻或间隔开，就像参考图1A描述的实施例那样。在其它实施例中，类似于图1B的实施例，第一和第二导线100和200可以分别具有大于最小特征尺寸F的宽度W1c和W2c，而第一和第二导线100和200可以在俯视图中彼此部分交叠并且在垂直视图中彼此间隔开。第三导线500的宽度W3c可以基本等于或大于最小特征尺寸F。
图2A是根据本发明概念的示例性实施例的半导体存储器器件的透视图。图2B是图2A的俯视图，图2C是图2A的等效电路图。图2D是根据参考图2A描述的实施例的变形实施例的半导体存储器器件的透视图。
参考图2A，半导体存储器器件10可以包括构造成具有图1A所示的存储器单元结构1的3D双交叉点阵列。例如，半导体存储器器件10可以包括多条第一导线100、多条第二导线200、以及多条第三导线500。第一和第二导线100和200可以沿着Y方向延伸从而彼此平行，第三导线500可以沿着X方向延伸以与第一和第二导线100和200交叉。因此，半导体存储器器件10可以具有由第一和第二导线100和200与第三导线500限定的多个交叉点。多条第一导线100可以布置在第一平面上从而彼此共面，多条第二导线200可以布置在位于比第一平面高的水平面的第二平面上从而彼此共面，多条第三导线500可以布置在位于比第二平面高的水平面的第三平面上从而彼此共面。
第一存储器单元1a可以设置在第一导线100和第三导线500的交叉点处，第二存储器单元1b可以设置在第二导线200和第三导线500的交叉点处。尽管在图2A中未示出，第一导线100可以布置在半导体衬底90上，绝缘层92可以夹置在第一导线100和半导体衬底90之间，如图8A所示。
第一导线100可以形成为具有基本等于最小特征尺寸F的宽度W1a。第一导线100可以设置在X方向上，节距P1a为2F，彼此相邻的第一导线100之间的距离可以等于最小特征尺寸F。第二导线200可以形成为具有基本等于最小特征尺寸F的宽度W2a，并且设置在X方向上节距P2a为2F。彼此相邻的第二导线200的距离可以等于最小特征尺寸F。第二导线200可以在垂直方向上布置在比第一导线100更高的水平面上，并且在水平方向上位于第一导线100之间。这使得能够以交替的方式设置第一和第二导线100和200，而在导线100和200之间不存在X方向上的空间。第三导线500可以形成为具有基本等于最小特征尺寸F的宽度W3a。第三导线500可以设置在Y方向上节距P3a为2F，彼此相邻的第三导线500之间的距离可以等于最小特征尺寸F。在一些实施例中，数据存储层300和上电极400可以构造成具有与第三导线500相同的形状和布置。
如图2B所示，第一导线100可以电连接到第一驱动电路101，第二导线200可以电连接到第二驱动电路201。第一和第二驱动电路101和201可以彼此间隔开地布置；例如，第一和第二驱动电路101和201可以定位成在存储器单元阵列1的两侧彼此面对。在一些实施例中，第一驱动电路101和第二驱动电路201可以集成在半导体衬底上。
在第二导线200定位在与第一导线相同的层面上的情况下，第一和第二导线100和200会需要在水平方向上彼此间隔开最小特征尺寸F。在这种情况下，单位存储器单元的占地面积会是4F2。相反，根据当前的实施例，在第一和第二导线100和200之间没有空间，因此，单位存储器单元的占地面积95可以是2F2，如图2B所示。换而言之，第一和第二导线100和200可以交替布置在两个垂直层面上，因此，第一和第二导线100和200可以形成在更小的面积中，例如，相对于第一和第二导线100和200布置在同一层面的情况，面积减小一半。这使得存储器单元密度增加。
再次参考图2A，多个第一下电极151可以形成为具有沿着第一导线100的行进方向（或Y方向）延伸的线的形状。类似地，多个第二下电极152可以形成为具有沿着第二导线200的行进方向（或Y方向）延伸的线的形状。第一和第二下电极151和152可以使用相同的（并且单个）处理步骤形成；例如如图8B至图8D所示，第一和第二下电极151和152的形成可以包括形成宽度Ta基本与最小特征尺寸F相同的沟槽111、在沟槽111中沉积导电层、然后对该导电层进行图案化。在这种情况下，第一和第二下电极151和152可以以节距La交替设置，节距La可以小于最小特征尺寸F。在其它实施例中，在沟槽111形成为具有大于最小特征尺寸F的宽度Ta的情况下，第一和第二下电极151和152可以以基本等于或大于最小特征尺寸F的节距La交替设置。侧壁隔离物202可以布置在各个第二导线200的两侧上。伪电极153可以夹置在第一下电极151和侧壁隔离物202之间。伪电极153可以具有沿着Y方向延伸的线的形状。每个伪电极153可以连接到相应的一个第一导线100并且向着第二导线200垂直延伸。侧壁隔离物202可以防止第一和第二导线100和200短路。可以使用与第一和第二下电极151和152相同的形成工艺形成伪电极153。这将参考图8A至图8E进一步描述。
在其它实施例中，如图2D所示，每个第一下电极151可以具有限制在第一和第三导线100和500的多个交叉点中相应的一个交叉点内的岛形状。类似地，每个第二下电极152可以具有限制在第二和第三导线200和500的多个交叉点中相应的一个交叉点内的岛形状。每个伪电极153可以具有限制在第一和第三导线100和500的多个交叉点中相应的一个交叉点内的岛形状。图2D的半导体存储器器件11可以构造成具有与图2A的半导体存储器器件10相同的技术特征。
再次参考图2A，半导体存储器器件10可以根据数据存储层300的材料分类。例如，在数据存储层300包括相变材料（例如，Ge-Sb-Te或Ge-Te）的情况下，半导体存储器器件10可以分类成PRAM器件。可替换地，在数据存储层300包括过渡金属氧化物（例如，TiOx或HfOx）的情况下，半导体存储器器件10可以分类为RRAM器件。不同地，在数据存储层300包括磁性材料（例如，CoFe/Cu/CoFe或NiFe/MgOx/NiFe）的情况下，半导体存储器器件10可以分类为MRAM器件。
结合图2A参考图2C，第一导线100可以对应于定位在第一平面上的字线W10、W11和W12，第二导线200可以对应于定位在第二平面上的字线W20、W21和W22，第三导线500对应于定位在第三平面上的位线BL0和BL1。
在工作中，位线之一（例如BL0）连接到电压Vw，该电压Vw能够感应足以切换数据存储层300的电阻状态的电流，位线中的另一根（例如BL1）连接到Vw/2的电压。字线之一（例如W22）连接到0V地电压，其它字线（例如W10至W21）连接到Vw/2的电压。在这种情况下，由于在位于字线W22和位线BL0的交叉点处的存储器单元M的两端之间产生了电压差Vw，存储器单元M可以在高电阻状态和低电阻状态之间切换。这可以用于改变存储在存储器单元M中的数据。相反，除了存储器单元M之外的剩余存储器单元可以具有Vw/2或0V的电压差，这样的电压差对于切换电阻状态而言太小，因此可以防止不期望的写入。
在一些实施例中，可以不为半导体存储器器件10提供另外的选择器件。虽然如此，每个存储器单元可以使用结的整流属性被选择性地存取，所述结可以形成在第一和第二下电极151和152与数据存储层300之间。更具体地，在测量流过存储器单元M的第一电流Ia以读出存储在存储器单元M中的数据的情况下，由于存在流过例如设置在字线W22与位线BL1的交叉点处的和/或设置在字线W12与位线BL0和BL1的交叉点处的未选存储器单元的第二电流Ib，Ia的测量可能受到干扰。然而，根据当前的实施例，形成在第一和第二下电极151和152与数据存储层300之间的结的整流属性可以排除第二电流Ib对Ia测量的干扰。这使得能够防止工作期间发生读出错误。
图3A是根据本发明概念的其它示例性实施例的半导体存储器器件的透视图。图3B是图3A的俯视图，图3C是图3A的等效电路图。图3D是根据参考图3A描述的实施例的变形实施例的半导体存储器器件的透视图。
参考图3A，半导体存储器器件12可以构造成具有与图2A的半导体存储器器件10基本相同的技术特征。例如，半导体存储器器件12可以包括构造成具有图1A所示的存储器单元结构1的3D双交叉点阵列。在一些实施例中，第一和第二导线100和200可以设置成在垂直方向上彼此间隔开并且在水平方向上彼此相邻或间隔开，第三导线500可以布置成与第一和第二导线100和200交叉并且限定可以布置第一和第二存储器单元1a和1b的多个交叉点。如图3B所示，第一导线100可以电连接到第一驱动电路101，第二导线200可以电连接到第二驱动电路201。
半导体存储器器件12还可以包括夹置在第一下电极151和数据存储层300之间的多个第一选择器件161以及夹置在第二下电极152和数据存储层300之间的多个第二选择器件162。每个第一选择器件161的形状可以像限制在第一和第三导线100和500的交叉点内的岛。类似地，每个第二选择器件162的形状可以像限制在第二和第三导线200和500的交叉点内的岛（见图3A）。
在一些实施例中，可以使用同一个工艺形成彼此相邻的第一和第二选择器件161和162，例如如参考图9A至9C所述的那样。第一和第二选择器件161和162可以以节距Sa交替设置，节距Sa基本等于或大于或小于最小特征尺寸F。可以选择性地提供第一和第二选择器件161和162以便在第一和第二下电极151和152与数据存储层300之间实现单向电流路径。
可以在每个第一下电极151上布置多个第一选择器件161，并且其数目可以等于与多条第一导线100中的一条交叉的第三导线500的数目。类似地，可以在每个第二下电极152上布置多个第二选择器件162，并且其数目可以等于与多条第二导线200中的一条交叉的第三导线500的数目。
在其它实施例中，如图3D所示，每个第一下电极151可以具有限制在第一导线100和第三导线500的多个交叉点中相应的一个交叉点内的岛形状，每个第二下电极152可以具有限制在第二导线200和第三导线500的多个交叉点中相应的一个交叉点内的岛形状。每个伪电极153可以具有限制在第一导线100和第三导线500的多个交叉点中相应的一个交叉点内的岛形状。图3D的半导体存储器器件13可以构造成具有与图3A的半导体存储器器件12相同的技术特征。
参考图3C和3A，第一导线100可以对应于字线W10、W11和W12，第二导线200可以对应于字线W20、W21和W22，第三导线500可以对应于位线BL0和BL1。此外，图3C中描述的元件S1和S2可以分别对应于第一选择器件161和第二选择器件162。半导体存储器器件12可以以与参考图2C描述的那些相同的方式读出或写入。即使在第一和第二下电极151和152与数据存储层300不形成具有整流属性的结的情况下，由于存在元件S1和S2，根据所施加的电势差，流过存储器单元的电流可以是单向的或非线性的。这使得能够在写或读操作期间选择存储器单元中的唯一一个。
图4A是根据本发明概念的另一些其它示例性实施例半导体存储器器件的透视图。图4B是图4A的俯视图，图4C是根据参考图4A描述的实施例的变形实施例的半导体存储器器件的透视图。为了描述简明，省略对之前参考图2A至图2D描述了的元件的重复描述。
参考图4A，半导体存储器器件20可以包括构造成具有图1B所示的存储器单元结构2的3D双交叉点阵列。类似于图2A，半导体存储器器件20可以包括：沿着Y方向延伸并且布置在不同层面上的第一和第二导线100和200，以及沿着X方向延伸的第三导线500。换而言之，第一和第二导线100和200可以设置成与第三导线500交叉，由此限定多个交叉点。多个第一和第二存储器单元2a和2b可以布置在所述交叉点处。如图4B所示，第一导线100可以电连接到第一驱动电路101，第二导线200可以电连接到第二驱动电路201。半导体存储器器件20可以构造成形成图2C的等效电路图。
第一导线100可以形成为具有大于最小特征尺寸F的宽度W1b并且以基本等于2F的节距P1b设置在X方向上。第二导线200可以形成为具有大于最小特征尺寸F的宽度W2b并且以基本等于2F的节距P2b设置在X方向上。第二导线200可以在垂直方向上布置在比第一导线100更高的层面上并且在水平方向上与第一导线100的一部分交叠。第一和第二导线100和200可以在水平方向上彼此交叠并且在X方向上交替设置。根据当前的实施例，有可能减少第一和第二导线100和200的电阻并且最大程度地减少第一和第二导线100和200之间的水平空间。
第三导线500的宽度W3b可以大于最小特征尺寸F。这使得能够减小第三导线500的电阻。在其它实例中，第三导线500的宽度W3b可以基本等于最小特征尺寸F。第一和第二下电极151和152可以以节距Lb交替设置，该节距Lb等于或小于或大于最小特征尺寸F。第一和第二下电极151和152的形状可以像沿着Y方向延伸的线。
图4C示出了根据参考图4A描述的实施例的变形半导体存储器器件21的透视图。如图4C所示，第一下电极151的形状可以像限制在第一导线100和第三导线500的交叉点处的岛，第二下电极152的形状可以像限制在第二导线200和第三导线500的交叉点处的岛。半导体存储器器件21的其它方面可以如图4A的半导体存储器器件20的那些方面那样进行构造。
图5A是根据本发明概念的又一些其它示例性实施例半导体存储器器件的透视图。图5B是图5A的俯视图，图5C是根据参考图5A描述的实施例的变形实施例的半导体存储器器件的透视图。
参考图5A，半导体存储器器件22可以构造成具有与图4A的半导体存储器器件20基本相同的技术特征。例如，半导体存储器器件22可以包括构造成具有图1B所示的存储器单元结构2的3D双交叉点阵列。在一些实施例中，可以设置成在垂直方向上彼此间隔开并且在水平方向上彼此交叠的第一和第二导线100和200，可以与第三导线500交叉以限定交叉点，在所述交叉点处可以布置第一和第二存储器单元2a和2b。如图5B所示，第一导线100可以电连接到第一驱动电路101，第二导线200可以电连接到第二驱动电路201。半导体存储器器件22可以构造成形成图3C的等效电路。
当与半导体存储器器件20相比时，半导体存储器器件22还可以包括：布置在第一下电极151和数据存储层300之间并且具有岛形状的多个第一选择器件161，以及布置在第二下电极152和数据存储层300之间并且具有岛形状的多个第二选择器件162。第一和第二下电极151和152中的每一个可以分别具有线的形状或岛的形状，如图5A和图5C所示。图5C所示的半导体存储器器件23可以构造成具有与图5A的半导体存储器器件22相同的技术特征，除了下电极151和152的形状（即，岛形）以外。
图6A是根据本发明的再一些示例性实施例的半导体存储器器件的透视图，图6B和图6C是根据参考图6A描述的实施例的变形实施例的半导体存储器器件的透视图。
参考图6A，半导体存储器器件30可以包括构造成具有图1C所示的存储器单元结构3的3D双交叉点阵列。类似于图2A，图6A的半导体存储器器件30可以包括沿着Y方向延伸并且布置在不同层面的第一和第二导线100和200，以及沿着X方向延伸的第三导线500。换而言之，第一和第二导线100和200可以设置成与第三导线500交叉，由此限定多个交叉点。在所述交叉点处可以布置多个第一和第二存储器单元3a和3b。如图2B所示，第一导线100可以电连接到第一驱动电路101，第二导线200可以电连接到第二驱动电路201。半导体存储器器件30可以构造成形成图2C的等效电路图。
第一数据层301可以在第一下电极151上布置成具有沿着Y方向延伸的线形状，第一下电极151也具有线形状。第二数据层302可以在第二下电极152上布置成具有沿着Y方向延伸的线形状，第二下电极152也具有线形状。换而言之，第一和第二数据层301和302可以彼此平行。第三导线500可以沿着X方向延伸以与第一和第二数据层301和302交叉。上电极400可以夹置在第一和第二数据层301和302与第三导线500之间以沿着X方向延伸。
第一导线100可以形成为具有基本等于最小特征尺寸F的宽度W1c，类似于图2A的实施例，并且可以以基本等于2F的节距P1c设置在X方向上。第二导线200可以形成为具有基本等于最小特征尺寸F的宽度W2c，并且以基本等于2F的节距P2c设置在X方向上。第二导线200可以布置在比第一导线100更高的垂直层面上。在一些实施例中，在俯视图中，第一和第二导线100和200可以彼此相邻或间隔开地交替布置。
在其它实施例中，第一导线100可以形成为具有大于最小特征尺寸F的宽度W1c，类似于图4A的实施例，并且可以以基本等于2F的节距P1c设置在X方向上。第二导线200可以形成为具有大于最小特征尺寸F的宽度W2c，并且以基本等于2F的节距P2c设置在X方向上。第二导线200可以布置在比第一导线100更高的垂直层面上，并且在俯视图中与第一导线100部分交叠。
第三导线500可以形成为具有基本等于或大于最小特征尺寸F的宽度W3c，并且以基本等于2F的节距P3c设置在Y方向上。在其它实施例中，节距P1c、P2c和P3c中的至少一个可以大于2F。
图6B示出了根据参考图6A描述的实施例的变形半导体存储器器件31。如图6B所示，第一数据层301可以布置在第一导线100和第三导线500的交叉点处，第二数据层302可以布置在第二导线200和第三导线500的交叉点处。第一和第二数据层301和302中的每一个的形状都可以像岛。
图6C示出了根据参考图6A描述的实施例的另一个变形半导体存储器器件32。如图6C所示，半导体存储器器件32还可以包括：第一选择器件161，该第一选择器件161可以夹置在岛形状的第一数据层301和线形状的第一下电极151之间；以及第二选择器件162，该第二选择器件162可以夹置在岛形状的第二数据层302和线形状的第二下电极152之间。第一和第二选择器件161和162中的每一个的形状都可以像岛。
类似于图2D，半导体存储器器件30、31和32中的至少一个可以包括形状可以像岛的第一和第二下电极151和152。
图7A是根据本发明的还有一些示例性实施例的半导体存储器器件的透视图，图7B和图7C是根据参考图7A描述的实施例的变形实施例的半导体存储器器件的透视图。
参考图7A，半导体存储器器件40可以包括至少两个垂直叠置的半导体存储器器件。半导体装置40中的至少一个半导体存储器器件可以是图2A的半导体存储器器件10、图2D的半导体存储器器件11、图3A的半导体存储器器件12和/或图3D的半导体存储器器件13。因此，第一和第二存储器单元1a和1b可以垂直地或三维地布置在半导体存储器器件40中。这使得能够增加半导体存储器器件40的集成密度。
参考图7B，半导体存储器器件41可以包括至少两个垂直叠置的半导体存储器器件。半导体存储器器件41中的至少一个半导体存储器器件可以是图4A的半导体存储器器件20、图4C的半导体存储器器件21、图5A的半导体存储器器件22和/或图5C的半导体存储器器件23。因此，第一和第二存储器单元2a和2b可以垂直地或三维地布置在半导体存储器器件41中。这使得能够增加半导体存储器器件41的集成密度。
参考图7C，半导体存储器器件42可以包括至少两个垂直叠置的半导体存储器器件。半导体存储器器件42中的至少一个半导体存储器器件可以是图6A的半导体存储器器件30、图6B的半导体存储器器件31和/或图6C的半导体存储器器件32。因此，第一和第二存储器单元3a和3b可以垂直地或三维地布置在半导体存储器器件42中。这使得能够增加半导体存储器器件42的集成密度。
图8A至图8E是示出了根据本发明概念的示例性实施例的制造半导体存储器器件的方法的截面图。
参考图8A，可以在衬底90上形成多条第一导线100和多条第二导线200。第一和第二导线100和200可以在垂直视图中彼此间隔开并且在俯视图中彼此平行地延伸。例如，第一导线100可以布置在与第二导线200不同的垂直层面上，并且第一和第二导线100和200可以以交替的方式水平地设置。在一些实施例中，第二导线200可以形成在比第一导线100高的层面上。可以在衬底90和第一导线100之间形成绝缘层92以将第一导线100与衬底90电隔离。
第一导线100可以形成在绝缘层92上，可以形成第一层间电介质层112以覆盖第一导线100。第二导线200可以形成在第一层间电介质层112上，可以形成第二层间电介质层114以覆盖第二导线200。在一些实施例中，可以形成侧壁隔离物202以覆盖每条第二导线200的两个侧壁。第一和第二层间电介质层112和114可以形成为具有彼此相等或不同的垂直厚度。
衬底90可以包括半导体衬底，例如硅晶片。可以通过沉积氧化物（例如SiOx）、氮化物（例如，SiNx,SiONx）或它们的任意组合中的至少一种形成绝缘层92以及第一和第二层间电介质层112和114中的至少一个。侧壁隔离物202的形成可以包括沉积相对于第二层间电介质层114具有蚀刻选择性的绝缘材料，然后对该绝缘材料进行图案化。在一些实施例中，第二层间电介质层114可以由氧化物（例如SiOx）层形成，侧壁隔离物202可以由氮化物（例如，SiNx）层形成。
第一和第二导线100和200的形成可以包括沉积诸如Ti、W、Si、Cu、Ta、Mo、Ru、Al、Au、Pt、Ag或它们的任意组合的导电材料中的至少一种，然后对该导电材料进行图案化。第一导线100可以形成为具有基本等于最小特征尺寸F的宽度W1a并且以基本等于2F的节距P1a设置，该最小特征尺寸F可定义为对应的图案化系统能够印制的最小尺度。第二导线200可以形成为具有基本等于最小特征尺寸F的宽度W2并且以基本等于2F的节距P2a设置。即，所述宽度和节距可以配置成满足关系W1a=W2a=F和P1a=P2a=2F。
参考图8B，可以形成沟槽111以暴露彼此相邻布置的第一和第二导线100和200的部分。在一些实施例中，沟槽111的形成可以包括在第二层间电介质层114上涂覆光致抗蚀剂层并对其进行图案化以形成掩膜94，使用掩膜94作为蚀刻掩膜选择性地蚀刻第一和第二层间电介质层112和114以形成暴露彼此相邻布置的第一和第二导线100和200的部分的沟槽111。
每个沟槽111可以形成为具有基本等于或大于最小特征尺寸F的宽度Ta，并且沿着第一和第二导线100和200的行进方向伸长。在俯视图中，每个沟槽111可以与彼此相邻布置的第一和第二导线100和200部分交叠。在一些实施例中，就与沟槽111交叠的面积而言，第一导线100可以基本与第二导线200相同。例如，沟槽111可以与第一导线100交叠的尺寸为节距P1a的四分之一或者第一导线100的宽度W1a的一半，与第二导线200交叠的尺寸为节距P2a的四分之一或者第二导线200的宽度W2a的一半。
参考图8C，可以在包括沟槽111的所得到的结构上共形地形成导电材料层150。导电材料层150可以与被沟槽111暴露的第一和第二导线100的部分直接接触。导电材料层150可以由相对于随后形成的数据存储层300具有低反应性的材料形成。例如，导电材料层150可以通过沉积如下材料中的至少一种形成：贵金属（例如Pt、Ir、Ru）、TiN、TiAlN、TaN、WN、MoN、NbN、TiSiN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TaSiN、TaAlN、TiW、TiAl、TiON、TiAlON、WON、TaON、Al、W或它们的任意组合。
参考图8D，第一和第二下电极151和152可以形成在沟槽111的侧壁上。第一和第二下电极151和152可以分别连接到第一和第二导线100和200。第一和第二下电极151和152可以通过各向异性蚀刻导电层150形成。在一些实施例中，第一和第二下电极151和152可以使用同一工艺形成。第一和第二下电极151和152的形状可以像分别沿着第一和第二导线100和200延伸的线。而且，第一和第二下电极151和152可以形成为具有小于最小特征尺寸F的宽度。第一和第二下电极151和152的宽度可以基本上由导电材料层150的沉积厚度确定。第一和第二下电极151和152可以布置在宽度Ta基本等于或大于最小特征尺寸F的沟槽111内。因此，当第一和第二下电极151和152布置在具有宽度F的沟槽111内时，第一和第二下电极151和152之间的距离可以小于最小特征尺寸F；当第一和第二下电极151和152布置宽度大于最小特征尺寸F的沟槽内时，第一和第二下电极151和152之间的距离可以等于或大于最小特征尺寸F。在一些实施例中，在至少一个沟槽111中，可以有伪电极153，它可以是各向异性蚀刻工艺后的残留物。伪电极153可以与第一导线100直接接触并且向着第二导线200垂直延伸。根据当前的实施例，侧壁隔离物202可以形成在伪电极153和第二导线200之间，以防止它们彼此接触。换而言之，由于存在侧壁隔离物202，可能防止第一导线100和第二导线200形成短路。
参考图8E，可以形成绝缘层（例如，SiOx）以填充沟槽111，然后平坦化该绝缘层以形成盖层绝缘层117。由于平坦化，盖层绝缘层117的顶面可以位于与第二层间电介质层114的顶面相同的层面。之后，可以在盖层绝缘层117和第二层间电介质层114上形成数据存储层300、上电极400和第三导线500。数据存储层300、上电极400和第三导线500可以形成为具有与第一导线100交叉的线的形状。
第三导线500的形成可以包括沉积至少一种导电材料（例如，Ti、W、Si、Cu、Ta、Mo、Ru、Al、Au、Pt或Ag）并且对沉积的导电材料进行图案化。第三导线500的形状可以像如图2A所示的多条线。在一些实施例中，第三导线500可以沿着第一或第二导线100或200的行进方向设置以与第一导线100和/或第二导线200交叉，如图2A所示。各个第三导线500可以形成为基本上具有等于F的宽度W3a和等于2F的节距P3a。
上电极400和数据存储层300的形成可以包括沉积相应的层并且使用线形状的第三导线500作为蚀刻掩膜对所述相应的层进行图案化。因此，上电极400和数据存储层300中的每一个可以分别形成为具有与第三导线500相同的构造和形状。例如，上电极400和数据存储层300可以形成为基本上具有等于F的宽度和等于2F的节距。
数据存储层300可以包括用于RRAM或PRAM的材料。在一些实施例中，用于RRAM的材料可以包括金属氧化物或金属氮化物（例如，NiOx、TiOx、ZrOx、HfOx、CoOx、FeOx、CuOx、AlOx、NbOx、MgOx、VOx、CrOx、ZnOx、BNx、AlNx、TaOx、WOx、NiOx或它们的任意组合）中的至少一种。在其它实施例中，用于RRAM的材料可以包括至少一种具有钙钛矿结构的氧化物（例如，PrCaMnO和掺杂SrTiO）。在另一些实施例中，用于RRAM的材料可以包括至少一种包含高扩散率的金属离子（例如，Cu和Ag）的固体电解质（例如，GeTe和GeS）。
用于PRAM的材料可以包括至少一种相变材料，所述相变材料选自包括如下材料的组：Te、Se、Ge、Ga、Sb、Bi、Pb、Sn、As、S、Si、P、O及它们的任意混合物。例如，用于PRAM的材料可以包括硫族化物（例如，Ge-Te、Sb-Te、Ge-Sb、Ga-Sb、In-Sb、In-Se、Ge-Sb-Te、Ge-Bi-Te、Ga-Se-Te、Ga-Sb-Te、As-Sb-Te、As-Ge-Sb-Te、Sn-Sb-Te、In-Sn-Sb-Te、Ag-In-Sb-Te、5A族元素-Sb-Te、6A族元素-Sb-Te、5A族元素-Sb-Se以及6A族元素-Sb-Se）中的至少一种。在一些实施例中，硫族化物可以掺杂诸如N、O或它们的任意组合的杂质。
在其它实施例中，数据存储层300可以包括用于MRAM单元的磁性结构。在一些实施例中，用于MRAM单元的磁性结构可以包括铁磁层和夹置在铁磁层之间的非磁性导电层，或者铁磁层和夹置在铁磁层之间的非磁性绝缘层。例如，铁磁层可以包括CoFe、NiFe、NiFeCo和CoFeB中的至少一种，非磁性导电层可以包括Cr和Cu中的至少一种，非磁性绝缘层可以包括MgOx和AlOx中的至少一种。
上电极400可以由相对于数据存储层300具有低反应性的金属材料。例如，上电极400可以由如下材料中的至少一种形成：贵金属（例如Pt、Ir、Ru）、TiN、TiAlN、TaN、WN、MoN、NbN、TiSiN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TaSiN、TaAlN、TiW、TiAl、TiON、TiAlON、WON、TaON、Al、W或它们的任意组合。
前述工艺方法可以用于制造图2A的半导体存储器器件10，半导体存储器器件10包括具有线形的第一和第二下电极151和152的线双交叉点阵列结构。参考图8A图至8E描述的双交叉点阵列结构可以垂直叠置以形成图7A的叠层型半导体存储器器件40。
根据当前实施例，可以形成分别连接到位于不同层面的第一和第二导线100和200的下电极151和152，因此，可以使用同一工艺简单地形成两个存储器单元1a和1b。
在其它实施例中，第一和第二下电极151和152可以通过使用第三导线500作为蚀刻掩膜的蚀刻工艺来进行图案化。取决于该图案化工艺中使用的蚀刻配方，可以被选择性地除去或不除去未被第三导线500覆盖的第一和第二层间电介质112和114以及盖层绝缘层117的部分。由于该图案化工艺，第一和第二下电极151和152中的每一个都可以图案化成具有岛形状，在这种情况下，所得到的结构可以构造成图2D的半导体存储器器件11那样。
图9A至图9C是示出了根据本发明概念的其它示例性实施例的制造半导体存储器器件的方法的截面图。
参考图9A，参考图8A至图8D描述的工艺可以用于在衬底90上形成在垂直截面图中交替设置的第一和第二导线100和200。第一和第二层间电介质层112和114可以形成在衬底90上以分别覆盖第一和第二导线100和200，然后对第一和第二层间电介质层112和114进行图案化以形成暴露彼此相邻布置的第一和第二导线100和200的部分的沟槽111。第一和第二下电极151和152可以在沟槽111中形成，盖层绝缘层117可以形成为填充沟槽111。第一和第二下电极151和152可以分别连接到第一和第二导线100和200。
可以选择性地蚀刻第一和第二下电极151和152以在第一层间电介质114和盖层绝缘层117之间形成分别暴露第一和第二下电极151和152的第一和第二凹槽131a和131b。第一和第二凹槽131a和131b可以分别沿着第一和第二导线100和200的行进方向延伸。
参考图9B，可以形成第一选择器件层161a以填充第一凹槽131a，可以形成第二选择器件层1612a以填充第二凹槽131b。在一些实施例中，第一和第二选择器件层161a和162a可以使用同一工艺同时形成。第一和第二选择器件层161a和162a可以由ZnOx、MgOx、AlOx、p-Si/n-Si、p-NiOx/n-TiOx以及p-CuOx/n-TiOx中至少一种形成。
在一些实施例中，第一和第二选择器件层161a和162a的形成可以包括形成厚度足以填充第一和第二凹槽131a和131b的选择器件材料层（例如，ZnOx、MgOx或AlOx层），然后对该选择器件材料层进行图案化。在这种情况下，第一选择器件层161a和第二选择器件层162a可以由同一材料形成，即，选择器件材料层。在其它实施例中，第一和第二选择器件层161a和162a的形成可以包括在第一和第二凹槽131a和131b内形成第一选择器件材料层，将该第一选择器件材料层凹陷成限定的间隙区域，然后形成第二选择器件材料层以填充该间隙区域。在这种情况下，第一和第二选择器件层161a和162a中的每一个可以形成为双层结构。第一和第二选择器件材料层之一可以由p-Si、p-NiOx和p-CuOx中的至少一种形成，另一个可以由n-Si和n-TiOx中的至少一种形成。
在一些实施例中，第一和第二选择器件层161a和162a可以包括硅二极管（例如p-Si/n-Si）、氧化物二极管（例如，p-NiOx/n-TiOx或p-CuOx/n-TiOx）以及氧化物层（例如，ZnOx、MgOx或AlOx）中的至少一种。
第一和第二选择器件层161a和162a的形状可以像分别沿着第一和第二下电极151和152延伸的线。而且，第一和第二选择器件层161a和162a可以形成为具有小于最小特征尺寸F的宽度。第一和第二选择器件层161a和162a可以以节距Sa交替设置，该节距Sa可以等于或小于或大于最小特征尺寸F。
参考图9C，参考图8E描述的工艺可以用于在盖层绝缘层117和第二层间电介质114上形成数据存储层300、上电极400和第三导线500。数据存储层300、上电极400和第三导线500可以形成为与第一导线100的行进方向交叉。第一和第二选择器件层161a和162a可以图案化以形成岛形的第一和第二选择器件161和162，如图3A所示。该图案化工艺可以使用线形的第三导线500作为蚀刻掩膜来执行。所得到的结构可以构造得像图3A的半导体存储器器件12，其中包括线形的第一和第二下电极151和152以及岛形的第一和第二选择器件161和162。取决于该图案化工艺中使用的蚀刻配方，可以选择性地去除或不去除未被第三导线500覆盖的第二层间电介质114和盖层绝缘层117的部分。
在其它实施例中，可以执行使用线形第三导线500作为蚀刻掩膜的图案化工艺以进一步蚀刻线形的第一和第二下电极151和152。所得到的结构可以构造得像图3D的半导体存储器器件13，其中包括岛形的第一和第二下电极151和152。取决于该图案化工艺中使用的蚀刻配方，可以选择性地除去或不除去未被第三导线500覆盖的第一和第二层间电介质112和114以及盖层绝缘层117的部分。
图10A至图10D是示出了根据本发明概念的示例性实施例的形成选择器件的方法的截面图。
参考图10A，参考图8A至图8E描述的工艺可用于形成：在垂直截面图中交替设置在衬底90上的第一和第二导线100和200，暴露彼此相邻布置的第一和第二导线100和200的部分的沟槽111，在沟槽111中分别连接到第一和第二导线100和200的第一和第二下电极151和152，以及填充沟槽111的盖层绝缘层117。盖层绝缘层117的形成可包括沉积绝缘层（例如SiOx）并对其进行图案化。此外，第三层间电介质118可以形成为限定多个暴露第一和第二下电极151和152的第二沟槽121。每个第二沟槽121可以形成为具有基本等于或大于最小特征尺寸F的宽度Ta’，并且沿着第一导线100的行进方向伸长。第二沟槽121可以在垂直方向上与沟槽111对准。
参考图10B，可以在设有第三层间电介质118的所得到的结构上形成选择器件材料层160。选择器件材料层160可以共形地形成在设有第三层间电介质118的所得到的结构上。选择器件材料层160可以包括ZnOx、MgOx、AlOx中的至少一种，其可以使用沉积工艺形成。可以通过调整沉积工艺的工艺参数控制选择器件材料层160的厚度。
参考图10C，选择器件材料层160可以图案化以形成分别连接到第一和第二下电极151和152的第一和第二选择器件层161a和162a。第一和第二选择器件层161a和162a的形成可以包括各向异性蚀刻选择器件材料层160。在这种情况下，第一和第二选择器件层161a和162a可以局部地且同时地形成在第二沟槽121的侧壁上。第一和第二选择器件层161a和162a的形状可以分别像沿着第一和第二下电极151和152延伸的线。而且，第一和第二选择器件层161a和162a可以形成为具有小于最小特征尺寸F的宽度。第一和第二选择器件层161a和162a可以以节距Sa交替设置，节距Sa可以等于或小于或大于最小特征尺寸F。第一和第二选择器件层161a和162a的宽度可以基本由选择器件材料层160的沉积厚度确定。
参考图10D，可以形成绝缘层（例如SiOx）以填充第二沟槽121，然后平坦化该绝缘层以形成第二盖层绝缘层119。由于该平坦化，第二盖层绝缘层119的顶面可以位于与第三层间电介质118的顶面相同的层面。之后，可以在第二盖层绝缘层119和第三层间电介质118上形成数据存储层300、上电极400和第三导线500。数据存储层300、上电极400和第三导线500可以形成为具有与第一导线100交叉的线的形状。上电极400和数据存储层300的形成可包括沉积相应的层并且使用第三导线500作为蚀刻掩膜对所述相应的层进行图案化。因此，上电极400和数据存储层300中的每一个可以形成为具有与第三导线500相同的构造和形状。
第一和第二选择器件层161a和162a可以图案化以形成岛形的第一和第二选择器件161和162，如图3A所示。该图案化工艺可以使用线形的第三导线500作为蚀刻掩膜执行。取决于该图案化工艺中使用的蚀刻配方，可以选择性地除去或不除去未被第三导线500覆盖的第三层间电介质118和第二盖层绝缘层119的部分。所得到的结构可以构造地像图3A的半导体存储器器件12，其中包括线形的第一和第二下电极151和152以及岛形的第一和第二选择器件161和162。
在其他实施例中，可以执行使用线形的第三导线500作为蚀刻掩膜的图案化工艺来选择性地蚀刻线形的第一和第二下电极151和152。取决于该图案化工艺中使用的蚀刻配方，可以选择性地除去或不除去未被第三导线500覆盖的第一和第二层间电介质层112和114以及盖层绝缘层117的部分。所得到的结构可以构造得像图3D的半导体存储器器件13，其中包括岛形的第一和第二下电极151和152。在一些实施例中，第一和第二选择器件161和162可以包括诸如ZnOx、MgOx或AlOx的氧化物层中的至少一种。
图11A至图11C是示出了根据本发明概念的变形实施例的形成选择器件的方法的截面图。
参考图11A，参考图10B描述的工艺可用于形成选择器件材料层160然后除去选择器件材料层160的一部分。例如，可以使用蚀刻工艺选择性地除去选择器件材料层160的水平部分以同时在第二沟槽121的侧壁上形成第一和第二子选择器件层160a和160b。第一和第二子选择器件层160a和160b可以形成为具有小于第二沟槽121的高度。第一子选择器件层160a可以形成为具有沿着第一下电极151的行进方向延伸的线的形状，第二子选择器件层160b可以形成为具有沿着第二下电极152的行进方向延伸的线的形状。
参考图11B，可以形成第二选择器件材料层170。第二选择器件材料层170可以共形地形成在第三层间电介质层118上。第二选择器件材料层170可以由与选择器件材料层160（此后称为第一选择器件材料层）不同的材料形成。例如，第一和第二选择器件材料层160和170可以分别由p-Si和n-Si形成，或者，反之亦然。在其它实施例中，第一选择器件材料层160可以由p-NiOx或p-CuOx形成，第二选择器件材料层170可以由nTiOx形成，或者，反之亦然。
参考图11C，可以各向异性蚀刻第二选择器件材料层170以同时形成局部地布置在第二沟槽121的侧壁上的第三子选择器件层170a和第四子选择器件层170b。第三子选择器件层170a和第四子选择器件层170b中的每一个的形状可以像线。第三子选择器件层170a可以与第一子选择器件层160a结合以形成第一选择器件层161a，第四子选择器件层170b可以与第二子选择器件层160b结合以形成第二选择器件层162a。参考图9D描述的工艺可用于形成图3A的半导体存储器器件12或图3D的半导体存储器器件13，其中包括岛形的第一和第二选择器件161和162。根据当前的实施例，第一和第二选择器件161和162可以包括硅二极管或氧化物二极管中的至少一种，在硅二极管中p-Si和n-Si彼此接触，在氧化物二极管中，p-NiOx和nTiOx层或P-CuOx层和n-TiOx层彼此接触。
图12A至图12D是示出了根据本发明概念的另一些其它示例性实施例的制造半导体存储器器件的方法的截面图。
参考图12A，第一导线100和第二导线20可以形成在衬底90上。绝缘层92可以形成在衬底90和第一导线100之间。第一层间电介质层112可以形成在绝缘层92和第二导线200之间，第二层间电介质层114可以形成在第一层间电介质层112上。此外，可以形成侧壁隔离物202以覆盖各条第二导线200的侧壁。
第一导线100可以以基本等于2F的节距P1b水平设置，第二导线200可以布置在比第一导线100高的垂直层面上并且以基本等于2F的节距P2b水平设置。第一导线100可以形成为具有大于最小特征尺寸F的宽度W1b，第二导线200可以形成为具有大于最小特征尺寸F的宽度W2b。宽度W1b和W2b可以基本彼此相等。根据当前实施例，第一和第二导线100和200可以在俯视图中部分交叠，并且与宽度W1b和W2b与最小特征尺寸F相同的情况相比具有减小的电阻。
参考图12B，可以选择性地蚀刻第一和第二层间电介质层112和114以形成暴露彼此相邻布置的第一和第二导线100和200的部分的沟槽111。沟槽111可以形成为具有基本等于或大于最小特征尺寸F的宽度Tb。导电材料层150可以共形地形成在设有沟槽111的所得到的结构上。导电材料层150可以连接到被沟槽111暴露的第一和第二导线100和200的部分。
参考图12C，导电材料层150可以被各向异性蚀刻以同时形成线形的第一和第二下电极151和152，第一和第二下电极151和152可以分别连接到第一和第二导线100和200。第一和第二下电极151和152可以以节距Lb交替设置，节距Lb可以基本等于或大于最小特征尺寸F。之后，盖层绝缘层117可以形成为填充沟槽111。
参考图12D，具有线的形状的数据存储层300、上电极400和第三导线500可以形成在第二层间电介质层114和盖层绝缘层117上。所得到的结构可以构造得像图4A的半导体存储器器件20，其中在三条导线100、200和500之间提供两个存储器单元2a和2b。第三导线500可以形成为具有如图4A所示的大于最小特征尺寸F的宽度W3b并且可以以约等于2F的节距P3b设置。在其它实施例中，第三导线500可以形成为具有基本等于最小特征尺寸F的宽度W3b。参考图12A至图12D描述的双交叉点阵列结构可以垂直叠置以形成图7B所示的叠层型半导体存储器器件41。
在其它实施例中，可以通过使用第三导线500作为蚀刻掩膜的蚀刻工艺选择性地蚀刻线形的第一和第二下电极151和152。由于所述蚀刻工艺，第一和第二下电极151和152中的每一个可以形成为具有岛形状，在这种情况下，所得到的结构可以构造得像图4C的半导体存储器器件21。
图13A至图13C是示出了根据本发明概念的又一些其它示例性实施例的制造半导体存储器器件的方法的截面图。
参考图13A，参考图12A至图12C描述的工艺可以用于形成：在垂直截面图中交替设置在衬底90上的第一和第二导线100和200，暴露彼此相邻布置的第一和第二导线100和200的部分的沟槽111，在沟槽111中分别连接到第一和第二导线100和200的第一和第二下电极151和152，以及填充沟槽111的盖层绝缘层117。沟槽111的形成可以包括形成分别覆盖第一和第二导线100和200的第一和第二层间电介质层112和114并对其进行图案化。
可以选择性地蚀刻第一和第二下电极151和152以在第一层间电介质层114和盖层绝缘层117之间形成分别暴露第一和第二电极151和152的第一和第二凹槽131a和131b。第一和第二凹槽131a和131b可以分别沿着第一和第二导线100和200的行进方向延伸。
参考图13B，可以形成第一选择器件层161a以填充第一凹槽131a，形成第二选择器件层162a以填充第二凹槽131b。在一些实施例中，可以使用同一工艺同时形成第一和第二选择器件层161a和162a。第一和第二选择器件层161a和162a的形状可以像分别沿着第一和第二下电极151和152延伸的线。此外，第一和第二选择器件层161a和162a可以形成为具有小于最小特征尺寸F的宽度。第一和第二选择器件层161a和162a可以以节距Sb交替设置，节距Sb可以等于或小于或大于最小特征尺寸F。
在一些实施例中，如参考图9B所述，第一和第二选择器件层161a和162a可以包括：包括ZnOx、MgOx和AlOx中的至少一种的氧化物层；包括p-Si和n-Si层的硅二极管；或者包括p-NiOx和n-TiOx层或p-CuOx和n-TiOx层的氧化物二极管。
参考图13C，参考图12D描述的工艺可用于在盖层绝缘层117和第二层间电介质114上形成数据存储层300、上电极400和第三导线500。数据存储层300、上电极400和第三导线500可以形成为与第一导线100的行进方向交叉。线形的第一和第二选择器件层161a和162a可以被图案化以形成岛形的第一和第二选择器件161和162，如图5A所示。该图案化工艺可以使用线形的第三导线500作为蚀刻掩膜执行。所得到的结构可以构造地像图5A的半导体存储器器件22，其中包括线形的第一和第二下电极151和152以及岛形的第一和第二选择器件161和162。
在其它实施例中，可以执行使用线形的第三导线500作为蚀刻掩膜的图案化工艺以进一步蚀刻线形的第一和第二下电极151和152。所得到的结构可以构造地像图5C的半导体存储器器件23，其中包括岛形的第一和第二下电极151和152。
在又一些实施例中，第一和第二选择器件161和162可以通过使用参考图10A至图10D描述的工艺或者参考图11A至图11C描述的工艺形成。
图14A至图14C是示出了根据本发明概念的还有一些其它示例性实施例的制造半导体存储器器件的方法的截面图。
参考图14A，第一和第二导线100和200可以以这样的方式形成：它们在垂直截面图中交替设置在衬底90上。此外，第一和第二层间电介质层112和114可以形成在衬底90上以覆盖第一和第二导线100和200。可以对第一和第二层间电介质层112和114进行图案化以形成暴露彼此相邻布置的第一和第二导线100和200的部分的沟槽111。可以在沟槽111中同时形成第一和第二下电极151和152，可以形成盖层绝缘层117以填充沟槽111。第一和第二下电极151和152可以分别连接到第一和第二导线100和200。在一些实施例中，第一和第二导线100和200可以形成为具有与最小特征尺寸F基本相同的宽度，类似于图8A的实施例。在其它实施例中，第一和第二导线100和200可以形成为具有大于最小特征尺寸F的宽度，类似于图12A的实施例。
可以选择性地蚀刻第一和第二下电极151和152，以在第一层间电介质层114和盖层绝缘层117之间形成分别暴露第一和第二下电极151和152的第一和第二凹槽131a和131b。第一和第二凹槽131a和131b可以分别沿着第一和第二导线100和200的行进方向延伸。
参考图14B，可以形成第一数据层301以填充第一凹槽131a，可以形成第二数据层302以填充第二凹槽131b。在一些实施例中，第一和第二数据层301和302可以使用同一工艺同时形成。第一和第二数据层301和302的形状可以像分别沿着第一和第二下电极151和152延伸的线。此外，第一和第二数据层301和302可以形成为具有小于最小特征尺寸F的宽度。
参考图14C，上电极400和第三导线500可以形成在盖层绝缘层117和第二层间电介质层114上以与第一和第二导线100和200的行进方向交叉。上电极400和第三导线500可以形成为具有线的形状。所得到的结构可以构造得像图6A的半导体存储器器件30，其中包括线形的第一和第二数据层301和302。参考图14A至图14C描述的双交叉点阵列结构可以垂直叠置以形成图7C的叠层型半导体存储器器件42。
在其它实施例中，可以执行使用线形的第三导线500作为蚀刻掩膜的图案化工艺，来进一步蚀刻线形的第一和第二数据层301和302。所得到的结构可以构造得像图6B的半导体存储器器件31，其中包括岛形的第一和第二数据层301和302。
图15A至图15C是示出了根据本发明概念的另外的示例性实施例的制造半导体存储器器件的方法的截面图。
参考图15A，参考图14A描述的工艺可以用于使第一和第二下电极151和152凹陷并且形成第一和第二凹槽131a和131b。
参考图15B，可以形成第一选择器件层161a和第一数据层301来填充第一凹槽131a，同时可以形成第二选择器件层162a和第二数据层302来填充第二凹槽131b。第一选择器件层161a和第一数据层301可以形成为具有沿着第一下电极151的行进方向延伸的线的形状，第二选择器件层162a和第一数据层302可以形成为具有沿着第二下电极152的行进方向延伸的线的形状。在一些实施例中，第一和第二选择器件层161a和162a以及第一和第二数据层301和302可以形成为具有小于最小特征尺寸F的宽度。
参考图15C，上电极400和第三导线500可以形成在盖层绝缘层117和第二层间电介质层114上以与第一和第二导线100和200的行进方向交叉。上电极400和第三导线500可以形成为具有线的形状。可以执行使用第三导线500作为蚀刻掩膜的图案化工艺来蚀刻线形的第一和第二数据层301和302以及线形的第一和第二选择器件层161a和162a。所得到的结构可以构造地像图6C的半导体存储器器件，其中岛形第一选择器件161和岛形第一数据层301布置在第一下电极151上，岛形第二选择器件162和岛形第二数据层302布置在第二下电极152上。
示例性实施例的应用
图16A是示出了包括根据本发明概念的示例性实施例的半导体存储器器件的存储器卡的框图。图16B是示出了包括根据本发明概念的示例性实施例的半导体存储器器件的信息处理系统的框图。
参考图16A，存储器卡1200可包括控制主机和存储器装置1210之间的一般数据交换的存储器控制器1220。静态随机存取存储器（SRAM）1221可以用作处理单元1222的操作存储器。主机接口1223可以包括连接到存储器卡1200的主机的数据交换协议。纠错块1224可以检测和纠正包含在从多位存储器装置1210读取的数据中的错误。存储器接口1225可以与存储器装置1210相接口。处理单元1222可以执行用于存储器控制器1220的数据交换的一般控制操作。存储器装置1210可以包括根据本发明概念的示例性实施例的半导体存储器器件10至13、20至23、30至32以及40至42。
参考图16B，可以使用存储器系统1310实现信息处理系统1300，存储器系统1310包括根据本发明概念的示例性实施例的半导体存储器器件10至13、20至23、30至32以及40至42中的至少一种。例如，信息处理系统1300可以是移动装置和/或桌上计算机。在一些实施例中，除了存储器系统1310外，信息处理系统1300还可以包括调制解调器1320、中央处理单元（CPU）1330、RAM1340以及用户接口1350，它们电连接到系统总线1360。存储器系统1310可以包括存储器装置1311和存储器控制器1312。在一些实施例中，存储器系统1310可以配置成基本与参考图16A描述的存储器系统相同。CPU1330处理的数据和/或来自外部的输入可以存储在存储器系统1310中。在一些实施例中，存储器系统1310可以用作固态驱动器（SSD）的一部分，在这种情况下，信息处理系统1300可以稳定且可靠地在存储器系统1310中存储大量数据。尽管未示出，对于本领域技术人员清楚的是，例如应用芯片组、照相机图像传感器、照相机图像信号处理器（ISP）、输入/输出装置等也可以包含在根据本发明概念的信息处理系统1300中。
尽管已经示出和描述了本发明的总体概念的几个实施例，但是本领域技术人员可以理解在不背离总体发明概念的原则和精神的情况下，可以对这些实施例作出改变，在所附权利要求及其等效物中限定了本发明概念的范围。

Claims (60)

1.一种半导体存储器器件，包括：
第一导线，沿第一方向延伸；
第二导线，平行于所述第一导线沿着所述第一方向延伸并且布置成在垂直于所述第一方向的垂直方向上比所述第一导线高，其中，每条第二导线在垂直于所述第一方向和所述垂直方向的第二方向上从对应的一条第一导线偏移，相邻的第一导线和第二导线之间在所述第二方向上不存在间隙；
第三导线，沿着所述第二方向延伸以与所述第一导线和第二导线交叉从而与所述第一导线和第二导线形成交叉点，并且布置成在所述垂直方向上比所述第二导线高；以及
第一存储器单元和第二存储器单元，分别设置在所述第一导线与所述第三导线的交叉点处以及所述第二导线与所述第三导线的交叉点处。
2.权利要求1的半导体存储器器件，其中所述第一导线与第二导线在所述第二方向上彼此偏移预定距离。
3.权利要求2的半导体存储器器件，其中所述第一存储器单元形成为具有限制在第一导线与第三导线的对应的交叉点内的岛形状，并且所述第二存储器单元形成为具有限制在第二导线与第三导线的交叉点中对应的一个交叉点内的岛形状。
4.权利要求1的半导体存储器器件，还包括：
第一电极，其具有第一高度用以连接第一导线和第三导线；以及
第二电极，其具有小于所述第一高度的第二高度用以连接第二导线和第三导线。
5.权利要求1的半导体存储器器件，还包括；
第一下电极和第二下电极，在所述第一方向上所述第一下电极和第二下电极分别沿着所述第一导线和所述第二导线设置；
上电极，在所述第二方向上所述上电极沿着所述第三导线的长度延伸；以及
数据存储层，与所述上电极一起在所述第二方向上延伸并且布置在所述上电极与所述第一下电极之间以及布置在所述上电极与所述第二下电极之间，以分别在交叉点处形成所述第一存储器单元和第二存储器单元。
6.权利要求5的半导体存储器器件，其中所述数据存储层包括如下材料中的至少一种：金属氧化物、金属氮化物、具有钙钛矿结构的氧化物以及包含高扩散率的金属离子的固体电解质。
7.权利要求5的半导体存储器器件，其中所述数据存储层由相变材料形成，所述相变材料根据温度和加热时间从高电阻(非晶)状态转换到低电阻(结晶)状态并且复原。
8.权利要求5的半导体存储器器件，其中所述数据存储层包括至少两个铁磁层。
9.权利要求5的半导体存储器器件，还包括：
垂直叠置的至少一个附加的相同半导体存储器器件，使得其中所述第一存储器单元和第二存储器单元垂直地或三维地布置。
10.权利要求5的半导体存储器器件，其中所述第一下电极具有限制在所述第一导线和所述第三导线的交叉点内的岛形状，并且所述第二下电极具有限制在所述第二导线和所述第三导线的交叉点内的岛形状。
11.权利要求5的半导体存储器器件，还包括：
第一选择器件，夹置在所述第一下电极和所述数据存储层之间以控制流过所述第一存储器单元的电流；以及
第二选择器件，夹置在所述第二下电极和所述数据存储层之间以控制流过所述第二存储器单元的电流。
12.权利要求11的半导体存储器器件，其中每个所述第一选择器件都具有限制在所述第一导线和第三导线的交叉点内的岛形状，并且所述第二选择器件具有限制在所述第二导线和第三导线的交叉点内的岛形状。
13.权利要求11的半导体存储器器件，其中所述第一选择器件布置在各自的第一下电极上，并且所述第一下电极和所述第一选择器件都具有限制在所述第一导线和第三导线的交叉点内的岛形状；并且所述第二选择器件布置在所述各自的第二下电极上，并且所述第二下电极和所述第二选择器件都具有限制在所述第二导线和第三导线的交叉点内的岛形状。
14.权利要求11的半导体存储器器件，其中所述第一选择器件之间的节距以及所述第二选择器件之间的节距分别小于第一导线和第二导线的宽度。
15.权利要求11的半导体存储器器件，其中所述第一选择器件和第二选择器件形成为提供二极管整流特性。
16.权利要求5的半导体存储器器件，其中所述第一导线之间的节距等于每条第一导线的宽度的两倍，并且所述第二导线之间的节距等于每条第二导线的宽度的两倍。
17.权利要求5的半导体存储器器件，其中所述第三导线之间的节距等于每条第三导线的宽度的两倍。
18.权利要求5的半导体存储器器件，其中所述第一下电极和所述数据存储层之间的接触以及所述第二下电极和所述数据存储层之间的接触具有非线性的电流特性。
19.权利要求16的半导体存储器器件，其中所述第一下电极和第二下电极与所述数据存储层形成肖特基特性接触。
20.权利要求5的半导体存储器器件，其中所述数据存储层的电阻根据向其施加的电压或电流来在至少两个水平之间变化。
21.权利要求20的半导体存储器器件，其中至少两个电阻水平构成存储在所述第一存储器单元中的数据的一个位。
22.权利要求16的半导体存储器器件，其中所述数据存储层具有至少三个稳定的电阻水平以允许在所述第一存储器单元中存储多位数据。
23.权利要求5的半导体存储器器件，其中所述数据存储层包括具有至少两个稳定电阻水平的材料，所述电阻水平根据向所述材料施加的电压或电流可逆地变化并且保持。
24.权利要求5的半导体存储器器件，还包括布置在所述第二导线的相对侧的侧壁隔离物，用于为第二导线的侧面提供绝缘。
25.权利要求24的半导体存储器器件，还包括：
伪电极，从与每个所述第一下电极相邻的各条所述第一导线延伸以接触对应的第二导线的侧壁隔离物之一。
26.权利要求1的半导体存储器器件，其中所述第一导线、第二导线和第三导线具有实质上相同的宽度。
27.权利要求1的半导体存储器器件，其中所述第一导线和第二导线彼此间隔开，使得它们之间沿着所述第二方向没有空间。
28.一种半导体存储器单元阵列，包括：
多条第一导线，在半导体衬底上以第一方向延伸；
多条第二导线，在垂直于所述第一方向的垂直方向上布置在所述第一导线的上方并且以相对于所述第一导线的预定角度延伸，其中，每条第二导线在垂直于所述第一方向和所述垂直方向的第二方向上从对应的一条第一导线偏移，相邻的第一导线和第二导线之间在所述第二方向上不存在间隙；
多条第三导线，布置在所述第二导线的垂直上方并且分别与所述第一导线和第二导线交叉形成多个第一交叉点和多个第二交叉点；以及
多个存储器单元，布置在所述多个第一交叉点和第二交叉点处。
29.权利要求28的半导体存储器单元阵列，还包括：
分别布置在所述多条第一导线上的多个第一下电极以及分别形成在所述多条第二导线上的多个第二下电极；
多个数据存储层，形成在所述第一下电极和第二下电极中的每一个的上方；以及
多个上电极，形成在所述多个数据存储层中的各个数据存储层的上方。
30.权利要求29的半导体存储器单元阵列，其中第一导线和第二导线相对于彼此水平偏移并且二者之间的所述预定角度是0度。
31.一种制造半导体存储器器件的方法，包括步骤：
在第一垂直层面的衬底上形成多条第一导线，所述多条第一导线在第一方向上延伸并且在垂直于所述第一方向的第二方向上间隔开；
在第二垂直层面的衬底上形成多条第二导线，所述多条第二导线在所述第一方向上延伸并且在所述第二方向上间隔开，使得所述多条第一导线和所述多条第二导线中的各条第一导线和第二导线以在所述第二方向上彼此交替的方式设置；
形成分别沿着所述第一导线和第二导线延伸的多个第一下电极和多个第二下电极；
在高于所述第二垂直层面的第三垂直层面上形成沿着所述第二方向延伸的多个数据存储层和多个上电极，它们与所述第一导线和第二导线交叉以便在其交叉点处形成多个存储器单元；以及
形成沿着所述上电极延伸的多条第三导线，使得所述上电极布置在各个数据存储层和第三导线之间。
32.权利要求31的方法，还包括步骤：
形成第一绝缘层以覆盖所述多条第一导线；
在所述第一绝缘层上方形成所述多条第二导线；
形成第二绝缘层以覆盖所述多条第二导线；
形成沟槽以暴露彼此相邻布置的所述第一导线和第二导线的部分；
在所述沟槽中并且在所述第一导线和第二导线上共形地形成导电材料层；以及
各向异性蚀刻所述导电材料层以形成所述多个第一下电极和第二下电极。
33.权利要求32的方法，其中通过使用所述第三导线作为蚀刻掩膜进行蚀刻处理来对所述第一下电极和第二下电极进行图案化。
34.权利要求32的方法，其中所述多个第一下电极和第二下电极是在所述第一方向上从所述多条第一导线和多条第二导线延伸的垂直线。
35.权利要求32的方法，还包括步骤：
形成第三绝缘层以填充所述沟槽；
在所述多个第一下电极和第二下电极的上部区域中形成凹槽；以及
形成第一选择器件层和第二选择器件层以填充所述凹槽并与所述数据存储层连接。
36.权利要求35的方法，其中所述第一选择器件层和第二选择器件层由具有p-n结的材料形成。
37.权利要求32的方法，还包括步骤：
形成第三绝缘层以填充所述沟槽；
在所述多个第一下电极和第二下电极的上部区域中形成凹槽；以及
分别在所述第一下电极和第二下电极的凹槽中形成第一选择器件层和第二选择器件层。
38.权利要求37的方法，其中所述第一选择器件层和第二选择器件层的形成步骤包括：
在所述第三绝缘层和凹槽上沉积选择器件材料层；
各向异性蚀刻所述选择器件材料层以便在所述沟槽的侧壁上形成第一子选择器件层和第二子选择器件层；
在所述沟槽以及所述第一子选择器件层和第二子选择器件层上形成第二选择器件材料层；以及
各向异性蚀刻所述第二选择器件材料层以在所述第一子选择器件层和第二子选择器件层上形成第三子选择器件层和第四子选择器件层。
39.权利要求38的方法，其中所述第二选择器件材料层由与所述选择器件材料层不同的材料形成。
40.一种半导体存储器器件，包括：
第一导线，沿着第一方向延伸并且布置在至少两个彼此不同的垂直高度上；
第二导线，沿着第二方向延伸以与所述第一导线交叉，并且在垂直方向上布置得高于被布置得最高的第一导线；
下电极，面对所述第二导线沿着所述第一导线布置；
上电极，面对所述第一导线沿着所述第二导线布置；以及
数据存储层，在交叉点处布置在所述上电极和下电极之间以便在所述第一导线和第二导线之间形成存储器单元。
41.权利要求40的半导体存储器器件，其中在形成于所述下电极和所述数据存储层之间的交叉点处，使用整流属性选择性地对每个存储器单元进行存取。
42.一种制造半导体存储器器件的方法，该方法包括步骤：
在衬底上形成间隔预定距离的多条第一导线；
在所述第一导线上形成第一层间电介质层；
在所述第一层间电介质层上形成在垂直方向上与所述第一导线偏移的多条第二导线；
形成侧壁隔离物以覆盖所述第二导线的侧壁；
在所述第二导线和隔离物上形成第二层间电介质层；
形成沟槽以暴露彼此相邻的所述第一导线和第二导线的部分；
在所述第二层间电介质上以及在所述沟槽中沉积导电层；
蚀刻所述导电层以形成分别沿着所述第一导线和第二导线的上部延伸的第一下电极和第二下电极；
在所述沟槽内形成与所述第二层间电介质层具有相同高度的绝缘层；
在所述绝缘层和所述第二层间电介质层上顺序形成数据存储层、上电极层和第三导电层；以及
对所述数据存储层、上电极层和第三导电层进行图案化以形成与所述第一导线和第二导线交叉的多条第三导线。
43.权利要求42的方法，其中蚀刻所述导电层的步骤包括形成第三伪电极，所述第三伪电极沿着所述第一导线延伸到与所述侧壁隔离物接触，以便防止所述第一导线和所述第二导线之间的短路。
44.权利要求42的方法，还包括步骤：
通过使用所述第三导线作为掩膜进行蚀刻处理来对所述第一下电极和第二下电极进行图案化，以将第一下电极和第二下电极形成为布置在所述第一导线与所述第三导线之间的岛形状以及布置在所述第二导线与所述第三导线之间的岛形状。
45.权利要求42的方法，还包括步骤：
在所述沟槽内形成所述绝缘层的步骤之后，选择性地蚀刻所述第一下电极和第二下电极以分别在所述第一下电极和第二下电极上方形成第一凹槽和第二凹槽；以及
形成第一选择器件层和第二选择器件层以分别填充所述第一凹槽和第二凹槽。
46.权利要求45的方法，还包括步骤：
与所述第三导电层一起对所述数据存储层和所述上电极层进行图案化；以及
通过使用所述第三导线作为掩膜进行蚀刻处理来对所述第一选择器件层和第二选择器件层进行图案化，以将第一选择器件层和第二选择器件层形成为布置在所述第一导线与所述第三导线之间的岛形状以及布置在所述第二导线与所述第三导线之间的岛形状。
47.权利要求46的方法，还包括步骤：
与所述第一选择器件层和第二选择器件层一起对所述第一下电极和第二下电极进行图案化。
48.权利要求45的方法，其中使用同一处理步骤同时形成所述第一选择器件层和第二选择器件层。
49.权利要求45的方法，其中所述第一选择器件层和第二选择器件层的形成步骤包括：
在所述第一凹槽和第二凹槽中形成第一选择器件材料层；
在所述第一选择器件材料层形成特定深度的凹槽；以及
在所述凹槽中形成第二选择器件材料层使得以双层结构形成所述第一选择器件层和第二选择器件层。
50.权利要求47的方法，其中所述第一选择器件材料层和第二选择器件材料层中的一个由p-Si、p-NiOx和p-CuOx中的至少一种形成，而所述第一选择器件材料层和第二选择器件材料层中的另一个由n-Si和n-TiOx中的至少一种形成。
51.权利要求49的方法，其中所述第一选择器件材料层和第二选择器件材料层包括硅二极管以及氧化物二极管和氧化物层中的至少一种。
52.权利要求42的方法，其中对所述第三导电层进行图案化以形成多条第三导线的步骤包括：
对所述第一下电极和第二下电极进行图案化，从而使所述第一下电极和第二下电极形成为具有岛形状的下电极。
53.权利要求42的方法，还包括步骤：
在所述沟槽内形成所述绝缘层后，对第三层间电介质层进行图案化以限定暴露所述第一下电极和第二下电极的多个第二沟槽；
在所述第二沟槽和图案化的第三层间电介质层上沉积选择器件材料层；以及
蚀刻所述选择器件材料层以形成分别沿着所述第一下电极和第二下电极延伸的第一选择器件层和第二选择器件层。
54.权利要求42的方法，其中所述沟槽的形成步骤包括：
在所述第二层间电介质层上涂覆光致抗蚀剂层并对该光致抗蚀剂层进行图案化以形成掩膜；以及
使用所述掩膜选择性地蚀刻所述第一层间电介质层和第二层间电介质层以形成所述沟槽，同时暴露彼此相邻布置的所述第一导线和第二导线的部分。
55.权利要求54的方法，其中所述沟槽形成为具有相等的宽度。
56.权利要求42的方法，其中所述第一导线和第二导线形成为具有相等的宽度以及实质上等于每个宽度的节距。
57.权利要求56的方法，其中所述沟槽与所述第一导线交叠，交叠的尺寸为所述第一导线和第二导线的节距的四分之一。
58.权利要求42的方法，其中所述导电层由相对于所述数据存储层具有低反应性的材料形成。
59.一种半导体存储器器件，包括：
第一导线，在第一方向上延伸；
第二导线，在所述第一方向上延伸并且在垂直方向上与所述第一导线偏移以与所述第一导线的一部分交叠；
第一下电极，沿着所述第一导线的中心延伸；
第二下电极，沿着所述第二导线的中心延伸，使得所述第一下电极和所述第二下电极之间的距离实质上等于所述第一导线和第二导线的宽度；
第三导线，在第二方向上延伸以与所述第一下电极和第二下电极交叉；以及
第一存储器单元和第二存储器单元，分别布置在所述第三导线和所述第一下电极之间以及布置在所述第三导线和所述第二下电极之间。
60.权利要求59的半导体存储器器件，还包括：
沿着所述第二导线的相对侧形成的侧壁；以及
伪电极，在每个所述第一导线的上侧和所述第二导线的侧壁之间延伸，该伪电极与对应的第一导线交叠。
CN201210194507.6A 2011-06-13 2012-06-13 具有双交叉点阵列的三维半导体存储器器件及其制造方法 Active CN102832220B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110056994A KR20120137862A (ko) 2011-06-13 2011-06-13 3차원 더블 크로스 포인트 어레이를 갖는 반도체 메모리 소자 및 그 제조방법
KR10-2011-0056994 2011-06-13

Publications (2)

Publication Number Publication Date
CN102832220A CN102832220A (zh) 2012-12-19
CN102832220B true CN102832220B (zh) 2016-08-03

Family

ID=47220687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210194507.6A Active CN102832220B (zh) 2011-06-13 2012-06-13 具有双交叉点阵列的三维半导体存储器器件及其制造方法

Country Status (6)

Country Link
US (1) US9129830B2 (zh)
JP (1) JP2013004976A (zh)
KR (1) KR20120137862A (zh)
CN (1) CN102832220B (zh)
DE (1) DE102012104427B4 (zh)
TW (1) TW201250992A (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150056309A (ko) * 2013-11-15 2015-05-26 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US9455265B2 (en) 2013-11-27 2016-09-27 Macronix International Co., Ltd. Semiconductor 3D stacked structure and manufacturing method of the same
CN104681559B (zh) * 2013-12-02 2018-03-06 旺宏电子股份有限公司 半导体结构及其制造方法
US20150171321A1 (en) * 2013-12-13 2015-06-18 Micron Technology, Inc. Methods of forming metal on inhomogeneous surfaces and structures incorporating metal on inhomogeneous surfaces
US9054164B1 (en) * 2013-12-23 2015-06-09 Intel Corporation Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
CN104978990B (zh) * 2014-04-14 2017-11-10 成都海存艾匹科技有限公司 紧凑型三维存储器
US20160181517A1 (en) * 2014-12-23 2016-06-23 Silicon Storage Technology, Inc. Geometrically Enhanced Resistive Random Access Memory (RRAM) Cell And Method Of Forming Same
EP3257081A4 (en) * 2015-02-11 2018-02-14 Hewlett-Packard Enterprise Development LP Nonvolatile memory crossbar array
CN105161615B (zh) * 2015-09-06 2019-04-09 中南大学 一种基于纤维衬底的忆阻器及其制备方法
US10483324B2 (en) 2015-11-24 2019-11-19 Fu-Chang Hsu 3D vertical memory array cell structures and processes
EP3555920A4 (en) * 2016-12-13 2020-05-06 INTEL Corporation URBAN MAGNETOELECTRIC SPIN TRAIN LOGIC
US10510957B2 (en) 2017-07-26 2019-12-17 Micron Technology, Inc. Self-aligned memory decks in cross-point memory arrays
KR20190052492A (ko) * 2017-11-08 2019-05-16 삼성전자주식회사 자기 메모리 장치
WO2019118931A1 (en) 2017-12-16 2019-06-20 Hsu Fu Chang 3d vertical memory array cell structures with individual selectors and processes
KR102130532B1 (ko) * 2017-12-29 2020-07-07 포항공과대학교 산학협력단 커널 하드웨어 장치
KR102474306B1 (ko) * 2018-02-20 2022-12-06 에스케이하이닉스 주식회사 크로스-포인트 어레이 장치 및 이의 제조 방법
US10553647B2 (en) 2018-06-28 2020-02-04 Sandisk Technologies Llc Methods and apparatus for three-dimensional non-volatile memory
US10355049B1 (en) * 2018-06-28 2019-07-16 Sandisk Technologies Llc Methods and apparatus for three-dimensional non-volatile memory
KR102030341B1 (ko) 2018-12-19 2019-10-10 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
CN112703592B (zh) * 2019-02-15 2024-03-12 铠侠股份有限公司 非易失性半导体存储装置及其制造方法
KR102626726B1 (ko) * 2019-11-15 2024-01-17 김준성 칼코겐 화합물을 포함하는 메모리 셀을 위한 조성물, 구조, 제조 방법 및 작동 방법
JP2021136301A (ja) * 2020-02-26 2021-09-13 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200913152A (en) * 2007-09-12 2009-03-16 Ind Tech Res Inst Phase change memory array and fabrications thereof
CN101919047A (zh) * 2007-12-31 2010-12-15 桑迪士克3D有限责任公司 采用选择性制作的碳纳米管可逆电阻切换元件的存储单元及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6515888B2 (en) * 2000-08-14 2003-02-04 Matrix Semiconductor, Inc. Low cost three-dimensional memory array
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
KR100749740B1 (ko) * 2006-08-01 2007-08-17 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US7391045B2 (en) 2006-09-18 2008-06-24 Ovonyx, Inc. Three-dimensional phase-change memory
US20090256133A1 (en) * 2008-04-09 2009-10-15 Kau Derchang Multiple layer resistive memory
JP2009283514A (ja) 2008-05-19 2009-12-03 Toshiba Corp 不揮発性記憶装置及びその製造方法
KR101679850B1 (ko) 2009-11-23 2016-11-25 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US8890233B2 (en) * 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200913152A (en) * 2007-09-12 2009-03-16 Ind Tech Res Inst Phase change memory array and fabrications thereof
CN101919047A (zh) * 2007-12-31 2010-12-15 桑迪士克3D有限责任公司 采用选择性制作的碳纳米管可逆电阻切换元件的存储单元及其形成方法

Also Published As

Publication number Publication date
KR20120137862A (ko) 2012-12-24
DE102012104427B4 (de) 2024-05-08
DE102012104427A1 (de) 2012-12-13
US9129830B2 (en) 2015-09-08
JP2013004976A (ja) 2013-01-07
CN102832220A (zh) 2012-12-19
TW201250992A (en) 2012-12-16
US20120313072A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
CN102832220B (zh) 具有双交叉点阵列的三维半导体存储器器件及其制造方法
US10580979B2 (en) Memory device and method of manufacturing the same
US10734450B2 (en) Memory device and electronic apparatus including the same
US10186552B2 (en) Variable resistance memory device and method of manufacturing the same
US10644069B2 (en) Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures
CN109872995B (zh) 存储器件
US10374008B2 (en) Memory device and method of manufacturing the same
US9514807B2 (en) Variable resistance memory device
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
US9444046B2 (en) Three dimensional memory array architecture
CN107731816B (zh) 三维存储器阵列架构
US10461127B2 (en) Variable resistance memory device and method of manufacturing the same
US11765913B2 (en) Memory devices
KR102641744B1 (ko) 가변 저항 메모리 소자
CN108122923A (zh) 存储器件及制造其的方法
US20090146131A1 (en) Integrated Circuit, and Method for Manufacturing an Integrated Circuit
US10355050B2 (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant