CN102790000A - 用于减薄半导体工件的系统 - Google Patents

用于减薄半导体工件的系统 Download PDF

Info

Publication number
CN102790000A
CN102790000A CN2012101012971A CN201210101297A CN102790000A CN 102790000 A CN102790000 A CN 102790000A CN 2012101012971 A CN2012101012971 A CN 2012101012971A CN 201210101297 A CN201210101297 A CN 201210101297A CN 102790000 A CN102790000 A CN 102790000A
Authority
CN
China
Prior art keywords
workpiece
thickness
technology
main body
semiconductor workpiece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101012971A
Other languages
English (en)
Other versions
CN102790000B (zh
Inventor
柯特·L·德莱切克
罗蒙·F·汤姆普森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/923,436 external-priority patent/US20060046499A1/en
Priority claimed from US10/923,363 external-priority patent/US7288489B2/en
Priority claimed from US10/922,762 external-priority patent/US20060040111A1/en
Priority claimed from US10/923,132 external-priority patent/US7354649B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102790000A publication Critical patent/CN102790000A/zh
Application granted granted Critical
Publication of CN102790000B publication Critical patent/CN102790000B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

本发明提供一种用于加工半导体工件的系统。新的装置和方法允许生产更薄的、同时保持强固的工件。具体地说，提供了一种卡盘，所述卡盘包括主体、可拆卸地附连至所述主体的保持件、以及密封形成构件。当工件被放在卡盘主体上、且保持件被接合至主体时，所述工件背面的周边部被保持件覆盖，同时所述工件背面的内区域被暴露。所述工件被暴露的背面然后受到湿化学蚀刻工艺的处理，以减薄所述工件、并在工件的周边部处形成由半导体材料组成的相对较厚的边沿。所述较厚边沿或箍向否则会脆弱的减薄半导体工件给予了强度。本发明可为单个工件的减薄而提供或用于减薄成批的工件。根据本发明制造的半导体工件提供改进的结构，以便在传统自动设备中操纵减薄的晶片。这导致产量提高和加工效率提高。

Description

用于减薄半导体工件的系统
技术领域
本发明涉及用于与如半导体晶片、平板显示器、硬磁盘或光学介质、薄膜磁头、或由基片形成的其他工件这样的工件一起使用的工艺和装置，其中，上述基片上可形成有微电子电路、数据存储元件或层、或微机械元件。这些以及类似的物件在此处被统称为“晶片”或“工件”。具体地说，本发明涉及在减薄半导体工件中使用的工艺和装置。
背景技术
当前技术水平的电子设备(例如：便携式电话、个人数字助手、以及智能卡)需要较薄的集成电路器件(“ICD”)。此外，对半导体器件的先进封装(例如：叠层管芯或“倒装芯片”)提供尺寸封装限制，所述尺寸封装限制也要求超薄管芯。此外，随着ICD的操作速度继续提高，热耗散变得愈加重要。这主要是因为以极高速度操作的ICD趋于产生大量热量这一事实。必须从ICD去除这些热量以防止因热应力而导致的器件故障，以及防止因载流子迁移率的降低而导致频率响应的降低。增强离开ICD的热传递、从而减轻任何有害温度影响的一种途径是通过减薄半导体晶片，其中ICD是从半导体晶片制得的。减薄半导体晶片的其他原因包括：优化信号传输特性；在管芯内形成通路孔；以及使单个半导体器件与封装之间的热膨胀系数的影响最小化。
响应对更小、更高性能的ICD日益增长的需求，已经发展了半导体晶片减薄技术。通常，在半导体器件处于晶片形式的时候减薄半导体器件。晶片厚度依赖于晶片的大小而变化。例如，直径为150mm的硅半导体晶片的厚度为大约650微米，而直径为200或300mm的晶片大约为725微米厚。对半导体背面的机械研磨是减薄晶片的一种标准方法。这样的减薄被称作“背面研磨”。一般而言，背面研磨工艺采取一些方法来保护半导体晶片的正面或器件面。保护半导体晶片器件面的传统方法包括向晶片的器件面涂覆保护带或光致耐蚀层。然后，晶片的背面被研磨，直到晶片达到所需厚度。
然而，传统的背面研磨工艺具有缺点。机械研磨引起晶片表面和边缘内的应力，包括微裂纹和崩角。所引起的晶片应力可导致性能降低和晶片破裂，从而导致低产量。此外，对于使用背面研磨工艺、半导体晶片可以被减薄多少存在限制。例如，具有标准厚度(如上所述)的半导体晶片一般可被减薄至大约250-150微米的范围。
因此，通常在半导体晶片已经通过背面研磨被减薄之后对半导体晶片运用湿化学蚀刻工艺。该工艺一般被称作应力释放蚀刻、化学减薄、化学蚀刻、或化学抛光。上述工艺释放在晶片内引起的应力、从晶片的背面去除研磨痕迹、并导致相对均匀的晶片厚度。此外，背面研磨之后的化学蚀刻在传统的背面研磨能力以外减薄半导体晶片。例如，在背面研磨之后使用湿化学蚀刻工艺允许标准的200和300mm半导体晶片被减薄至100微米或更薄。湿化学蚀刻通常包括将晶片背面暴露于氧化/还原剂(例如：HF，HNO3，H3PO4，H2SO4)或可选地、暴露于腐蚀性溶液(例如：KOH，NaOH，H2O2)。可以在同时待决的美国专利申请序列号No.10/631,376中找到湿化学蚀刻工艺的例子，该申请在2003年7月30日提出并归属于本发明的受让人。申请序列号No.10/631,376中的教导被并入此处供参考。
尽管减薄半导体晶片的方法是公知的，但是这些方法并不是没有局限性的。例如，将半导体晶片安装至基台或“卡盘”(如所公知地)、以便晶片可被减薄需要昂贵的涂覆和接合设备及材料、增加的加工时间以及将污染物引入加工区域的可能性。此外，可能在机械研磨工艺中有用的、用于将晶片接合至卡盘的粘合剂将不能经受住湿化学蚀刻中使用的化学工艺流体。此外，不管是在背面研磨工艺期间还是在随后的操纵和加工中，目前对光致耐蚀剂或粘合带的使用无法为非常薄的晶片提供机械支撑。带的使用还在去除工艺中造成了障碍。例如，带的去除可能让晶片受到不期望发生的弯曲应力。在光致耐蚀剂的情况下，用溶剂从晶片的器件面洗掉该材料，这增加了加工时间和化学制剂的使用，并提高了污染的风险。使用上带(taping)和保护聚合物也是昂贵的，因为必须要用设备和材料来涂覆和去除保护介质。
而且，减薄的半导体晶片易于翘曲和弧状弯曲。并且，因为减薄的半导体晶片可能极脆，故它们在进一步加工期间被操纵时也容易破裂。在自动晶片操纵中，减薄的半导体晶片(例如，250微米以下)也呈现复杂性，因为一般而言，现有的操纵设备已经被设计成容纳标准的晶片厚度(例如，对于150mm的晶片为650微米，对于200和300mm的晶片为725微米)。
因此，需要用于生产更薄的半导体工件的工艺和设备。同时，需要提供更薄的工件，其强度足够大以最小化破裂的风险，但仍与传统的自动半导体晶片操纵设备保持兼容。最后，开发减少减薄半导体工件的加工步骤数量的系统是有利的。
发明内容
本发明提供一种用于加工半导体晶片的系统、方法和装置。所述新的系统和装置允许生产更薄的晶片，所述更薄的晶片同时保持强固并耐弧状弯曲和翘曲。因此，用本工艺生产的晶片不那么容易遭到破裂。本发明的工艺和设备还为操纵减薄晶片提供改进的产品结构，同时减少加工步骤的数量。这尤其导致了产量的提高和加工效率的提高。
在一方面，本发明提供用于容纳和支撑半导体工件的卡盘，其中，所述半导体工件具有器件面、斜面(bevel)以及背面。所述卡盘具有：用于支撑所述工件的主体；保持件(retainer)，所述保持件可拆卸地附连至所述主体并适于覆盖所述工件背面的周边部；以及至少一个构件，所述至少一个构件用于在所述保持件和所述工件背面之间产生密封。所述卡盘因其构造而允许所述工件背面的靠内的区域被暴露，同时保护所述工件背面的周边部。然后，所述工件通过湿蚀刻工艺而被减薄。结果得到加工后的半导体工件，其具有减薄的主体(例如，小于大约125微米)以及较厚的边沿(例如，在大约600至725微米的范围内)。该相对较厚的边沿为减薄工件提供强度，并允许以传统的自动操纵设备来操纵工件以便另外的加工。
在另一方面，本发明提供由半导体材料组成的、具有主体和边沿的半导体工件。所述主体被一体地连接至所述边沿，并且，所述主体的厚度小于所述边沿厚度的约50％。所述相对较厚的边沿为所述工件提供强度，从而防止所述主体弧状弯曲以及翘曲。同时，所述半导体工件的主体可被减薄至厚度小于300微米，优选小于125微米，更优选小于100微米，特别是小于50微米，以及甚至小于25微米。本发明的减薄半导体工件的结构构造满足对减薄ICD的工业需求，而减薄ICD在当今的当前技术水平的电子设备和先进封装技术中是必要的，而同时，本发明的减薄半导体工件的结构构造减小因减薄工件脆弱的状态而导致破裂的风险。
本发明还提供了用于减薄半导体工件的若干工艺。在一方面，所述工艺包括步骤：将半导体工件放入卡盘，其中，所述卡盘适于覆盖所述工件背面的周边部，而留下所述工件背面表面的约95％被暴露。然后，所述半导体工件通过湿化学蚀刻工艺而被减薄，其中，所述工件的背面被暴露于氧化剂(例如：HF，HNO3，H3PO4，H2SO4)或可选地，被暴露于腐蚀性溶液(例如：KOH，NaOH，H2O2)。在所述湿化学蚀刻步骤期间，所述工件被暴露的背面被减薄至厚度小于所述工件在湿化学蚀刻之前厚度的50％。结果，在所述工件的周边处形成边沿，或者，按照其在本工业中的普遍叫法，形成了“隔离区(exclusion zone)”。所述边沿的厚度约等于在湿化学蚀刻步骤之前所述工件的厚度(例如，在600至725微米的范围内)。所述工件的其余部分(即，被减薄的主体)的厚度小于所述边沿厚度的50％(例如，小于300微米，优选小于125微米，更优选小于100微米，特别是小于50微米，以及甚至小于25微米)。该工艺消除了与上述减薄半导体工件的公知方法关联的局限性，同时提高了整体制造效率。
还提供了用于减薄一批半导体工件的工艺。所述工艺包括步骤：将半导体工件放入卡盘主体，以便工件的背面被暴露。将一批工件插入载体组件。将所述载体组件装载到转子组件内，以便半导体件被倾斜设置。转动所述转子组件，所述转子组件随后给所述载体组件及其中的工件提供转动运动，并将工艺流体喷射在工件暴露的背面上。通过所述系统，工件的背面然后被减薄至所需的厚度(优选小于125微米)。在工件被减薄后，所公开的工具和系统提供对工件的清洗和干燥。所述系统还提供对用过的工艺流体的再循环和再利用。
为了对半导体晶片进行批加工，本发明还提供了一种系统，所述系统包括工艺腔，所述工艺腔允许对半导体工件进行成批湿化学减薄，使其被减薄至小于125微米。所述工艺腔包括腔体，所述腔体具有第一端、外壁、以及所述第一端处的开口，其中，所述开口通向空腔。所述工艺腔被倾斜支撑在所述加工机器内，并且，所述工艺腔内的半导体工件在其中以类似形式被倾斜支撑。与所述腔体的第一端相邻设置有门组件。所述门组件具有选择性关闭所述腔体开口的门。所述工艺腔还具有喷射组件，所述喷射组件具有喷嘴以将工艺流体喷射到所述腔体的空腔内并喷射到其中的半导体工件的暴露部上。在一个实施例中，所述喷射组件具有双重入口/出口机构，所述双重入口/出口机构从相对的方向将流体引入所述工艺腔。
根据另一方面，所述工艺腔具有排气口以及出口或排液口。所述排气口从所述工艺腔的空腔中排出气体和蒸气。所述排液口将过剩和用过的工艺流体从所述工艺腔腔体的空腔中去除。所述排液口可被连接至再循环系统，以将过剩及用过的工艺流体从工艺腔输送至交送罐(delivery tank)。
根据另一方面，所述系统包括保持多个工件的载体组件。所述载体组件被设置在所述工艺腔的空腔内，并在所述工艺腔内转动以允许被喷射的工艺流体更好地覆盖在工件上。在一个实施例中，所述载体组件关于其主体的长度具有多个定位构件。所述定位构件被用来将半导体工件保持在所述载体组件中的具体位置，并在相邻的半导体工件之间设置间隙。而且，由于所述载体组件的定位构件的几何形状，所述载体组件内的工件一般既与所述载体组件一起又在某种程度上独立于所述载体组件的转动而转动。
根据另一方面，所述系统包括转子组件。所述转子组件被设置在所述工艺腔的空腔内，并且，所述载体组件一般被设置在所述转子组件的空腔内。与所述工艺腔关联的电机驱动所述转子组件，以令所述转子组件在所述腔体的空腔内转动。所述转子组件随后给所述载体组件以及其中的半导体工件提供转动运动。
本发明的任何所述方面可被组合和/或重复一次或多次，以获得最佳结果。本发明也同样在于所述方面的次级组合(sub-combination)。本发明的这些和其他目的、特征和优点从随后参照附图对本发明优选实施例的描述中显而易见。
附图说明
图1A是根据本发明的卡盘的透视图，其中，在减薄之前，在卡盘中紧固有半导体工件。
图1B是图1A中所示的卡盘和工件的剖视图。
图1C是图1B中所示的卡盘和工件的局部放大视图，其说明卡盘和工件之间的协作。
图1D是图1A中所示的卡盘和工件的分解剖视图。
图1E是图1D中所示表示为X的卡盘和工件部分的局部放大视图。
图2A是根据本发明的卡盘的另一实施例的剖视图，其中，在减薄之前，在卡盘中紧固有工件。
图2B是图2A中所示的卡盘和工件的局部放大视图，其说明卡盘和工件之间的协作。
图3A是根据本发明的卡盘的又一不同实施例的剖视图，其中，在减薄之前，在卡盘中紧固有工件。
图3B是图3A中所示的卡盘和工件的局部放大视图，其说明卡盘和工件之间的协作。
图4A是根据本发明的卡盘的另一实施例的剖视图，其中，在减薄之前，在卡盘中紧固有工件。
图4B是图4B中所示的卡盘和工件的局部放大视图，其说明卡盘和工件之间的协作。
图5A是根据本发明的卡盘的另一实施例的剖视图，其中，在减薄之前，在卡盘中紧固有工件。
图5B是图5A中所示的卡盘和工件的局部放大视图，其说明卡盘和工件之间的协作。
图6A是根据本发明的卡盘的又一不同实施例的剖视图，其中，在减薄之前，在卡盘中紧固有工件。
图6B是图6A中所示的卡盘和工件的局部放大视图，其说明卡盘和工件之间的协作。
图7A是根据本发明的卡盘的实施例的剖视图，其中，在减薄之前，在卡盘中紧固有工件。
图7B是图7A中所示的卡盘和工件的局部放大视图，其说明卡盘和工件之间的协作。
图8和9是流程图，描述根据本发明的工艺流程所包含的方面。
图10是根据本发明的工艺被减薄的半导体工件的透视图。
图11是图10中所示、被减薄的半导体工件的剖视图。
图12是用于处理半导体工件的工具的透视图；
图13是图12中的工具的透视图，其中，移去了板以披露该工具内倾斜的工作站；
图14是工艺腔的一个实施例的分解透视图，该工艺腔被用在图12中的工具的工作站中；
图15是与工艺腔一起使用的载体组件的一个实施例的透视图；
图16是上述载体组件关于图15的线A-A取得的侧剖视图；
图17是与图14的工艺腔一起使用的载体组件的另一实施例的透视图；
图18是工件加工系统中使用的转子组件的前透视图；
图19是图18中的转子组件的分解后透视图；
图20是图14的工艺腔的前透视图；
图21是图14的工艺腔的后透视图；
图22是图21的工艺腔的后剖视图；
图23是图21的工艺腔穿过排气口和排液口组件的侧剖视图；
图24是图21的工艺腔穿过喷射组件的侧剖视图；
图25是流程图，图示一种在工艺腔内减薄工件的工艺；
图26是流程图，图示一种工艺流体输送简图；以及
图27是并入了图14的工艺腔的工具的简图。
具体实施方式
A.用于支撑半导体工件的卡盘
参照图1A至1E，示出了根据本发明的一个实施例、用于在加工期间支撑半导体工件50的卡盘10。卡盘10由支撑体12、保持件14以及密封构件16、24组成。保持件14具有两个槽或凹部18。密封构件16、24分别被收容在环形槽18内。保持件14优选呈环的形式，并被可拆卸地附连至支撑体12。在使用中，具有器件面51、斜面(即围缘)52、和背面53的工件50被放在卡盘50的支撑体12的支撑表面18上，其中，器件面51朝下。保持件14然后被附连至支撑体12的外周边。在图1C中具体示出，当保持件14被接合至支撑体12时，保持件14包覆在支撑体12的外端周围，并覆盖工件50的背面53的周边部，从而将工件50紧固在卡盘10中。
在接合时，优选保持件14仅覆盖工件50的背面53较小的周边部，留下工件50的背面53的大部分被暴露。在优选实施例中，被保持件14覆盖的背面53表面区域从斜面52向内延伸约1-10mm的大致距离，该距离更优选在大约1-5mm之间，特别是在大约2-4mm之间。优选地，工件50的背面53表面区域中留有至少95％(或者甚至97％或99％)是暴露的。工件50的背面53的暴露部然后受到工艺流体处理并被减薄至所需的厚度。由于覆盖了工件50的背面53的周边部，故在减薄期间，工艺流体不能与工件50的背面53的周边相互作用。因此，工件50的背面53的周边保持与其在减薄之前的形式、构造和厚度基本相同。为了本发明起见，减薄后留在工件50周边处的半导体材料被称作边沿。该边沿给减薄工件50给予了强度，并允许自动操纵设备操纵根据本发明加工的减薄半导体工件50。
转向图1D和1E，为了便利将保持件14附连至支撑体12，保持件14具有接合构件20，接合构件20与形成在支撑体12内的凹部22协作。以这种方式，在保持件14和支撑体12之间实现了简单的机械扣合连接。尽管没有在图1A-1D中示出，但本发明包括这样的构造，即接合构件20从支撑体12延伸并与形成在保持件14内的凹部22协作，以可拆卸地连接保持件14和支撑体12。在任意一种构造中，优选接合构件20和凹部22被设置在第一、第二密封构件16、24之间。
参照图1C，保持件14具有外周端30，外周端30具有倾斜表面32。当保持件14被附连至支撑体12时，保持件14的外周端30的倾斜表面32与支撑体12外周端处的倾斜表面34匹配，以形成槽口36。槽口36接纳工具(未示出)并便于将保持件14从支撑体12拆除。
现在转向图1E，支撑体12具有沿周向形成于其中的唇部或台阶26。在工件50被装载到卡盘10中的时候，唇部26起到调整(register)或引导工件50的作用。当工件50被适当地调整时，其将完全安置在支撑体12的支撑表面28上。尽管卡盘10可以呈任意形状(例如正方形、矩形、圆形，等等)，如图1A-1E所示，在优选实施例中，卡盘为圆盘形，且其直径将略大于将被加工的工件50的直径。
现在参照图2A-2B，示出了根据本发明的卡盘10的可选实施例。像图1A-1E中所示的卡盘10那样，卡盘10包括支撑体12和保持件14。保持件14具有第一、第二密封构件16、24，第一、第二密封构件16、24被布置在环形槽18、38内。然而，图2A-2B中所示的实施例中的机械附连机构与图1A-1E中所示的机构略有不同。接合构件20从支撑体12的外周延伸。保持件14进而具有凹部22，凹部22与支撑体12的接合构件20协作，以提供将保持件14附连至支撑体12的简单扣合接合。在接合位置，包括密封构件16的保持件14的上部覆盖工件50的背面53的隔离区。在该优选实施例中，保持件14具有多个清洗孔40，所述多个清洗孔40用于允许工艺流体从形成在卡盘10内的空腔中逸出。保持件14的下部42创造与接合构件20的机械扣合连接，它形成环形凹部44，环形凹部44与支撑体12的下部46匹配。工具(未示出)可被插入环形凹部44，以便加工完成后保持件14能够被简单地从卡盘10的支撑体12取下(pop off)。
在具有两个密封构件16、24的实施例中(如图1A-1E和2A-2B所公开)，密封构件16在工件50与保持件14之间产生柔性界面和密封，以防止工艺流体到达工件50的器件面51以及斜面52。该柔性界面还释放在卡盘10的组装和拆卸期间施加在工件50上的应力中的一些应力。密封构件24在保持件14与支撑体12之间产生柔性界面，并且还帮助释放在卡盘10的组装和拆卸期间施加在工件50上的应力中的一些应力。
现在参照图3A-3B至7A-7B，示出了只具有单个密封构件16的多种卡盘10设计。具体地说，图3A-3B图示出一种卡盘10，其具有保持件14、支撑体12、以及接合机构，其中，所述接合机构类似于在图2A-2B中示出并在上文中描述过的接合机构。然而，保持件14只具有单个环形槽18，环形槽18适于收容密封构件16。在该实施例中，环形槽18为V形，并容纳方形的可压缩密封构件16。优选该方形密封构件16具有半圆形的延伸部，所述半圆形延伸部从每个角突起，以确保适当地装配在槽18中。
图4A-4B以及5A-5B示出具有接合环48的卡盘10，其中，接合环48沿周向附连至支撑体12的底外周。接合环48沿径向从支撑体12向外延伸，从而在支撑体12与接合环48之间创造台阶关系，并形成接合构件20。保持件14具有下部42，在下部42内形成有U形凹部22。U形凹部22容纳接合构件20。保持件14的下部42具有延伸部49，延伸部49包覆在接合构件20周围，以在保持件14和支撑体12的接合环46之间形成机械扣合连接。在图4A-4B中，保持件14具有容纳密封构件16的两级台阶的环形槽18，其中，密封构件16具有：顶部，该顶部具备一个宽度，以便插入环形槽18的一级台阶；以及底部，该底部具备第二宽度，以便插入环形槽18的第二级台阶。在图5A-5B中，保持件14具有单个V形环形槽18，以便收容密封构件16，在该实施例中，密封构件16为可压缩O形环。
图6A-6B图示根据本发明的卡盘10的另一优选实施例。在该实施例中，保持件14的下部42具有内侧壁60，内侧壁60具备从内侧壁60向外延伸的凸出突起62。支撑体12具有端壁64，端壁64具备凹入的凹部66，以便接纳保持件14的下部42的内侧壁60的凸出突起62。以这种方式，保持件14接合支撑体12，并将工件50紧固在卡盘10的支撑表面28上。
在只具有单个密封构件16的实施例中(如图3A-3B至6A-6B中所公开)，密封构件16在工件50与支撑体12之间产生柔性界面，以防止工艺流体与工件50的器件面51和斜面52相互作用，并释放在组装/拆卸工艺期间施加在工件上的应力。
现在转向图7A-7B，示出了卡盘10的优选实施例，其组合了之前实施例的保持件14和密封构件16。在该实施例中，保持件14为单部件、可压缩的环形环，其具备穿过保持件14的中间沿周向而行的环形槽18。支撑体12具有外端13，外端13被插入保持件14内的环形槽18中。由于保持件14施加在支撑体12和工件50上的压缩力，保持件14保持接合至支撑体12。在附连位置，工件50的外周部(例如，隔离区)也设置在环形槽18内。在该优选实施例中，保持件14与工件50的背面53产生密封，从而防止在加工期间工艺流体到达工件50的斜面52和器件面51。
现在将讨论适合用于根据本发明的卡盘10实施例的材料。一般而言，卡盘10可由若干不同的聚合物材料制成，这些聚合物材料稳定且高度耐化学。优选支撑体12包括聚四氟乙烯，且保持件14优选包括含氟聚合物，如Atofina Chemicals以商品名KYNAR出售的聚偏二氟乙烯。在图7A-7B中所示的实施例中，保持件14优选由这样的材料形成，所述材料的计示硬度小于含氟聚合物的计示硬度，但大于下面就密封构件讨论的弹性体材料。也就是，可压缩足以与工件50形成密封、但刚度足以给保持件14提供结构来容纳支撑体12的材料。在本发明的任何实施例中，为了增强保持件14对支撑体12的可附连性，优选支撑体12由这样的材料组成，所述材料的计示硬度大于形成保持件14的材料的计示硬度。
如图1A-1E、2A-2B、5A-5B以及6A-6B所示，密封构件16、24优选成形为类似“O形环”，但设想其他形状也可以被使用(例如，如图3A-3B和4A-4B所示)。密封构件16、24优选由可压缩材料形成，所述可压缩材料的计示硬度等于或大于50。适合的弹性体材料的具体例子包括：DuPont以商品名Kalrez出售的全氟人造橡胶；Greene，Tweed & Co.以商品名Chemraz出售的全氟人造橡胶；DuPont以商品名Viton出售的氟橡胶；以及以商品名EPDM出售的烃类弹性体。
B.用于减薄单个半导体工件的工艺
现在转向根据本发明的工件减薄工艺，图8图示在上述卡盘10和工件50被用来减薄工件50的背面53时可被实施的工艺的一个实施例。在步骤200处，提供了工件50，其具有器件面51、斜面52以及背面53。工件50的背面53根据其尺寸将具有给定的表面积。而且，工件50具有给定的厚度。
在步骤210处，工件50被放在卡盘10的支撑表面28上，其中，器件面51与卡盘10的支撑体12直接相邻。保持件14被附连至支撑体12，以便工件50的背面53的周边部(例如，工件50的隔离区)被覆盖。在步骤210中，工件50被紧固至卡盘10。由于卡盘10的构造，在将保持件14附连至支撑体12时，在步骤220中，背面53表面区域的大部分(并且，优选至少95％，更优选至少97％且特别是至少99％)被暴露，同时，工件50的背面53较小的周边部被覆盖。
工件50然后在步骤230处通过向被暴露的工件50的背面53施加工艺流体而被减薄至所需的厚度。由于保持件14的重叠构造，通过减薄暴露的工件背面53，在步骤240处，在工件50中形成了边沿和主体。边沿被形成在工件50的外周处并具有厚度RT，而工件50的主体具有厚度MBT。在图8的优选实施例中，MBT小于RT的约50％。所需的MBT优选小于RT的约40％；更优选小于RT的约30％；特别是小于RT的约20％；并且，甚至小于RT的约10％。应理解，在减薄工件50之后，RT应该基本与工件50在减薄工艺之前的厚度相同。因此，对于传统的200mm和300mm工件，减薄之后的RT将为大约725微米。并且，传统的150mm工件在减薄后的RT将为大约650微米。
然而，加工之前已经被某种其他方法、如机械研磨减薄的工件50也在本发明的范围以内。因此，厚度为150-725微米之间任意值的工件50可根据本发明被减薄，以产生这样的工件50，其具备：边沿，边沿的RT在与工件50基本相同的厚度范围内(即，大约150-725微米，甚至大约600-725微米，或甚至大约300-725微米)；以及主体，主体的MBT在大约25-300微米的范围内，优选在大约100-125微米的范围内，更优选在大约50-100微米的范围内，特别是在大约25-50微米的范围内。
现在转向图9，示出了在上述卡盘10被用来减薄工件50时可被实施的工艺的另一实施例。在步骤300处，具有厚度WPT的工件50被提供。工件50具有器件面51、斜面52以及背面53。在步骤310处，工件50被放在卡盘10上，其中，器件面51与卡盘10的支撑体12直接相邻。在步骤320处，保持件14被附连至支撑体12，使得工件50的背面53的周边部被覆盖。在该步骤中，工件50被紧固至卡盘10。由于卡盘10的构造，当保持件14被附连至支撑体12时，除了被覆盖的隔离区，工件50的背面53基本全部被暴露。
仍然参照图9，在步骤330处，卡盘10和工件50被放入工艺腔。该工艺腔可以是手动的或自动的，并且，该工艺腔优选处于可以从Semitool，Inc.，of Kalispell，Montana得到的那样的喷雾酸工具平台(spray acid toolplatform)内。一旦处于工艺腔内，则在步骤340处，工艺流体被施加于暴露的工件50的背面53。步骤340的减薄工艺优选包括传统的湿化学蚀刻工艺或抛光工艺。在任何一种工艺中，工艺流体优选由以下成分中的一种或其组合组成：去离子水，过氧化氢，臭氧，氢氧化钾，氢氧化钠，氢氟酸，硝酸，硫酸，酸性酸(acidic acid)，以及磷酸。根据要处理的具体表面和要去除的材料，一些其他的酸性及碱性溶液也可被使用。
工艺流体可以任何传统方式被涂敷于工件50。然而，在一个优选实施例中，工艺流体通过喷嘴或多个喷嘴被喷射到工件50的背面53上。在另一优选实施例中，卡盘10和工件50被浸入一定体积的工艺流体中，或被顺序浸入多个体积的相同工艺流体(处于不同的浓度或温度)或不同工艺流体中。
根据要去除的材料的组成以及要去除的材料量(即，工件的所需最终厚度)，工艺流体将具有需要的浓度、温度及流率。通过监测和保持这些工艺流体变量，工艺流体可先以第一蚀刻速率、然后随后以第二蚀刻速率被施加于暴露的工件50的背面53。优选地，第一蚀刻速率大于第二蚀刻速率。也就是，半导体材料首先被迅速地蚀刻掉，然后随着工件50的厚度接近所需厚度，半导体材料被较为缓慢地蚀刻掉。
参照图9的步骤350，减薄工艺在工件50中形成边沿70和主体72。进行减薄工艺，直到主体72达到所需厚度MBT。优选地，MBT小于WPT的50％，更优选小于WPT的40％，还更优选小于WPT的30％，特别是小于WPT的20％，并且特别优选小于WPT的10％。优选贯穿减薄工艺的始终，测量半导体工件50的主体72的厚度。这可以通过在工艺腔中采用传统的红外线监测技术，或通过任何其他公知的测量技术、如电容测量技术来实现。如果需要，上述工艺流体变量可基于对工件厚度的持续监测而被调节。
在步骤360处，减薄的工件50被清洗和干燥。例如，可在清洗步骤期间用去离子水、氮、或磷酸的流来喷射工件，然后，可在此后令工件受到任何一种或多种公知的干燥技术的处理。最后，工件50于是从卡盘上被拆下(步骤370)，并且，减薄的工件50被划片成为多个管芯(步骤380)。C.用于减薄半导体工件的成批工艺腔及系统
根据本发明，半导体工件50的减薄可在单个工件50上或在多个工件50上同时进行。在减薄多个工件50的时候，理想的情况是，将每一个工件50放入对应的卡盘10，然后将多个卡盘10和工件50放入载体，例如，同时待决的美国专利申请10/200,074号和10/200,075号中所公开的载体，上述专利申请的公开内容在此处被并入供参考。一旦多个工件50(以及关联的卡盘10)被放入载体，则载体被装载到工艺容器(process vessel)中，并且，工艺流体被施加于多个工件50的暴露的背面53。为了确保将工艺流体适当地施加于工件50，优选在加工期间在工艺容器内转动卡盘10或载体，或者令这两者都转动。该工艺容器可以是单机式工具，或者是多个工作站中的一个，所述多个工作站组成较大型的工件50的加工系统。
现在参照图12、13和27，示出了用于加工工件412的机器或工具410。工具410优选包括柜体414，柜体414收容第一加工模块416和第二加工模块418，然而，应理解，附加的过程容器(work-in-progress pod)或模块也可被设置在工具410内。第一加工模块416通常是减薄半导体工件412的工艺腔，例如图14中所示的工艺腔420，而第二加工模块418通常是在工件412被减薄了之后用来干燥和清洗工件412的干燥和清洗腔422。工具410还具有电子控制区域(electronic control area)425，该电子控制区域425与控制面板424、显示器426和处理器这样的设备关联，其中，处理器用于控制和监测系统的操作。此外，工具410具有另一个模块427，模块427收容工艺容器(process pod)中的作业(work)。该系统的其他特征和部件将在这里详细描述。
如上所述，在本系统中，多个工件412在工艺腔420中被减薄。在优选实施例中，每一个工件412在被放入工艺腔420之前被安装在分离的卡盘430中以便加工。工件与多种卡盘构造之间的布置已经在上面结合图1-7作了详细描述。多个安装好的工件然后被放入用于保持多个工件412的载体组件452。参照图15-16，载体组件452一般绕着工件412的周边部来保持工件412。在该实施例中，载体组件452包括第一载体构件454和第二载体构件456，第一载体构件454和第二载体构件456连接以形成整个载体组件452。大约25个工件412可被保持在载体组件452中。每一个载体构件454、456具有多个支腿458，以便给载体组件452提供刚性。在优选实施例中，如图15中所示，每一个载体构件454、456具有4个沿径向延伸并大致等间距的支腿458。支腿458之间的间距允许工艺流体到达工艺腔420内的工件412。而且，支腿458具有穿过其中的多个孔460，以减小载体构件454、456的重量。如图15中所示，当第一、第二载体构件454、456被接合在一起时，第一、第二接合构件457、459从载体组件452延伸。接合构件457、459与转子组件474(在下面说明)匹配以在位置上将载体组件452保持在转子组件474内。
载体组件452具有中心孔区域462。在中心孔区域462的周界处，载体组件452具有多个定位构件464，所述多个定位构件464将半导体工件412定位并保持在载体组件452内。定位构件464一般沿径向从支腿458向内延伸。从而，定位构件464在载体组件452中相邻的工件412之间设置间隙，以允许工艺流体与工件412的整个背面相互作用。图16中最好地显示出，定位构件464在载体组件452内协助竖着(on-edge)保持工件412，其中，如上所述工件412被安装在卡盘430中。定位构件464的几何形状一般仍然允许工件412在被设置在载体组件452内时有少许沿轴向以及转动的自由运动。从而，工件412能够在某种程度上独立地在载体组件452内转动。载体组件452通常由聚四氟乙烯或不锈钢制成。在优选实施例中，载体组件452由聚四氟乙烯制成。
图17中示出了另一载体组件466。在该实施例中，载体组件466具有第一端板468、第二端板470以及在第一端板468至第二端板470之间延伸的多个连接构件472。至少一个连接构件472具有从其悬置(dependingtherefrom)并沿径向向内延伸的定位构件464，以将工件412定位和保持在载体组件466中。像上述载体组件452中的情况那样，载体组件466内的定位构件464协助将紧固在卡盘430中的工件412竖着保持在载体组件468中。而且，像上述载体组件中的情况那样，定位构件464允许工件412在被设置在载体组件466内时有少许沿轴向以及转动的自由运动。载体组件452、466可被用来加工各种大小的工件412，然而，载体组件452、466通常被构造成加工一种大小的工件412，例如直径为200mm或300mm的半导体晶片。
在以工件412装载适当的载体组件(为了示例起见，该公开内容将在此处进一步的讨论中使用载体组件452)之后，载体组件被装配到转子组件474内，转子组件474被容纳在工艺腔420的空腔506中。转子组件474的例子在图18和19中示出，装载了载体组件452的转子组件474的例子在图14中示出。转子组件474一般包括大致为圆柱形的转子476、大致为圆形的基板478以及驱动轴480。转子476具有外环482、基底484和在基底484和外环482之间延伸的多个连接构件486。空腔488被限定在基底484的内部、连接构件486和外环482之间。空腔488被成形为可接纳载体组件452。驱动轴480被连接至驱动板490，并与驱动轴480一起转动。进而，多个辅助驱动杆492被连接至驱动板490。驱动杆492延伸穿过连接构件486，以协助驱动转子组件474。通常，转子476由聚四氟乙烯制成，然而，其他材料也是可以接受的。另外，为了保持足够的刚度而又要减小重量，辅助驱动杆492由炭石墨制成。驱动轴480和驱动板490通常由不锈钢或某些其他适当的材料制成。使用密封件494来确保工艺流体不进入转子组件474的内部部件。
参照图14和22，载体组件452被装载到工艺腔420的空腔506中的转子组件474内。工艺腔420包括腔体496，腔体496具有第一端498、第二端500、外壁502以及腔体496的第一端498处的开口504，开口504通向工艺腔420的空腔506。空腔506成形为可容纳将被装入载体组件452的转子组件474，其中，载体组件452装载有多个工件412。腔体496可具有开口环组件(split ring assembly)497，开口环组件497连接至腔体496的第一端498。在优选实施例中，腔体496由基本较厚的、例如厚约25mm的聚四氟乙烯制成。该材料对于蚀刻/减薄工艺中使用的多种侵蚀性及腐蚀性的蚀刻剂基本是惰性的。然而，应理解，提供类似性质的其他材料也可被用作里衬。可选地，工艺腔420可具有由这样的材料制成的里衬507。
工艺腔420还具有多种连接至其上的组件，包括门组件508和电机组件512。如图14和21中所示，电机组件512一般包括电机514和安装板516。电机514被连接至安装板516，且安装板516进而被连接至工艺腔420的腔体496的第二端500。在优选实施例中，电机512包括无刷直流伺服电机。如图23中所示，转子组件474的驱动轴480延伸出工艺腔420并穿过腔体496的第二端500内的孔518。驱动轴480被插入电机514，以允许电机514驱动驱动轴480，即给驱动轴480提供转动运动。因此，通过转子组件474的驱动轴480，电机514能够转动其中的载体组件452和工件412。
工艺腔420还包括喷射组件510，喷射组件510用来将工艺流体注入工艺腔内。在优选实施例中，喷射组件510与工艺腔420为一体。在图14和20-24所示的优选实施例中，喷射组件510具有一对双重、重叠的喷射多支管520，以提供对工艺流体更加均匀的输送。每一个多支管520具有：两个进入口521；设置在喷嘴容器(spray receptacle)523内的多个喷嘴522；以及多个开口525，工艺流体通过所述多个开口525从喷嘴522被喷射到工艺腔420内。多支管520在进入口521处从交送罐546接收工艺流体，并沿着多支管520的长度将工艺流体分配至多个喷嘴522，如图24中所示。喷嘴保持件524覆盖喷嘴522。当工件被转子组件474转动时，喷嘴522将工艺流体喷射到工艺腔420的空腔506内以及载体组件452中工件的暴露部上。
在优选实施例中，多支管520中的每一个都具有在工艺腔420的第一端498和第二端500处的进入口521以及基本沿着工艺腔420的整个长度延伸的喷嘴522。这关于多支管520沿着相对的方向提供了工艺流体的双重入口。通过在多支管520内具有工艺流体的双重入口，跨越多支管520的压降被降低，并且，能够被引入工艺腔420的流体的流量或体积被增加。
参照图20，门组件508与腔体496的第一端498相邻地延伸以提供进入工艺腔420的空腔506的途径。门组件508优选与工艺腔420的第一端498形成密封。如图20中所示，门组件508一般包括支撑板526、前面板板(front panel plate)528、门530以及一对直线轨道或引导件532。在优选实施例中，直线轨道532包括直线致动器。支撑板526被连接至腔体496，以将门组件508固定至工艺腔420。前面板板528在支撑板526下面延伸，并为直线致动器532的下端提供支撑。直线致动器532支撑门530，并以备将门530从第一位置移动至第二位置(如图20中所示)，其中，在第一位置，门530密封性地关闭通向腔体496的空腔506的开口504，而在第二位置，空腔506是可以访问到的。门530还可具有窗534，以便允许目视检查工艺腔420内。
图13中最好地显示出，工艺腔420一般以倾斜角被固定在机器410的柜体414内。在优选实施例中，工艺腔420在腔体596的侧面上具有安装构件536。安装构件536与机器410内的接受件(未示出)匹配，以支撑工艺腔420。在该实施例中，安装构件536作为公型匹配构件来操作，而接受件作为母型匹配构件来操作。然而，应理解，在不脱离本发明范围的情况下，其他类型的安装也是可能的，包括腔体496上的安装构件536可属于母型，而机器410内的接受构件可属于公型。
尽管工艺腔420可水平取向，但其优选以倾斜角取向。此外，在优选实施例中，腔体496的第一端498向上倾斜例如5至30°、最优选约10°的角度，以便工艺腔420的第一端498比工艺腔420的第二端500处于更高的高度处。为了实现这样的取向，在优选实施例中，柜体414内的接受构件以适当的倾斜角被设置。工艺腔420的腔体496通过如上所述的安装构件536被连接至接受构件。应理解，半导体工件从而以与工艺腔420大致相同的倾斜角被设置。
如图21-23中所示，工艺腔420具有排气口540和出口或排液口542。排气口540将气体和蒸气从工艺腔420的空腔506中排出并排出排气出口541。在优选实施例中，排气口540延伸大约腔体496的基本整个长度。在优选的实施例中，排液口542包括排液槽，该排液槽以类似方式延伸大约腔体496的基本整个长度，以将用过的工艺流体和被去除的硅向下排放并排出工艺腔420。如图22中所示，排气口540可设置在与排液口542相对的腔体部位。排液口542具有排液出口543，排液出口543被连接至再循环系统544，以将过剩的和用过的工艺流体以及硅从工艺腔420的腔体496的空腔506排出。再循环系统544通常将过剩的和用过的工艺流体从工艺腔输送到适当的交送罐546。此外，工艺流体和被去除的硅可被排出工艺腔420并被废弃而不是被再循环。排气口540和排液口542被构造成以单程从工艺腔去除过剩的/用过的工艺流体和烟气。烟气向上排出排气口540，而用过的工艺流体和硅被向下排放并排出排液口542。
在优选实施例中，在当前系统中使用的工艺流体包括以下成分中的一种或多种：水，过氧化氢，臭氧，氢氧化钾，氢氧化钠，氢氟酸，硝酸，硫酸，酸性酸，以及磷酸。其他工艺流体也是可能的。工艺流体可被混合并调节，以处理系统的特定需要。
一定体积的工艺流体通常被收容在交送罐546中，以便输送到工艺腔420。然而，在将流体从交送罐546输送至工艺腔420的过程中，附加的部件可作为整体系统的一部分而被提供。流体输送简图的例子在图26中示出。在该例中，泵548被用来将工艺流体从交送罐546泵吸至工艺腔420。过滤器550被设置在交送罐546与工艺腔420之间，以过滤工艺流体。此外，浓度监测器552可被设置在交送罐546与工艺腔420之间，以监测被输送至工艺腔420的工艺流体的浓度。最后，使用流量计554来监测输送至工艺腔420的工艺流体的体积。还可设置换热器556与交送罐546相连，以调节其中的工艺流体的温度。这些部件通常被收容在整个工具410内。
该系统还可包括集中计量容器558，其容纳集中体积的各种工艺流体。例如，如图26中所示，设置有三个计量容器558。在该例中，一个计量容器容纳氢氟酸，另一计量容器容纳硝酸，且另一计量容器容纳磷酸。每个计量容器558通常具有其自己的计量泵560，以从计量容器558输送具体工艺流体到交送罐546。根据通常由浓度监测器552确定的工艺流体浓度，计量泵560中的一个或多个可在适当的交送罐546内投配工艺流体溶液(bath)以在其中保持需要的流体浓度。计量容器558可被收容在工具410中，或者，计量容器558可被收容在工具外部且流体仅通过计量泵560被泵吸到工具410内。
按照下面加工工件的方法中的说明，提供了各种清洁和蚀刻步骤。对于每一个步骤，通常提供分离的交送罐546。因此，预清洁步骤612必需的工艺流体可被收容在一个交送罐546中，粗蚀刻步骤614必需的工艺流体可被收容在分离的交送罐546中，抛光蚀刻步骤616必需的工艺流体可被收容在另一分离的交送罐546中，以及，清洗步骤618必需的工艺流体可被收容在又一不同的分离的交送罐546中。计量容器558可因此被用来分开输送流体到适当的交送罐546(图26中只示出一个交送罐)。此外，根据当前的工艺步骤，再循环系统将过剩的和用过的工艺流体从工艺腔输送至适当的交送罐546。
D.减薄成批的半导体工件的工艺
在图25中图示了加工成批的半导体工件的一种方法。如其中所示，在加工工件时通常进行的第一步骤600是将工件412放在卡盘430中，其中，工件412的背面被暴露。第二步骤602包括将工件412(已经在卡盘430中)装载到载体组件452中载体组件的定位构件之间。在载体组件452满载多个工件412、通常是25至50个工件之后，在步骤604中，载体组件452被放在工艺腔420的空腔506内的转子组件474中。在工件412被装载到工艺腔420中的转子组件474内之后，门530被移动到第一位置，以密封性地关闭开口504，其中，开口504通向腔体496的空腔506(步骤608)。
在工件412被放在空腔506内、且通向工艺腔420的门530被关闭之后，工件准备好被加工。通常，工件412当在工艺腔420内转动的时候被加工。因此，在步骤610处，电机514被给电以转动工艺腔420内的转子组件474。工件412与载体组件452一起在转子组件474内转动，然而，按照上面的说明，工件412在某种程度上也独立地转动和沿轴向移动。接着，当工件被转子组件474转动时，工艺流体通过喷射组件510的喷嘴522被喷射到载体组件452内的工件的暴露部上。
在一个实施例中，第一预清洁喷射步骤(步骤612)被进行。在该步骤612中，清洁流体通过喷射组件510被喷射并被喷射到工艺腔420内的工件412的暴露部上，以去除工件412上的表面污染。清洁溶液被收容在第一交送罐中，其可包括H2O、H2O2和NH4OH中的至少一种。接着，在步骤614处，第一粗化学蚀刻被进行。在第一化学蚀刻步骤中，采用提高的蚀刻速率来从工件412去除较大量的基片。在工件412上进行了粗化学蚀刻之后，在步骤616处在工件412上进行抛光化学蚀刻。抛光化学蚀刻的蚀刻速率小于粗化学蚀刻的蚀刻速率。在优选实施例中，化学蚀刻工件412的步骤包括将HF、HNO3、和H3PO4的溶液施加于工件412。两个不同的交送罐被用来收容用于粗蚀刻工艺和抛光蚀刻工艺的流体。通过这两个步骤，成批的工件412在工艺腔420中被减薄。工件412可被减薄至小于100微米的厚度。接着，在步骤618处，工件412在工艺腔内被清洗。清洗工件412一般包括将H3PO4溶液施加于工艺腔420中的工件412。该溶液被收容在又一不同的交送罐546中。在这些步骤中的每一个步骤期间，用过的工艺流体通常通过再循环系统544被回收，并从工艺腔420输送至适当的交送罐546。
在工件412已经被减薄和清洗之后，工件412通常在步骤620处从工艺腔420中被取出。一般而言，工件412留在载体组件452中，且载体组件452从工艺腔420内的转子组件474中被取出。在步骤624处，保持工件412的载体组件452被放在第二加工模块418内以便对其进行干燥和清洗。在干燥和清洗腔422中干燥和清洗工件412的步骤一般包括：首先将去离子水施加于工件412以清洗工件412，然后将异丙醇蒸气或热氮气运用于工件以干燥工件412，这些过程都在旋转工件412的同时被进行。这些流体中的每一个可被保持在又一不同的交送罐中。
在工件412已经被清洗和干燥之后，在步骤626处，载体组件452从第二工艺腔422中被取出。在步骤628处，工件412从载体组件452中被取出，最终，在步骤630处，工件412从卡盘430中被取出。
E.减薄的半导体工件
现在参照图10-11，将描述根据本发明的工艺加工而得到的减薄半导体工件50。如上所述，减薄的工件50由边沿70和主体72组成。边沿70形成在工件50的周边处，并与主体72为一体。一般而言，在加工标准的半导体工件50时，加工好的工件50将具有厚度小于125微米的主体72以及厚度在大约600至725微米范围内的边沿70。然而，在优选实施例中，主体72的厚度将小于100微米，优选小于50微米，特别是小于25微米。如所述，边沿70形成在工件50的隔离区处，并且，其宽度(在图10中以w示出)将在1-10mm的范围内，优选在1-5mm的范围内，且特别是在1-2mm的范围内。主体72和边沿70由与减薄之前的工件50基本相同的材料形成。最优选主体72和边沿70由硅组成。
同样如上所述，设想之前已经通过另外的工艺减薄的工件50可根据本发明被减薄。在这些情况中，要根据本发明被减薄的工件50的初始厚度可以是200微米或更小。在这种情况下，根据本发明被减薄的工件50的主体72的厚度将小于边沿70厚度的约50％，优选小于边沿70厚度的约40％，更优选小于边沿70厚度的30％，择优小于边沿70厚度的20％，甚至小于边沿70厚度的10％，特别是小于边沿70厚度的5％。还设想本发明可被用于减薄不同大小的工件50。因此，边沿70将优选包括小于工件50的背面53表面区域(BSSA)的约5％，更优选小于BSSA的3％，甚至小于BSSA的1％。
在不脱离本发明的基本教导的情况下，对前述发明可以作出许多修改。尽管已经参照一个或多个具体实施例充分详细地描述了本发明，本领域技术人员将了解，可在不脱离本发明的范围和精髓的情况下对这些具体实施例作出变化。

Claims (52)

1.一种半导体工件，包括：
主体，所述主体的厚度小于约150微米；以及
边沿，所述边沿连接至所述主体，并且，所述边沿的厚度在约150至725微米的范围内。
2.如权利要求1所述的半导体工件，其中，所述主体厚度小于100微米。
3.如权利要求1所述的半导体工件，其中，所述主体厚度小于50微米。
4.如权利要求1所述的半导体工件，其中，所述主体厚度小于25微米。
5.如权利要求1所述的半导体工件，其中，所述边沿和所述主体是一体的。
6.如权利要求1所述的半导体工件，其中，所述边沿和所述主体由硅组成。
7.如权利要求1所述的半导体工件，其中，所述边沿的厚度在约600-725微米的范围内。
8.如权利要求1所述的半导体工件，其中，所述边沿的厚度在约300-725微米的范围内。
9.一种半导体工件，所述半导体工件具有背面表面区域BSSA，所述半导体工件包括：
边沿，所述边沿包括小于所述BSSA的约5％，并具有厚度RT；以及
主体，所述主体具有厚度MBT，MBT小于RT的约50％。
10.如权利要求9所述的半导体工件，其中，所述边沿包括小于所述BSSA的约3％。
11.如权利要求9所述的半导体工件，其中，所述边沿包括小于所述BSSA的约1％。
12.如权利要求9所述的半导体工件，其中，所述MBT小于所述RT的约40％。
13.如权利要求9所述的半导体工件，其中，所述MBT小于所述RT的约30％。
14.如权利要求9所述的半导体工件，其中，所述MBT小于所述RT的约20％。
15.如权利要求9所述的半导体工件，其中，所述MBT小于所述RT的约10％。
16.如权利要求9所述的半导体工件，其中，所述MBT小于所述RT的约5％。
17.如权利要求9所述的半导体工件，其中，所述边沿给所述主体给予结构完整性。
18.一种半导体工件，所述半导体工件具有背面表面区域BSSA，所述半导体工件包括：
主体，所述主体包括所述BSSA的至少95％；
边沿，所述边沿连接至所述主体，并包括小于所述BSSA的约5％，所述边沿具有厚度RT，并由与所述主体相同的材料形成；以及
所述主体的厚度小于所述RT的约50％。
19.如权利要求18所述的半导体工件，其中，所述相同的材料为硅。
20.如权利要求18所述的半导体工件，其中，所述主体的厚度小于所述RT的约40％。
21.如权利要求18所述的半导体工件，其中，所述主体的厚度小于所述RT的约30％。
22.如权利要求18所述的半导体工件，其中，所述主体的厚度小于所述RT的约20％。
23.如权利要求18所述的半导体工件，其中，所述主体的厚度小于所述RT的约10％。
24.一种减薄半导体工件的背面的工艺，其中，所述半导体工件具有表面区域BSSA，所述工艺包括步骤：
将所述半导体工件放入卡盘，所述卡盘适于覆盖所述工件的背面的周边部，留下所述BSSA的至少95％被暴露；以及
减薄被暴露的所述工件的背面，以产生：具有厚度RT的边沿；以及主体，所述主体的厚度小于所述RT的约50％。
25.如权利要求24所述的工艺，其中，所述主体的厚度小于所述RT的约40％。
26.如权利要求24所述的工艺，其中，所述主体的厚度小于所述RT的约30％。
27.如权利要求24所述的工艺，其中，所述主体的厚度小于所述RT的约20％。
28.如权利要求24所述的工艺，其中，所述主体的厚度小于所述RT的约10％。
29.如权利要求24所述的工艺，其中，所述BSSA的至少97％被暴露。
30.如权利要求24所述的工艺，其中，所述BSSA的至少99％被暴露。
31.如权利要求24所述的工艺，其中，所述边沿形成在所述工件的周边处。
32.如权利要求24所述的工艺，其中，RT在200至725微米的范围内。
33.如权利要求32所述的工艺，其中，所述主体的厚度在约100至120微米的范围内。
34.如权利要求32所述的工艺，其中，所述主体的厚度在约50至100微米的范围内。
35.如权利要求32所述的工艺，其中，所述主体的厚度在约25至50微米的范围内。
36.如权利要求24所述的工艺，其中，所述主体的厚度在约100至120微米的范围内。
37.如权利要求24所述的工艺，其中，所述主体部的厚度在约50至100微米的范围内。
38.如权利要求24所述的工艺，其中，所述主体部的厚度在约25至50微米的范围内。
39.一种减薄半导体工件的背面的工艺，其中，所述半导体工件具有厚度WPT，所述工艺包括步骤：
将所述半导体工件放在卡盘主体上，以便所述工件的背面被暴露；
将保持件附连至所述卡盘主体，以便所述工件被紧固至所述卡盘，并且，所述工件背面的周边部被所述保持件覆盖；以及
减薄所述工件的背面的暴露部，以产生边沿和主体部，所述主体部具有厚度MBT，所述MBT小于所述WPT的50％。
40.如权利要求39所述的工艺，其中，所述减薄工件背面的暴露部的步骤包括将半导体材料从所述工件背面的暴露部化学蚀刻掉。
41.如权利要求40所述的工艺，其中，所述减薄工件背面的暴露部的步骤进一步包括抛光所述工件背面的暴露部的步骤。
42.一种减薄半导体工件的背面的工艺，其中，所述半导体工件具有厚度WPT，所述工艺包括步骤：
将所述半导体工件放在卡盘上，所述卡盘适于围绕所述工件背面的周边部，以便所述工件背面的主体部被暴露；
将所述卡盘和工件放入工艺容器；以及
将工艺流体施加于所述工件背面暴露的主体部，以将所述主体部减薄至小于所述WPT的50％。
43.如权利要求42所述的工艺，其中，所述将工艺流体施加于暴露的主体部的步骤包括通过喷嘴将工艺流体喷射到所述工件背面的主体部上。
44.如权利要求42所述的工艺，其中，所述将工艺流体施加于暴露的主体部的步骤包括将所述暴露的主体部浸入一定体积的所述工艺流体。
45.如权利要求42所述的工艺，其中，所述工艺流体为选自以下组的工艺流体，所述组由水、过氧化氢、臭氧、氢氧化钾、氢氧化钠、氢氟酸、硝酸、硫酸、酸性酸和磷酸组成。
46.如权利要求42所述的工艺，进一步包括在所述工件的主体部被减薄之后、清洗所述工件的主体部的步骤。
47.如权利要求46所述的工艺，其中，所述清洗步骤包括在所述工件的主体部被减薄之后、将磷酸施加于所述工件的主体部。
48.如权利要求46所述的工艺，进一步包括干燥所述减薄的工件的步骤。
49.如权利要求42所述的工艺，其中，所述工艺流体先以第一蚀刻速率被施加于所述暴露的主体部，然后随后以第二蚀刻速率被施加于所述暴露的主体部。
50.如权利要求49所述的工艺，其中，所述第一蚀刻速率大于所述第二蚀刻速率。
51.如权利要求42所述的工艺，进一步包括测量所述工件的主体部的厚度的步骤。
52.如权利要求42所述的工艺，其中，所述工艺流体具有流率、浓度和温度，并且，所述工艺进一步包括监测所述工艺流体的流率、浓度和温度中的至少一项的步骤。
CN201210101297.1A 2004-08-20 2005-08-18 用于减薄半导体工件的系统 Expired - Fee Related CN102790000B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US10/923,132 2004-08-20
US10/923,436 2004-08-20
US10/922,762 2004-08-20
US10/923,436 US20060046499A1 (en) 2004-08-20 2004-08-20 Apparatus for use in thinning a semiconductor workpiece
US10/923,363 2004-08-20
US10/923,363 US7288489B2 (en) 2004-08-20 2004-08-20 Process for thinning a semiconductor workpiece
US10/922,762 US20060040111A1 (en) 2004-08-20 2004-08-20 Process chamber and system for thinning a semiconductor workpiece
US10/923,132 US7354649B2 (en) 2004-08-20 2004-08-20 Semiconductor workpiece

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800350451A Division CN101415547A (zh) 2004-08-20 2005-08-18 用于减薄半导体工件的系统

Publications (2)

Publication Number Publication Date
CN102790000A true CN102790000A (zh) 2012-11-21
CN102790000B CN102790000B (zh) 2016-06-29

Family

ID=35968220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210101297.1A Expired - Fee Related CN102790000B (zh) 2004-08-20 2005-08-18 用于减薄半导体工件的系统

Country Status (8)

Country Link
EP (1) EP1799446A4 (zh)
JP (1) JP2008511141A (zh)
KR (2) KR20070051337A (zh)
CN (1) CN102790000B (zh)
AT (1) AT10874U1 (zh)
DE (1) DE212005000047U1 (zh)
TW (2) TWI502620B (zh)
WO (1) WO2006023753A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG147330A1 (en) * 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
US7989318B2 (en) * 2008-12-08 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking semiconductor dies
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
NL2014625B1 (en) * 2015-04-13 2017-01-06 Suss Microtec Lithography Gmbh Wafer treating device and sealing ring for a wafer treating device.
DE102019110402A1 (de) 2018-05-25 2019-11-28 Infineon Technologies Ag Ein Verfahren zum Bearbeiten eines Halbleiterwafers, eine Halbleiter-Verbundstruktur und eine Stützstruktur für einen Halbleiterwafer
JP7136679B2 (ja) * 2018-12-13 2022-09-13 株式会社荏原製作所 基板ホルダに使用するシール

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011782A (en) * 1989-03-31 1991-04-30 Electric Power Research Institute Method of making passivated antireflective coating for photovoltaic cell
JPH11121466A (ja) * 1997-10-08 1999-04-30 Mitsubishi Materials Corp 半導体装置の製造方法
US6248222B1 (en) * 1998-09-08 2001-06-19 Acm Research, Inc. Methods and apparatus for holding and positioning semiconductor workpieces during electropolishing and/or electroplating of the workpieces
US6334453B1 (en) * 2000-02-14 2002-01-01 Semitool, Inc. Seal configuration for use with a motor drive assembly in a microelectronic workpiece processing system
US20030038115A1 (en) * 2001-08-23 2003-02-27 Atusi Sakaida Method for wet etching and wet etching apparatus
US20030215985A1 (en) * 2002-05-15 2003-11-20 Hitachi, Ltd. Semiconductor wafer and manufacturing method of semiconductor device
CN1473357A (zh) * 2000-12-04 2004-02-04 株式会社荏原制作所 基片加工方法
US20040074808A1 (en) * 2002-07-05 2004-04-22 Entegris, Inc. Fire retardant wafer carrier
US20040157462A1 (en) * 1998-08-28 2004-08-12 Larry Hillyer Method of removing etch residues

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL162254B (nl) * 1968-11-29 1979-11-15 Philips Nv Halfgeleiderinrichting voor het omzetten van mechanische spanningen in elektrische signalen en werkwijze voor het vervaardigen daarvan.
US4266334A (en) * 1979-07-25 1981-05-12 Rca Corporation Manufacture of thinned substrate imagers
JPH0684731A (ja) * 1992-09-07 1994-03-25 Nec Kyushu Ltd 半導体ウェハー
US6162702A (en) * 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
US6402843B1 (en) * 1999-12-07 2002-06-11 Trusi Technologies, Llc Non-contact workpiece holder
JP3620528B2 (ja) * 2001-12-12 2005-02-16 株式会社デンソー 半導体装置の製造方法
DE10256985B4 (de) * 2001-12-12 2013-01-10 Denso Corporation Verfahren zur Herstellung eines Leistungshalbleiterbauelements
DE10260233B4 (de) * 2002-12-20 2016-05-19 Infineon Technologies Ag Verfahren zum Befestigen eines Werkstücks mit einem Feststoff an einem Werkstückträger und Werkstückträger
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
US20050239295A1 (en) * 2004-04-27 2005-10-27 Wang Pei-L Chemical treatment of material surfaces

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011782A (en) * 1989-03-31 1991-04-30 Electric Power Research Institute Method of making passivated antireflective coating for photovoltaic cell
JPH11121466A (ja) * 1997-10-08 1999-04-30 Mitsubishi Materials Corp 半導体装置の製造方法
US20040157462A1 (en) * 1998-08-28 2004-08-12 Larry Hillyer Method of removing etch residues
US6248222B1 (en) * 1998-09-08 2001-06-19 Acm Research, Inc. Methods and apparatus for holding and positioning semiconductor workpieces during electropolishing and/or electroplating of the workpieces
US6334453B1 (en) * 2000-02-14 2002-01-01 Semitool, Inc. Seal configuration for use with a motor drive assembly in a microelectronic workpiece processing system
CN1473357A (zh) * 2000-12-04 2004-02-04 株式会社荏原制作所 基片加工方法
US20030038115A1 (en) * 2001-08-23 2003-02-27 Atusi Sakaida Method for wet etching and wet etching apparatus
US20030215985A1 (en) * 2002-05-15 2003-11-20 Hitachi, Ltd. Semiconductor wafer and manufacturing method of semiconductor device
US20040074808A1 (en) * 2002-07-05 2004-04-22 Entegris, Inc. Fire retardant wafer carrier

Also Published As

Publication number Publication date
AT10874U1 (de) 2009-11-15
KR20070051337A (ko) 2007-05-17
KR20070048793A (ko) 2007-05-09
TWI463527B (zh) 2014-12-01
CN102790000B (zh) 2016-06-29
TW200614329A (en) 2006-05-01
TW201230144A (en) 2012-07-16
TWI502620B (zh) 2015-10-01
EP1799446A2 (en) 2007-06-27
DE212005000047U1 (de) 2007-08-02
JP2008511141A (ja) 2008-04-10
EP1799446A4 (en) 2010-03-03
WO2006023753A2 (en) 2006-03-02
WO2006023753A3 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
CN101415547A (zh) 用于减薄半导体工件的系统
TW544772B (en) Apparatus and method for substrate preparation implementing a surface tension reducing process
US7898089B2 (en) Semiconductor workpiece
US6969456B2 (en) Method of using vertically configured chamber used for multiple processes
US20110130010A1 (en) Etching and cleaning methods and etching and cleaning apparatuses used therefor
CN102790000A (zh) 用于减薄半导体工件的系统
KR20000062665A (ko) 기판처리장치 및 기판처리방법
CN1127753C (zh) 半导体样品加工系统
JP2001135604A (ja) ポリッシング装置
US6492284B2 (en) Reactor for processing a workpiece using sonic energy
US7354649B2 (en) Semiconductor workpiece
CN114833716A (zh) 化学机械研磨设备及研磨方法
KR20160076366A (ko) 화학 기계적 연마 공정이 행해진 웨이퍼의 세정 장치
KR101570167B1 (ko) 기판 처리 장치
CN113053743A (zh) 晶边移除方法
KR200446756Y1 (ko) 반도체 제품
KR101605713B1 (ko) 기판 처리 장치
US20060040111A1 (en) Process chamber and system for thinning a semiconductor workpiece
JP3137515U6 (ja) 半導体被処理物を薄肉化するためのシステム
JP3137515U (ja) 半導体被処理物を薄肉化するためのシステム
JPH10163154A (ja) 基板洗浄方法および装置
JPH10163159A (ja) 基板洗浄装置の処理チャンバ装置
US11673830B2 (en) Glass carrier cleaning using ozone
JPH10163150A (ja) 基板洗浄方法および装置
JPH10163147A (ja) 基板洗浄装置のチャッキング装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160629

Termination date: 20200818

CF01 Termination of patent right due to non-payment of annual fee