CN102780471A - 锁存电路及使用锁存电路的显示装置 - Google Patents

锁存电路及使用锁存电路的显示装置 Download PDF

Info

Publication number
CN102780471A
CN102780471A CN201210082438XA CN201210082438A CN102780471A CN 102780471 A CN102780471 A CN 102780471A CN 201210082438X A CN201210082438X A CN 201210082438XA CN 201210082438 A CN201210082438 A CN 201210082438A CN 102780471 A CN102780471 A CN 102780471A
Authority
CN
China
Prior art keywords
voltage
transistor
electrode
drive clock
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210082438XA
Other languages
English (en)
Other versions
CN102780471B (zh
Inventor
宫泽敏夫
宫本光秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN102780471A publication Critical patent/CN102780471A/zh
Application granted granted Critical
Publication of CN102780471B publication Critical patent/CN102780471B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供锁存电路及使用锁存电路的显示装置。包括：输入晶体管；连接在上述输入晶体管的第二电极和第一锁存控制线之间的保持电容；第一电极与上述第一锁存控制线连接，栅极与上述输入晶体管的第二电极连接的第一晶体管；栅极与上述第一晶体管的第二电极连接，第一电极与第二锁存控制线连接的第二晶体管；栅极与上述第一晶体管的第二电极连接，第一电极与上述第二晶体管的第二电极连接，并且第二电极与输出端子连接的第三晶体管；连接在上述第一晶体管的第二电极和上述第二晶体管的第二电极之间的电容；和连接在上述第一晶体管的第二电极和上述第一锁存控制线之间的二极管。

Description

锁存电路及使用锁存电路的显示装置
本发明基于2011年5月12日递交的日本专利申请第2011-106895号要求优先权，其全部内容通过援引而加入本申请。
技术领域
本发明涉及锁存电路(latch circuit)及使用锁存电路的显示装置，特别是涉及仅使用n型MOS晶体管和p型MOS晶体管中任一种形成锁存电路的单沟道锁存电路及使用单沟道锁存电路的显示装置。
背景技术
一般来说，锁存电路通常由CMOS电路构成，普遍的锁存电路例如图8所示，使用连接在供给规定电压即VDD电压的电源线(LVDD)与例如供给接地电位即GND电压的电源线(LGND)之间的n型MOS晶体管(NMT93、NMT94)和p型MOS晶体管(PMT95、PMT96)。
图9表示图8所示的扫描电压(φG)、驱动时钟(φAC)和各节点(N91、N92、N93、N94)的时间变化的情况。
首先，说明数据线(LD)上的电压(data，数据)为Low电平(低电平，下称L电平)的VL电压的情况。
如图9所示，在时刻(t1)，当扫描线(LG)上的扫描电压(φG)从L电平的VL电压变化为High电平(高电平，下称H电平)的VH1电压时，n型MOS晶体管(NMT91)导通(接通)，数据线(LD)上的电压(data在时刻(t1)为VL电压)被保持电容(CD)获取(读入)。由此，节点(N91)成为VL电压。
然后，在时刻(t2)，当锁存控制线(LAC)上的驱动时钟(φAC)从L电平的VL电压变化为H电平的VH2电压时，n型MOS晶体管(NMT92)导通，节点(N94)成为VL电压。
由此，p型MOS晶体管(PMT95)和n型MOS晶体管(NMT94)导通，p型MOS晶体管(PMT96)和n型MOS晶体管(NMT93)关断(截止)，节点(N92)即第二输出(OUT2)成为GND电压，节点(N93)即第一输出(OUT1)成为VDD电压。从而，第一输出(OUT1)的输出成为H电平，第二输出(OUT2)的输出成为L电平。
然后，说明数据线(LD)上的电压(data)为H电平的VDH电压的情况。
如图9所示，在时刻(t3)，当扫描线(LG)上的扫描电压(φG)从L电平的VL电压变化为H电平的VH1电压时，n型MOS晶体管(NMT91)导通，数据线(LD)上的电压(data在时刻(t3)为VDH电压)被取入到保持电容(CD)。由此，节点(N91)成为VH3电压。
然后，在时刻(t4)，当锁存控制线(LAC)上的驱动时钟(φAC)从L电平的VL电压变化为H电平的VH2电压时，n型MOS晶体管(NMT92)导通，节点(N94)成为VH4电压。
由此，n型MOS晶体管(NMT93)和p型MOS晶体管(NMT96)导通，p型MOS晶体管(PMT95)和n型MOS晶体管(NMT94)关断，节点(N92)即第二输出(OUT2)成为VDD电压，节点(N93)即第一输出(OUT1)成为GND电压。从而，第一输出(OUT1)的输出成为L电平，第二输出(OUT2)的输出成为H电平。
另外，如图9所示，VDD电压及GND电压是一定的。
作为图8所示的锁存电路的具体的使用方法的一例，存在如图10所示作为显示器(下面，称为可动快门方式的显示器)的像素电路的使用方法，其通过锁存电路的两个输出(第一输出OUT1、第二输出OUT2)来对可动快门(S)的位置进行电控制，进行图像显示。其中，可动快门(S)有时也称为机械快门。可动快门方式的显示器有时也称为MEMS (Micro Electro Mechanical Systems，微电子机械系统)快门方式显示器。此外，可动快门方式的显示器在例如在专利文献1(日本特开2008-197668号公报)中已被公开。
在图10所示的可动快门方式的显示器的像素电路中，可动快门(S)在电场方向上高速移动。因此，在节点(N92)为GND电压，节点(N93)为VDD电压的情况下，可动快门(S)向节点(N93)侧移动，在节点(N92)为VDD电压，节点(N93)为GND电压时，可动快门(S)向节点(N92)侧高速移动。
像素的发光状态和非发光状态通过可动快门(S)的开闭来控制。在具有背光源的可动快门方式的显示器中，例如，在可动快门(S)向节点(N92)侧移动时，背光透射，像素成为发光状态，在可动快门(S)向节点(N93)侧移动时，背光不能透射，像素成为非发光状态。
由此，与在液晶显示装置中液晶层对输出光的控制的动作相同地，能够通过可动快门(S)控制来自像素的输出光，显示图像。另外，在图10中，LSS为可动快门控制线，φS为可动快门控制信号。可动快门控制信号(φS)为规定的一定电压。另外，有时也像液晶显示装置的反转驱动那样为s电压。
在该图10所示的可动快门方式的显示器的像素电路中，在写入期间(图9的TA)内，按各行为单位将数据写入各像素，在可动快门状态设定期间(图9的TB)，使可动快门(S)向节点(N92)或节点(N93)移动，在显示期间(图9的TC)显示图像。
在利用图8所示的CMOS电路形成锁存电路的情况下，使用半导体层由多晶硅构成的MOS晶体管。
但是，使用半导体层由多晶硅构成的MOS晶体管的CMOS制造工艺，一般需要6至10左右的数量的光刻工序，因此，可以说由现有CMOS电路形成的锁存电路的结构的制造工艺的负担大。而相对的，若CMOS电路采用只使用n型MOS晶体管和p型MOS晶体管中任一种的单沟道晶体管结构，则一般能够削减两个左右的光刻工序，能够降低制造工艺的负担。
而且，当使用半导体层由非晶硅构成的MOS晶体管时，与使用半导体层由多晶硅构成的MOS晶体管的情况相比，能够降低工艺成本。
本发明是基于上述见解而完成的，本发明的目的在于提供降低制造工艺的负担的锁存电路及使用锁存电路的显示装置。本发明的目的还在于，提供能够以较短的时间间隔将锁存信息锁存的单沟道锁存电路及使用单沟道锁存电路的显示装置。
本发明的上述目的、其它目的和新的特征能够通过本说明书的记载和附图而明确。
发明内容
简单说明本申请公开的发明中有代表性的部分的概要，如下所述。
(1)一种锁存电路，在输入了扫描电压时读入数据并锁存上述数据，其特征在于，包括：第一锁存控制线，被供给第一驱动时钟；第二锁存控制线，被供给第二驱动时钟；具有栅极、第一电极和第二电极的输入晶体管，在上述扫描电压输入到上述栅极时，读入与“0”或“1”的数据对应的电压；第一电容，连接在上述输入晶体管的上述第二电极和上述第一锁存控制线之间，保持由上述输入晶体管读入的电压；具有栅极、第一电极和第二电极的第一导电型的第一晶体管，其中，上述第一电极与上述第一锁存控制线连接，上述栅极与上述输入晶体管的上述第二电极连接；具有栅极、第一电极和第二电极的上述第一导电型的第二晶体管，其中，上述栅极与上述第一晶体管的上述第二电极连接，上述第一电极与上述第二锁存控制线连接；具有栅极、第一电极和第二电极的上述第一导电型的第三晶体管，其中，上述栅极与上述第一晶体管的上述第二电极连接，上述第一电极与上述第二晶体管的上述第二电极连接，并且上述第二电极与输出端子连接；第二电容，连接在上述第一晶体管的上述第二电极和上述第二晶体管的上述第二电极之间；和二极管，连接在上述第一晶体管的上述第二电极和上述第一锁存控制线之间。
(2)在(1)中，在上述扫描电压输入后，上述第一驱动时钟从第一电压变化为第二电压，在上述第一驱动时钟从上述第一电压变化为上述第二电压后，上述第二驱动时钟从上述第一电压变化为上述第二电压，在上述第一驱动时钟从上述第二电压变化为上述第一电压后，上述第二驱动时钟从上述第二电压变化为上述第一电压，上述输出端子的电压，在上述第二驱动时钟从上述第一电压变化为上述第二电压时，成为上述第二电压，在上述第二驱动时钟从上述第二电压变化为上述第一电压时，根据上述第一晶体管的导通状态或关断状态，成为上述第二电压或上述第一电压。
(3)一种锁存电路，在输入了扫描电压时读入数据并锁存上述数据，其特征在于，包括：第一锁存控制线，被供给第一驱动时钟；第二锁存控制线，被供给第二驱动时钟；具有栅极、第一电极和第二电极的输入晶体管，在上述扫描电压输入到上述栅极时，读入与“0”或“1”的数据对应的电压；第一电容，连接在上述输入晶体管的上述第二电极和上述第一锁存控制线之间，保持由上述输入晶体管读入的电压；具有栅极、第一电极和第二电极的第一导电型的第一晶体管，其中，上述栅极与上述输入晶体管的上述第二电极连接，上述第一电极与上述第一锁存控制线连接；具有栅极、第一电极和第二电极的上述第一导电型的第二晶体管，其中，上述栅极与上述第一晶体管的上述第二电极连接，上述第一电极与上述第二锁存控制线连接，并且上述第二电极与输出端子连接；和二极管，连接在上述第一晶体管的上述第二电极和上述第一锁存控制线之间。
(4)在(3)中，在上述扫描电压输入后，上述第一驱动时钟从第一电压变化为第二电压，在上述第一驱动时钟从上述第一电压变化为上述第二电压后，上述第二驱动时钟从第三电压变化为第四电压，在上述第一驱动时钟从上述第二电压变化为上述第一电压后，上述第二驱动时钟从上述第四电压变化为上述第三电压，上述输出端子的电压，在上述第二驱动时钟从上述第三电压变化为上述第四电压时，成为上述第四电压，在上述第二驱动时钟从上述第四电压变化为上述第三电压时，根据上述第一晶体管的导通状态或关断状态，成为上述第四电压或上述第三电压。
(5)在(3)中，在上述扫描电压输入后，上述第一驱动时钟从第一电压变化为第二电压，在上述第一驱动时钟从上述第一电压变化为上述第二电压后，上述第二驱动时钟从第三电压变化为第四电压，在上述第一驱动时钟从上述第二电压变化为上述第一电压后，上述第二驱动时钟从上述第四电压变化为上述第三电压，当令上述第一驱动时钟的上述第二电压为VH1，上述第二驱动时钟的上述第四电压为VH2，晶体管的阈值电压为Vth时，满足|VH1|≥|VH2+2×Vth|。
(6)在(1)或(3)中，上述二极管由二极管接法的晶体管构成，上述晶体管和上述二极管是半导体层由非晶硅构成的薄膜晶体管。
(7)在(2)或(4)中，上述二极管由二极管接法的晶体管构成，上述晶体管和上述二极管为n型晶体管，上述第二电压(或上述第二电压和上述第四电压)是比上述第一电压(或上述第一电压和上述第三电压)更高电位的电压。
(8)一种显示装置，具备分别具有可动快门的多个像素，通过对上述可动快门的位置进行电控制来进行图像显示，其特征在于：上述各像素具有对上述可动快门的位置进行电控制的像素电路，上述像素电路具有：第一输出端子；第二输出端子；与上述第一输出端子连接的锁存电路；和与上述第二输出端子连接，被供给第三驱动时钟的第三锁存控制线，其中，上述锁存电路是上述(1)～(7)中任一项记载的锁存电路。
(9)在(8)中，上述第三驱动时钟从第二电压变化为第一电压，并从上述第一电压变化为上述第二电压，在上述第三驱动时钟为上述第一电压的期间内，从上述锁存电路向上述第一输出端子输出的电压被确定。
简单说明通过本申请公开的发明中有代表性的部分而得到的效果，如下所述。
根据本发明，能够提供降低了制造工艺的负担的锁存电路及使用锁存电路的显示装置。还能够提供能够以较短的时间间隔将锁存信息锁存的单沟道锁存电路及使用单沟道锁存电路的显示装置。
附图说明
图1是表示本发明的实施例1的单沟道锁存电路的电路结构的电路图。
图2是表示图1所示的锁存电路的扫描电压(φG)、驱动时钟(φAC1～φAC3)和各节点(N1、N2、N3、N4)的时间变化的情况的时序图。
图3是表示对本发明的实施例1的可动快门(S)的位置进行电控制从而进行图像显示的显示器的概略结构的方框图。
图4是表示本发明的实施例2的单沟道锁存电路的电路结构的电路图。
图5是表示图4所示的锁存电路的扫描电压(φG)、驱动时钟(φAC1～φAC3)和各节点(N1、N2、N3)的时间变化的情况的时序图。
图6是表示本发明的实施例2的单沟道锁存电路的变形例的电路结构的电路图。
图7是表示图6所示的单沟道锁存电路的扫描电压(φG)、驱动时钟(φAC1、φAC2、φAC3)和各节点(N1、N2、N3)的时间变化的情况的时序图。
图8是表示由现有CMOS电路构成的锁存电路的电路构成的电路图。
图9是表示图8所示的扫描电压(φG)、驱动时钟(φAC)和各节点(N91、N92、N93、N94)的时间变化的情况的时序图。
图10是表示对可动快门(S)的位置进行电控制从而进行图像显示的显示器的像素电路的电路结构的电路图。
具体实施方式
下面，参照附图详细说明本发明的实施例。
另外，在用于说明实施例的所有图中，对于具有同一功能的部件标注同一符号，省略其重复说明。此外，下面的实施例并不限定本发明的权利要求书的范围的解释。
[实施例1]
图1是表示本发明实施例1的单沟道锁存电路(下面，简称为锁存电路)的电路结构的电路图。本实施例的锁存电路是仅由n型MOS晶体管(NMT*)(下面，简称为晶体管)构成的单沟道MOS晶体管电路。另外，本实施例的n型MOS晶体管(NMT*)是半导体层由非晶硅构成的薄膜晶体管(下面，称为a-Si晶体管)。
另外，在图1中，CD1、CD2为电容，LD为数据线，LG为扫描线，LAC1为被供给第一驱动时钟(φAC1)的第一锁存控制线，LAC2为被供给第二驱动时钟(φAC2)的第二锁存控制线，LAC3为被供给第三驱动时钟(φAC3)的第三锁存控制线。
在利用电容的充放电的电路(所谓的动态电路)中，作为使用迁移率低的a-Si晶体管并且确保期望的动作速度的方法，通常采用增大晶体管的栅极宽度，提高总电流量的方法，和提高栅极电压，增大每单位面积的电流量的方法中的任一方法。
但是，对于像下述图3所示，构成在被分配了某一面积的像素中的电路来说，增大栅极宽度(例如，增大100倍)并不实用，因此，需要提高栅极电压，增大每单位面积的电流量，实现期望的动作速度。
图2表示图1所示的锁存电路的扫描电压(φG)、第一～第三驱动时钟(φAC1～φAC3)和各节点(N1、N2、N3、N4)的时间变化的情况。
在时刻(t1)，当扫描线(LG)上的扫描电压(φG)(所谓的读取脉冲(栅极脉冲))从Low电平(下称L电平)的VL电压变化为High电平(下称H电平)的VH1电压(所谓输入了扫描电压)时，输入晶体管(NMT1)导通，节点(N1)的电压成为数据线(LD)上的电压(data在时刻(t1)为VL电压)。
在时刻(t2)，当扫描线(LG)上的扫描电压(φG)变化为L电平的VL电压变化时，晶体管(NMT1)关断，对节点(N1)的写入动作结束。
为了在该时刻(t1)至时刻(t2)之间进行充分的写入，根据晶体管(NMT1)的晶体管尺寸，扫描电压(φG)的H电平的VH1电压优选为比数据线(LD)上的H电平的VDH电压大致高10V左右的电压。在本实施例中，VH1电压优选为15V以上。
在时刻(t3)，第三锁存控制线(LAC3)上的第三驱动时钟(φAC3)从H电平的VH3电压变化为L电平的VL(例如，0V)电压。在将本实施例的锁存电路例如使用在上述可动快门方式的显示器中的情况下，在该时间点，快门(S)的位置在弹簧的力的作用下，移动到第一输出(OUT1)和第二输出(OUT2)的中间位置。
接着，在时刻(t4)，当第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从L电平的VL电压变化为H电平的VH2电压时，晶体管(NMT3)成为电流(正向电流)从第一锁存控制线(LAC1)向节点(N2)流通的二极管接法，因此，晶体管(NMT3)成为导通状态，使节点(N2)的电压上升。
最终的节点(N2)的电压VH4如下式(1)所示。
VH4＝VH2-Vth            (1)
在此，Vth为晶体管(NMT3)的阈值电压。例如，若令VH2电压为25V，考虑了负载电容的充电时间后的有效Vth为5V，则VH4根据式(1)大致为20V。另外，在本说明书中，为了便于说明，令所有n型MOS晶体管的阈值电压均为Vth。
另外，通过连接在第一锁存控制线(LAC1)和节点(N1)之间的电容(CD1)，伴随着第一驱动时钟(φAC1)的电压上升，节点(N1)的电压也上升，成为VDH3电压。
电压VDH3如下式(2)所示。
VDH3＝VL+VH2×(CD1/(CD1+CN1S))    (2)
VL通常为接地电位，因此，根据式(2)，电压VDH3比电压VH2低。因此，晶体管(NMT2)几乎不导通，或者至少不对节点(N2)的最终电压有贡献。在此，CN1S是从节点(N1)的电容减去电容(CD1)得到的所谓的寄生电容。
在此，晶体管(NMT4)的栅极电压即节点(N2)的电压VH4比晶体管(NMT4)的阈值电压Vth高，因此晶体管(NMT4)呈导通状态。
在时刻(t5)，当第二锁存控制线(LAC2)上的第二驱动时钟(φAC2)从L电平的VL电压变化成H电平的VH2电压时，伴随第二驱动时钟(φAC2)的电压上升，节点(N3)的电压上升。节点(N3)和节点(N2)通过电容(CD2)电容耦合，因此通过自举效应(bootstrapeffect)，节点(N2)的电压也伴随节点(N3)的电压上升而上升。
这时的节点(N2)的电压VN2如下式(3)所示。
VN2＝VH4+VN3×(CD2/(CD2+CN2S))        (3)
在此，VN3为节点(N3)的电压，CN2S为从节点(N2)的电容减去电容(CD2)而得到的电容，即节点(N2)的所谓的寄生电容。
在此，通过适当地设定电容(CD2)的值，使得在晶体管(NMT4)为导通状态下始终满足下式(4)。
VN2-VN3＞Vth                          (4)
该情况下，如图2所示，能够使节点(N3)的电压即VN3的最终电压成为第二驱动时钟(φAC2)的H电平的电压即VH2电压。
这时的节点(N2)的电压VN2，即VN2的最终电压(用VH4’表示)如下式(5)所示。
VH4’＝VH4+VH2×(CD2/(CD2+CN2S))     (5)
同时，关于晶体管(NMT5)，VH4’的电压也为栅极电压，因此节点(N4)的电压也成为VH2电压。例如，若令VH2电压为25V，则节点(N3)，节点(N4)同为25V。
在时刻(t6)，当第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从H电平的VH2电压变化为L电平的VL电压时，作为晶体管(NMT2)的栅极电压的节点(N1)的电压成为L电平的VL(＝0V)电压，因此晶体管(NMT2)成为关断状态。
晶体管(NMT3)为二极管接法，因此电流不从节点(N2)向第一锁存控制线(LAC1)流通。因而节点(N2)维持VH4’电压。另外，严格来说，由于晶体管(NMT2)的栅极从H电平变化为L电平，所以晶体管(NMT2)的栅极-漏极间电容多少会造成一些电压降低，但由于很微小，所以在本说明书中忽略不计。
在时刻(t7)，当第二锁存控制线(LAC2)上的第二驱动时钟(φAC2)从H电平的VH2电压变化为L电平的VL电压时，由于晶体管(NMT4、NMT5)的栅极电压即节点(N2)的电压为H电平的VH4’电压，因此晶体管(NMT4)、晶体管(NMT5)为导通状态。
由此，伴随第二驱动时钟(φAC2)的电压降低，节点(N3、N4)的电压降低。这时，节点(N2)的电压VN2也按照(3)式降低，但即使节点(N3)的电压VN3成为VL(例如，在本实施例中为0V)电压，节点(N2)的电压(VN2)大致也为VH4电压，晶体管(NMT4、NMT5)成为电阻足够低的导通状态。因此，节点(N3、N4)在较短时间之间成为L电平的VL电压。
通过上述驱动方法，第一输出(OUT1)被设定为Low电平的VL电压。因此，在将本实施例的锁存电路使用在上述可动快门方式的显示器中的情况下，快门(S)在时刻(t6)和时刻(t7)之间，通过静电力被吸引至第一输出(OUT1)侧，但在时刻(t7)以后，快门(S)不再通过静电力被吸引至第一输出(OUT1)侧。从而，快门(S)例如在支承快门(S)的弹簧的力的作用下，位于第一输出(OUT1)和第二输出(OUT2)中间。
在时刻(t8)，当第三锁存控制线(LAC3)上的第三驱动时钟(φAC3)从L电平的VL电压变化为H电平的VH3电压时，位于第一输出(OUT1)和第二输出(OUT2)中间的快门(S)被第三驱动时钟(φAC3)的H电平的VH2电压静电吸引，向第二输出(OUT2)侧移动，快门位置的设定结束。
接着，说明图2的右侧所示的时刻(t11)以后的下一子帧中的快门设定的时序。
在时刻(t11)，当扫描线(LG)上的扫描电压(φG)从L电平的VL电压变化为H电平的VH1电压时，输入晶体管(NMT1)导通，节点(N1)的电压成为数据线(LD)上的电压(data在时刻(t11)为VDH电压)。在此，VDH电压设定为比晶体管(NMT2)的阈值电压Vth高、能够在期望的时间引流节点(N2)的电荷使之成为VL电压的电压。例如，为7V。
由此，晶体管(NMT2)成为导通状态，节点(N2)的电压从VH4电压变成VL电压。这时，由于电容(CD2)和晶体管(NMT4)的栅极电容，在晶体管(NMT4)从导通状态变化为关断状态后，节点(N3)的电压成为多少偏负侧的电压，但由于是少量，所以在图2中忽略不计。晶体管(NMT5)也是同样的，关于晶体管(NMT5)，由于没有电容(CD2)这样的耦合电容，只有晶体管(NMT5)的栅极电容，因此数量上更小，能够忽略不计，因此同样地在图2中忽略不计。
在时刻(t12)，当扫描线(LG)上的扫描电压(φG)变化为L电平的VL电压时，晶体管(NMT1)关断，对节点(N1)的写入动作结束。
在时刻(t13)，第三锁存控制线(LAC3)上的第三驱动时钟(φAC3)从H电平的VH3电压变化为L电平的VL电压。在将本实施例的锁存电路使用在上述可动快门方式的显示器中的情况下，在该时间点，快门(S)的位置在弹簧的力的作用下，移动到第一输出(OUT1)和第二输出(OUT2)的中间的位置。
接着，在时刻(t14)，第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从L电平的VL电压变成H电平的VH2电压。这时，由于在这之前节点(N1)的电压为VDH，因此节点(N1)的电压从VDH起向(6)式所示的VDH13变化。
VDH13＝VDH+VH2×(CD1/(CD1+CN1S))        (6)
若VDH13的电压比VH2电压高，则节点(N2)的电压VN2变成下式(7)，可能变成与时刻(t4)后不同的电压。但是，该差异小，在图5中，同样地将时刻(t14)后的节点(N2)的最终电压记为VH4电压。
VN2＝VDH13-Vth    (7)
此外，在时刻(t14)、时刻(t15)，发生与时刻(t4)、时刻(t5)相同的状况，在要进入时刻(t16)之前，各节点(N1)的电压VN1、节点(N2)的电压VN2、节点(N3)的电压VN3分别成为VN1＝VDH13、VN2＝VH4’、VN3＝VH2。
然后，在时刻(t16)，第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从H电平的VH2电压变化为L电平的VL电压。这时，由于晶体管(NMT2)为导通状态，因此节点(N2)的电压从VH4’电压向VL电压变化。结果晶体管(NMT4)、晶体管(NMT5)关断。
然后，在时刻(t17)，第二锁存控制线(LAC2)上的第二驱动时钟(φAC2)从H电平的VH2电压变化为L电平的VL电压。
伴随时刻(t16)中的节点(N2)的电压变化，由于电容(CD2)及晶体管(NMT4)的栅极电容，节点(N3)的电压也降低，节点(N3)的电压从VH2电压变成VH12的电压。VH12的电压大致如下式(8)所示。
VH12＝VH2-VH4’×((CD2+CGD4)/(CD2+CGD4+CN2S))  (8)
在此，CGD4为晶体管(NMT4)的栅极-漏极间电容，CN2S为除了节点(N2)的电容(CD2)、晶体管(NMT4)的栅极-漏极间电容(CGD4)以外的寄生电容。
为了使用a-Si晶体管，并且高速为节点(N3)、节点(N4)充电，需要获得高的栅极电压，因此，电容CD2为与寄生电容(CN2S、CN3S)相比相当大的电容，因此优选占节点(N2)的电容的八成左右。
因而，(8)式表示的VH12的电压可能会变化为相当低的电压。例如，若令CD2+CGD4≈CD2＝4×CN2S，VH2＝25V，则根据(1)式，VH4＝20V，根据(5)式，VH4’40V，根据(8)式，VH12＝25-40×0.8＝-7V。
实际上，节点(N3)的电压不会比晶体管(NMT4)的-Vth低，因此收敛于-5V左右。因而，即使将节点(N3)作为第一输出(OUT1)也不能生成期望的High状态。
另一方面，节点(N4)的电压也受节点(N2)变化的影响，但是这时的耦合电容只是晶体管(NMT5)的栅极-漏极间电容，因此，相对于包含第一输出(OUT1)的负载等在内的节点(N4)的电容所占比率小，因此电压降低量也变小，能够维持快门动作需要的电压。
例如，若令晶体管(NMT5)的栅极-漏极间电容相对于节点(N4)的全部电容的比率为0.01，则根据(8)式，节点(N4)的电压VN4为VN4＝25-40×0.01＝24.6V。
这样，能够将节点(N4)的电压降低设计得较小，因此，在图2的记载中将降低部分忽略不计。这时，快门(S)在节点(N4)的电压变成H电平的时间点，在静电力的作用下向第一输出(OUT1)侧移动，并维持该状态。
即使在时刻(t18)第三锁存控制线(LAC3)上的第三驱动时钟(φAC3)变成H电平的VH3电压，也维持该状态。
图3是表示对本发明的实施例1的可动快门(S)的位置进行电控制从而进行图像显示的显示器(可动快门方式的显示器)的概略结构的方框图。
在图3所示的可动快门方式的显示器中，各像素(PX)二维状配置，图1所示的电路也配置于各像素中。在此，扫描线(LG)以各行为单位设置，被输入到垂直驱动电路(XDR)。
另外，数据线(LD)以各列为单位设置，被输入到水平驱动电路(YDR)。第一锁存控制线(LAC1)、第二锁存控制线(LAC2)、第三锁存控制线(LAC3)和快门控制线(LSS)以各像素共用的方式设置，被输入到水平驱动电路(YDR)。
在该图3所示的可动快门方式的显示器中，在写入期间(图2的TA)内，以各行为单位将数据写入各像素，在可动快门状态设定期间(图2的TB)内，使可动快门(S)向第一输出(OUT1)或第二输出(OUT2)移动，在显示期间(图2的TC)显示图像。
[实施例2]
图4是表示本发明的实施例2的单沟道锁存电路的电路结构的电路图。
图4所示的锁存电路是在图1所示的锁存电路中，删除电容(CD2)、晶体管(NMT5)，将节点(N3)作为第一输出(OUT1)的电路。
图5表示图4所示的锁存电路的扫描电压(φG)、第一～第三驱动时钟(φAC1～φAC3)和各节点(N1、N2、N3)的时间变化的情况。
在时刻(t1)，当扫描线(LG)上的扫描电压(φG)从L电平的VL电压变化为H电平的VH1电压时，输入晶体管(NMT1)导通，节点(N1)的电压变成数据线(LD)上的电压(data在时刻(t1)为VL电压)。
在时刻(t2)，当扫描线(LG)上的扫描电压(φG)变化为L电平的VL电压时，晶体管(NMT1)关断，对节点(N1)的写入动作结束。
为了在该时刻(t1)至时刻(t2)之间进行充分的写入，与上述实施例1同样地，VH1电压优选15V以上。
在时刻(t3)，第三锁存控制线(LAC3)上的第三驱动时钟(φAC3)从H电平的VH3电压变化为L电平的VL电压。如上述，在将本实施例的锁存电路使用在上述可动快门方式的显示器中的情况下，在该时间点，快门(S)的位置在弹簧的力的作用下移动到第一输出(OUT1)和第二输出(OUT2)的中间位置。
然后，在时刻(t4)，当第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从L电平的VL电压变化为H电平的VH2’电压时，二极管接法的晶体管(NMT3)导通，使节点(N2)的电压上升。
根据上述(1)式，最终节点(N2)的电压VH4为VH4＝VH2’-Vth。Vth为晶体管(NMT3)的阈值电压。
在此，晶体管(NMT4)的栅极电压即节点(N2)的电压VH4比晶体管(NMT4)的阈值电压Vth高，因此晶体管(NMT4)呈导通状态。
在时刻(t5)，当第二锁存控制线(LAC2)上的第二驱动时钟(φAC2)从L电平的VL电压变化为H电平的VH2电压时，伴随第二驱动时钟(φAC2)的电压上升，节点(N3)的电压上升。
在此，若第一驱动时钟(φAC1)、第二驱动时钟(φAC2)和第三驱动时钟(φAC3)的H电平的电压为相同的VH2电压，则对于作为晶体管(NMT4)的栅极电压的节点(N2)，(VH2-Vth)成为最大电压，其结果是，节点(N3)的电压的最大值(VN3max)变成VN3max＝VH2-Vth-Vth，电压大幅降低，且速度也变慢。例如，若VH2＝25V，Vth＝5V，则VN3max＝15V。
因此，在本实施例中，将第一驱动时钟(φAC1)的H电平的电压设定为比第二驱动时钟(φAC2)和第三驱动时钟(φAC3)的H电平的电压VH2高的VH2’(例如，VH2’＝VH2+2Vth)电压。
由此，最终的节点(N3)的电压能够为第二驱动时钟(φAC2)的H电平的电压即VH2电压。
在时刻(t6)，当第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从H电平的VH2’电压变化为L电平的VL电压时，晶体管(NMT2)的栅极电压即节点(N1)的电压变成L电平的VL(例如0V)电压，因此晶体管(NMT2)关断。
晶体管(NMT3)为二极管接法，因此电流不从节点(N2)向第一锁存控制线(LAC1)流通。因此，节点(N2)维持VH4电压。另外，严格来说，由于晶体管(NMT2)的栅极从H电平的电压变化为L电平的电压，因此，晶体管(NMT2)的栅极-漏极间电容会多少导致电压降低，但由于其微小，所以在本说明书中忽略不计。
在时刻(t7)，当第二锁存控制线(LAC2)上的第二驱动时钟(φAC2)从H电平的VH2电压变化为L电平的VL电压时，由于晶体管(NMT4)的栅极电压即节点(N2)的电压为H电平的VH4电压，因此晶体管(NMT4)维持导通状态。
由此，伴随第二驱动时钟(φAC2)的电压降低，节点(N3)的电压降低。该情况下，节点(N2)的电压大致为VH4电压，晶体管(NMT4)变成电阻足够低的导通状态。因此，节点(N3)在较短时间内变成L电平的VL电压。
通过上述驱动方法，第一输出(OUT1)被设定为Low电平的VL电压。因此，在将本实施例的锁存电路使用在上述可动快门方式的显示器中的情况下，快门(S)在时刻(t6)和时刻(t7)之间，通过静电力被吸引至第一输出(OUT1)侧，但是时刻(t7)以后，快门(S)不再通过静电力被吸引至第一输出(OUT1)侧。从而，快门(S)例如在支承快门(S)的弹簧的力的作用下，位于第一输出(OUT1)和第二输出(OUT2)的中间。
在时刻(t8)，当第三锁存控制线(LAC3)上的第三驱动时钟(φAC3)变化为H电平的VH3电压时，位于第一输出(OUT1)和第二输出(OUT2)的中间的快门(S)被第三驱动时钟(φAC3)的H电平的VH2电压静电吸引，向第二输出(OUT2)侧移动，快门位置的设定结束。
接着，说明图5的右侧所示的时刻(t11)以后的下一子帧中的快门设定的时序。
在时刻(t11)，当扫描线(LG)上的扫描电压(φG)从L电平的VL电压变化为H电平的VH1电压时，输入晶体管(NMT1)导通，节点(N1)的电压变成数据线(LD)上的电压(data在时刻(t11)为VDH电压)。在此，VDH电压设定为比晶体管(NMT2)的阈值电压Vth高、能够在期望的时间引流节点(N2)的电荷使之成为VL电压的电压。例如为7V。由此，晶体管(NMT2)变成导通状态，节点(N2)的电压从VH4电压变成VL电压。
在时刻(t12)，当扫描线(LG)上的扫描电压(φG)变化为L电平的VL电压时，晶体管(NMT1)关断，对节点(N1)的写入动作结束。
在时刻(t13)，第三锁存控制线(LAC3)上的第三驱动时钟(φAC3)从H电平的VH3电压变化为L电平的VL电压。如上述，在将本实施例的锁存电路使用在上述可动快门方式的显示器中的情况下，在该时间点，快门(S)的位置在弹簧的力的作用下移动到第一输出(OUT1)和第二输出(OUT2)的中间位置。
接着，在时刻(t14)，第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从L电平的VL电压变成H电平的VH2’电压。这时，节点(N1)的电压变成VDH13’(＝VHD+VH2’)的电压。
此外，在时刻(t14)、时刻(t15)，发生与时刻(t4)、时刻(t5)相同的状况，在要进入时刻(t16)之前，各节点(N1)的电压VN1、节点(N2)的电压VN2、节点(N3)的电压VN3分别成为VN1＝VDH13’、VN2＝VH4、VN3＝VH2。
然后，在时刻(t16)，第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从H电平的VH2’电压变化为L电平的VL电压。这时，晶体管(NMT2)为导通状态，因此节点(N2)的电压从VH4电压向VL电压变化。结果晶体管(NMT4)关断。
之后，在时刻(t17)，当第二锁存控制线(LAC2)上的第二驱动时钟(φAC2)从H电平的VH2电压变化为L电平的VL电压时，由于晶体管(NMT4)的栅极电压即节点(N2)的电压为L电平的VL电压，因此晶体管(NMT4)维持关断状态，节点(N3)维持VH2电压。
这时，快门(S)在节点(N3)的电压变成H电平的时间点，在静电力的作用下向第一输出(OUT1)侧移动，并维持该状态。
即使在时刻(t18)第三锁存控制线(LAC3)上的第三驱动时钟(φAC3)从L电平的VL电压变成H电平的VH3电压，也能够维持该状态。
本实施例与上述实施例1相比，设定电压增多，并且还需要设定高电压，但是与上述实施例1相比，具有能够削减作为锁存电路的构成要素的电容(CD2)和晶体管(NMT5)这一优点。
另外，在上述说明中，说明了作为n型MOS晶体管使用半导体层由非晶硅构成的薄膜晶体管的情况，但是，在上述各实施例中，作为n型MOS晶体管，也可以使用半导体层由多晶硅构成的薄膜晶体管。
另外，在使用半导体层由多晶硅构成的薄膜晶体管的情况下，也可以代替n型MOS晶体管，使用p型MOS晶体管。
图6表示图4所示的单沟道锁存电路由p型MOS晶体管构成的情况下的电路结构。另外，图7表示图6所示的单沟道锁存电路的扫描电压(φG)、第一～第三驱动时钟(φAC1、φAC2、φAC3)和各节点(N1、N2、N3)的时间变化的情况。
首先，说明数据线(LD)上的电压(data)为L电平的VDL电压的情况。
在时刻(t1)，当扫描线(LG)上的扫描电压(φG)从H电平的VH电压变化为L电平的VL1电压变化(所谓的输入了扫描电压)，输入晶体管(PMT1)导通，节点(N1)变成数据线(LD)上的电压(data在时刻(t1)为VDL电压)。
当节点(N1)的电压变化为VDL电压时，晶体管(PMT2)变成导通状态，节点(N2)的电压成为VH电压。
在时刻(t2)，当扫描线(LG)上的扫描电压(φG)变化为H电平的VH电压时，晶体管(PMT1)关断，对节点(N1)的写入动作结束。
在时刻(t3)，第三锁存控制线(LAC3)上的第三驱动时钟(φAC3)从H电平的VH电压变化为L电平的VL3电压。如上所述，在将本实施例的锁存电路使用在上述可动快门方式的显示器中的情况下，在该时间点，快门(S)的位置在弹簧的力的作用下，移动到第一输出(OUT1)和第二输出(OUT2)的中间位置。
然后，在时刻(t4)中，当第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从H电平的VH电压变化为L电平的VL2电压时，二极管接法的晶体管(PMT3)变成导通状态，使节点(N2)的电压下降。
最终节点(N2)的电压VL4成为VL4＝VL2+Vth。Vth为晶体管(PMT3)的阈值电压。
在此，晶体管(PMT4)的栅极电压即节点(N2)的电压VL4比晶体管(PMT4)的阈值电压Vth低，因此晶体管(PMT4)导通。
另外，节点(N1)的电压也下降，节点(N1)变成VDL2＝(VDL-VL2)电压。
在时刻(t5)，当第二锁存控制线(LAC2)上的第二驱动时钟(φAC2)从H电平的VH电压变化为L电平的VL3电压时，由于晶体管(PMT4)为导通状态，因此伴随着第二驱动时钟(φAC2)的电压下降，节点(N3)的电压下降。
在此，若第一驱动时钟(φAC1)、第二驱动时钟(φAC2)和第三驱动时钟(φAC3)的L电平的电压为相同电压(用VL表示)，则对于作为晶体管(PMT4)的栅极电压的节点(N2)，(VL+Vth)成为最小电压，其结果是，节点(N3)的电压的最小值(VN3min)变成VN3min＝VL+Vth+Vth，电压大幅上升，且速度也变慢。
因此，在本实施例中，将第一驱动时钟(φAC1)的L电平的电压设定为比第二驱动时钟(φAC2)的L电平的电压低的电压，例如VL2＝VL3-2Vth。
由此，最终节点(N3)的电压能够为第二驱动时钟(φAC2)的L电平的电压即VL3电压。
在时刻(t6)，当第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从L电平的VL2电压变化为H电平的VH电压时，晶体管(PMT2)的栅极电压即节点(N1)的电压变成L电平的VDL电压，因此晶体管(PMT2)维持导通状态。
晶体管(PMT3)为二极管接法，因此电流不从第一锁存控制线(LAC1)向节点(N2)流通。因此，节点(N2)经由晶体管(PMT2)充电，变成VH电压。
结果晶体管(PMT4)关断。另外，严格地说，由于晶体管(PMT2)的栅极从L电平的电压变化为H电平的电压，因此晶体管(PMT2)的栅极-漏极间电容会多少导致电压上升，但由于其微小，所以在本说明书中忽略不计。
在时刻(t7)，第二锁存控制线(LAC2)上的第二驱动时钟(φAC2)从L电平的VL3电压变化为H电平的VH电压，但由于晶体管(PMT4)关断，因此节点(N3)维持L电平的VL3电压。
接着，说明图7的右侧所示的时刻(t11)以后的下一子帧中的快门设定的时序。
在时刻(t11)，当扫描线(LG)上的扫描电压(φG)从H电平的VH电压变化为L电平的VL1电压时，输入晶体管(PMT1)导通，节点(N1)的电压变成数据线(LD)上的电压(data在时刻(t11)为VH电压)。
在时刻(t12)，当扫描线(LG)上的扫描电压(φG)变化为H电平的VH电压时，晶体管(PMT1)关断，对节点(N1)的写入动作结束。
在时刻(t13)，使第三锁存控制线(LAC3)上的第三驱动时钟(φAC3)从H电平的VH电压变化为L电平的VL3电压。在将本实施例的锁存电路使用在上述可动快门方式的显示器中的情况下，在该时间点，快门(S)的位置在弹簧的力的作用下，移动到第一输出(OUT1)和第二输出(OUT2)的中间位置。
接着，在时刻(t14)，第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从H电平的VH电压变成L电平的VL2电压。这时，由于节点(N1)的电压在这之前为VH，因此节点(N1)的电压变化为VDL3(＝VH-VL2)电压。
此外，在时刻(t14)、时刻(t15)，发生与时刻(t4)、时刻(t5)相同的情况，在要进入时刻(t16)之前，各节点(N1)的电压VN1、节点(N2)的电压VN2、节点(N3)的电压VN3分别为VN1＝VDL3、VN2＝VL4、VN3＝VL3。
然后，在时刻(t16)，第一锁存控制线(LAC1)上的第一驱动时钟(φAC1)从L电平的VL2电压变化为H电平的VH电压。这时，晶体管(PMT2)为关断状态，晶体管(PMT3)为二极管接法，因此，电流不从第一锁存控制线(LAC1)向节点(N2)流通。因而，节点(N2)维持VL4的电压。另外，严格地说，由于晶体管(PMT2)的栅极从L电平的电压变化为H电平的电压，因此晶体管(PMT2)的栅极-漏极间电容会多少导致电压上升，但由于其微小，所以在本说明书中忽略不计。
之后，在时刻(t17)，当第二锁存控制线(LAC2)上的第二驱动时钟(φAC2)从L电平的VL3电压变化为H电平的VH电压时，由于晶体管(PMT4)的栅极电压即节点(N2)的电压为L电平的VL4的电压，因此晶体管(PMT4)导通，节点(N3)变成VH电压。
这时，快门(S)在节点(N4)的电压变成H电平的时间点，在静电力的作用下向第一输出(OUT1)侧移动，并维持该状态。
即使在时刻(t18)第三锁存控制线(LAC3)上的第三驱动时钟(φAC3)变成H电平的VH电压，也维持该状态。
另外，在上述说明中，说明了将本发明的锁存电路使用在上述可动快门方式的显示器中的情况，但是，本发明当然也能够应用于可动快门方式的显示器的电路以外的需要同样动作的其它显示器中。
以上基于上述实施例具体说明了发明人进行的发明，但本发明并不限于上述实施例，能够在不脱离其宗旨的范围内进行种种变更。

Claims (14)

1.一种锁存电路，在输入了扫描电压时读入数据并锁存所述数据，其特征在于，包括：
第一锁存控制线，被供给第一驱动时钟；
第二锁存控制线，被供给第二驱动时钟；
具有栅极、第一电极和第二电极的输入晶体管，在所述扫描电压输入到所述栅极时，读入与“0”或“1”的数据对应的电压；
第一电容，连接在所述输入晶体管的所述第二电极和所述第一锁存控制线之间，保持由所述输入晶体管读入的电压；
具有栅极、第一电极和第二电极的第一导电型的第一晶体管，其中，所述第一电极与所述第一锁存控制线连接，所述栅极与所述输入晶体管的所述第二电极连接；
具有栅极、第一电极和第二电极的所述第一导电型的第二晶体管，其中，所述栅极与所述第一晶体管的所述第二电极连接，所述第一电极与所述第二锁存控制线连接；
具有栅极、第一电极和第二电极的所述第一导电型的第三晶体管，其中，所述栅极与所述第一晶体管的所述第二电极连接，所述第一电极与所述第二晶体管的所述第二电极连接，并且所述第二电极与输出端子连接；
第二电容，连接在所述第一晶体管的所述第二电极和所述第二晶体管的所述第二电极之间；和
二极管，连接在所述第一晶体管的所述第二电极和所述第一锁存控制线之间。
2.如权利要求1所述的锁存电路，其特征在于：
在所述扫描电压输入后，所述第一驱动时钟从第一电压变化为第二电压，
在所述第一驱动时钟从所述第一电压变化为所述第二电压后，所述第二驱动时钟从所述第一电压变化为所述第二电压，
在所述第一驱动时钟从所述第二电压变化为所述第一电压后，所述第二驱动时钟从所述第二电压变化为所述第一电压，
所述输出端子的电压，在所述第二驱动时钟从所述第一电压变化为所述第二电压时，成为所述第二电压，在所述第二驱动时钟从所述第二电压变化为所述第一电压时，根据所述第一晶体管的导通状态或关断状态，成为所述第二电压或所述第一电压。
3.如权利要求1所述的锁存电路，其特征在于：
所述二极管由二极管接法的晶体管构成，
所述输入晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管和所述二极管，是半导体层由非晶硅构成的薄膜晶体管。
4.如权利要求2所述的锁存电路，其特征在于：
所述二极管由二极管接法的晶体管构成，
所述输入晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管和所述二极管为n型晶体管，
所述第二电压是比所述第一电压更高电位的电压。
5.一种锁存电路，在输入了扫描电压时读入数据并锁存所述数据，其特征在于，包括：
第一锁存控制线，被供给第一驱动时钟；
第二锁存控制线，被供给第二驱动时钟；
具有栅极、第一电极和第二电极的输入晶体管，在所述扫描电压输入到所述栅极时，读入与“0”或“1”的数据对应的电压；
第一电容，连接在所述输入晶体管的所述第二电极和所述第一锁存控制线之间，保持由所述输入晶体管读入的电压；
具有栅极、第一电极和第二电极的第一导电型的第一晶体管，其中，所述栅极与所述输入晶体管的所述第二电极连接，所述第一电极与所述第一锁存控制线连接；
具有栅极、第一电极和第二电极的所述第一导电型的第二晶体管，其中，所述栅极与所述第一晶体管的所述第二电极连接，所述第一电极与所述第二锁存控制线连接，并且所述第二电极与输出端子连接；和
二极管，连接在所述第一晶体管的所述第二电极和所述第一锁存控制线之间。
6.如权利要求5所述的锁存电路，其特征在于：
在所述扫描电压输入后，所述第一驱动时钟从第一电压变化为第二电压，
在所述第一驱动时钟从所述第一电压变化为所述第二电压后，所述第二驱动时钟从第三电压变化为第四电压，
在所述第一驱动时钟从所述第二电压变化为所述第一电压后，所述第二驱动时钟从所述第四电压变化为所述第三电压，
所述输出端子的电压，在所述第二驱动时钟从所述第三电压变化为所述第四电压时，成为所述第四电压，在所述第二驱动时钟从所述第四电压变化为所述第三电压时，根据所述第一晶体管的导通状态或关断状态，成为所述第四电压或所述第三电压。
7.如权利要求5所述的锁存电路，其特征在于：
在所述扫描电压输入后，所述第一驱动时钟从第一电压变化为第二电压，
在所述第一驱动时钟从所述第一电压变化为所述第二电压后，所述第二驱动时钟从第三电压变化为第四电压，
在所述第一驱动时钟从所述第二电压变化为所述第一电压后，所述第二驱动时钟从所述第四电压变化为所述第三电压，
当令所述第一驱动时钟的所述第二电压为VH1，所述第二驱动时钟的所述第四电压为VH2，晶体管的阈值电压为Vth时，满足|VH1|≥|VH2+2×Vth|。
8.如权利要求5所述的锁存电路，其特征在于：
所述二极管由二极管接法的晶体管构成，
所述输入晶体管、所述第一晶体管、所述第二晶体管和所述二极管，是半导体层由非晶硅构成的薄膜晶体管。
9.如权利要求6所述的锁存电路，其特征在于：
所述二极管由二极管接法的晶体管构成，
所述输入晶体管、所述第一晶体管、所述第二晶体管和所述二极管为n型晶体管，
所述第二电压是比所述第一电压更高电位的电压，所述第四电压是比所述第三电压更高电位的电压。
10.一种显示装置，具备分别具有可动快门的多个像素，通过对所述可动快门的位置进行电控制来进行图像显示，其特征在于：
所述各像素具有对所述可动快门的位置进行电控制的像素电路，
所述像素电路具有：
第一输出端子；
第二输出端子；
锁存电路，与所述第一输出端子连接，在输入了扫描电压时读入数据并锁存所述数据，该锁存电路包括：第一锁存控制线，被供给第一驱动时钟；第二锁存控制线，被供给第二驱动时钟；具有栅极、第一电极和第二电极的输入晶体管，在所述扫描电压输入到所述栅极时，读入与“0”或“1”的数据对应的电压；第一电容，连接在所述输入晶体管的所述第二电极和所述第一锁存控制线之间，保持由所述输入晶体管读入的电压；具有栅极、第一电极和第二电极的第一导电型的第一晶体管，其中，所述第一电极与所述第一锁存控制线连接，所述栅极与所述输入晶体管的所述第二电极连接；具有栅极、第一电极和第二电极的所述第一导电型的第二晶体管，其中，所述栅极与所述第一晶体管的所述第二电极连接，所述第一电极与所述第二锁存控制线连接；具有栅极、第一电极和第二电极的所述第一导电型的第三晶体管，其中，所述栅极与所述第一晶体管的所述第二电极连接，所述第一电极与所述第二晶体管的所述第二电极连接，并且所述第二电极与所述第二输出端子连接；第二电容，连接在所述第一晶体管的所述第二电极和所述第二晶体管的所述第二电极之间；和二极管，连接在所述第一晶体管的所述第二电极和所述第一锁存控制线之间；和
第三锁存控制线，与所述第二输出端子连接，被供给第三驱动时钟。
11.如权利要求10所述的显示装置，其特征在于：
在所述扫描电压输入后，所述第一驱动时钟从第一电压变化为第二电压，
在所述第一驱动时钟从所述第一电压变化为所述第二电压后，所述第二驱动时钟从所述第一电压变化为所述第二电压，
在所述第一驱动时钟从所述第二电压变化为所述第一电压后，所述第二驱动时钟从所述第二电压变化为所述第一电压，
所述第二输出端子的电压，在所述第二驱动时钟从所述第一电压变化为所述第二电压时，成为所述第二电压，在所述第二驱动时钟从所述第二电压变化为所述第一电压时，根据所述第一晶体管的导通状态或关断状态，成为所述第二电压或所述第一电压。
12.如权利要求10所述的显示装置，其特征在于：
所述二极管由二极管接法的晶体管构成，
所述输入晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管和所述二极管，是半导体层由非晶硅构成的薄膜晶体管。
13.如权利要求11所述的显示装置，其特征在于：
所述二极管由二极管接法的晶体管构成，
所述输入晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管和所述二极管为n型晶体管，
所述第二电压是比所述第一电压更高电位的电压。
14.如权利要求10所述的显示装置，其特征在于：
所述第三驱动时钟从第二电压变化为第一电压，并从所述第一电压变化为所述第二电压，
在所述第三驱动时钟为所述第一电压的期间内，从所述锁存电路向所述第一输出端子输出的电压被确定。
CN201210082438.XA 2011-05-12 2012-03-26 锁存电路及使用锁存电路的显示装置 Expired - Fee Related CN102780471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011106895A JP2012239046A (ja) 2011-05-12 2011-05-12 ラッチ回路およびラッチ回路を用いた表示装置
JP2011-106895 2011-05-12

Publications (2)

Publication Number Publication Date
CN102780471A true CN102780471A (zh) 2012-11-14
CN102780471B CN102780471B (zh) 2015-10-14

Family

ID=45932184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210082438.XA Expired - Fee Related CN102780471B (zh) 2011-05-12 2012-03-26 锁存电路及使用锁存电路的显示装置

Country Status (6)

Country Link
US (1) US8994704B2 (zh)
EP (1) EP2523348B1 (zh)
JP (1) JP2012239046A (zh)
KR (1) KR101383865B1 (zh)
CN (1) CN102780471B (zh)
TW (1) TWI457903B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103986455A (zh) * 2014-05-09 2014-08-13 三星半导体(中国)研究开发有限公司 扫描保持寄存器
CN105247605A (zh) * 2013-01-22 2016-01-13 皮克斯特隆尼斯有限公司 像素电路及具备其的显示装置
CN107403611A (zh) * 2017-09-25 2017-11-28 京东方科技集团股份有限公司 像素记忆电路、液晶显示器和可穿戴设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5856799B2 (ja) * 2011-10-17 2016-02-10 ピクストロニクス，インコーポレイテッド ラッチ回路および表示装置
US10071904B2 (en) 2014-09-25 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9698170B2 (en) 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10068927B2 (en) 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886896A (zh) * 2003-12-01 2006-12-27 索尼株式会社 时钟反相器电路、锁存电路、移位寄存器电路、显示设备驱动电路和显示设备
GB2459661A (en) * 2008-04-29 2009-11-04 Sharp Kk A low power NMOS latch for an LCD scan pulse shift register

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005195854A (ja) * 2004-01-07 2005-07-21 Mitsubishi Electric Corp 画像表示装置およびその検査方法
KR20050075116A (ko) * 2004-01-15 2005-07-20 매그나칩 반도체 유한회사 디스플레이 패널을 위한 래치 회로
GB0412586D0 (en) 2004-06-05 2004-07-07 Koninkl Philips Electronics Nv Active matrix display devices
ES2504174T3 (es) 2005-02-23 2014-10-08 Pixtronix, Inc. Procedimientos y aparatos de representación visual
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
JP2008164796A (ja) * 2006-12-27 2008-07-17 Sony Corp 画素回路および表示装置とその駆動方法
JP5151585B2 (ja) * 2008-03-18 2013-02-27 ソニー株式会社 半導体デバイス、表示パネル及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886896A (zh) * 2003-12-01 2006-12-27 索尼株式会社 时钟反相器电路、锁存电路、移位寄存器电路、显示设备驱动电路和显示设备
GB2459661A (en) * 2008-04-29 2009-11-04 Sharp Kk A low power NMOS latch for an LCD scan pulse shift register

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247605A (zh) * 2013-01-22 2016-01-13 皮克斯特隆尼斯有限公司 像素电路及具备其的显示装置
CN103986455A (zh) * 2014-05-09 2014-08-13 三星半导体(中国)研究开发有限公司 扫描保持寄存器
CN103986455B (zh) * 2014-05-09 2017-04-12 三星半导体(中国)研究开发有限公司 扫描保持寄存器
CN107403611A (zh) * 2017-09-25 2017-11-28 京东方科技集团股份有限公司 像素记忆电路、液晶显示器和可穿戴设备
US10762868B2 (en) 2017-09-25 2020-09-01 Boe Technology Group Co., Ltd. Memory-in-pixel circuit and driving method thereof, liquid crystal display panel and wearable device

Also Published As

Publication number Publication date
CN102780471B (zh) 2015-10-14
JP2012239046A (ja) 2012-12-06
KR101383865B1 (ko) 2014-04-10
KR20120127202A (ko) 2012-11-21
TWI457903B (zh) 2014-10-21
EP2523348B1 (en) 2015-07-08
EP2523348A1 (en) 2012-11-14
US20120287101A1 (en) 2012-11-15
TW201246167A (en) 2012-11-16
US8994704B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
KR101613000B1 (ko) 시프트 레지스터 유닛 및 그 구동 방법, 시프트 레지스터 및 디스플레이 장치
CN102780471A (zh) 锁存电路及使用锁存电路的显示装置
US9887013B2 (en) Shift register unit, shift register, and display apparatus
US10269281B2 (en) Voltage control circuit and method, gate driving circuit and display device
KR101944641B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
CN101878592B (zh) 半导体装置和显示装置
US10698526B2 (en) Compensation circuit, gate driving unit, gate driving circuit, driving methods thereof and display device
CN105139822B (zh) 移位寄存器及其驱动方法，栅极驱动电路
US10725579B2 (en) Compensation circuit, gate driving unit, gate driving circuit, driving methods thereof and display device
CN113196368A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
KR102147645B1 (ko) 쉬프트 레지스터
US20170345516A1 (en) Shift register unit, gate drive device, display device, and control method
CN110517620B (zh) 一种移位寄存器及显示面板
CN105144276A (zh) 显示装置及其驱动方法
CN112164361B (zh) 像素电路及其驱动方法、显示面板
CN104269151A (zh) 一种可实现信号双向传输的栅极驱动电路
KR101489744B1 (ko) 래치 회로 및 표시장치
CN103956137A (zh) 栅极驱动电路及方法、阵列基板行驱动电路和显示装置
US7573451B2 (en) Sample hold circuit and image display device using the same
CN109887469B (zh) 移位寄存器及具备该移位寄存器的显示装置
CN113168802B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
KR101851566B1 (ko) 레벨 시프터 및 이를 포함하는 디스플레이 장치
CN103824551A (zh) 一种栅极驱动电路及显示面板
CN116597766A (zh) 栅极驱动电路、栅极驱动电路的驱动方法及显示基板
CN115798405A (zh) 移位寄存器、驱动方法及扫描驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: JAPAN DISPLAY Inc.

Address before: Chiba County, Japan

Applicant before: Japan Display East Inc.

Address after: Chiba County, Japan

Applicant after: Japan Display East Inc.

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HITACHI DISPLAY CO., LTD. TO: APAN DISPLAY EAST, INC.

Free format text: CORRECT: APPLICANT; FROM: APAN DISPLAY EAST, INC. TO: JAPAN DISPLAY, INC.

ASS Succession or assignment of patent right

Owner name: PIXTRONIX INC.

Free format text: FORMER OWNER: JAPAN DISPLAY, INC.

Effective date: 20131011

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20131011

Address after: California, USA

Applicant after: PIXTRONIX, Inc.

Address before: Tokyo, Japan

Applicant before: JAPAN DISPLAY Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170123

Address after: California, USA

Patentee after: EPCOS AG

Address before: California, USA

Patentee before: Pixtronix, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151014

Termination date: 20170326