CN105247605A - 像素电路及具备其的显示装置 - Google Patents

像素电路及具备其的显示装置 Download PDF

Info

Publication number
CN105247605A
CN105247605A CN201480005412.2A CN201480005412A CN105247605A CN 105247605 A CN105247605 A CN 105247605A CN 201480005412 A CN201480005412 A CN 201480005412A CN 105247605 A CN105247605 A CN 105247605A
Authority
CN
China
Prior art keywords
shutter
transistor
capacitor
image element
shutter means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480005412.2A
Other languages
English (en)
Inventor
仓永卓英
松本克巳
宫本光秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Original Assignee
Pixtronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtronix Inc filed Critical Pixtronix Inc
Publication of CN105247605A publication Critical patent/CN105247605A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3453—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on rotating particles or microelements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种减少控制微机电系统快门所需的晶体管的数量、且缩短对像素的写入时间的像素电路及具备其的显示装置。本发明提供如下像素电路，其具备第一晶体管、第一电容器、及快门部，所述第一电容器的一端连接于工作电源，所述第一电容器的另一端连接于所述第一晶体管的一端与所述快门部，所述第一晶体管的另一端连接于共用电极。

Description

像素电路及具备其的显示装置
技术领域
本发明涉及一种像素电路及具备其的显示装置。本发明尤其涉及一种控制MEMS(microelectromechanicalsystem，微机电系统)快门的像素电路及具备其的显示装置。
背景技术
由于对于省电力化的需求，近年来，液晶显示装置已广泛普及。然而，对于液晶显示装置而言，难以提高开口率，因此，于更高精细化或背光源的省电力化方面存在大问题。而且，对于控制液晶分子运动的液晶显示装置而言，难以实现更高速的显示。作为代替此种控制液晶分子运动的显示方法者，近年来，使用有机械快门(以下称为“MEMS(MicroElectroMechanicalSystems)快门”或仅称为“快门”)的显示装置已受到关注，该机械快门应用有MEMS技术(专利文献1)。
所谓使用有MEMS快门的显示装置(以下称为“MEMS显示装置”)，是指如下显示装置，其使用TFT(ThinFilmTransistor，薄膜晶体管)使针对每个像素而设置的MEMS快门高速地开闭，由此，控制透过快门的光量，调整图像的明暗。MEMS显示装置的主流是采用时间灰度方式，依序对来自红色、绿色及蓝色的LED(LightEmittingDiode，发光二极管)背光源的光进行切换，由此显示图像。由此，MEMS显示装置的特征在于：无需液晶显示装置中所使用的偏光薄膜或彩色滤光片等，与液晶显示装置相比较，背光源的光利用效率约为10倍，消耗电力为1/2以下，且色再现性优异。
于MEMS显示装置中，MEMS快门与用以驱动MEMS快门的开关元件形成于基板上。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2008-197668号公报
发明内容
[发明要解决的问题]
为了进一步使MEMS显示装置实现高精细化，需要缩短对于像素的写入时间，即，需要使对快门的开闭进行控制的像素电路实现高速化。而且，一般形成于玻璃基板上的TFT的精细化越高，则性能越会产生不均，因此，有时使用有TFT的设备的可靠性会降低。因此，需要减少配置于像素电路的晶体管而提高像素电路的可靠性。
本发明解决所述问题，其目的在于提供如下像素电路及具备其的显示装置，该像素电路减少了控制MEMS快门所需的晶体管的数量，并且缩短了对于像素的写入时间。
[解决问题的技术手段]
根据本发明的一实施方式，提供一种像素电路，其包括第一电容器、第一晶体管、及快门部，所述第一电容器的一端连接于工作电源，所述第一电容器的另一端连接于所述第一晶体管的一端与所述快门部，所述第一晶体管的另一端连接于共用电极。
所述像素电路也可还包括第二电容器与第二晶体管，所述第二晶体管的一端连接于数据线，所述第二晶体管的另一端连接于所述第二电容器的一端与所述第一晶体管的栅极，所述第二晶体管的栅极连接于栅极线，所述第二电容器的另一端连接于所述共用电极。
于所述像素电路中，所述快门部也可包括具有开口部的第一快门构件、产生与所述第一快门构件的电位差的第二快门构件及第三快门构件，所述第一快门构件连接于所述第一电容器的另一端与所述第一晶体管的一端，所述第二快门构件连接于第一快门电源，所述第三快门构件连接于第二快门电源。
所述像素电路也可还包括第三电容器、第三晶体管、及反相电路，所述快门部包括具有开口部的第一快门构件、产生与所述第一快门构件的电位差的第二快门构件及第三快门构件，所述第一快门构件连接于第一快门电源，所述第二快门构件连接于所述第一电容器的另一端与所述第一晶体管的一端，所述第三电容器的一端连接于工作电源，所述第三电容器的另一端连接于所述第三晶体管的一端与所述第三快门构件，所述第三晶体管的另一端连接于共用电极，所述反相电路的输入端子连接于所述第一晶体管的栅极，所述反相电路的输出端子连接于所述第三晶体管的栅极。
所述像素电路中，所述反相电路也可为CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)，所述CMOS的共用栅极连接于所述第一晶体管的栅极，所述CMOS的一端连接于第二快门电源，所述CMOS的另一端连接于共用电极。
而且，根据本发明的一实施方式，提供一种显示装置，其包括：多个像素，其对应于基板上所配置的多条数据线与多条栅极线的交点的各个而配置；及如技术方案1至5中任一项所述的像素电路，其配置于所述像素。
所述显示装置中，所述快门部也可包括具有开口部的第一快门构件、包含连接于所述快门的第一弹簧及连接于所述第一弹簧的第一锚定(anchor)部的第二快门构件、连接于所述快门的第二弹簧及连接于所述第二弹簧的第二快门构件，利用所述第一锚定部与所述第二锚定部的电位差，所述第一弹簧与所述第二弹簧受到静电驱动。
所述显示装置中，也可利用所述像素电路而供给所述第一锚定部与所述第二锚定部的电位差。
所述显示装置也可还包括：对向基板，其与所述基板接合且具有光透过部；及背光源，其与所述对向基板相对向地配置；使自所述背光源供给的光从所述第一快门构件的所述开口部与所述对向基板的所述光透过部的重叠部分透过。
[发明的效果]
根据本发明，提供如下像素电路及具备其的显示装置，该像素电路减少了控制MEMS快门所需的晶体管的数量，并且缩短了对于像素的写入时间。由此，可实现MEMS快门显示装置的高精细化。
附图说明
图1是表示本发明的一实施方式的显示装置10000的图，图1(a)是显示装置10000的立体图，图1(b)是显示装置10000的平面图。
图2是本发明的一实施方式的显示装置的电路区块图。
图3是与本发明的一实施方式的MEMS快门显示装置10000的每个像素相对应地配置的MEMS快门1000的示意图。
图4是表示本发明之像素电路100的电路图。
图5是表示本发明的一实施方式的像素电路200的电路图。
图6是表示使本发明的一实施方式的像素电路200驱动的时序图的图。
图7是表示使本发明的一实施方式的像素电路200驱动的时序图的图。
图8是表示本发明的一实施方式的像素电路300的电路图。
图9是表示使本发明的一实施方式的像素电路300驱动的时序图的图。
图10是表示使本发明的一实施方式的像素电路300驱动的时序图的图。
图11是表示本发明的一实施方式的像素电路400的电路图。
图12是表示本发明的一实施方式的像素电路400的电路图。
图13是表示使本发明的一实施方式的像素电路400驱动的时序图的图。
图14是表示使本发明的一实施方式的像素电路400驱动的时序图的图。
图15是表示本发明的一实施方式的像素电路500的电路图。
图16是表示本发明的一实施方式的像素电路500的电路图。
图17是表示现有的像素电路800的电路图。
图18是表示现有的像素电路900的电路图。
具体实施方式
以下，参照图式，对本发明的像素电路及具备其的显示装置进行说明。然而，本发明的像素电路及具备其的显示装置并不限定于以下所示的实施方式及实施例的揭示内容而被解释。另外，在本实施方式及实施例所参照的图式中，对相同部分或具有相同功能的部分附上相同符号，且省略其重复说明。
图1是表示本发明的一实施方式的显示装置10000的图，图1(a)是显示装置10000的立体图，图1(b)是显示装置10000的平面图。本实施方式的显示装置10000具有基板1100及对向基板5000。基板1100具有显示部2000、驱动电路3100、3150及3200、及配置有多个端子3310的端子部3300。基板1100与对向基板5000使用密封材料等而接合。
图2是本发明的一实施方式的显示装置的电路区块图。图像信号及控制信号从控制器4000供给至图2所示的本发明的一实施方式的显示装置10000。而且，光从受到控制器4000控制的背光源4500供给至图2所示的本发明的一实施方式的显示装置10000。另外，也可包含控制器4000及背光源4500而构成本发明的显示装置10000。
图2中表示具有现有的像素电路的显示部2000，但应用后述的本发明的像素电路。显示部2000具有像素(电路)800，该像素(电路)800在对应于栅极线(G1、G2、…、Gn)与数据线(D1、D2、…、Dm)的交点的位置，具有配置为矩阵状的MEMS快门1000、晶体管(TFT)811、及电容器820。驱动电路3100、3150为数据驱动器，其经由数据线(D1、D2、…、Dm)而向晶体管811供给数据信号。驱动电路3200为栅极驱动器，其经由栅极线(G1、G2、…、Gn)而向晶体管811供给栅极信号。另外，本实施方式中，如图1所示，数据驱动器即驱动电路3100、3150以夹着显示部2000的方式配置，但并不限定于该构成。晶体管811根据从数据线(D1、D2、…、Dm)供给的数据信号而驱动MEMS快门1000。
图3是与本实施方式的MEMS快门显示装置10000的每个像素相对应地配置的MEMS快门1000的示意图。MEMS快门1000具有快门1210、第一弹簧1251、1253、1255、1257、第二弹簧1311、1313、1315、1317、及锚定部1271、1273、1275、1277。快门1210具有一个或多个开口部1230，快门1210本体成为遮光部。而且，于基板1100中形成有一个或多个光透过部1140。而且，于显示装置中，以与配置有快门的基板1100的面相对向的方式配置有对向基板5000，该对向基板5000具有使光透过的开口部，对向基板5000的开口部与基板1100的光透过部1140以于平面方向上大致重合的方式配置，对向基板经由密封材料等而接合于基板1100。显示装置以如下方式构成，即，从对向基板5000的背面供给且透过对向基板5000的开口部的光在透过快门1210的开口部1230且透过基板1100的光透过部1140的后，被人眼视认。
快门1210的一侧经由第一弹簧1251、1253而连接于锚定部1271、1273。锚定部1271、1273具有如下功能，即，与第一弹簧1251、1253一并将快门1210支撑为悬浮于基板110的表面的状态。锚定部1271与第一弹簧1251电连接，且锚定部1273与第一弹簧1253电连接。偏压电位从后述的晶体管供给至锚定部1271、1273，且偏压电位供给至第一弹簧1251、1253。而且，快门1210的另一侧经由第一弹簧1255、1257而连接于锚定部1275、1277。锚定部1275、1277具有如下功能，即，与第一弹簧1255、1257一并将快门1210支撑为悬浮于基板1100的表面的状态。锚定部1275与第一弹簧1255电连接，且锚定部1277与第一弹簧1257电连接。偏压电位从晶体管供给至锚定部1275、1277，且偏压电位供给至第一弹簧1255、1257。由该等快门1210、第一弹簧1251、1253、1255、1257、锚定部1271、1273、及锚定部1275、1277构成第一快门构件。
而且，第二弹簧1311、1313电连接于锚定部1331。锚定部1331具有如下功能，即，将第二弹簧1311、1313支撑为悬浮于基板1100的表面的状态。接地电位供给至锚定部1331，且接地电位供给至第二弹簧1311、1313。另外，也可为如下构成，即，代替所述接地电位而将特定的电位供给至锚定部1331(对于以下说明中的接地电位也同)。而且，第二弹簧1315、1317电连接于锚定部1333。锚定部1333具有如下功能，即，将第二弹簧1315、1317支撑为悬浮于基板1100的表面的状态。锚定部1333与第二弹簧1315、1317电连接。接地电位供给至锚定部1333，且接地电位供给至第二弹簧1315、1317。于本实施方式中，由第二弹簧1311、1313、锚定部1331构成第二快门构件。而且，由第二弹簧1315、1317、锚定部1333构成第三快门构件。
如上所述，于本实施方式中，偏压电位从晶体管供给至锚定部1271、1273，偏压电位供给至第一弹簧1251、1253，且接地电位供给至锚定部1331，接地电位供给至第二弹簧1311、1313。利用第一弹簧1251、1253与第二弹簧1311、1313之间的电位差，第一弹簧1251与第二弹簧1311受到静电驱动，以彼此吸引的方式移动，且第一弹簧1253与第二弹簧1313受到静电驱动，以彼此吸引的方式移动，且快门1210移动。即，第一快门构件向第二快门构件侧移动。
而且，同样地，偏压电位从晶体管供给至锚定部1275、1277，偏压电位供给至第一弹簧1255、1257，且接地电位供给至锚定部1333，接地电位供给至第二弹簧1315、1317。利用第一弹簧1255、1257与第二弹簧1315、1317的间的电位差，第一弹簧1255与第二弹簧1315受到静电驱动，以彼此吸引的方式移动，且第一弹簧1257与第二弹簧1317受到静电驱动，以彼此吸引的方式移动，且快门1210移动。即，第一快门构件向第三快门构件侧移动。
如此，利用静电力而使快门1210驱动，由此，可使快门1210进行高速动作。因此，显示装置10000利用高速驱动而使快门1210的位置发生变化，控制透过开口部1230的光量，由此，可进行灰度显示。而且，也可依照R、G、B三色的顺序驱动从背光源4500放射出的光(场序(fieldsequence)驱动)，由此，进行彩色显示。该情况下，无需液晶显示装置中所需的偏光板或彩色滤光片，因此，也可无衰减地利用背光源的光。
此处，对控制MEMS快门1000的像素电路进行说明。图17是表示现有的像素电路800的电路图。于像素电路800中，CMOS闩锁电路(PMOS(PositivechannelMetalOxideSemiconductor，正通道金属氧化物半导体)831、NMOS(NegativechannelMetalOxideSemiconductor，负通道金属氧化物半导体)833、PMOS835、NMOS837)的两个输出端子分别连接于第二快门构件893及第三快门构件895。PMOS831与PMOS835的一端连接于工作电源(Actuate)870，NMOS833与NMOS837的一端连接于共用电源(Common)880。例如，对工作电源870供给25V，共用电源880接地。而且，第一快门构件891连接于快门电源(Shutter)881，例如被供给25V。
而且，为了控制CMOS闩锁电路，串联连接的两个晶体管(NMOS811、NMOS813)的一端连接于PMOS831及NMOS833的栅极。电容器820连接于NMOS811与NMOS813的连接部，电容器820的一端连接于共用电源880。NMOS811的一端连接于数据线(Data)860，例如被供给如5V与0V般的两种电位。而且，NMOS811的栅极连接于栅极线(Gateline_1)873，NMOS813的栅极连接于栅极线(Gateline_2)875。如5V与0V般的两种电位供给至栅极线873及栅极线875。
像素电路800利用两个晶体管(NMOS811、NMOS813)与一个电容器820而控制CMOS闩锁电路，将不同的电位例如25V或0V分别供给至第二快门构件893及第三快门构件895而产生电位差，由此，使第一快门构件891移动。然而，根据图17也可知：现有的像素电路800使用6个晶体管而形成，因此，配置于整个显示装置的晶体管的数量庞大。
玻璃基板一般被用作MEMS显示装置的基板1100，但玻璃基板上所形成的晶体管(TFT)存在阈值电压的变动增大的倾向。因此，如果玻璃基板上所形成的晶体管的性能产生不均，则会导致无法以预期的电位驱动像素电路，从而产生像素缺陷。而且，晶体管需要配置于快门构件的配置区域的外侧，如果减小像素尺寸，则形成像素电路所需的晶体管无法容纳于该尺寸。另一方面，电容器也可配置于快门构件的下部，与晶体管相比较，伴随高精细化的问题不大。因此，为了使MEMS显示装置实现高精细化，有利的是减少像素电路中所含的晶体管的数量。
另一方面，作为未使用CMOS闩锁电路而控制快门的电路，也存在图18所示的像素电路900。像素电路900利用包含3个晶体管(NMOS911、NMOS913、NMOS915)与一个电容器920的电路而控制快门部990。NMOS911的一端连接于数据线960，另一端连接于电容器920的一端及NMOS913的栅极。NMOS913的另一端连接于NMOS915的一端与快门部990。而且，NMOS911的栅极连接于扫描线(Scanline)971，电容器920的另一端连接于共用电源980。NMOS915的栅极连接于充电触发器(Chargetrigger)961，另一端连接于共用充电器(Commonchaege)963。
像素电路900与像素电路800相比较，电路构成所需的晶体管的数量减少，看似有利于MEMS显示装置的高精细化。然而，对于像素电路900而言，为了确定快门的位置，最高需要转动两次快门(TwoMotion)。例如即使当使第一快门构件向第二快门构件侧移动时，也需要先向第三快门构件侧移动，其后向第二快门构件侧移动。根据以上内容，与像素电路800相比较，对于像素的写入时间需要约2，从而需要进一步实现高速化。
本发明者等进行了仔细研究，结果发现同时满足如下两个要求的像素电路，该两个要求是指对于像素的写入时间的高速化、与减少晶体管的数量。图4是表示本发明之像素电路100的电路图。像素电路100具备串联连接的电容器110与晶体管120、及快门部190。电容器110的一端连接于工作电源(Actuate)170，另一端连接于晶体管120的一端与快门部190，晶体管120的另一端连接于共用电极(Common)180。而且，晶体管120的栅极可利用从数据线(未图示)施加的电压而进行控制。对工作电源170例如供给25V或0V，共用电极180接地。
此处，说明像素电路100的动作，如果在晶体管120断开的状态下，将高电位供给至工作电源170，则该电位保持于电容器110。所保持的电位供给至快门部190。如果接通晶体管120，则保持于电容器110的电位会流向共用电极180，接点A的电位成为低电位(例如0V)，供给至快门部190的电位也成为低电位。如此，像素电路100可通过控制晶体管120而控制供给至快门部190的电位。另外，于图4中，将晶体管120表示为NMOS，但晶体管120也可为PMOS，该情况下，可通过使施加至栅极的电位与NMOS相反而进行控制。以下，表示更详细的实施方式而说明本发明的像素电路。
(实施方式1)
图5是表示本发明的实施方式的像素电路200的电路图。像素电路200具备第一电容器110、第一晶体管(NMOS)120、及快门部，电容器110的一端连接于工作电源(Actuate)170，电容器110的另一端连接于NMOS120的一端与快门部，NMOS120的另一端连接于共用电极(Common)180。而且，像素电路200还包括第二电容器213与第二晶体管(NMOS)223，NMOS223的一端连接于数据线(Data)160，NMOS223的另一端连接于电容器213的一端与NMOS120的栅极，NMOS223的栅极连接于栅极线(Gateline)273，电容器213的另一端连接于共用电极180。
而且，于像素电路200中，快门部包括具有开口部的第一快门构件291、产生与第一快门构件291的电位差的第二快门构件293及第三快门构件295，第一快门构件291连接于电容器110的另一端与NMOS120的一端，第二快门构件293连接于第一快门电源(Shutter_1)281，第三快门构件295连接于第二快门电源(Shutter_2)283。本发明的实施方式的像素电路200可使用两个晶体管与两个电容器而控制快门。
其次，使用图6及图7，对使用有像素电路200的快门的控制方法进行说明。图6是表示使本发明的一实施方式的像素电路200驱动的时序图的图。图6为写入低电位(Vdata_L)作为数据电压的情况。Vdata_L为将NMOS120设为断开状态的电位，例如与共用电位(Com)均为0V。于期间1中，利用栅极线273将NMOS223接通，将数据电压存储于电容器213。此时，数据电压为Vdata_L，因此，NMOS120处于断开状态。其后，于期间2中，使工作电源170下降至Com电位。此时，图5的点A的电位与期间1以前的点A的电位无关而收敛为Com－Vth(NMOS120的阈值)。其后，使工作电源170升压至高电位(Act_h)。由于NMOS120处于断开状态，所以点A的电位追随工作电源170的电位而收敛为Act_h－Vth。因此，于写入Vdata_L作为数据电压的情况下，第一快门构件291的电位收敛为Act_h－Vth。
图7是表示使本发明的一实施方式的像素电路200驱动的时序图的图。图7为写入高电位(Vdata_h)作为数据电压的情况。Vdata_H是将NMOS223设为接通状态的电位，例如为5V。于期间1中，利用栅极线273将NMOS223接通，将数据电压存储于电容器213。此时，NMOS120处于接通状态，因此，图5的点A的电位与期间1以前的点A的电位无关而收敛为Com。其后，即使在期间2中改变工作电源170的电压的情况下，NMOS223仍为接通状态，图5的点A仍为Com电位。因此，在写入Vdata_h作为数据电压的情况下，第一快门构件291的电位收敛为Com。
如以上的说明所述，本实施方式的像素电路发挥如下的优异效果，即，可利用使用有比现有更少的两个晶体管与两个电容器的电路而控制快门，并且可利用一次的快门移动(OneMotion)而实现快门的定位。因此，本实施方式的像素电路可使显示装置实现高精细化。
(实施方式2)
作为实施方式2，图8表示像素电路300。像素电路300除了将像素电路200的NMOS替换为PMOS以外，其构成与像素电路200相同。像素电路300包括第一电容器310、第一晶体管(PMOS)320、及快门部，电容器310的一端连接于工作电源(Actuate)370，电容器310的另一端连接于PMOS320的一端与快门部，PMOS320的另一端连接于共用电极(Common)380。而且，像素电路300还包括第二电容器313与第二晶体管(PMOS)323，PMOS323的一端连接于数据线(Data)360，PMOS323的另一端连接于电容器313的一端与PMOS320的栅极，PMOS323的栅极连接于栅极线(Gateline)373，电容器313的另一端连接于共用电极380。
而且，像素电路300中，快门部包括具有开口部的第一快门构件391、产生与第一快门构件391的电位差的第二快门构件393及第三快门构件395，第一快门构件391连接于电容器310的另一端与PMOS320的一端，第二快门构件393连接于第一快门电源(Shutter_1)381，第三快门构件395连接于第二快门电源(Shutter_2)383。本发明的实施方式的像素电路300可使用两个晶体管与两个电容器而控制快门。
其次，使用图9及图10，对使用有像素电路300的快门的控制方法进行说明。图9是表示使本发明的一实施方式的像素电路300驱动的时序图的图。图9为写入低电位(Vdata_L)作为数据电压的情况。Vdata_L是将PMOS320设为接通状态的电位，例如与共用电位(Com)均为0V。于期间1中，利用栅极线373将PMOS323接通，将数据电压存储于电容器313。此时，数据电压为Vdata_L，因此，NMOS320处于接通状态。其后，于期间2中，使工作电源370上升至Com电位。此时，图8的点A的电位与期间1以前的点A的电位无关而收敛为Com(NMOS320的阈值)。因此，在写入Vdata_L作为数据电压的情况下，第一快门构件391的电位收敛为Com。
图10是表示使本发明的一实施方式的像素电路300驱动的时序图的图。图10为写入高电位(Vdata_h)作为数据电压的情况。Vdata_h是将PMOS323设为断开状态的电位，例如为5V。于期间1中，利用栅极线373将PMOS320接通，将数据电压存储于电容器313。此时，PMOS323处于断开状态，因此，图8的点A的电位与期间1以前的点A的电位无关而收敛为Act_L+︱Vth︱。其后，如果于期间2中改变工作电源370的电压，PMOS323仍为断开状态，图8的点A变为Com电位。其后，使工作电源370降压至高电位(Act_L)。由于PMOS320处于断开状态，所以点A的电位追随工作电源370的电位而收敛为Act_L+︱Vth︱。因此，在写入Vdata_h作为数据电压的情况下，第一快门构件391的电位收敛为Com。
如以上的说明所述，本实施方式的像素电路产生如下的优异效果，即，可通过使用有比现有少的两个晶体管与两个电容器的电路而控制快门，并且可利用一次的快门移动(OneMotion)而确定快门的位置。因此，本实施方式的像素电路可使显示装置实现高精细化。
(实施方式3)
实施方式1及实施方式2中表示了如下例子，即，通过使用有两个晶体管与两个电容器的电路而控制第一快门构件的电位。本实施方式中，说明对第二快门构件及第三快门构件的电位进行控制的例子。图11是表示本发明的实施方式的像素电路400的电路图。像素电路400包括第一电容器110、第一晶体管(NMOS)120、及快门部，电容器110的一端连接于工作电源(Actuate)170，电容器110的另一端连接于NMOS120的一端与快门部，NMOS120的另一端连接于共用电极(Common)180。而且，像素电路400还包括第二电容器213与第二晶体管(NMOS)223，NMOS223的一端连接于数据线(Data)160，NMOS223的另一端连接于电容器213的一端与NMOS120的栅极，NMOS223的栅极连接于栅极线(Gateline)273，电容器213的另一端连接于共用电极180。
像素电路400还包括第三电容器415、第三晶体管(NMOS)425、及反相电路430。而且，快门部包括具有开口部的第一快门构件491、产生与第一快门构件491的电位差的第二快门构件493及第三快门构件495。第一快门构件491连接于第一快门电源(Shutter_1)485，第二快门构件493连接于电容器110的另一端与NMOS120的一端，电容器415的一端连接于工作电源170，电容器415的另一端连接于NMOS425的一端与第三快门构件495，NMOS425的另一端连接于共用电极180，反相电路430的输入端子连接于NMOS120的栅极，反相电路430的输出端子连接于NMOS425的栅极。
图12是将CMOS用作反相电路430的像素电路400的电路图。反相电路430为串联配置有PMOS431与NMOS433的构成，如上所述，PMOS431与NMOS433的共用栅极连接于NMOS120的栅极。而且，PMOS431的一端连接于第二快门电源(Shutter_2)487，NMOS433的一端连接于共用电极180。本发明的实施方式的像素电路400可使用5个晶体管与3个电容器而控制快门。与现有的像素电路800相比较，晶体管的数量减少了一个，但由于整个显示装置大幅度削减，所以可实现提高了可靠性的显示装置。
其次，使用图13及图14，对使用有像素电路400的快门的控制方法进行说明。图13是表示使本发明的一实施方式的像素电路400驱动的时序图的图。图13为写入低电位(Vdata_L)作为数据电压的情况。Vdata_L是将NMOS120设为断开状态的电位，例如与共用电位(Com)均为0V。于期间1中，利用栅极线273将NMOS223接通，将数据电压存储于电容器213。此时，数据电压为Vdata_L，因此，NMOS120处于断开状态，所以图12的点A的电位仍为Act_h－Vth。另一方面，PMOS431接通，且NMOS433处于断开状态，因此，NMOS425的栅极升压至高电位而接通，图12的点B的电位从工作电源170下降至Com电位。
其后，于期间2中，使工作电源170下降至Com电位。此时，图12的点A的电位与期间1以前的点A的电位无关而收敛为Com－Vth(NMOS120的阈值)。其后，使工作电源170升压至高电位(Act_h)。由于NMOS120处于断开状态，所以点A的电位追随工作电源170的电位而收敛为Act_h－Vth。另一方面，点B的电位仍为Com电位。因此，在写入Vdata_L作为数据电压的情况下，第二快门构件493的电位收敛为Act_h－Vth，第三快门构件495的电位收敛为Com电位。
图14是表示使本发明的一实施方式的像素电路400驱动的时序图的图。图14为写入高电位(Vdata_h)作为数据电压的情况。Vdata_H是将NMOS223设为接通状态的电位，例如为5V。于期间1中，利用栅极线273而将NMOS223接通，将数据电压存储于电容器213。此时，NMOS120处于接通状态，因此，图12的点A的电位与期间1以前的点A的电位无关而收敛为Com。另一方面，PMOS431处于断开状态，NMOS433接通，因此，NMOS425的栅极降压至低电位而仍处于断开状态，图12的点B的电位仍为工作电源170的Act_h－Vth。
其后，使工作电源170下降至Com电位。NMOS223仍为接通状态，且图12的点A仍为Com电位。另一方面，图12的点B的电位追随工作电源170的电位而收敛为Com－Vth。其后，使工作电源170升压至高电位(Act_h)。由于NMOS120处于接通状态，所以点A的电位仍为Com电位。另一方面，点B的电位追随工作电源170的电位而收敛为Act_h－Vth。因此，在写入Vdata＿h作为数据电压的情况下，第二快门构件493的电位收敛为Com，第三快门构件495的电位收敛为Act_h－Vth电位。
如以上的说明所述，使用5个晶体管与3个电容器而控制快门的本实施方式的像素电路与现有的像素电路相比较，晶体管的数量减少了一个，但由于整个显示装置大幅度削减，所以可实现提高了可靠性的显示装置。而且，产生如下的优异效果，即，可利用一次的快门移动(OneMotion)而确定快门的位置。因此，本实施方式的像素电路可使显示装置实现高精细化。
(实施方式4)
作为实施方式4，于图15及图16表示像素电路500。像素电路500除了将像素电路400的NMOS替换为PMOS以外，构成与像素电路400相同。图15是表示本发明的实施方式的像素电路500的电路图。像素电路500包括第一电容器310、第一晶体管(PMOS)320、及快门部，电容器310的一端连接于工作电源(Actuate)370，电容器310的另一端连接于PMOS320的一端与快门部，PMOS320的另一端连接于共用电极(Common)380。而且，像素电路500还包括第二电容器313与第二晶体管(PMOS)323，PMOS323的一端连接于数据线(Data)160，PMOS3223的另一端连接于电容器313的一端与PMOS320的栅极，PMOS323的栅极连接于栅极线(Gateline)373，电容器313的另一端连接于共用电极380。
像素电路500还包括第三电容器515、第三晶体管(PMOS)525、及反相电路530。而且，快门部包括具有开口部的第一快门构件591、产生与第一快门构件591的电位差的第二快门构件593及第三快门构件595。第一快门构件591连接于第一快门电源(Shutter_1)585，第二快门构件593连接于电容器310的另一端与PMOS320的一端，电容器515的一端连接于工作电源370，电容器515的另一端连接于PMOS525的一端与第三快门构件595，PMOS525的另一端连接于共用电极380，反相电路530的输入端子连接于PMOS320的栅极，反相电路530的输出端子连接于PMOS525的栅极。
图16是将CMOS用作反相电路530的像素电路500的电路图。反相电路530为串联配置有PMOS531与NMOS533的构成，如上所述，PMOS531与NMOS533的共用栅极连接于PMOS320的栅极。而且，NMOS533的一端连接于第二快门电源(Shutter_2)587，PMOS531的一端连接于共用电极380。
另外，使用有像素电路500的快门的控制方法与像素电路400的情形相同，因此，省略详细说明。使用5个晶体管与3个电容器而控制快门的本实施方式的像素电路与现有的像素电路相比较，晶体管的数量减少了一个，但整个显示装置大幅度削减，因此，可实现提高了可靠性的显示装置。而且，产生如下的优异效果，即，可利用一次的快门移动(OneMotion)而确定快门的位置。因此，本实施方式的像素电路可使显示装置实现高精细化。
[符号的说明]
100像素电路
110电容器
120晶体管(NMOS)
160数据线
170工作电源
180共用电极
190快门部
200像素电路
213第二电容器
223NMOS
273栅极线
281第一快门电源
283第二快门电源
291第一快门构件
293第二快门构件
295第三快门构件
300像素电路
310第一电容器
313电容器
320PMOS
323PMOS
370工作电源
380共用电极
360数据线
373栅极线
380共用电极
381第一快门电源
383第二快门电源
391第一快门构件
393第二快门构件
395第三快门构件
400像素电路
415第三电容器
425NMOS
430反相电路
431PMOS
433NMOS
485第一快门电源
487第二快门电源
491第一快门构件
493第二快门构件
495第三快门构件
500像素电路
515第三电容器
525PMOS
530反相电路
531PMOS
533NMOS
585第一快门电源
587第二快门电源
591第一快门构件
593第二快门构件
595第三快门构件
800像素电路
811NMOS
813NMOS
820电容器
831PMOS
833NMOS
835PMOS
837NMOS
860数据线
870工作电源
873栅极线
875栅极线
880共用电源
881快门电源
891第一快门构件
893第二快门构件
895第三快门构件
900像素电路
990快门部
911NMOS
913NMOS
915NMOS
920电容器
960数据线
961充电触发器
963共用充电器
971扫描线
980共用电源
990快门部
1000MEMS快门
1100基板
1140光透过部
1210快门
1230开口部
1251第一弹簧
1253第一弹簧
1255第一弹簧
1257第一弹簧
1311第二弹簧
1313第二弹簧
1315第二弹簧
1317第二弹簧
1271锚定部
1273锚定部
1275锚定部
1277锚定部
1331锚定部
1333锚定部
2000显示部
3100驱动电路
3150驱动电路
3200驱动电路
3310端子
3300端子部
4000控制器
4500背光源
5000对向基板
10000显示装置。

Claims (9)

1.一种像素电路，其特征在于包括：
第一电容器、第一晶体管、及快门部；
所述第一电容器的一端连接于工作电源，所述第一电容器的另一端连接于所述第一晶体管的一端与所述快门部，
所述第一晶体管的另一端连接于共用电极。
2.根据权利要求1所述的像素电路，其特征在于：
还包括第二电容器与第二晶体管，
所述第二晶体管的一端连接于数据线，所述第二晶体管的另一端连接于所述第二电容器的一端与所述第一晶体管的栅极，
所述第二晶体管的栅极连接于栅极线，所述第二电容器的另一端连接于所述共用电极。
3.根据权利要求2所述的像素电路，其特征在于：
所述快门部包括具有开口部的第一快门构件、产生与所述第一快门构件的电位差的第二快门构件及第三快门构件，
所述第一快门构件连接于所述第一电容器的另一端与所述第一晶体管的一端，
所述第二快门构件连接于第一快门电源，所述第三快门构件连接于第二快门电源。
4.根据权利要求2所述的像素电路，其特征在于：
还包括第三电容器、第三晶体管、及反相电路，
所述快门部包括具有开口部的第一快门构件、产生与所述第一快门构件的电位差的第二快门构件及第三快门构件，
所述第一快门构件连接于第一快门电源，
所述第二快门构件连接于所述第一电容器的另一端与所述第一晶体管的一端，
所述第三电容器的一端连接于工作电源，所述第三电容器的另一端连接于所述第三晶体管的一端与所述第三快门构件，
所述第三晶体管的另一端连接于共用电极，
所述反相电路的输入端子连接于所述第一晶体管的栅极，所述反相电路的输出端子连接于所述第三晶体管的栅极。
5.根据权利要求4所述的像素电路，其特征在于：
所述反相电路为互补金属氧化物半导体，
所述互补金属氧化物半导体的共用栅极连接于所述第一晶体管的栅极，所述互补金属氧化物半导体的一端连接于第二快门电源，所述互补金属氧化物半导体的另一端连接于共用电极。
6.一种显示装置，其特征在于包括：
多个像素，其对应于基板上所配置的多条数据线与多条栅极线的交点的各个而配置；及
根据权利要求1至5中任一项所述的像素电路，其配置于所述像素。
7.根据权利要求6所述的显示装置，其特征在于：
所述快门部包括：具有开口部的第一快门构件；包含连接于所述快门的第一弹簧及连接于所述第一弹簧的第一锚定部的第二快门构件；及连接于所述快门的第二弹簧及连接于所述第二弹簧的第二快门构件，
利用所述第一锚定部与所述第二锚定部的电位差，所述第一弹簧与所述第二弹簧受到静电驱动。
8.根据权利要求7所述的显示装置，其特征在于：
利用所述像素电路供给所述第一锚定部与所述第二锚定部的电位差。
9.根据权利要求6至8中任一项所述的显示装置，其特征在于还包括：
对向基板，其与所述基板接合且具有光透过部；及
背光源，其与所述对向基板相对向地配置；
使自所述背光源供给的光从所述第一快门构件的所述开口部与所述对向基板的所述光透过部的重叠部分透过。
CN201480005412.2A 2013-01-22 2014-01-21 像素电路及具备其的显示装置 Pending CN105247605A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013009187A JP2014142405A (ja) 2013-01-22 2013-01-22 画素回路およびそれを備えた表示装置
JP2013-009187 2013-01-22
PCT/IB2014/000229 WO2014115032A1 (ja) 2013-01-22 2014-01-21 画素回路およびそれを備えた表示装置

Publications (1)

Publication Number Publication Date
CN105247605A true CN105247605A (zh) 2016-01-13

Family

ID=50382491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480005412.2A Pending CN105247605A (zh) 2013-01-22 2014-01-21 像素电路及具备其的显示装置

Country Status (6)

Country Link
US (1) US20150356930A1 (zh)
JP (1) JP2014142405A (zh)
KR (1) KR20150109430A (zh)
CN (1) CN105247605A (zh)
TW (1) TW201445546A (zh)
WO (1) WO2014115032A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10071904B2 (en) 2014-09-25 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9698170B2 (en) 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10068927B2 (en) 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
WO2016180048A1 (zh) * 2015-05-13 2016-11-17 京东方科技集团股份有限公司 一种显示装置及其驱动方法
WO2018020331A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device, input/output device, and semiconductor device
US10720098B2 (en) * 2017-11-15 2020-07-21 Facebook Technologies, Llc Pulse-width-modulation control of micro LED

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068279A1 (en) * 2003-09-25 2005-03-31 Hitachi Displays Ltd. Display device, method of driving the same and electric equipment
US20080174532A1 (en) * 2006-01-06 2008-07-24 Pixtronix, Inc. Circuits for controlling display apparatus
CN102780471A (zh) * 2011-05-12 2012-11-14 株式会社日立显示器 锁存电路及使用锁存电路的显示装置
CN102809812A (zh) * 2011-06-02 2012-12-05 株式会社日立显示器 显示装置和显示装置的制造方法
TW201301246A (zh) * 2011-05-12 2013-01-01 Japan Display East Inc 圖像顯示裝置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068279A1 (en) * 2003-09-25 2005-03-31 Hitachi Displays Ltd. Display device, method of driving the same and electric equipment
US20080174532A1 (en) * 2006-01-06 2008-07-24 Pixtronix, Inc. Circuits for controlling display apparatus
CN102780471A (zh) * 2011-05-12 2012-11-14 株式会社日立显示器 锁存电路及使用锁存电路的显示装置
TW201301246A (zh) * 2011-05-12 2013-01-01 Japan Display East Inc 圖像顯示裝置
CN102809812A (zh) * 2011-06-02 2012-12-05 株式会社日立显示器 显示装置和显示装置的制造方法

Also Published As

Publication number Publication date
JP2014142405A (ja) 2014-08-07
KR20150109430A (ko) 2015-10-01
US20150356930A1 (en) 2015-12-10
WO2014115032A1 (ja) 2014-07-31
TW201445546A (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
CN105247605A (zh) 像素电路及具备其的显示装置
US9779682B2 (en) GOA circuit with forward-backward scan function
CN103797400B (zh) Mems显示像素控制电路及方法
CN101923221B (zh) 图像显示设备和使用该图像显示设备的图像显示系统
CN103765497B (zh) 用于mems显示装置的锁存电路
US9858880B2 (en) GOA circuit based on oxide semiconductor thin film transistor
CN104167171B (zh) 一种像素电路和显示装置
CN108335675B (zh) 显示面板
GB2546044A (en) GOA circuit based on oxide semiconductor thin film transistor
CN104011784B (zh) 用于控制显示装置的电路
CN103038811B (zh) 显示装置
CN106847215B (zh) 显示装置
CN105378822A (zh) 全n型晶体管反相器电路
CN102598108B (zh) 像素电路和显示装置
CN102971783A (zh) 用于有源矩阵oled显示器的像素电路
CN102770898B (zh) 液晶显示器的源极驱动器电路
KR101383865B1 (ko) 래치회로 및 래치회로를 이용한 표시장치
CN105144276A (zh) 显示装置及其驱动方法
CN104167170B (zh) 像素电路及其驱动方法和显示装置
CN110010091A (zh) 液晶显示装置、液晶面板的驱动方法
CN104347028A (zh) 级和使用级的有机发光显示装置
CN105874527A (zh) 共源共栅驱动器电路
CN105051807A (zh) 具有电压等化的显示元件像素电路
CN105378823A (zh) 经配置以用于模拟控制的数字光调制器
CN109767744A (zh) 一种像素电路及其驱动方法、显示装置和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20170103

Address after: American California

Applicant after: NUJIRA LTD.

Address before: American California

Applicant before: Pixtronix, Inc.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160113