KR20150109430A - 화소 회로 및 그것을 구비한 표시장치 - Google Patents

화소 회로 및 그것을 구비한 표시장치 Download PDF

Info

Publication number
KR20150109430A
KR20150109430A KR1020157022427A KR20157022427A KR20150109430A KR 20150109430 A KR20150109430 A KR 20150109430A KR 1020157022427 A KR1020157022427 A KR 1020157022427A KR 20157022427 A KR20157022427 A KR 20157022427A KR 20150109430 A KR20150109430 A KR 20150109430A
Authority
KR
South Korea
Prior art keywords
shutter
shutter member
transistor
capacitor
pixel circuit
Prior art date
Application number
KR1020157022427A
Other languages
English (en)
Inventor
미츠히데 미야모토
카츠미 마츠모토
타카히데 쿠라나가
Original Assignee
픽스트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 픽스트로닉스 인코포레이티드 filed Critical 픽스트로닉스 인코포레이티드
Publication of KR20150109430A publication Critical patent/KR20150109430A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3453—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on rotating particles or microelements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 MEMS 셔터의 제어에 필요한 트랜지스터의 수를 줄이는 동시에, 화소에 대한 기입 시간을 단축시킨 화소 회로 및 그것을 구비한 표시장치를 제공하는 것이다.
제 1 트랜지스터와, 제 1 캐패시터와, 셔터를 구비하고, 상기 제 1 캐패시터의 일단은 작동 전원에 접속되고, 상기 제 1 캐패시터의 타단은 상기 제 1 트랜지스터의 일단과 상기 셔터부에 접속되며, 상기 제 1 트랜지스터의 타단은 공통 전극에 접속되는 화소 회로가 제공된다.

Description

화소 회로 및 그것을 구비한 표시장치{PIXEL CIRCUIT AND DISPLAY DEVICE EQUIPPED THEREWITH}
본 발명은, 화소 회로 및 그것을 구비한 표시장치에 관한 것이다. 특히, MEMS 셔터를 제어하는 화소 회로 및 그것을 구비한 표시장치에 관한 것이다.
전력 절약화에 대한 요구에 따라, 액정표시장치가 최근 널리 보급되고 있다. 그러나, 액정표시장치는 개구율을 향상시키기 어렵기 때문에, 고정밀화나 백라이트의 전력 절약화를 더욱 도모함에 있어서 큰 과제를 안고 있다. 또, 액정의 분자 운동을 제어하는 액정표시장치에서는, 더 고속으로 표시하기는 어렵다. 이러한 액정의 분자 운동을 제어하는 표시 방법을 대체하는 것으로서, 최근, MEMS(Micro Electro Mechanical Systems) 기술을 응용한 메커니컬 셔터(이하 「MEMS 셔터」, 혹은 단순히 「셔터」라고 함)를 이용한 표시장치가 주목되고 있다(특허문헌 1).
MEMS 셔터를 이용한 표시장치(이하 「MEMS 표시장치」라 함)란, 화소마다 설치한 MEMS 셔터를, TFT를 이용하여 고속으로 개폐함으로써 셔터를 투과하는 광(光)의 양을 제어하여, 화상의 명암을 조정하는 표시장치이다. MEMS 표시장치에 있어서는 시간 계조(階調) 방식을 채용하며, 적색, 녹색 및 청색의 LED 백라이트로부터의 광을 순차적으로 전환함으로써, 화상을 표시하는 방법이 주류를 이루고 있다. 따라서, MEMS 표시장치는, 액정표시장치에 이용되는 편광 필름이나 컬러 필터 등을 필요로 하지 않으며, 액정표시장치에 비해 백라이트의 광의 이용 효율은 약 10배, 소비 전력은 1/2 이하가 되고, 또한, 색 재현성이 우수하다는 점에 특징이 있다.
MEMS 표시장치에 있어서는, MEMS 셔터와 MEMS 셔터를 구동하기 위한 스위칭 소자가, 기판상에 형성된다.
1. 일본 특허공개공보 제2008-197668호
MEMS 표시장치를 더 고정밀화하려면, 화소에 대한 기입(記入) 시간을 짧게 하는 것, 즉, 셔터의 개폐를 제어하는 화소 회로를 고속화하는 것이 필요하다. 또, 일반적으로 유리 기판상에 형성되는 TFT는, 고정밀화될수록, 성능에 편차가 생기기 때문에, TFT를 이용한 기기의 신뢰성이 저하되는 경우가 있다. 따라서, 화소 회로에 배치되는 트랜지스터를 줄여 화소 회로의 신뢰성을 향상시키는 것이 필요하다.
본 발명은, 상술한 문제를 해결하는 것으로서, MEMS 셔터의 제어에 필요한 트랜지스터의 수를 줄이는 동시에, 화소에 대한 기입 시간을 단축시킨 화소 회로 및 그것을 구비한 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태에 의하면, 제 1 캐패시터와, 제 1 트랜지스터와, 셔터부를 구비하며, 상기 제 1 캐패시터의 일단(一端)은 작동 전원에 접속되고, 상기 제 1 캐패시터의 타단(他端)은 상기 제 1 트랜지스터의 일단과 상기 셔터부에 접속되며, 상기 제 1 트랜지스터의 타단은 공통 전극에 접속되는 화소 회로가 제공된다.
상기 화소 회로는, 제 2 캐패시터와, 제 2 트랜지스터를 더 구비하며, 상기 제 2 트랜지스터의 일단은 데이터 선에 접속되고, 상기 제 2 트랜지스터의 타단은 상기 제 2 캐패시터의 일단과 상기 제 1 트랜지스터의 게이트에 접속되며, 상기 제 2 트랜지스터의 게이트는 게이트 선에 접속되고, 상기 제 2 캐패시터의 타단은 상기 공통 전극에 접속되어도 무방하다.
상기 화소 회로에 있어서, 상기 셔터부는, 개구부를 갖는 제 1 셔터 부재와, 상기 제 1 셔터 부재와의 전위차를 발생시키는 제 2 셔터 부재 및 제 3 셔터 부재를 가지며, 상기 제 1 셔터 부재는 상기 제 1 캐패시터의 타단과 상기 제 1 트랜지스터의 일단에 접속되고, 상기 제 2 셔터 부재는 제 1 셔터 전원에 접속되며, 상기 제 3 셔터 부재는 제 2 셔터 전원에 접속되어도 무방하다.
상기 화소 회로는, 제 3 캐패시터와, 제 3 트랜지스터와, 인버터 회로를 더 구비하며, 상기 셔터부는, 개구부를 갖는 제 1 셔터 부재와, 상기 제 1 셔터 부재와의 전위차를 발생시키는 제 2 셔터 부재 및 제 3 셔터 부재를 가지며, 상기 제 1 셔터 부재는 제 1 셔터 전원에 접속되고, 상기 제 2 셔터 부재는 상기 제 1 캐패시터의 타단과 상기 제 1 트랜지스터의 일단에 접속되며, 상기 제 3 캐패시터의 일단은 작동 전원에 접속되고, 상기 제 3 캐패시터의 타단은 상기 제 3 트랜지스터의 일단과 상기 제 3 셔터 부재에 접속되며, 상기 제 3 트랜지스터의 타단은 공통 전극에 접속되고, 상기 인버터 회로의 입력 단자는 상기 제 1 트랜지스터의 게이트에 접속되며, 상기 인버터 회로의 출력 단자는 상기 제 3 트랜지스터의 게이트에 접속되어도 무방하다.
상기 화소 회로에 있어서, 상기 인버터 회로는 CMOS이며, 상기 CMOS의 공통 게이트는 상기 제 1 트랜지스터의 게이트에 접속되고, 상기 CMOS의 일단은 제 2 셔터 전원에 접속되며, 상기 CMOS의 타단은 공통 전극에 접속되어도 무방하다.
또, 본 발명의 일 실시형태에 의하면, 기판상에 배치된 복수의 데이터 선과 복수의 게이트 선간의 교점의 각각에 대응하여 배치되는 복수의 화소와, 상기 화소에 배치된 청구항 1 내지 5 중 어느 한 항에 기재된 화소 회로를 구비하는 표시장치가 제공된다.
상기 표시장치에 있어서, 상기 셔터부는, 개구부를 갖는 제 1 셔터 부재와, 상기 셔터에 접속된 제 1 스프링 및 상기 제 1 스프링에 접속된 제 1 앵커를 포함하는 제 2 셔터 부재와, 상기 셔터에 접속된 제 2 스프링 및 상기 제 2 스프링에 접속된 제 2 셔터 부재를 가지며, 상기 제 1 앵커와 상기 제 2 앵커의 전위차에 의해, 상기 제 1 스프링과 상기 제 2 스프링이 정전(靜電) 구동되어도 무방하다.
상기 표시장치에 있어서, 상기 제 1 앵커와 상기 제 2 앵커의 전위차는, 상기 화소 회로에 의해 공급되어도 무방하다.
상기 표시장치는, 상기 기판과 접합되는 광 투과부를 갖는 대향(對向) 기판과, 상기 대향 기판과 대향하여 배치되는 백라이트를 더 구비하며, 상기 제 1 셔터 부재의 상기 개구부와, 상기 대향 기판의 상기 광 투과부간의 겹치는 부분을 통해 상기 백라이트로부터 공급되는 광을 투과시켜도 무방하다.
본 발명에 의하면, MEMS 셔터의 제어에 필요한 트랜지스터의 수를 줄이는 동시에, 화소에 대한 기입 시간을 단축한 화소 회로 및 그것을 구비한 표시장치가 제공된다. 이로써, MEMS 셔터 표시장치의 고정밀화를 실현할 수 있게 된다.
도 1은, 본 발명의 일 실시형태에 관한 표시장치(10000)를 나타내는 도면으로서, 도 1(a)는 표시장치(10000)의 사시도이고, 도 1(b)는 표시장치(10000)의 평면도이다.
도 2는 본 발명의 일 실시형태에 관한 표시장치의 회로 블록도이다.
도 3은 본 발명의 일 실시형태에 관한 MEMS 셔터 표시장치(10000)의 화소마다 대응하여 배치되는 MEMS 셔터(1000)의 모식도이다.
도 4는 본 발명에 관한 화소 회로(100)를 나타내는 회로도이다.
도 5는 본 발명의 일 실시형태에 관한 화소 회로(200)를 나타내는 회로도이다.
도 6은 본 발명의 일 실시형태에 관한 화소 회로(200)를 구동시키는 타이밍 차트를 나타내는 도면이다.
도 7은 본 발명의 일 실시형태에 관한 화소 회로(200)를 구동시키는 타이밍 차트를 나타내는 도면이다.
도 8은 본 발명의 일 실시형태에 관한 화소 회로(300)를 나타내는 회로도이다.
도 9는 본 발명의 일 실시형태에 관한 화소 회로(300)를 구동시키는 타이밍 차트를 나타내는 도면이다.
도 10은 본 발명의 일 실시형태에 관한 화소 회로(300)를 구동시키는 타이밍 차트를 나타내는 도면이다.
도 11은 본 발명의 일 실시형태에 관한 화소 회로(400)를 나타내는 회로도이다.
도 12는 본 발명의 일 실시형태에 관한 화소 회로(400)를 나타내는 회로도이다.
도 13은 본 발명의 일 실시형태에 관한 화소 회로(400)를 구동시키는 타이밍 차트를 나타내는 도면이다.
도 14는 본 발명의 일 실시형태에 관한 화소 회로(400)를 구동시키는 타이밍 차트를 나타내는 도면이다.
도 15는 본 발명의 일 실시형태에 관한 화소 회로(500)를 나타내는 회로도이다.
도 16은 본 발명의 일 실시형태에 관한 화소 회로(500)를 나타내는 회로도이다.
도 17은 종래의 화소 회로(800)를 나타내는 회로도이다.
도 18은 종래의 화소 회로(900)를 나타내는 회로도이다.
이하, 도면을 참조하여 본 발명에 관한 화소 회로 및 그것을 구비한 표시장치에 대해 설명한다. 단, 본 발명의 화소 회로 및 그것을 구비한 표시장치는, 이하에 나타내는 실시형태 및 실시예의 기재 내용으로 한정하여 해석되는 것은 아니다. 또한, 본 실시형태 및 실시예에서 참조하는 도면에 있어서, 동일 부분 또는 동일 유사한 기능을 갖는 부분에는 동일한 부호를 사용하고, 그 반복적인 설명은 생략하기로 한다.
도 1은, 본 발명의 일 실시형태에 관한 표시장치(10000)를 나타내는 도면으로서, 도 1(a)는 표시장치(10000)의 사시도이고, 도 1(b)는 표시장치(10000)의 평면도이다. 본 실시형태에 관한 표시장치(10000)는, 기판(1100) 및 대향 기판(5000)을 가지고 있다. 기판(1100)은, 표시부(2000), 구동 회로(3100, 3150 및 3200), 및 복수의 단자(3310)를 배치한 단자부를 구비하고 있다. 기판(1100)과 대향 기판(5000)은, 시일(seal)재 등을 이용하여 접합된다.
도 2는, 본 발명의 일 실시형태에 관한 표시장치의 회로 블록도이다. 도 2에 나타내는 본 발명의 일 실시형태에 관한 표시장치(10000)에는, 컨트롤러(4000)로부터 화상 신호 및 제어 신호가 공급된다. 또, 도 2에 나타내는 본 발명의 일 실시형태에 관한 표시장치(10000)에는, 컨트롤러(4000)에 의해 제어되는 백라이트(4500)로부터 광이 공급된다. 또한, 컨트롤러(4000) 및 백라이트(4500)를 포함하여 본 발명의 표시장치(10000)를 구성하도록 하여도 된다.
도 2에는 종래의 화소 회로를 갖는 표시부(2000)를 나타내지만, 후술하는 본 발명에 따른 화소 회로가 적용된다. 표시부(2000)는, 게이트 선(G1, G2,…, Gn)과 데이터 선(D1, D2,…, Dm)간의 교점에 대응하는 위치에, 매트릭스 형상으로 배치된 MEMS 셔터(1000), 트랜지스터(TFT; 811), 및 캐패시터(820)를 갖는 화소(회로; 800)를 가지고 있다. 구동 회로(3100, 3150)는, 데이터 드라이버로서, 트랜지스터(811)에 데이터 선(D1, D2,…, Dm)을 통해 데이터 신호를 공급한다. 구동 회로(3200)는, 게이트 드라이버로서, 트랜지스터(811)에 게이트 선(G1, G2,…, Gn)을 통해 게이트 신호를 공급한다. 또한, 본 실시형태에 있어서는, 도 1에 나타내는 바와 같이, 데이터 드라이버인 구동 회로(3100, 3150)가, 표시부(2000)를 사이에 끼도록 배치되어 있지만, 이러한 구성으로 한정되는 것은 아니다. 트랜지스터(811)는, 데이터 선(D1, D2,…, Dm)으로부터 공급되는 데이터 신호에 근거하여 MEMS 셔터(1000)를 구동한다.
도 3은, 본 실시형태에 관한 MEMS 셔터 표시장치(10000)의 화소마다 대응하여 배치되는 MEMS 셔터(1000)의 모식도이다. MEMS 셔터(1000)는, 셔터(1210), 제 1 스프링(1251, 1253, 1255, 1257), 제 2 스프링(1311, 1313, 1315, 1317), 및 앵커부(1271, 1273, 1275, 1277)를 가지고 있다. 셔터(1210)는 하나 또는 복수의 개구부(1230)를 가지고 있으며, 셔터(1210) 본체는 차광부(遮光部)가 된다. 또, 기판(1100)에는, 하나 또는 복수의 광 투과부(1140)가 형성되어 있다. 또, 표시장치에 있어서, 셔터가 배치된 기판(1100)의 면과 대향하도록, 광을 투과시키는 개구부를 갖는 대향 기판(5000)이 배치되어 있으며, 대향 기판(5000)의 개구부와 기판(1100)의 광 투과부(1140)가 평면 방향으로 대략 서로 겹치도록 배치되어, 시일재 등을 통해 기판(1100)에 대향 기판이 접합된다. 표시장치는, 대향 기판(5000)의 배면으로부터 공급되어 대향 기판(5000)의 개구부를 투과하는 광이, 셔터(1210)의 개구부(1230)를 투과하여, 기판(1100)의 광 투과부(1140)를 투과한 후, 사람이 눈으로 보고 확인(視認)하도록 구성된다.
셔터(1210)의 일방(一方) 측은, 제 1 스프링(1251, 1253)을 통해 앵커부(1271, 1273)에 접속되어 있다. 앵커부(1271, 1273)는, 제 1 스프링(1251, 1253)과 함께, 셔터(1210)를 기판(110)의 표면으로부터 부유(浮遊)한 상태로 지지하는 기능을 갖는다. 앵커부(1271)는 제 1 스프링(1251)과 전기적으로 접속되어 있으며, 또한, 앵커부(1273)는 제 1 스프링(1253)과 전기적으로 접속되어 있다. 앵커부(1271, 1273)에는, 후술하는 트랜지스터로부터 바이어스 전위가 공급되어, 제 1 스프링(1251, 1253)에 바이어스 전위가 공급된다. 또, 셔터(1210)의 타방(他方) 측은, 제 1 스프링(1255, 1257)을 통해 앵커부(1275, 1277)에 접속되어 있다. 앵커부(1275, 1277)는, 제 1 스프링(1255, 1257)과 함께, 셔터(1210)를 기판(1100)의 표면으로부터 부유한 상태로 지지하는 기능을 갖는다. 앵커부(1275)는 제 1 스프링(1255)과 전기적으로 접속되어 있으며, 또한, 앵커부(1277)는 제 1 스프링(1257)과 전기적으로 접속되어 있다. 앵커부(1275, 1277)에는, 트랜지스터로부터 바이어스 전위가 공급되어, 제 1 스프링(1255, 1257)에 바이어스 전위가 공급된다. 이들 셔터(1210), 제 1 스프링(1251, 1253, 1255, 1257), 앵커부(1271, 1273), 앵커부(1275, 1277)에 의해 제 1 셔터 부재가 구성된다.
또, 제 2 스프링(1311, 1313)은, 앵커부(1331)에 전기적으로 접속되어 있다. 앵커부(1331)는, 제 2 스프링(1311, 1313)을 기판(1100)의 표면으로부터 부유한 상태로 지지하는 기능을 갖는다. 앵커부(1331)에는, 그라운드 전위가 공급되어, 제 2 스프링(1311, 1313)에 그라운드 전위가 공급된다. 또한, 앵커부(1331)에는, 상기 그라운드 전위 대신에 소정의 전위를 공급하는 구성이어도 무방하다(이하의 설명에서의 그라운드 전위에서도 마찬가지임). 또, 제 2 스프링(1315, 1317)은, 앵커부(1333)에 전기적으로 접속되어 있다. 앵커부(1333)는, 제 2 스프링(1315, 1317)을 기판(1100)의 표면으로부터 부유한 상태로 지지하는 기능을 갖는다. 앵커부(1333)는 제 2 스프링(1315, 1317)과 전기적으로 접속되어 있다. 앵커부(1333)에는, 그라운드 전위가 공급되어, 제 2 스프링(1315, 1317)에 그라운드 전위가 공급된다. 본 실시형태에 있어서, 제 2 스프링(1311, 1313), 앵커부(1331)에 의해 제 2 셔터 부재가 구성된다. 또, 제 2 스프링(1315, 1317), 앵커부(1333)에 의해 제 3 셔터 부재가 구성된다.
상술한 바와 같이, 본 실시형태에 있어서는, 트랜지스터로부터 앵커부(1271, 1273)로 바이어스 전위가 공급되어, 제 1 스프링(1251, 1253)에 바이어스 전위가 공급되며, 또한, 앵커부(1331)에는, 그라운드 전위가 공급되어, 제 2 스프링(1311, 1313)에 그라운드 전위가 공급된다. 제 1 스프링(1251, 1253)과 제 2 스프링(1311, 1313) 사이의 전위차에 의해, 제 1 스프링(1251)과 제 2 스프링(1311)이 정전 구동되어, 서로 끌어당기도록 이동하며, 또한, 제 1 스프링(1253)과 제 2 스프링(1313)이 정전 구동되어, 서로 끌어당기도록 이동하여, 셔터(1210)가 이동한다. 즉, 제 1 셔터 부재는, 제 2 셔터 부재측으로 이동한다.
또, 마찬가지로, 트랜지스터로부터 앵커부(1275, 1277)로 바이어스 전위가 공급되어, 제 1 스프링(1255, 1257)에 바이어스 전위가 공급되며, 또한, 앵커부(1333)에는, 그라운드 전위가 공급되어, 제 2 스프링(1315, 1317)에 그라운드 전위가 공급된다. 제 1 스프링(1255, 1257)과 제 2 스프링(1315, 1317) 사이의 전위차에 의해, 제 1 스프링(1255)과 제 2 스프링(1315)이 정전 구동되어, 서로 끌어당기도록 이동하며, 또한, 제 1 스프링(1257)과 제 2 스프링(1317)이 정전 구동되어, 서로 끌어당기도록 이동하여, 셔터(1210)가 이동한다. 즉, 제 1 셔터 부재는, 제 3 셔터 부재측으로 이동한다.
이와 같이 셔터(1210)를 정전력에 의해 구동시킴으로써, 셔터(1210)를 고속 동작시킬 수 있게 된다. 따라서, 표시장치(10000)는, 셔터(1210)의 위치를 고속 구동에 의해 변화시켜 개구부(1230)를 투과하는 광의 양을 제어함으로써, 계조 표시가 가능하게 된다. 또, 백라이트(4500)로부터 방사되는 광을 R, G, B 3색의 순차(順次) 구동(필드 시퀀셜(field sequential) 구동)으로 함으로써, 컬러 표시를 할 수도 있게 된다. 이 경우, 액정표시장치에서 필요한 편광판이나 컬러 필터가 불필요해기 때문에, 백라이트의 광을 감쇠시키지 않으면서 이용할 수도 있게 된다.
여기서, MEMS 셔터(1000)를 제어하는 화소 회로에 대해 설명한다. 도 17은 종래의 화소 회로(800)를 나타내는 회로도이다. 화소 회로(800)에 있어서, CMOS 래치 회로(PMOS(831), NMOS(833), PMOS(835), NMOS(837))의 2개의 출력 단자는, 제 2 셔터 부재(893) 및 제 3 셔터 부재(895)에 각각 접속된다. PMOS(831)와 PMOS(835)의 일단은, 작동 전원(Actuate; 870)에 접속되고, NMOS(833)와 NMOS(837)의 일단은, 공통 전원(Common; 880)에 접속된다. 예컨대, 작동 전원(870)에는 25V가 공급되고, 공통 전원(880)은 접지(接地)된다. 또, 제 1 셔터 부재(891)는 셔터 전원(Shutter; 881)에 접속되고, 예컨대, 25V가 공급된다.
또, CMOS 래치 회로를 제어하기 위하여, PMOS(831) 및 NMOS(833)의 게이트에는, 직렬로 접속된 2개의 트랜지스터(NMOS(811), NMOS(813))의 일단이 접속된다. NMOS(811)와 NMOS(813)간의 접속부에는 캐패시터(820)가 접속되고, 캐패시터(820)의 일단은 공통 전원(880)에 접속된다. NMOS(811)의 일단은 데이터 선(Data; 860)에 접속되며, 예컨대, 5V와 0V와 같은 2종류의 전위가 공급된다. 또, NMOS(811)의 게이트는 게이트 선(Gate line＿1; 873)에 접속되고, NMOS(813)의 게이트는 게이트 선(Gate line＿2; 875)에 접속된다. 게이트 선(873) 및 게이트 선(875)에는, 5V와 0V와 같은 2종류의 전위가 공급된다.
화소 회로(800)는, 2개의 트랜지스터(NMOS(811), NMOS(813))와 하나의 캐패시터(820)에 의해, CMOS 래치 회로를 제어하여, 제 2 셔터 부재(893) 및 제 3 셔터 부재(895)에 각각 다른 전위, 예컨대, 25V 또는 0V를 공급하여 전위차를 발생시킴으로써, 제 1 셔터 부재(891)를 이동시킨다. 그러나, 도 17에서도 명백한 바와 같이, 종래의 화소 회로(800)는 6개의 트랜지스터를 이용하여 형성되기 때문에, 표시장치 전체에 배치하는 트랜지스터의 수는 방대하게 된다.
MEMS 표시장치의 기판(1100)에는, 일반적으로 유리 기판이 이용되지만, 유리 기판상에 형성되는 트랜지스터(TFT)는 문턱값 전압의 변동이 커지는 경향이 있다. 이 때문에, 유리 기판상에 형성되는 트랜지스터의 성능에 편차가 생기면, 의도한 전위로 화소 회로가 구동하지 않아, 화소의 결함을 일으킨다. 또, 트랜지스터는 셔터 부재가 배치되는 영역의 외측에 배치할 필요가 있어, 화소 사이즈를 작게 하면, 화소 회로의 형성에 필요한 트랜지스터가 그 사이즈에 들어가지 않게 된다. 한편, 캐패시터는 셔터 부재의 하부에도 배치 가능하여, 트랜지스터에 비해, 고정밀화에 수반되는 문제는 크지 않다. 따라서, MEMS 표시장치를 고정밀화하기 위해서는, 화소 회로에 포함되는 트랜지스터의 수를 줄이는 것이 유리하다.
한편, CMOS 래치 회로를 이용하지 않고 셔터를 제어하는 회로로서, 도 18에 나타내는 화소 회로(900)도 있다. 화소 회로(900)는, 셔터부(990)를, 3개의 트랜지스터(NMOS(911), NMOS(913), NMOS(915))와 1개의 캐패시터(920)로 구성되는 회로에 의해 제어한다. NMOS(911)의 일단은 데이터 선(960)에 접속되고, 타단은 캐패시터(920)의 일단 및 NMOS(913)의 게이트에 접속된다. NMOS(913)의 타단은 NMOS(915)의 일단과 셔터부(990)에 접속된다. 또, NMOS(911)의 게이트는 주사선(Scan line, 971)에 접속되고, 캐패시터(920)의 타단은 공통 전원(980)에 접속된다. NMOS(915)의 게이트는 전하 트리거(Charge trigger; 961)에 접속되고, 타단은 공통 전하(Common chaege; 963)에 접속된다.
화소 회로(900)는, 화소 회로(800)에 비하면, 회로 구성에 필요한 트랜지스터의 수가 감소되어 있어, 언뜻 보면, MEMS 표시장치의 고정밀화에 유리한 것으로 생각된다. 그러나, 화소 회로(900)에 있어서는, 셔터의 위치를 확정시키기 위해 최고 2회 셔터를 움직일(Two Motion) 필요가 있다. 예컨대 제 1 셔터 부재를 제 2 셔터 부재측으로 이동시킬 때에도, 한 번, 제 3 셔터 부재측으로 이동시킨 후에 제 2 셔터 부재측으로 이동시킬 필요가 있다. 이상의 이유 때문에, 화소에 대한 기입 시간이 화소 회로(800)에 비해 약 2배가 필요하게 되어, 더욱 고속화가 필요하게 된다.
본 발명자들은, 면밀히 검토한 결과, 화소에 대한 기입 시간의 고속화와, 트랜지스터의 수를 줄인다는 2가지 요구를 동시에 만족하는 화소 회로를 발견하였다. 도 4는, 본 발명에 관한 화소 회로(100)를 나타내는 회로도이다. 화소 회로(100)는, 직렬로 접속된 캐패시터(110)와 트랜지스터(120), 및 셔터부(190)를 구비한다. 캐패시터(110)의 일단은 작동 전원(Actuate; 170)에 접속되고, 타단은 트랜지스터(120)의 일단과 셔터부(190)에 접속되며, 트랜지스터(120)의 타단은 공통 전극(Common; 180)에 접속된다. 또, 트랜지스터(120)의 게이트는, 데이터 선(도시 생략)으로부터 인가(印加)시키는 전압에 의해 제어할 수 있다. 작동 전원(170)에는, 예컨대, 25V 또는 0V가 공급되고, 공통 전극(180)은 접지된다.
여기서, 화소 회로(100)의 동작을 설명하면, 트랜지스터(120)가 폐쇄된 상태에서, 작동 전원(170)에 고전위를 공급하면, 캐패시터(110)에 그 전위가 유지된다. 유지된 전위는, 셔터부(190)에 공급된다. 트랜지스터(120)를 개방하면, 캐패시터(110)에 유지된 전위는 공통 전극(180)으로 흘러, 접점(A)의 전위는 저전위(예컨대, 0V)가 되며, 셔터부(190)에 공급되는 전위도 저전위가 된다. 이와 같이, 화소 회로(100)는, 트랜지스터(120)를 제어함으로써, 셔터부(190)에 공급되는 전위를 제어할 수가 있다. 또한, 도 4에 있어서는, 트랜지스터(120)를 NMOS로서 나타내었으나, 트랜지스터(120)는 PMOS여도 무방하며, 이 경우에는, 게이트에 인가하는 전위를 NMOS와는 반대로 함으로써 제어할 수 있다. 이하에서는, 본 발명에 관한 화소 회로에 대해, 보다 상세한 실시형태를 나타내며 설명하도록 한다.
(실시형태 1)
도 5는, 본 발명의 실시형태에 관한 화소 회로(200)를 나타내는 회로도이다. 화소 회로(200)는, 제 1 캐패시터(110)와, 제 1 트랜지스터(NMOS, 120)와, 셔터부를 구비하며, 캐패시터(110)의 일단은 작동 전원(Actuate; 170)에 접속되고, 캐패시터(110)의 타단은 NMOS(120)의 일단과 셔터부에 접속되며, NMOS(120)의 타단은 공통 전극(Common; 180)에 접속된다. 또, 화소 회로(200)는, 제 2 캐패시터(213)와, 제 2 트랜지스터(NMOS, 223)를 더 구비하며, NMOS(223)의 일단은 데이터 선(Data; 160)에 접속되고, NMOS(223)의 타단은 캐패시터(213)의 일단과 NMOS(120)의 게이트에 접속되며, NMOS(223)의 게이트는 게이트 선(Gate line; 273)에 접속되고, 캐패시터(213)의 타단은 공통 전극(180)에 접속된다.
또, 화소 회로(200)에 있어서, 셔터부는, 개구부를 갖는 제 1 셔터 부재(291)와, 제 1 셔터 부재(291)와의 전위차를 발생시키는 제 2 셔터 부재(293) 및 제 3 셔터 부재(295)를 가지며, 제 1 셔터 부재(291)는 캐패시터(110)의 타단과 NMOS(120)의 일단에 접속되고, 제 2 셔터 부재(293)는 제 1 셔터 전원(Shutter＿1; 281)에 접속되며, 제 3 셔터 부재(295)는 제 2 셔터 전원(Shutter＿2; 283)에 각각 접속된다. 본 발명의 실시형태에 관한 화소 회로(200)는, 2개의 트랜지스터와 2개의 캐패시터를 이용하여 셔터를 제어할 수가 있다.
다음으로, 화소 회로(200)를 이용한 셔터의 제어 방법에 대하여, 도 6 및 도 7을 이용하여 설명한다. 도 6은, 본 발명의 일 실시형태에 관한 화소 회로(200)를 구동시키는 타이밍 차트를 나타내는 도면이다. 도 6은, 데이터 전압으로서 저전위(Vdata＿L)를 기입하는 경우이다. Vdata＿L은 NMOS(120)를 오프 상태로 하는 전위로서, 예컨대, 공통 전위(Com)와 함께 0V이다. 기간 1에서는 게이트 선(273)에 의해 NMOS(223)를 온(on)으로 하며, 데이터 전압을 캐패시터(213)에 기억시킨다. 이 때, 데이터 전압은 Vdata＿L이기 때문에 NMOS(120)는 오프 상태이다. 그 후, 기간 2에 있어서, 작동 전원(170)을 Com 전위까지 내린다. 이 때, 도 5의 점(A)의 전위는 기간 1 이전의 점(A)의 전위에 관계없이 Com－Vth(NMOS(120)의 문턱값)에 수속(收束)된다. 그 후, 작동 전원(170)을 고전위(Act＿h)까지 승압(昇壓)시킨다. NMOS(120)는 오프 상태이기 때문에, 점(A)의 전위는 작동 전원(170)의 전위를 추종하여 Act＿h－Vth에 수속된다. 따라서, 데이터 전압으로서 Vdata＿L을 기입한 경우에는, 제 1 셔터 부재(291)의 전위는 Act＿h－Vth에 수속된다.
도 7은, 본 발명의 일 실시형태에 관한 화소 회로(200)를 구동시키는 타이밍 차트를 나타내는 도면이다. 도 7은, 데이터 전압으로서 고전위(Vdata＿h)를 기입하는 경우이다. Vdata＿H는 NMOS(223)를 온 상태로 하는 전위로서, 예컨대 5V이다. 기간 1에서는 게이트 선(273)에 의해 NMOS(223)를 온으로 하여, 데이터 전압을 캐패시터(213)에 기억시킨다. 이 때, NMOS(120)는 온 상태가 되기 때문에, 도 5의 점(A)의 전위는 기간 1 이전의 점(A)의 전위에 관계없이 Com에 수속된다. 그 후, 기간 2에서 작동 전원(170)의 전압을 바꾼 경우에 있어서도, NMOS(223)가 온 상태 그대로이며, 도 5의 점(A)은 Com 전위 그대로이다. 따라서, 데이터 전압으로서 Vdata＿h를 기입한 경우에는, 제 1 셔터 부재(291)의 전위는 Com에 수속된다.
이상 설명한 바와 같이, 본 실시형태에 관한 화소 회로는, 종래보다 적은 2개의 트랜지스터와 2개의 캐패시터를 이용한 회로에 의해 셔터를 제어할 수 있는 동시에, 셔터의 위치 확정을, 1회의 셔터 이동(One Motion)으로 실현할 수 있다는 뛰어난 효과를 거둔다. 따라서, 본 실시형태에 관한 화소 회로는, 표시장치의 고정밀화를 가능하게 한다.
(실시형태 2)
실시형태 2로서, 도 8에 화소 회로(300)를 나타낸다. 화소 회로(300)는, 화소 회로(200)의 NMOS를 PMOS로 치환한 것 이외에는, 화소 회로(200)와 같은 구성이다. 화소 회로(300)는, 제 1 캐패시터(310)와, 제 1 트랜지스터(PMOS, 320)와, 셔터부를 구비하며, 캐패시터(310)의 일단은 작동 전원(Actuate; 370)에 접속되고, 캐패시터(310)의 타단은 PMOS(320)의 일단과 셔터부에 접속되며, PMOS(320)의 타단은 공통 전극(Common; 380)에 접속된다. 또, 화소 회로(300)는, 제 2 캐패시터(313)와, 제 2 트랜지스터(PMOS; 323)를 더 구비하며, PMOS(323)의 일단은 데이터 선(Data; 360)에 접속되고, PMOS(323)의 타단은 캐패시터(313)의 일단과 PMOS(320)의 게이트에 접속되며, PMOS(323)의 게이트는 게이트 선(Gate line; 373)에 접속되고, 캐패시터(313)의 타단은 공통 전극(380)에 접속된다.
또, 화소 회로(300)에 있어서, 셔터부는, 개구부를 갖는 제 1 셔터 부재(391)와, 제 1 셔터 부재(391)와의 전위차를 발생시키는 제 2 셔터 부재(393) 및 제 3 셔터 부재(395)를 가지며, 제 1 셔터 부재(391)는 캐패시터(310)의 타단과 PMOS(320)의 일단에 접속되고, 제 2 셔터 부재(393)는 제 1 셔터 전원(Shutter＿1; 381)에 접속되며, 제 3 셔터 부재(395)는 제 2 셔터 전원(Shutter＿2; 383)에 각각 접속된다. 본 발명의 실시형태에 관한 화소 회로(300)는, 2개의 트랜지스터와 2개의 캐패시터를 이용하여 셔터를 제어할 수가 있다.
다음으로, 화소 회로(300)를 이용한 셔터의 제어 방법에 대해, 도 9 및 도 10을 이용하여 설명한다. 도 9는, 본 발명의 일 실시형태에 관한 화소 회로(300)를 구동시키는 타이밍 차트를 나타내는 도면이다. 도 9는, 데이터 전압으로서 저전위(Vdata＿L)를 기입하는 경우이다. Vdata＿L은 PMOS(320)를 온 상태로 하는 전위로서, 예컨대, 공통 전위(Com)와 함께 0V이다. 기간 1에서는 게이트 선(373)에 의해 PMOS(323)를 온으로 하여, 데이터 전압을 캐패시터(313)에 기억시킨다. 이 때, 데이터 전압은 Vdata＿L이기 때문에 NMOS(320)는 온 상태이다. 그 후, 기간 2에 있어서, 작동 전원(370)을 Com 전위까지 올린다. 이 때, 도 8의 점(A)의 전위는 기간 1 이전의 점(A)의 전위에 관계없이 Com(NMOS(320)의 문턱값)에 수속된다. 따라서, 데이터 전압으로서 Vdata＿L을 기입한 경우에는, 제 1 셔터 부재(391)의 전위는 Com에 수속된다.
도 10은, 본 발명의 일 실시형태에 관한 화소 회로(300)를 구동시키는 타이밍 차트를 나타내는 도면이다. 도 10은, 데이터 전압으로서 고전위(Vdata＿h)를 기입하는 경우이다. Vdata＿h는 PMOS(323)를 오프 상태로 하는 전위로서, 예컨대 5V이다. 기간 1에서는 게이트 선(373)에 의해 PMOS(320)를 온으로 하여, 데이터 전압을 캐패시터(313)에 기억시킨다. 이 때, PMOS(323)는 오프 상태가 되기 때문에, 도 8의 점(A)의 전위는 기간 1 이전의 점(A)의 전위에 관계없이 Act＿L＋｜Vth｜에 수속된다. 그 후, 기간 2에서 작동 전원(370)의 전압을 바꾸면, PMOS(323)가 오프 상태 그대로이며, 도 8의 점(A)은 Com 전위가 된다. 그 후, 작동 전원(370)을 고전위(Act＿L)까지 강압(降壓)시킨다. PMOS(320)는 오프 상태이기 때문에, 점(A)의 전위는 작동 전원(370)의 전위를 추종하여 Act＿L＋｜Vth｜에 수속된다. 따라서, 데이터 전압으로서 Vdata＿h를 기입한 경우에는, 제 1 셔터 부재(391)의 전위는 Com에 수속된다.
이상 설명한 바와 같이, 본 실시형태에 관한 화소 회로는, 종래보다 적은 2개의 트랜지스터와 2개의 캐패시터를 이용한 회로에 의해 셔터를 제어할 수 있는 동시에, 셔터의 위치 확정을, 1회의 셔터 이동(One Motion)으로 실현할 수 있는 뛰어난 효과를 거둔다. 따라서, 본 실시형태에 관한 화소 회로는, 표시장치의 고정밀화를 가능하게 한다.
(실시형태 3)
실시형태 1 및 2에 있어서는, 2개의 트랜지스터와 2개의 캐패시터를 이용한 회로에 의해 제 1 셔터 부재의 전위를 제어하는 예를 나타내었다. 본 실시형태에 있어서는, 제 2 셔터 부재 및 제 3 셔터 부재의 전위를 제어하는 예에 대해 설명한다. 도 11은, 본 발명의 실시형태에 관한 화소 회로(400)를 나타내는 회로도이다. 화소 회로(400)는, 제 1 캐패시터(110)와, 제 1 트랜지스터(NMOS; 120)와, 셔터부를 구비하며, 캐패시터(110)의 일단은 작동 전원(Actuate; 170)에 접속되고, 캐패시터(110)의 타단은 NMOS(120)의 일단과 셔터부에 접속되며, NMOS(120)의 타단은 공통 전극(Common; 180)에 접속된다. 또, 화소 회로(400)는, 제 2 캐패시터(213)와, 제 2 트랜지스터(NMOS; 223)를 더 구비하며, NMOS(223)의 일단은 데이터 선(Data; 160)에 접속되고, NMOS(223)의 타단은 캐패시터(213)의 일단과 NMOS(120)의 게이트에 접속되며, NMOS(223)의 게이트는 게이트 선(Gate line; 273)에 접속되고, 캐패시터(213)의 타단은 공통 전극(180)에 접속된다.
화소 회로(400)는, 제 3 캐패시터(415)와, 제 3 트랜지스터(NMOS; 425)와, 인버터 회로(430)를 더 구비한다. 또, 셔터부는, 개구부를 갖는 제 1 셔터 부재(491)와, 제 1 셔터 부재(491)와의 전위차를 발생시키는 제 2 셔터 부재(493) 및 제 3 셔터 부재(495)를 갖는다. 제 1 셔터 부재(491)는 제 1 셔터 전원(Shutter＿1; 485)에 접속되고, 제 2 셔터 부재(493)는 캐패시터(110)의 타단과 NMOS(120)의 일단에 접속되며, 캐패시터(415)의 일단은 작동 전원(170)에 접속되고, 캐패시터(415)의 타단은 NMOS(425)의 일단과 제 3 셔터 부재(495)에 접속되며, NMOS(425)의 타단은 공통 전극(180)에 접속되고, 인버터 회로(430)의 입력 단자는 NMOS(120)의 게이트에 접속되며, 인버터 회로(430)의 출력 단자는 NMOS(425)의 게이트에 접속된다.
도 12는, 인버터 회로(430)로서, CMOS를 이용한 화소 회로(400)의 회로도이다. 인버터 회로(430)는, PMOS(431)와 NMOS(433)가 직렬로 배치된 구성이며, 상술한 바와 같이, PMOS(431)와 NMOS(433)의 공통 게이트는, NMOS(120)의 게이트에 접속된다. 또, PMOS(431)의 일단은 제 2 셔터 전원(Shutter＿2; 487)에 접속되고, NMOS(433)의 일단은 공통 전극(180)에 접속된다. 본 발명의 실시형태에 관한 화소 회로(400)는, 5개의 트랜지스터와 3개의 캐패시터를 이용하여 셔터를 제어할 수 있다. 종래의 화소 회로(800)에 비하면, 트랜지스터의 수가 1개 줄어든 것일 뿐이지만, 표시장치 전체로서는 대폭적인 삭감이 되기 때문에, 신뢰성을 향상시킨 표시장치를 실현할 수가 있다.
다음으로, 화소 회로(400)를 이용한 셔터의 제어 방법에 대하여, 도 13 및 도 14를 이용하여 설명한다. 도 13은, 본 발명의 일 실시형태에 관한 화소 회로(400)를 구동시키는 타이밍 차트를 나타내는 도면이다. 도 13은, 데이터 전압으로서 저전위(Vdata＿L)를 기입하는 경우이다. Vdata＿L은 NMOS(120)를 오프 상태로 하는 전위로서, 예컨대, 공통 전위(Com)와 함께 0V이다. 기간 1에서는 게이트 선(273)에 의해 NMOS(223)를 온으로 하여, 데이터 전압을 캐패시터(213)에 기억시킨다. 이 때, 데이터 전압은 Vdata＿L이기 때문에 NMOS(120)는 오프 상태이므로, 도 12의 점(A)의 전위는 Act＿h－Vth 그대로이다. 한편, PMOS(431)는 온이 되고, NMOS(433)는 오프 상태가 되기 때문에, NMOS(425)의 게이트는 고전위로 승압되어 온이 되며, 도 12의 점(B)의 전위는 작동 전원(170)으로부터 Com 전위까지 내려간다.
그 후, 기간 2에 있어서, 작동 전원(170)을 Com 전위까지 내린다. 이 때, 도 12의 점(A)의 전위는 기간 1 이전의 점(A)의 전위에 관계없이 Com－Vth(NMOS(120)의 문턱값)에 수속된다. 그 후, 작동 전원(170)을 고전위(Act＿h)까지 승압시킨다. NMOS(120)는 오프 상태이기 때문에, 점(A)의 전위는 작동 전원(170)의 전위를 추종하여 Act＿h－Vth에 수속된다. 한편, 점(B)의 전위는 Com 전위 그대로이다. 따라서, 데이터 전압으로서 Vdata＿L을 기입한 경우에는, 제 2 셔터 부재(493)의 전위는 Act＿h－Vth에 수속되고, 제 3 셔터 부재(495)의 전위는 Com 전위에 수속된다.
도 14는, 본 발명의 일 실시형태에 관한 화소 회로(400)를 구동시키는 타이밍 차트를 나타내는 도면이다. 도 14는, 데이터 전압으로서 고전위(Vdata＿h)를 기입하는 경우이다. Vdata＿H는 NMOS(223)를 온 상태로 하는 전위로서, 예컨대 5V이다. 기간 1에서는 게이트 선(273)에 의해 NMOS(223)를 온으로 하여, 데이터 전압을 캐패시터(213)에 기억시킨다. 이 때, NMOS(120)는 온 상태가 되기 때문에, 도 12의 점(A)의 전위는 기간 1 이전의 점(A)의 전위에 관계없이 Com에 수속된다. 한편, PMOS(431)는 오프 상태가 되고, NMOS(433)는 온되기 때문에, NMOS(425)의 게이트는 저전위로 강압되어 오프 상태 그대로이며, 도 12의 점(B)의 전위는 작동 전원(170)의 Act＿h－Vth 그대로이다.
그 후, 작동 전원(170)을 Com 전위까지 내린다. NMOS(223)가 온 상태 그대로이고, 도 12의 점(A)은 Com 전위 그대로이다. 한편, 도 12의 점(B)의 전위는 작동 전원(170)의 전위를 추종하여 Com－Vth에 수속된다. 그 후, 작동 전원(170)을 고전위(Act＿h)까지 승압시킨다. NMOS(120)는 온 상태이기 때문에, 점(A)의 전위는 Com 전위 그대로이다. 한편, 점(B)의 전위는 작동 전원(170)의 전위를 추종하여 Act＿h－Vth에 수속된다. 따라서, 데이터 전압으로서 Vdata＿h를 기입한 경우에는, 제 2 셔터 부재(493)의 전위는 Com에 수속되고, 제 3 셔터 부재(495)의 전위는 Act＿h－Vth 전위에 수속된다.
이상 설명한 바와 같이, 5개의 트랜지스터와 3개의 캐패시터를 이용하여 셔터를 제어하는 본 실시형태에 관한 화소 회로는, 종래의 화소 회로에 비하면, 트랜지스터의 수가 1개 줄어들 뿐이지만, 표시장치 전체로서는 대폭적인 삭감이 되기 때문에, 신뢰성을 향상시킨 표시장치를 실현할 수가 있다. 또, 셔터의 위치 확정을, 1회의 셔터 이동(One Motion)으로 실현할 수 있다는 뛰어난 효과를 거둔다. 따라서, 본 실시형태에 관한 화소 회로는, 표시장치의 고정밀화를 가능하게 한다.
(실시형태 4)
실시형태 4로서, 도 15 및 도 16에 화소 회로(500)를 나타낸다. 화소 회로(500)는, 화소 회로(400)의 NMOS를 PMOS로 치환한 것 이외에는, 화소 회로(400)와 같은 구성이다. 도 15는, 본 발명의 실시형태에 관한 화소 회로(500)를 나타내는 회로도이다. 화소 회로(500)는, 제 1 캐패시터(310)와, 제 1 트랜지스터(PMOS; 320)와, 셔터부를 구비하며, 캐패시터(310)의 일단은 작동 전원(Actuate; 370)에 접속되고, 캐패시터(310)의 타단은 PMOS(320)의 일단과 셔터부에 접속되며, PMOS(320)의 타단은 공통 전극(Common; 380)에 접속된다. 또, 화소 회로(500)는, 제 2 캐패시터(313)와, 제 2 트랜지스터(PMOS; 323)를 더 구비하고, PMOS(323)의 일단은 데이터 선(Data; 160)에 접속되며, PMOS(3223)의 타단은 캐패시터(313)의 일단과 PMOS(320)의 게이트에 접속되고, PMOS(323)의 게이트는 게이트 선(Gate line; 373)에 접속되며, 캐패시터(313)의 타단은 공통 전극(380)에 접속된다.
화소 회로(500)는, 제 3 캐패시터(515)와, 제 3 트랜지스터(PMOS; 525)와, 인버터 회로(530)를 더 구비한다. 또, 셔터부는, 개구부를 갖는 제 1 셔터 부재(591)와, 제 1 셔터 부재(591)와의 전위차를 발생시키는 제 2 셔터 부재(593) 및 제 3 셔터 부재(595)를 갖는다. 제 1 셔터 부재(591)는 제 1 셔터 전원(Shutter＿1; 585)에 접속되고, 제 2 셔터 부재(593)는 캐패시터(310)의 타단과 PMOS(320)의 일단에 접속되며, 캐패시터(515)의 일단은 작동 전원(370)에 접속되고, 캐패시터(515)의 타단은 PMOS(525)의 일단과 제 3 셔터 부재(595)에 접속되며, PMOS(525)의 타단은 공통 전극(380)에 접속되고, 인버터 회로(530)의 입력 단자는 PMOS(320)의 게이트에 접속되며, 인버터 회로(530)의 출력 단자는 PMOS(525)의 게이트에 접속된다.
도 16은, 인버터 회로(530)로서, CMOS를 이용한 화소 회로(500)의 회로도이다. 인버터 회로(530)는, PMOS(531)와 NMOS(533)가 직렬로 배치된 구성이며, 상술한 바와 같이, PMOS(531)와 NMOS(533)의 공통 게이트는, PMOS(320)의 게이트에 접속된다. 또, NMOS(533)의 일단은 제 2 셔터 전원(Shutter＿2; 587)에 접속되고, PMOS(531)의 일단은 공통 전극(380)에 접속된다.
또한, 화소 회로(500)를 이용한 셔터의 제어 방법에 대해서는, 화소 회로(400)의 경우와 마찬가지이기 때문에, 상세한 설명은 생략한다. 5개의 트랜지스터와 3개의 캐패시터를 이용하여 셔터를 제어하는 본 실시형태에 관한 화소 회로는, 종래의 화소 회로에 비하면, 트랜지스터의 수가 1개 줄어들 뿐이지만, 표시장치 전체로서는 대폭적인 삭감이 되기 때문에, 신뢰성을 향상시킨 표시장치를 실현할 수가 있다. 또, 셔터의 위치 확정을, 1회의 셔터 이동(One Motion)으로 실현할 수 있다는 뛰어난 효과를 거둔다. 또한, 본 실시형태에 관한 화소 회로는, 표시장치의 고정밀화를 가능하게 한다.
100；화소 회로
110；캐패시터
120；트랜지스터(NMOS)
160；데이터 선
170；작동 전원
180；공통 전극
190；셔터부
200；화소 회로
213；제 2 캐패시터
223；NMOS
273；게이트 선
281；제 1 셔터 전원
283；제 2 셔터 전원
291；제 1 셔터 부재
293；제 2 셔터 부재
295；제 3 셔터 부재
300；화소 회로
310；제 1 캐패시터
313；캐패시터
320；PMOS
323；PMOS
370；작동 전원
380；공통 전극
360；데이터 선
373；게이트 선
380；공통 전극
381；제 1 셔터 전원
383；제 2 셔터 전원
391；제 1 셔터 부재
393；제 2 셔터 부재
395；제 3 셔터 부재
400；화소 회로
415；제 3 캐패시터
425；NMOS
430；인버터 회로
431；PMOS
433；NMOS
485；제 1 셔터 전원
487；제 2 셔터 전원
491；제 1 셔터 부재
493；제 2 셔터 부재
495；제 3 셔터 부재
500；화소 회로
515；제 3 캐패시터
525；PMOS
530；인버터 회로
531；PMOS
533；NMOS
585；제 1 셔터 전원
587；제 2 셔터 전원
591；제 1 셔터 부재
593；제 2 셔터 부재
595；제 3 셔터 부재
800；화소 회로
811；NMOS
813；NMOS
820；캐패시터
831；PMOS
833；NMOS
835；PMOS
837；NMOS
860；데이터 선
870；작동 전원
873；게이트 선
875；게이트 선
880；공통 전원
881；셔터 전원
891；제 1 셔터 부재
893；제 2 셔터 부재
895；제 3 셔터 부재
900；화소 회로
990；셔터부
911；NMOS
913；NMOS
915；NMOS
920；캐패시터
960；데이터 선
961；전하 트리거(charge trigger)
963；공통 전하
971; 주사선(scan line)
980; 공통 전원
990；셔터부
1000；MEMS 셔터
1100；기판
1140；광 투과부
1210；셔터
1230；개구부
1251；제 1 스프링
1253；제 1 스프링
1255；제 1 스프링
1257；제 1 스프링
1311；제 2 스프링
1313；제 2 스프링
1315；제 2 스프링
1317；제 2 스프링
1271；앵커부
1273；앵커부
1275；앵커부
1277；앵커부
1331；앵커부
1333；앵커부
2000；표시부
3100；구동 회로
3150；구동 회로
3200；구동 회로
3310；단자
3300；단자부
4000；컨트롤러
4500；백라이트
5000；대향 기판
10000；표시장치

Claims (9)

  1. 제 1 캐패시터와, 제 1 트랜지스터와, 셔터부를 구비하며,
    상기 제 1 캐패시터의 일단(一端)은 작동 전원에 접속되고, 상기 제 1 캐패시터의 타단(他端)은 상기 제 1 트랜지스터의 일단과 상기 셔터부에 접속되며,
    상기 제 1 트랜지스터의 타단은 공통 전극에 접속되는 것을 특징으로 하는 화소 회로.
  2. 제 1항에 있어서,
    제 2 캐패시터와, 제 2 트랜지스터를 더 구비하며,
    상기 제 2 트랜지스터의 일단은 데이터 선에 접속되고, 상기 제 2 트랜지스터의 타단은 상기 제 2 캐패시터의 일단과 상기 제 1 트랜지스터의 게이트에 접속되며,
    상기 제 2 트랜지스터의 게이트는 게이트 선에 접속되고, 상기 제 2 캐패시터의 타단은 상기 공통 전극에 접속되는 것을 특징으로 하는 화소 회로.
  3. 제 2항에 있어서,
    상기 셔터부는, 개구부를 갖는 제 1 셔터 부재와, 상기 제 1 셔터 부재와의 전위차를 발생시키는 제 2 셔터 부재 및 제 3 셔터 부재를 가지며,
    상기 제 1 셔터 부재는 상기 제 1 캐패시터의 타단과 상기 제 1 트랜지스터의 일단에 접속되고,
    상기 제 2 셔터 부재는 제 1 셔터 전원에 접속되며, 상기 제 3 셔터 부재는 제 2 셔터 전원에 접속되는 것을 특징으로 하는 화소 회로.
  4. 제 2항에 있어서,
    제 3 캐패시터와, 제 3 트랜지스터와, 인버터 회로를 더 구비하고,
    상기 셔터부는, 개구부를 갖는 제 1 셔터 부재와, 상기 제 1 셔터 부재와의 전위차를 발생시키는 제 2 셔터 부재 및 제 3 셔터 부재를 가지며,
    상기 제 1 셔터 부재는 제 1 셔터 전원에 접속되고,
    상기 제 2 셔터 부재는 상기 제 1 캐패시터의 타단과 상기 제 1 트랜지스터의 일단에 접속되며,
    상기 제 3 캐패시터의 일단은 작동 전원에 접속되고, 상기 제 3 캐패시터의 타단은 상기 제 3 트랜지스터의 일단과 상기 제 3 셔터 부재에 접속되며,
    상기 제 3 트랜지스터의 타단은 공통 전극에 접속되고,
    상기 인버터 회로의 입력 단자는 상기 제 1 트랜지스터의 게이트에 접속되며, 상기 인버터 회로의 출력 단자는 상기 제 3 트랜지스터의 게이트에 접속되는 것을 특징으로 하는 화소 회로.
  5. 제 4항에 있어서,
    상기 인버터 회로는 CMOS이며,
    상기 CMOS의 공통 게이트는 상기 제 1 트랜지스터의 게이트에 접속되고, 상기 CMOS의 일단은 제 2 셔터 전원에 접속되며, 상기 CMOS의 타단은 공통 전극에 접속되는 것을 특징으로 하는 화소 회로.
  6. 기판상에 배치된 복수의 데이터 선과 복수의 게이트 선간의 교점(交点)의 각각에 대응하여 배치되는 복수의 화소와,
    상기 화소에 배치된 제 1항 내지 제 5항 중 어느 한 항에 기재된 화소 회로를 구비하는 것을 특징으로 하는 표시장치.
  7. 제 6항에 있어서,
    상기 셔터부는, 개구부를 갖는 제 1 셔터 부재와, 상기 셔터에 접속된 제 1 스프링 및 상기 제 1 스프링에 접속된 제 1 앵커를 포함하는 제 2 셔터 부재와, 상기 셔터에 접속된 제 2 스프링 및 상기 제 2 스프링에 접속된 제 2 셔터 부재를 가지며,
    상기 제 1 앵커와 상기 제 2 앵커의 전위차에 의해, 상기 제 1 스프링과 상기 제 2 스프링이 정전(靜電) 구동되는 것을 특징으로 하는 표시장치.
  8. 제 7항에 있어서,
    상기 제 1 앵커와 상기 제 2 앵커의 전위차는, 상기 화소 회로에 의해 공급되는 것을 특징으로 하는 표시장치.
  9. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    상기 기판과 접합되는 광 투과부를 갖는 대향 기판과,
    상기 대향 기판과 대향하여 배치되는 백라이트를 더 구비하며,
    상기 제 1 셔터 부재의 상기 개구부와, 상기 대향 기판의 상기 광 투과부가 겹치는 부분을 통해 상기 백라이트로부터 공급되는 광을 투과시키는 것을 특징으로 하는 표시장치.
KR1020157022427A 2013-01-22 2014-01-21 화소 회로 및 그것을 구비한 표시장치 KR20150109430A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-009187 2013-01-22
JP2013009187A JP2014142405A (ja) 2013-01-22 2013-01-22 画素回路およびそれを備えた表示装置
PCT/IB2014/000229 WO2014115032A1 (ja) 2013-01-22 2014-01-21 画素回路およびそれを備えた表示装置

Publications (1)

Publication Number Publication Date
KR20150109430A true KR20150109430A (ko) 2015-10-01

Family

ID=50382491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157022427A KR20150109430A (ko) 2013-01-22 2014-01-21 화소 회로 및 그것을 구비한 표시장치

Country Status (6)

Country Link
US (1) US20150356930A1 (ko)
JP (1) JP2014142405A (ko)
KR (1) KR20150109430A (ko)
CN (1) CN105247605A (ko)
TW (1) TW201445546A (ko)
WO (1) WO2014115032A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10071904B2 (en) 2014-09-25 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9698170B2 (en) 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10068927B2 (en) 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9875705B2 (en) * 2015-05-13 2018-01-23 Boe Technology Group Co., Ltd. Display apparatus and method of driving the same
WO2018020331A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device, input/output device, and semiconductor device
US10720098B2 (en) * 2017-11-15 2020-07-21 Facebook Technologies, Llc Pulse-width-modulation control of micro LED

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4213637B2 (ja) * 2003-09-25 2009-01-21 株式会社日立製作所 表示装置及びその駆動方法
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US8482496B2 (en) * 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
JP2012239046A (ja) * 2011-05-12 2012-12-06 Japan Display East Co Ltd ラッチ回路およびラッチ回路を用いた表示装置
JP5801602B2 (ja) * 2011-05-12 2015-10-28 ピクストロニクス，インコーポレイテッド 画像表示装置
JP2012252138A (ja) * 2011-06-02 2012-12-20 Japan Display East Co Ltd 表示装置および表示装置の製造方法

Also Published As

Publication number Publication date
US20150356930A1 (en) 2015-12-10
CN105247605A (zh) 2016-01-13
TW201445546A (zh) 2014-12-01
JP2014142405A (ja) 2014-08-07
WO2014115032A1 (ja) 2014-07-31

Similar Documents

Publication Publication Date Title
TWI536737B (zh) 微機電系統顯示像素控制電路及方法
KR20150109430A (ko) 화소 회로 및 그것을 구비한 표시장치
US20170018245A1 (en) Gate driving circuit and display apparatus having the same
US20130093741A1 (en) Display device and driving method of the display device
KR102615273B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
US8963827B2 (en) Display apparatus having a micro-shutter and method of driving the same
US10283063B2 (en) Display device and shift register circuit
JP5664017B2 (ja) 電気光学装置および電子機器
JP5759629B2 (ja) ディスプレイ装置を制御するための回路
WO2016090696A1 (zh) 液晶显示面板及其驱动方法
US10775677B2 (en) Transparent display panel comprising a trigger component connected to a chromic material to enable reversible change between a transparent state and a colored state of the chromic material and transparent display device having the same
KR20170115183A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
US8717275B2 (en) Electro-optical device driver circuit, electro-optical device, and electronic apparatus with a shortened off sequence
JP2016085401A (ja) 電気光学装置、電気光学装置の制御方法および電子機器
KR101579841B1 (ko) 표시장치 및 그 구동방법
CN109389955B (zh) 显示装置、电子设备、以及显示装置的驱动方法
US11386860B2 (en) Display device and liquid crystal display device for adjusting transparency and polarity
JP2008151823A (ja) 画素回路、それを用いた電気光学装置及びその駆動方法並びに電子機器
EP2128849A1 (en) Electro-optical device
JP2002297082A (ja) 表示装置
US10453407B2 (en) Display device having a rise timing of a gate-on voltage that differs from a rise timing of a first pulse signal
KR20180049290A (ko) 표시패널 및 표시장치
JP2012168227A (ja) 電気光学装置の駆動回路、電気光学装置及び電子機器
JP2016197199A (ja) 電気光学装置、電子機器および電気光学装置の駆動方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid