CN109767744A - 一种像素电路及其驱动方法、显示装置和电子设备 - Google Patents

Abstract

本发明揭示了一种像素电路及其驱动方法、显示装置和电子设备，属于显示技术领域。像素电路包括至少两个数据信号输入端、数据写入控制模块、驱动模块和发光模块，每个数据信号输入端对应连接一数据写入控制模块，并且每个数据信号输入端均通过数据写入控制模块与驱动模块相连，数据写入控制模块控制数据信号是否写入驱动模块中，驱动模块与发光模块相连，根据写入的数据信号驱动发光模块发光。本发明的像素电路具有多个数据信号输入端，不同显示区域选择来自不同的数据信号输入端的数据信号，通过动态调整每个显示区域中像素电路输入的数据信号的刷新频率，可降低显示功耗，尤其适用于硅基微显示器。

Description

一种像素电路及其驱动方法、显示装置和电子设备

技术领域

本发明涉及一种显示技术领域，尤其是涉及一种像素电路及其驱动方法、显示装置和电子设备。

背景技术

随着显示技术的不断发展，显示器的种类也越来越多，显示器广泛应用于手机、电脑等。如图1所示，一个应用于显示器的像素电路，被配置在以行方向排列来供应控制信号的扫描线与以列方向排列来供应数据信号的数据线相互交叉之处，其包括驱动晶体管T、开关晶体管SW、电容Cs＇，以及发光器件L0＇。上述像素电路仅支持一个数据信号的输入，在数据写入阶段时，扫描线Vsel＇为低电平，此时开关晶体管SW闭合，数据线上的数据信号Vdata＇通过开关晶体管SW写入到像素电路中并保存在电容Cs＇上；当处于发光阶段时，扫描线Vsel＇为高电平，开关晶体管SW断开，驱动晶体管T驱动发光器件L0＇发光。

在应用上述像素电路的显示器中，每个像素电路均连接唯一的数据信号，所有的像素电路具有一致的扫描刷新方式，因此整个像素区只能进行统一的刷新，且每个像素电路的数据信号的刷新频率相同。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种像素电路及驱动方法、显示装置和电子设备。

为实现上述目的，本发明提出如下技术方案：一种像素电路，包括至少两个用于输入数据信号的数据信号输入端、数据写入控制模块、驱动模块和发光模块，每个数据信号输入端对应连接一数据写入控制模块，并且每个数据信号输入端均通过数据写入控制模块与驱动模块相连，所述数据写入控制模块用于控制数据信号是否写入驱动模块中，所述驱动模块与所述发光模块相连，用于根据写入的数据信号驱动所述发光模块发光。

优选地，所述数据写入控制模块包括至少两个串联连接的开关晶体管和用于输入控制开关晶体管导通或关断的信号的扫描信号输入端，每个开关晶体管的栅极均连接一所述扫描信号输入端。

优选地，所述开关晶体管选自PMOS管、NMOS管中的一种。

优选地，所述驱动模块包括驱动晶体管和电容，所述驱动晶体管具有第一电极端、第二电极端和栅极端，所述驱动晶体管的第一电极端连接第一电源，第二电极端连接所述发光模块，栅极端连接数据写入控制模块，所述电容的一端连接在数据写入控制模块和驱动晶体管的栅极端之间，相对端连接第二电源。

优选地，所述驱动晶体管选自PMOS管、NMOS管中的一种。

优选地，所述数据信号中的一路通过数据写入控制模块选中，且不同的数据信号具有不同的刷新频率或者具有相同的刷新频率。

本发明还揭示了一种像素电路的驱动方法，包括

数据写入阶段：通过与被选数据信号相连的数据写入控制模块将被选数据信号写入驱动模块中；

发光阶段：驱动模块根据写入的数据信号驱动所述发光模块发光。

优选地，在数据写入阶段，与被选数据信号相连的数据写入控制模块中的开关晶体管全部导通时，被选数据信号写入至驱动模块中。

优选地，在数据写入阶段，与非被选数据信号相连的数据写入控制模块中的开关晶体管任意一个或多个关断时，非被选数据信号不写入驱动模块中。

本发明还揭示了一种显示装置，包括上述任意一项所述的像素电路。

本发明还揭示了一种电子设备，包括上述的显示装置。

本发明的有益效果是：

(1)本发明所揭示的像素电路及其驱动方法，具有多个数据信号输入端，在显示屏中的不同显示区域均可以有不同的数据信号输入，且不同的数据信号可以有不同的刷新频率，如像素行中每个像素电路中可以输入不同的数据信号，或像素列中每个像素电路中可以输入不同的数据信号，或显示区域A与显示区域B中分别可以输入不同的数据信号等，使得数据信号的输入具有灵活性。

(2)通过降低静态显示区域中像素电路的刷新频率，也即通过降低静态显示区域中像素电路输入的数据信号的刷新频率，降低显示功耗；或者动态调整不同显示区中像素电路的刷新频率，降低显示功耗。

(3)应用上述像素电路的显示装置及电子设备具有显示方式灵活、显示功耗低的优点。

附图说明

图1是现有技术中像素电路结构示意图；

图2是本发明的结构框图示意图；

图3是本发明的实施例结构框图示意图；

图4是图3中像素电路的工作时序示意图；

图5是本发明的显示装置中像素电路的排布示意图。

具体实施方式

下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。

本发明所揭示的一种像素电路，具有多个数据信号输入端，显示屏中不同的显示区域可以有不同的数据信号输入，且不同的数据信号可以有不同的刷新频率。

如图2所示，为本发明所揭示的一种像素电路，包括至少两个数据信号输入端、数据写入控制模块、驱动模块和发光模块，其中，数据信号输入端用于输入数据信号，每个数据信号输入端对应连接一数据写入控制模块，并且每个数据信号输入端均通过数据写入控制模块与驱动模块相连；数据写入控制模块用于控制数据信号是否写入驱动模块中；驱动模块与发光模块相连，用于根据写入的数据信号驱动发光模块发光。

具体实施时，像素电路连接的所有数据输入信号中，待写入至驱动模块的数据信号通过与其对应的数据写入控制模块进行控制写入驱动模块中，而余下的数据信号则通过与其一一对应的数据写入控制模块进行控制不写入驱动模块中，也即像素电路的多个数据信号中，在数据写入控制模块的作用下，只允许一个数据信号写入驱动模块中，因此，可根据实际显示需求进行控制，将满足要求的那个数据信号写入至驱动模块中，驱动模块进一步驱动发光模块发光。

具体地，数据写入控制模块包括至少两个串联连接的开关晶体管和扫描信号输入端，其中，扫描信号输入端用于输入控制开关晶体管导通或关断的控制信号，每个开关晶体管的栅极对应连接一扫描信号输入端。

具体实施时，通过控制信号控制数据写入控制模块中开关晶体管全部导通即可将对应的数据信号写入至驱动模块中；对于无需写入至驱动模块中的数据信号，只需通过控制信号控制与其对应的数据写入控制模块中任意一开关晶体管关断即可，各数据信号之间不产生影响。

驱动模块包括驱动晶体管和电容，其中，驱动晶体管具有第一电极端、第二电极端和栅极端，驱动晶体管的第一电极端连接第一电源，第二电极端连接发光模块，栅极端连接数据写入控制模块；电容的一端连接第二电源，另一端连接在数据写入控制模块和驱动晶体管的栅极之间。具体实施时，在数据写入控制模块的作用下，数据信号被存储至电容中，进一步的，驱动模块根据电容上存储的数据信号驱动发光模块发光。当然，驱动模块的结构优选上述结构，但不仅限于上述结构。

图3所示为本发明一种实施例所揭示的像素电路的结构框图示意图，该实施例以像素电路具有两个数据信号输入端、数据写入控制模块具有两个PMOS型开关晶体管，及驱动模块包括NMOS型驱动晶体管和电容为例，对像素电路的工作原理及数据信号之间的切换进行详细的说明。

如图3所示，像素电路具有两个数据信号输入端，分别记为Vdata1和Vdata2，分别用于输入数据信号Vdata1和Vdata2，其中，Vdata1连接的数据写入控制模块中的两个开关晶体管分别记为TR1和TC1，进一步地，TR1的栅极连接的扫描信号输入端记为Rsel1，TC1的栅极连接的扫描信号输入端记为Csel1；Vdata2连接的数据写入控制模块中的两个开关晶体管分别记为TR2和TC2，进一步地，TR2的栅极连接的扫描信号输入端记为Rsel2，TC2的栅极连接的扫描信号输入端记为Csel2；驱动晶体管记为TD，电容记为Cs，发光模块记为L0。

具体地，开关晶体管TR1和TC1串联连接，且开关晶体管TR1的一端连接数据信号输入端Vdata1，开关晶体管TC1的一端连接驱动晶体管TD的栅极；开关晶体管TR2和TC2串联连接，且开关晶体管TR2的一端连接数据信号输入端Vdata2，开关晶体管TC2的一端连接驱动晶体管TD的栅极；驱动晶体管TD的第一电极端连接第一电源Vavdd，第二电极端连接发光模块L0；电容Cs的一端连接第二电源Va，另一端连接在数据写入控制模块和驱动晶体管TD的栅极之间。

结合图4所示，当Rsel1为低电平时，开关晶体管TR1导通，当Csel1为低电平时，开关晶体管TC1导通，此时数据信号Vdata1可存储至电容Cs中，当Rsel1和Csel1任意一为高电平时，其控制的开关晶体管关断，数据信号Vdata1无法存储至电容Cs中，也即当两个开关晶体管任意一关断时，数据信号无法写入驱动模块中。

同理，当Rsel2为低电平时，开关晶体管TR2导通，当Csel2为低电平时，开关晶体管TC2导通，此时数据信号Vdata2可存储至电容Cs中，当Rsel2和Csel2任意一为高电平时，其控制的开关晶体管关断，数据信号Vdata2无法存储至电容Cs中。

像素电路的工作过程包括数据写入阶段和发光阶段，结合图3和图4所示，详细说明上述像素电路的驱动方法及数据信号之间的切换过程：

像素电路的驱动方法包括：在数据写入阶段，通过与被选数据信号相连的数据写入控制模块将被选数据信号写入驱动模块中；在发光阶段：驱动模块根据写入的数据信号驱动所述发光模块发光。

具体地，在数据写入阶段T1时，Rsel1和Csel1均为低电平，Rsel2和Csel2均为高电平，因此，开关晶体管TR1和TC1导通，数据信号Vdata1(D1)可被存储至电容Cs中；

在发光阶段T2时，驱动晶体管TD根据电容Cs上存储的数据信号Vdata1(D1)驱动发光模块L0发光；

在数据写入阶段T3时，Rsel1和Csel1均为高电平，Rsel2和Csel2均为低电平，因此，开关晶体管TR2和TC2导通，数据信号Vdata2(D2)可被存储至电容Cs中；

在发光阶段T4时，驱动晶体管TD根据电容Cs上存储的数据信号Vdata2(D2)驱动发光模块L0发光；

至此，该像素电路完成数据信号Vdata1和Vdata2之间的切换。进一步地，该像素电路在之后的数据写入阶段时使Rsel2和Csel2均为低电平，将数据信号Vdata2存储至电容Cs中，驱动晶体管TD根据电容Cs上存储的数据信号Vdata2驱动发光模块L0发光。当然，也可以在之后的数据写入阶段时使Rsel1和Csel1均为低电平，将数据信号Vdata1存储至电容Cs中，驱动晶体管TD根据电容Cs上存储的数据信号Vdata1驱动发光模块L0发光。

对于屏幕中静态的显示区域，可通过降低静态显示区域中像素电路的刷新频率，也即通过降低静态显示区域中像素电路输入数据信号的刷新频率，可有效降低显示屏的显示功耗；

对于屏幕中不同的显示区域，如屏幕中画中画显示区域，或屏幕中独立的至少两个窗口显示区域等，通过动态调整不同显示区域中像素电路输入数据信号的刷新频率，同样可降低显示屏的显示功耗。

本发明还揭示了一种包含上述像素电路的显示装置，显示装置优选硅基微显示器，如硅基OLED微显示器和硅基LCoS微显示器，当然，其他显示装置，如手机显示屏、电脑显示屏等，也可适用上述像素电路，并不仅限于硅基微显示器。

具体地，显示装置中像素电路的排布方式如图5所示，每个像素电路均具有两个数据信号Vdata1和Vdata2，并且每个像素电路在行方向上连接两个控制信号Rsel1和Rsel2，在列方向上连接两个控制信号Csel1和Csel2，也即：每个像素电路中，与数据信号Vdata1相连的两个串联连接的开关晶体管TR1和TC1中，开关晶体管TR1的栅极连接Resl1，开关晶体管TC1的栅极连接Csel1；与数据信号Vdata2相连的两个串联连接的开关晶体管TR2和TC2中，开关晶体管TR2的栅极连接Rsel2，开关晶体管TC2的栅极连接Csel2。具体实施时优选上述像素的排布方式，但并不限于上述排布方式。

具体实施时，对于处于同一行方向上的每个像素电路，控制信号Rsel1会使每个像素电路中的开关晶体管TR1导通，进一步可通过每个像素电路在列方向上的控制信号Csel1控制该像素电路中的TC1是否导通，进而控制数据信号Vdata1是否存储至电容Cs中；同理，对于处于同一行方向上的每个像素电路，控制信号Rsel2会使每个像素电路中的开关晶体管TR2导通，进一步可通过每个像素电路在列方向上的控制信号Csel2控制该像素电路中的TC2是否导通，进而控制数据信号Vdata2是否存储至电容Cs中。

对于处于同一列方向上的每个像素电路，控制信号Csel1会使每个像素电路中开关晶体管TC1导通，进一步可通过每个像素电路在行方向上的控制信号Rsel1控制该像素电路中的TR1是否导通，进而控制数据信号Vdata1是否存储至电容Cs中；同理，对于处于同一列方向上的每个像素电路，控制信号Csel2会使每个像素电路中开关晶体管TC2导通，进一步可通过每个像素电路在行方向上的控制信号Rsel2控制该像素电路中的TR2是否导通，进而控制数据信号Vdata2是否存储至电容Cs中。

通过上述控制方式，在显示装置的不同显示区域中，可以使用不同的数据信号，并且每种数据信号的刷新频率也可不同；在同一显示区域中，在控制信号的作用下可实现不同数据信号之间的自由切换。

进一步地，每个数据信号输入端先连接行方向上的开关晶体管TR再连接列方向上的开关晶体管TC，能够有效减少像素行内未被选中的数据信号所对应的开关晶体管在打开时对电容Cs造成的影响。若数据信号输入端先连接列方向上的开关晶体管TC，再连接行方向上的开关晶体管TR，虽然列方向上的开关晶体管TC未导通，但行方向上的开关晶体管TR由截止到导通，再到截止的过程中容易产生漏电，而漏电易导致存储在电容Cs上的电荷发生变化，导致驱动晶体管TD的电流发生变化，最终影响显示效果。

本发明还揭示了一种电子设备，包括上述显示装置。

本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (11)

1.一种像素电路，其特征在于，包括至少两个用于输入数据信号的数据信号输入端、数据写入控制模块、驱动模块和发光模块，每个数据信号输入端对应连接一数据写入控制模块，并且每个数据信号输入端均通过数据写入控制模块与驱动模块相连，所述数据写入控制模块用于控制数据信号是否写入驱动模块中，所述驱动模块与所述发光模块相连，用于根据写入的数据信号驱动所述发光模块发光。

2.根据权利要求1所述的像素电路，其特征在于，所述数据写入控制模块包括至少两个串联连接的开关晶体管，和用于输入控制开关晶体管导通或关断的信号的扫描信号输入端，每个开关晶体管的栅极对应连接所述扫描信号输入端。

3.根据权利要求2所述的像素电路，其特征在于，所述开关晶体管选自PMOS管、NMOS管中的一种。

4.根据权利要求1或2所述的像素电路，其特征在于，所述驱动模块包括驱动晶体管和电容，所述驱动晶体管具有第一电极端、第二电极端和栅极端，所述驱动晶体管的第一电极端连接第一电源，第二电极端连接所述发光模块，栅极端连接数据写入控制模块，所述电容的一端连接在数据写入控制模块和驱动晶体管的栅极端之间，相对端连接第二电源。

5.根据权利要求4所述的像素电路，其特征在于，所述驱动晶体管选自PMOS管、NMOS管中的一种。

6.根据权利要求1所述的像素电路，其特征在于，所述数据信号中的一路通过数据写入控制模块选中，且不同的数据信号具有不同的刷新频率或者具有相同的刷新频率。

7.一种基于权利要求1所述像素电路的驱动方法，其特征在于，包括

数据写入阶段：通过与被选数据信号相连的数据写入控制模块将被选数据信号写入驱动模块中；

发光阶段：驱动模块根据写入的数据信号驱动所述发光模块发光。

8.根据权利要求7所述的方法，其特征在于，在数据写入阶段，与被选数据信号相连的数据写入控制模块中的开关晶体管全部导通时，被选数据信号写入至驱动模块中。

9.根据权利要求7所述的方法，其特征在于，在数据写入阶段，与非被选数据信号相连的数据写入控制模块中的开关晶体管任意一个或多个关断时，非被选数据信号不写入驱动模块中。

10.一种显示装置，其特征在于，包括权利要求1～6任意一项所述的像素电路。

11.一种电子设备，其特征在于，包括权利要求10所述的显示装置。