CN104011784B - 用于控制显示装置的电路 - Google Patents

用于控制显示装置的电路 Download PDF

Info

Publication number
CN104011784B
CN104011784B CN201280044085.2A CN201280044085A CN104011784B CN 104011784 B CN104011784 B CN 104011784B CN 201280044085 A CN201280044085 A CN 201280044085A CN 104011784 B CN104011784 B CN 104011784B
Authority
CN
China
Prior art keywords
transistor
voltage
shutter
shutter state
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280044085.2A
Other languages
English (en)
Other versions
CN104011784A (zh
Inventor
斯蒂芬·R·刘易斯
斯蒂芬·英格利希
姚建国
约翰·德罗
罗杰·W·巴顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Original Assignee
Pixtronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtronix Inc filed Critical Pixtronix Inc
Publication of CN104011784A publication Critical patent/CN104011784A/zh
Application granted granted Critical
Publication of CN104011784B publication Critical patent/CN104011784B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/004—Optical devices or arrangements for the control of light using movable or deformable optical elements based on a displacement or a deformation of a fluid
    • G02B26/005—Optical devices or arrangements for the control of light using movable or deformable optical elements based on a displacement or a deformation of a fluid based on electrowetting
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • G02B26/023—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light comprising movable attenuating elements, e.g. neutral density filters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0473—Use of light emitting or modulating elements having two or more stable states when no power is applied
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明揭示一种包含光调制器阵列的显示装置。每一光调制器具有经配置以将所述光调制器驱动到第一状态中的第一致动器及经配置以将所述光调制器驱动到第二状态中的第二致动器。所述显示装置还包含控制矩阵，所述控制矩阵针对所述阵列中的每一光调制器包含单个致动电压互连。所述致动电压互连经配置以将第一驱动电压施加到所述光调制器的所述第一致动器且将第二驱动电压施加到所述光调制器的所述第二致动器。另外，所述致动电压互连经配置以控制数据电压到锁存器电路的施加以控制所述第一及第二驱动电压到所述第一及第二致动器的所述施加。

Description

用于控制显示装置的电路
相关申请案
本专利申请案主张标题为“用于控制显示装置的电路(CircuitsforControllingDisplayApparatus)”的于2012年7月12日提出申请的第13/548,007号美国专利申请案及标题为“用于控制显示装置的电路(CircuitsforControllingDisplayApparatus)”的于2011年7月15日提出申请的第61/508,192号临时专利申请案的优先权。所述现有申请案的揭示内容视为本专利申请案的一部分且以引用方式并入本专利申请案中。
技术领域
本发明涉及微机电系统领域。特定来说，本发明涉及用于控制显示装置的光调制器阵列以产生显示图像的电路。
背景技术
各种显示装置包含具有透射光以形成图像的对应光调制器的显示像素阵列。光调制器包含用于在第一状态与第二状态之间驱动光调制器的致动器。一些显示装置利用可由第一致动器驱动到第一状态中并由第二致动器驱动到第二状态中的双重致动光调制器。光调制器由电路或控制矩阵控制。
发明内容
本发明的系统、方法及器件各自具有数个创新性方面，所述方面中的任何单个方面均不单独地决定本文中所揭示的合意属性。
本发明中所描述的标的物的一个创新性方面可实施于包含光调制器阵列的显示装置中。每一光调制器具有经配置以将所述光调制器驱动到第一状态中的第一致动器及经配置以将所述光调制器驱动到第二状态中的第二致动器。所述显示装置还包含控制矩阵，所述控制矩阵针对所述阵列中的每一光调制器包含单个致动电压互连。所述致动电压互连经配置以将第一驱动电压施加到所述光调制器的所述第一致动器且将第二驱动电压施加到所述光调制器的所述第二致动器。另外，所述致动电压互连经配置以控制数据电压到锁存器电路的施加以控制所述第一及第二驱动电压到所述第一及第二致动器的所述施加。
在一些实施方案中，所述控制矩阵包含锁存器电路，所述锁存器电路包含经配置以致动所述光调制器以移动到所述第一状态的第一快门状态反相器及经配置以致动所述光调制器以移动到所述第二状态的第二快门状态反相器。在此类实施方案中，所述第一快门状态反相器交叉耦合到所述第二快门状态反相器。在一些此类实施方案中，所述第一快门状态反相器包含第一充电晶体管及第一放电晶体管且所述第二快门状态反相器包含第二充电晶体管及第二放电晶体管。
在一些实施方案中，所述第一及第二充电晶体管具有第一极性且所述第一及第二充电晶体管的相应源极端子连接到共用致动电压互连。在一些实施方案中，所述第一及第二放电晶体管具有第二极性且所述第一及第二放电晶体管的相应源极端子电连接到所述共用源极互连。在一些实施方案中，所述第一及第二充电晶体管为p型晶体管且所述第一及第二放电晶体管为n型晶体管。在一些实施方案中，所述控制矩阵包含更新晶体管，所述更新晶体管电连接到所述致动电压互连使得所述致动电压互连控制所述数据电压到所述第一及第二放电晶体管的施加。
本发明中所描述的标的物的另一创新性方面可实施于包含光调制器阵列的显示装置中。每一光调制器包含经配置以朝向第一状态驱动所述光调制器的第一致动器及经配置以将所述光调制器移动到第二状态中的第二致动器。所述显示装置包含控制矩阵，所述控制矩阵针对每一光调制器包含用于控制所述光调制器的电路。所述电路包含经配置以控制所述光调制器的所述第一致动器的第一快门状态反相器及经配置以控制所述光调制器的所述第二致动器的第二快门状态反相器。所述第一快门状态反相器的输出电连接到所述第二快门状态反相器的仅一个输入。此外，所述控制矩阵经配置以预偏置存储于所述电路上的电压。
在一些实施方案中，所述第一快门状态反相器包含第一充电晶体管及第一放电晶体管且所述第二快门状态反相器包含第二充电晶体管及第二放电晶体管。在一些实施方案中，所述第一及第二充电晶体管为p型晶体管且所述第一及第二充电晶体管的源极连接到全局更新互连。在一些实施方案中，所述第一及第二放电晶体管为n型晶体管且所述第一及第二放电晶体管的源极连接到所述全局更新互连。
在一些实施方案中，所述控制矩阵经配置以通过将数据电压源电耦合到所述第一放电晶体管来控制数据电压到所述电路的施加。在一些实施方案中，所述电路经配置以在致动所述光调制器之前通过将所述第一快门状态反相器及所述第二快门状态反相器的输入电连接到偏置电压源来预偏置存储于所述电路上的电压。
在一些实施方案中，所述第一充电晶体管的漏极以及所述第二充电晶体管及所述第二放电晶体管的相应栅极电连接到所述偏置电压源。在一些实施方案中，所述偏置电压源经由电容器电连接到所述第一快门状态反相器及所述第二快门状态反相器的栅极。在一些实施方案中，所述偏置电压源经由晶体管电连接到所述第一快门状态反相器及所述第二快门状态反相器的栅极。
在一些实施方案中，数据存储电容器经由数据反相器耦合到所述第一快门状态反相器且耦合到第二快门状态反相器。在一些实施方案中，所述控制矩阵包含耦合到所述第一快门状态反相器的第一栅-阴晶体管及耦合到所述第二快门状态反相器的第二栅-阴晶体管。
所附图式及下文的说明中陈述本说明书中所描述的标的物的一个或一个以上实施方案的细节。尽管主要就基于MEMS的显示器描述本发明内容中所提供的实例，但本文中所提供的概念可适用于其它类型的显示器(例如LCD、OLED、电泳显示器及场发射显示器)以及其它非显示MEMS器件(例如MEMS麦克风、传感器及光学开关)。依据说明、图式及权利要求书，将明了其它特征、方面及优点。应注意，以下图的相对尺寸可能并非按比例绘制。
附图说明
图1A展示直观式基于MEMS的显示装置的实例性示意图。
图1B展示主机器件的实例性框图。
图2A展示说明性基于快门的光调制器的实例性透视图。
图2B展示基于滚动致动器快门的光调制器的截面图。
图2C展示说明性非基于快门的微机电系统(MEMS)光调制器的截面图。
图2D展示基于电润湿的光调制阵列的截面图。
图3A展示控制矩阵的的实例性示意图。
图3B展示连接到图3A的控制矩阵的基于快门的光调制器阵列的透视图。
图4A及4B展示双重致动器快门组合件的实例性视图。
图5展示实例性控制矩阵的一部分。
图6展示实例性帧寻址及像素致动方法的流程图。
图7展示实例性控制矩阵的一部分。
图8展示实例性控制矩阵的一部分。
图9展示施加到致动电压互连及全局更新互连的实例性电压的时序图。
图10展示实例性控制矩阵的一部分。
图11展示实例性控制矩阵的一部分。
图12展示实例性控制矩阵的一部分。
具体实施方式
本发明涉及用于控制显示装置的光调制器阵列以产生显示图像的电路。在一些实施方案中，每一光调制器对应于一显示像素。特定显示装置包含光调制器，所述光调制器包含单独致动器，所述单独致动器用于将所述光调制器驱动到其中所述光调制器透射光的第一状态(例如接通状态)及其中所述光调制器不输出任何光的第二状态(例如关断状态)中。用以驱动上文所描述的致动器的电路被布置成控制矩阵。所述控制矩阵针对任何给定图像帧将阵列的每一像素寻址为处于对应于对应光调制器的接通状态的接通状态或对应于所述对应光调制器的关断状态的关断状态。
在显示给定图像帧之前，在其中像素中的每一者存储对应于第一状态或第二状态的数据电压的数据加载阶段期间对像素寻址。在完成此数据加载阶段后，响应于全局致动事件，控制矩阵通过将所存储数据电压施加到耦合到光调制器的形成锁存器电路的一个或一个以上晶体管来设定光调制器中的图像。所述晶体管控制驱动电压到致动器的施加及/或放电，所述致动器又控制像素的状态。此导致光调制器获得所要状态。接着激活光源以照明用于显示给定图像帧的光调制器。
在一些实施方案中，每一光调制器的第一及第二致动器经配置以由通过单个致动电压互连施加的相应第一及第二驱动电压驱动。此单个致动电压互连还经配置以控制数据电压到锁存器电路的施加，所述锁存器电路控制驱动电压到第一及第二致动器的施加。此排除对单独更新互连的需要且因此允许控制矩阵节省宝贵的衬底面积。在一些实施方案中，致动器电压通过控制定位于数据存储电容器与锁存器电路之间的p型金属氧化物半导体(pMOS)晶体管来实行此控制。
在一些实施方案中，通过包含pMOS晶体管作为更新开关来减小电流泄漏。由于pMOS晶体管比n型金属氧化物半导体(nMOS)晶体管相对更有弹性且能够处置高栅极电压，因此使用pMOS晶体管改进控制矩阵的可靠性。在一些其它实施方案中，用半锁存器电路来替换全锁存器电路，其中锁存器电路中的至少一个晶体管栅极与反相器反馈断开连接。可由于锁存器电路中的非对称性而引起的一个问题为所述锁存器电路可具有不确定状态。考虑到这一点，可添加电容器或晶体管以预偏置存储于锁存器电路上的电压。
可实施本发明中所描述的标的物的特定实施方案以实现以下潜在优点中的一者或一者以上。通过利用pMOS晶体管作为更新开关，控制矩阵的可靠性增加且电流泄漏可减小。此外，在一些实施方案中，共用互连的数目相对于先前控制矩阵减小，借此节省宝贵的衬底面积。此外，与半锁存器电路一起使用预偏置电容器或晶体管排除对更新开关的需要。另外，通过预偏置存储于锁存器电路上的电压，防止锁存器电路具有不确定状态。
图1A展示直观式基于MEMS的显示装置100的示意图。显示装置100包含布置成若干行及若干列的多个光调制器102a到102d(一股称为“光调制器102”)。在显示装置100中，光调制器102a及102d处于打开状态中，从而允许光通过。光调制器102b及102c处于关闭状态中，从而阻碍光通过。通过选择性地设定光调制器102a到102d的状态，显示装置100可用以形成背光显示器(如果由一个或多个灯105照明)的图像104。在另一实施方案中，装置100可通过反射源自所述装置前面的周围光来形成图像。在另一实施方案中，装置100可通过反射来自定位于显示器前面的一个或多个灯的光(即，通过使用前光灯)来形成图像。
在一些实施方案中，每一光调制器102对应于图像104中的一像素106。在一些其它实施方案中，显示装置100可利用多个光调制器来形成图像104中的像素106。举例来说，显示装置100可包含三个色彩特定光调制器102。通过选择性地打开对应于特定像素106的色彩特定光调制器102中的一者或一者以上，显示装置100可在图像104中产生色彩像素106。在另一实例中，显示装置100包含每像素106两个或两个以上光调制器102以在图像104中提供照度级。关于图像，“像素”对应于由图像的分辨率定义的最小图片元素。关于显示装置100的结构组件，术语“像素”指用以调制形成图像的单个像素的光的组合机械与电组件。
显示装置100为直观式显示器，在于其可能不包含通常在投影应用中发现的成像光学器件。在投影显示器中，将形成于显示装置的表面上的图像投影到屏幕上或到墙壁上。显示装置实质上小于所投影图像。在直观式显示器中，用户通过直接注视显示装置来看到图像，所述显示装置含有光调制器及任选地用于增强在所述显示器上所看到的亮度及/或对比度的背光灯或前光灯。
直观式显示器可以透射模式或反射模式操作。在透射显示器中，光调制器过滤或选择性地阻挡源自定位于显示器后面的一个或多个灯的光。来自所述灯的光任选地注入到光导或“背光灯”中使得可均匀地照明每一像素。透射直观式显示器通常构建于透明或玻璃衬底上以促进其中含有光调制器的一个衬底直接定位于背光灯顶部上的夹层组合件布置。
每一光调制器102可包含快门108及光圈109。为照明图像104中的像素106，快门108经定位使得其允许光朝向观看者通过光圈109。为保持像素106未被照亮，快门108经定位使得其阻碍光通过光圈109。光圈109由穿过每一光调制器102中的反射或吸光材料图案化的开口界定。
显示装置还包含连接到衬底且连接到光调制器以用于控制快门的移动的控制矩阵。所述控制矩阵包含一系列电互连(例如，互连110、112及114)，所述电互连包含每行像素至少一个写入启用互连110(还称为“扫描线互连”)、每一列像素的一个数据互连112及将共用电压提供到所有像素或至少提供到来自显示装置100中的多个列及多个行两者的像素的一个共用互连114。响应于施加适当电压(“写入启用电压，VWE”)，给定行像素的写入启用互连110使所述行中的像素准备好接受新快门移动指令。数据互连112以数据电压脉冲的形式传递新移动指令。在一些实施方案中，施加到数据互连112的数据电压脉冲直接促成快门的静电移动。在一些其它实施方案中，数据电压脉冲控制开关(例如，晶体管或其它非线性电路元件)，所述开关控制单独致动电压(其量值通常高于数据电压)到光调制器102的施加。这些致动电压的施加接着导致快门108的静电驱动移动。
图1B展示主机器件(即，手机、智能电话、PDA、MP3播放器、平板计算机、电子阅读器等)的框图120的实例。所述主机器件包含显示装置128、主机处理器122、环境传感器124、用户输入模块126及电源。
显示装置128包含多个扫描驱动器130(还称为“写入启用电压源”)、多个数据驱动器132(还称为“数据电压源”)、控制器134、共用驱动器138、灯140到146、灯驱动器148及光调制器150。扫描驱动器130将写入启用电压施加到扫描线互连110。数据驱动器132将数据电压施加到数据互连112。
在显示装置的一些实施方案中，尤其在图像104的照度级待以模拟方式导出的情况下，数据驱动器132经配置以将模拟数据电压提供到光调制器。在模拟操作中，光调制器102经设计使得当经由数据互连112施加一范围的中间电压时，在快门108中产生一范围的中间打开状态且因此在图像104中产生一范围的中间照明状态或照度级。在其它情形中，数据驱动器132经配置以仅将一组减小的2、3或4个数字电压电平施加到数据互连112。这些电压电平经设计而以数字方式为快门108中的每一者设定打开状态、关闭状态或其它离散状态。
扫描驱动器130及数据驱动器132连接到数字控制器电路134(还称为“控制器134”)。所述控制器以主要串行方式将数据发送到数据驱动器132，所述数据组织成按行且按图像帧分组的预定序列。数据驱动器132可包含串行转并行数据转换器、电平移位及针对一些应用数/模电压转换器。
显示装置任选地包含一组共用驱动器138(还称为共用电压源)。在一些实施方案中，共用驱动器138(例如)通过将电压供应到一系列共用互连114而将DC共用电位提供到光调制器阵列内的所有光调制器。在一些其它实施方案中，共用驱动器138遵循来自控制器134的命令而将电压脉冲或信号发布到光调制器阵列，例如能够驱动及/或起始所述阵列的多个行及列中的所有光调制器的同时致动的全局致动脉冲。
用于不同显示功能的所有驱动器(例如，扫描驱动器130、数据驱动器132及共用驱动器138)由控制器134时间同步化。来自控制器的时序命令协调经由灯驱动器148的红色、绿色及蓝色以及白色灯(分别为140、142、144及146)的照明、像素阵列内的特定行的写入启用及定序、来自数据驱动器132的电压的输出及提供光调制器致动的电压的输出。
控制器134确定可借以将快门108中的每一者复位为适于新图像104的照明级的定序或寻址方案。可以周期性间隔设定新图像104。例如，对于视频显示，以在介于从10赫兹(Hz)到300赫兹的范围内的频率刷新色彩图像104或视频帧。在一些实施方案中，图像帧到阵列的设定与灯140、142、144及146的照明同步使得用一系列交替色彩(例如，红色、绿色及蓝色)照明交替图像帧。每一相应色彩的图像帧称为色彩子帧。在称为场顺序着色方法的此方法中，如果色彩子帧以超过20Hz的频率交替，那么人类大脑将把交替帧图像平均化为感知到具有广泛且连续范围的色彩的图像。在替代实施方案中，在显示装置100中可采用具有原色的四个或四个以上灯，从而采用除红色、绿色及蓝色以外的原色。
在一些实施方案中，在显示装置100经设计以用于快门108在打开与关闭状态之间的数字切换的情况下，控制器134通过时分灰度的方法形成图像，如先前所描述。在一些其它实施方案中，显示装置100可经由使用每像素多个快门108来提供灰度。
在一些实施方案中，图像状态104的数据由控制器134通过对个别行(还称为扫描线)进行顺序寻址加载到调制器阵列。对于序列中的每一行或扫描线，扫描驱动器130将写入启用电压施加到阵列的所述行的写入启用互连110，且随后数据驱动器132为所述选定行中的每一列供应对应于所要快门状态的数据电压。重复此过程直到已针对阵列中的所有行加载数据为止。在一些实施方案中，用于数据加载的选定行的顺序为线性的，在阵列中从顶部进行到底部。在一些其它实施方案中，将选定行的顺序伪随机化，以便最小化视觉假影。且在一些其它实施方案中，按块组织定序，其中针对一块，(例如)通过仅对阵列的每5行进行依次寻址而将图像状态104的仅特定分率的数据加载到阵列。
在一些实施方案中，将用于将图像数据加载到阵列的过程与致动快门108的过程在时间上分离。在这些实施方案中，调制器阵列可包含用于阵列中的每一像素的数据存储器元件，且控制矩阵可包含用于从共用驱动器138载运触发信号以根据存储器元件中所存储的数据起始快门108的同时致动的全局致动互连。
在替代实施方案中，像素阵列及控制像素的控制矩阵可布置成除矩形行及列以外的配置。举例来说，像素可布置成六边形阵列或曲线行及列。一股来说，如本文中所使用，术语扫描线应指共享写入启用互连的任何多个像素。
主机处理器122通常控制主机的操作。举例来说，主机处理器可为用于控制便携式电子器件的通用或专用处理器。关于包含在主机器件120内的显示装置128，主机处理器输出图像数据以及关于主机的额外数据。此类信息可包含来自环境传感器的数据，例如周围光或温度；关于主机的信息，包含(举例来说)主机的操作模式或主机的电源中所剩余的电力的量；关于图像数据的内容的信息；关于图像数据类型的信息；及/或用于显示装置在选择成像模式中使用的指令。
用户输入模块126直接或经由主机处理器122将用户的个人偏好传达到控制器134。在一些实施方案中，用户输入模块由用户借以将个人偏好(例如“较深色彩”、“较好对比度”、“较低功率”、“增加的亮度”、“运动”、“现场动作”或“动画”)编程的软件控制。在一些其它实施方案中，使用硬件(例如开关或拨号盘)将这些偏好输入到主机。进入到控制器134的多个数据输入指导控制器将对应于最优成像特性的数据提供到各种驱动器130、132、138及148。
环境传感器模块124还可包含为主机器件的一部分。所述环境传感器模块接收关于周围环境的数据，例如温度及/或周围光照条件。传感器模块124可经编程以相对于在明亮白天的室外环境对比在夜间的室外环境区分所述器件是正在室内环境中操作还是正在办公环境中操作。所述传感器模块将此信息传递到显示器控制器134，使得所述控制器可响应于周围环境而优化观看条件。
图2A展示说明性基于快门的光调制器200的透视图。所述基于快门的光调制器适于并入到图1A的直观式基于MEMS的显示装置100中。光调制器200包含耦合到致动器204的快门202。致动器204可由两个单独的顺应性电极横梁致动器205(“致动器205”)形成。快门202在一侧上耦合到致动器205。致动器205在实质上平行于表面203的运动平面中在表面203上方横向移动快门202。快门202的相对侧耦合到提供与由致动器204所施加的力相反的恢复力的弹簧207。
每一致动器205包含将快门202连接到负载锚208的顺应性负载横梁206。负载锚208与顺应性负载横梁206一起用作机械支撑件，从而保持快门202接近于表面203悬挂。所述表面包含用于容许光通过的一个或一个以上光圈孔211。负载锚208将顺应性负载横梁206及快门202物理连接到表面203，且将负载横梁206电连接到偏置电压(在一些例子中，接地)。
如果衬底为不透明的(例如硅)，那么通过穿过衬底204蚀刻孔阵列来在所述衬底中形成光圈孔211。如果衬底204为透明的(例如玻璃或塑料)，那么在沉积于衬底203上的挡光材料层中形成光圈孔211。光圈孔211可呈大体圆形、椭圆形、多边形、蛇形或不规则形状。
每一致动器205还包含邻近于每一负载横梁206定位的顺应性驱动横梁216。驱动横梁216在一端处耦合到在驱动横梁216之间共享的驱动横梁锚218。每一驱动横梁216的另一端自由地移动。每一驱动横梁216为弯曲的使得其在驱动横梁216的自由端及负载横梁206的经锚定端附近最靠近负载横梁206。
在操作中，并入光调制器200的显示装置经由驱动横梁锚218将电位施加到驱动横梁216。可将第二电位施加到负载横梁206。驱动横梁216与负载横梁206之间的所产生电位差朝向负载横梁206的经锚定端拉动驱动横梁216的自由端，且朝向驱动横梁216的经锚定端拉动负载横梁206的快门端，借此朝向驱动锚218横向驱动快门202。顺应性部件206充当弹簧，以便当移除跨越横梁206及216电位的电压时，负载横梁206将快门202推回到其初始位置中，从而释放存储在负载横梁206中的应力。
光调制器(例如光调制器200)并入用于在移除电压之后使快门返回到其静止位置的无源恢复力，例如弹簧。其它快门组合件可并入用于将快门移动到打开或关闭状态中的一组双重“打开”及“关闭”致动器及一组单独“打开”及“关闭”电极。
存在可借以经由控制矩阵来控制快门及光圈阵列以产生具有适当照度级的图像(在许多情形中，移动图像)的各种方法。在一些情形中，借助于连接到显示器的外围上的驱动器电路的无源矩阵行及列互连阵列来实现控制。在其它情形中，将切换及/或数据存储元件包含在阵列的每一像素内(所谓的有源矩阵)以改进显示器的速度、照度级及/或功率耗散性能为适当的。
在替代实施方案中，显示装置100包含不同于横向基于快门的光调制器(例如上文所描述的快门组合件200)的光调制器。举例来说，图2B展示基于滚动致动器快门的光调制器220的截面图。基于滚动致动器快门的光调制器220适于并入到图1A的基于MEMS的显示装置100的替代实施方案中。基于滚动致动器的光调制器包含安置于固定电极对面且经偏置以在特定方向上移动以在施加电场后用作快门的可移动电极。在一些实施方案中，光调制器220包含安置于衬底228与绝缘层224之间的平面电极226及具有附接到绝缘层224的固定端230的可移动电极222。在没有任何所施加电压的情况下，可移动电极222的可移动端232自由地朝向固定端230滚动以产生滚动状态。在电极222与226之间施加电压致使可移动电极222展开且平放在绝缘层224上，借此其用作阻挡光行进穿过衬底228的快门。可移动电极222在移除所述电压之后借助于弹性恢复力返回到滚动状态。朝向滚动状态的偏置可通过将可移动电极222制造为包含各向异性应力状态来实现。
图2C展示说明性非基于快门的MEMS光调制器250的截面图。光分接头调制器250适于并入到图1A的基于MEMS的显示装置100的替代实施方案中。光分接头根据受抑全内反射(TIR)的原理工作。即，将光252引入到光导254中，在所述光导中，在没有干扰的情况下，光252由于TIR而大部分不能经由其前表面或后表面逸出光导254。光分接头250包含分接头元件256，所述分接头元件具有足够高的折射率以致响应于分接头元件256接触光导254，照射在邻近分接头元件256的光导254的表面上的光252经由分接头元件256朝向观看者逸出光导254，借此促成图像的形成。
在一些实施方案中，分接头元件256形成为柔性透明材料的横梁258的一部分。电极260涂覆横梁258的一侧的部分。相反电极262安置于光导254上。通过跨越电极260及262施加电压，可控制分接头元件256相对于光导254的位置以从光导254选择性地提取光252。
图2D展示基于电润湿的光调制阵列270的实例性截面图。基于电润湿的光调制阵列270适于并入到图1A的基于MEMS的显示装置100的替代实施方案中。光调制阵列270包含形成于光学腔274上的多个基于电润湿的光调制单元272a到272d(一股称为“单元272”)。光调制阵列270还包含对应于单元272的一组色彩滤光器276。
每一单元272包含水(或其它透明导电或极性流体)层278、吸光油层280、透明电极282(举例来说，由氧化铟锡(ITO)制成)及定位于吸光油层280与透明电极282之间的绝缘层284。在本文中所描述的实施方案中，电极占据单元272的后表面的一部分。
单元272的后表面的其余部分由形成光学腔274的前表面的反射光圈层286形成。反射光圈层286由反射材料(例如反射金属或形成电介质镜的薄膜堆叠)形成。对于每一单元272，在反射光圈层286中形成光圈以允许光通过。用于所述单元的电极282沉积在所述光圈中且在形成反射光圈层286的材料上方，通过另一电介质层与其分离。
光学腔274的其余部分包含接近反射光圈层286定位的光导288及在光导288的与反射光圈层286相对的侧上的第二反射层290。一系列光重定向器291形成于所述光导的接近第二反射层的后表面上。光重定向器291可为漫反射器或镜面反射器。一个或一个以上光源292(例如LED)将光294注入到光导288中。
在替代实施方案中，额外透明衬底(未展示)定位于光导288与光调制阵列270之间。在此实施方案中，反射光圈层286形成于所述额外透明衬底上而非光导288的表面上。
在操作中，将电压施加到单元(举例来说，单元272b或272c)的电极282致使所述单元中的吸光油280聚集于单元272的一部分中。因此，吸光油280不再阻碍光通过形成于反射光圈层286中的光圈(举例来说，参见单元272b及272c)。在光圈处逸出背光灯的光接着能够经由所述单元且经由所述组色彩滤光器276中的对应色彩滤光器(举例来说，红色、绿色或蓝色)逸出以在图像中形成色彩像素。当电极282接地时，吸光油280覆盖反射光圈层286中的光圈，从而吸收试图通过其的任何光294。
在将电压施加到单元272时油280聚集于其下方的区域构成与形成图像有关的浪费空间。无论施加电压与否，此区域均为非透射的。因此，在不包含反射光圈层286的反射部分的情况下，此区域吸收原本可用以促成图像的形成的光。然而，在包含反射光圈层286的情况下，原本将被吸收的此光被反射回到光导290中以便进一步经由不同光圈逸出。基于电润湿的光调制阵列270并非适于包含于本文中所描述的显示装置中的非基于快门的MEMS调制器的仅有实例。其它形式的非基于快门的MEMS调制器可同样由本文中所描述的控制器功能中的各种功能控制，此并不背离本发明的范围。
图3A展示控制矩阵300的实例性示意图。控制矩阵300适于控制并入到图1A的基于MEMS的显示装置100中的光调制器。图3B展示连接到图3A的控制矩阵300的基于快门的光调制器的阵列320的透视图。控制矩阵300可对像素阵列(320)(“阵列320”)寻址。每一像素301可包含由致动器303控制的例如图2A的快门组合件200的弹性快门组合件302。每一像素还可包含光圈层322，所述光圈层包含光圈324。
控制矩阵300制作为快门组合件302形成于其上的衬底304的表面上的扩散或薄膜沉积电路。控制矩阵300包含用于控制矩阵300中的每一行像素301的扫描线互连306及用于控制矩阵300中的每一列像素301的数据互连308。每一扫描线互连306将写入启用电压源307电连接到一行对应像素301中的像素301。每一数据互连308将数据电压源309(“Vd源”)电连接到一列对应像素中的像素301。在控制矩阵300中，Vd源309提供待用于致动快门组合件302的能量的大部分。因此，数据电压源(Vd源309)还用作致动电压源。
参考图3A及3B，针对每一像素301或针对像素阵列320中的每一快门组合件302，控制矩阵300包含晶体管310及电容器312。每一晶体管310的栅极电连接到像素301位于其中的阵列320中的行的扫描线互连306。每一晶体管310的源极电连接到其对应数据互连308。每一快门组合件302的致动器303包含两个电极。每一晶体管310的漏极并联电连接到对应电容器312的一个电极及对应致动器303的电极中的一者。电容器312的另一电极及快门组合件302中的致动器303的另一电极连接到共用或接地电位。在替代实施方案中，可用半导体二极管及/或金属绝缘体金属夹层型切换元件来替换晶体管310。
在操作中，为形成图像，控制矩阵300通过将Vwe轮流施加到每一扫描线互连306来依次写入启用阵列320中的每一行。对于经写入启用行，将Vwe施加到所述行中的像素301的晶体管310的栅极允许电流经由晶体管310流动穿过数据互连308以将电位施加到快门组合件302的致动器303。在写入启用所述行时，将数据电压Vd选择性地施加到数据互连308。在提供模拟灰度的实施方案中，施加到每一数据互连308的数据电压相对于位于经写入启用扫描线互连306与数据互连308的相交处的像素301的所要亮度而变化。在提供数字控制方案的实施方案中，将数据电压选择为相对较低量值电压(即，接近于接地的电压)或者满足或超过Vat(致动阈值电压)。响应于将Vat施加到数据互连308，对应快门组合件中的致动器303致动，从而打开所述快门组合件302中的快门。施加到数据互连308的电压甚至在控制矩阵300停止将Vwe施加到一行之后仍保持存储于像素301的电容器312中。因此，电压Vwe不必在一行上等待并保持足够长以便快门组合件302致动的时间；此致动可在已从所述行移除写入启用电压之后进行。电容器312还用作阵列320内的存储器元件，从而存储用于照明图像帧的致动指令。
像素301以及阵列320的控制矩阵300形成于衬底304上。所述阵列包含安置于衬底304上的光圈层322，所述光圈层包含用于阵列320中的相应像素301的一组光圈324。光圈324与每一像素中的快门组合件302对准。在一些实施方案中，衬底304由例如玻璃或塑料的透明材料制成。在一些其它实施方案中，衬底304由不透明材料制成，但在所述不透明材料中蚀刻孔以形成光圈324。
快门组合件302与致动器303一起可制成为双稳态的。即，所述快门可存在于至少两个平衡位置(例如，打开或关闭)中而需要很少电力或不需要电力来使其保持处于这两个位置中的任一位置中。更特定来说，快门组合件302可为机械双稳态的。一旦将快门组合件302的快门设定为处于适当位置中，便不需要电能或保持电压来维持所述位置。快门组合件302的物理元件上的机械应力可使快门保持于适当位置中。
快门组合件302与致动器303一起还可制成为电双稳态的。在电双稳态快门组合件中，存在低于所述快门组合件的致动电压的一范围的电压，所述范围的电压如果施加到关闭的致动器(在所述快门打开或关闭的情况下)，那么即使对所述快门施加相反力仍使所述致动器保持关闭并使所述快门保持处于适当位置中。所述相反力可由弹簧(例如图2A中所描绘的基于快门的光调制器200中的弹簧207)施加，或者所述相反力可由例如“打开”或“关闭”的致动器的相反致动器施加。
光调制器阵列320描绘为具有每像素单个MEMS光调制器。其中在每一像素中提供多个MEMS光调制器，借此在每一像素中提供不只是二元式“接通”或“关断”光学状态的可能性的其它实施方案为可能的。其中提供像素中的多个MEMS光调制及其中与光调制器中的每一者相关联的光圈324具有不等区域的编码区域划分灰度的特定形式为可能的。
在一些其它实施方案中，基于滚筒的光调制器220、光分接头250或基于电润湿的光调制阵列270以及其它基于MEMS的光调制器可替代光调制器阵列320内的快门组合件302。
图4A及4B展示双重致动器快门组合件400的实例性视图。如图4A中所描绘，所述双重致动器快门组合件处于打开状态中。图4B展示处于关闭状态中的双重致动器快门组合件400。与快门组合件200相比，快门组合件400包含快门406的任一侧上的致动器402及404。独立控制每一致动器402及404。第一致动器(快门打开致动器402)用以打开快门406。第二相反致动器(快门关闭致动器404)用以关闭快门406。致动器402及404两者均为顺应性横梁电极致动器。致动器402及404通过实质上在平行于快门406悬挂于其上方的光圈层407的平面中驱动快门406来打开及关闭所述快门。快门406通过附接到致动器402及404的锚408悬挂于光圈层407上方的短距离处。包含沿着其移动轴线附接到快门406的两端的支撑件减小快门406的脱离平面运动且限制实质上到平行于衬底的平面的运动。如下文将描述，可与快门组合件400一起使用各种不同控制矩阵。
快门406包含光可通过其的两个快门光圈412。光圈层407包含一组三个光圈409。在图4A中，快门组合件400处于打开状态中且如此，快门打开致动器402已致动，快门关闭致动器404处于其松弛位置中，并且快门光圈412的中心线与光圈层光圈409中的两者的中心线重合。在图4B中，快门组合件400已移动到关闭状态且如此，快门打开致动器402处于其松弛位置中，快门关闭致动器404已致动，并且快门406的挡光部分此刻处于适当位置中以阻挡光透射穿过光圈409(描绘为虚线)。
每一光圈具有围绕其外围的至少一个边缘。举例来说，矩形光圈409具有四个边缘。在其中于光圈层407中形成圆形、椭圆形、卵形或其它弯曲光圈的替代实施方案中，每一光圈可具有仅单个边缘。在一些其它实施方案中，无需在机械意义上分离或分开所述光圈，而是可连接所述光圈。即，虽然所述光圈的部分或成形区段可维持与每一快门的对应，但可连接这些区段中的数个区段使得所述光圈的单个连续周界由多个快门共享。
为了允许光以各种退出角度通过处于打开状态中的光圈412及409，为快门光圈412提供大于光圈层407中的光圈409的对应宽度或大小的宽度或大小为有利的。为了在关闭状态下有效地阻挡光逸出，快门406的挡光部分与光圈409重叠为优选的。图4B展示快门406中的挡光部分的边缘与形成于光圈层407中的光圈409的一个边缘之间的预界定重叠区416。
静电致动器402及404经设计使得其电压位移行为给快门组合件400提供双稳态特性。针对快门打开致动器及快门关闭致动器中的每一者，存在低于致动电压的一范围的电压，所述范围的电压如果在所述致动器处于关闭状态(在所述快门打开或关闭的情况下)中时施加，那么即使将致动电压施加到相反致动器仍将使所述致动器保持关闭且使所述快门保持处于适当位置中。克服此相反力来维持快门的位置所需的最小电压称为维护电压Vm。
一股来说，例如致动器402及404的静电致动器中的电双稳态起因于跨越致动器的静电力为位置以及电压的强函数的事实。光调制器400及450中的致动器的横梁用作电容器板。电容器板之间的力与1/d2成比例，其中d为电容器板之间的局部分离距离。当致动器处于关闭状态中时，致动器横梁之间的局部分离很小。因此，施加小电压可产生处于关闭状态中的致动器的致动器横梁之间的相对强的力。因此，即使其它元件对致动器施加相反的力，相对小的电压(例如Vm)仍可使致动器保持处于关闭状态中。
在双重致动器光调制器(例如400及450)中，光调制器的平衡部分将由跨越致动器中的每一者的电压差的组合效应确定。换句话说，考虑三个端子(即，快门打开驱动横梁、快门关闭驱动横梁及负载横梁)的电位以及调制器位置以确定调制器上的平衡力。
对于电双稳态系统，一组逻辑规则可描述稳定状态且可用以开发给定光调制器的可靠寻址或数字控制方案。参考基于快门的光调制器400作为实例，这些逻辑规则如下：
令Vs为快门或负载横梁上的电位。令Vo为快门打开驱动横梁上的电位。令Vc为快门关闭驱动横梁上的电位。令表达式|Vo-Vs|指快门与快门打开驱动横梁之间的电压差的绝对值。令Vm为维护电压。令Vat为致动阈值电压，即，用以在不将Vm施加到相对驱动横梁的情况下致动致动器的电压。令Vmax为Vo及Vc的最大允许电位。令Vm＜Vat＜Vmax。接着，假设Vo及Vc保持低于Vmax：
如果|Vo-Vs|＜Vm且|Vc-Vs|＜Vm(规则1)
那么快门将松弛到其机械弹簧的平衡位置。
如果|Vo-Vs|＞Vm且|Vc-Vs|＞Vm(规则2)
那么快门将不移动，即，无论哪个位置由最后致动事件建立，快门均将保持处于打开或关闭状态中。
如果|Vo-Vs|＞Vat且|Vc-Vs|＜Vm(规则3)
那么快门将移动到打开位置中。
如果|Vo-Vs|＜Vm且|Vc-Vs|＞Vat(规则4)
那么快门将移动到关闭位置中。
遵循其中每一致动器上的电压差接近于零的规则1，快门将松弛。在许多快门组合件中，机械松弛位置仅部分地打开或关闭，且因此通常在寻址方案中避免此电压条件。
规则2的条件使得可能将全局致动功能包含到寻址方案中。通过维持提供至少为维护电压Vm的横梁电压差的快门电压，可在宽电压范围内于寻址序列的中间改变或切换快门打开电位及快门关闭电位的绝对值(甚至在电压差超过Vat的情况下)而没有意外快门运动的危险。
规则3及4的条件为通常在对序列进行寻址期间作为目标以确保快门的双稳态致动的条件。
维护电压差Vm可设计或表示为致动阈值电压Vat的特定分率。对于针对适用双稳态度设计的系统，维护电压可处于介于Vat的约20％与约80％之间的范围内。此有助于确保系统中的电荷泄漏或寄生电压起伏不导致设定保持电压超出其维护范围的偏差-可导致快门的意外致动的偏差。在一些系统中，可提供异常双稳态或滞后度，其中Vm处于Vat的约2％与约98％的范围内。然而，在这些系统中，务必确保可在可用的寻址及致动时间内可靠地获得V＜Vm的电极电压条件。
在一些实施方案中，每一光调制器的第一及第二致动器耦合到锁存器电路以确保所述光调制器的第一及第二状态为所述光调制器可具有的仅有两个稳定状态。为确保每一光调制器的电双稳态的完整性，采用pMOS晶体管作为更新开关来控制数据电压到锁存器电路的施加以控制对施加到第一及第二致动器的驱动电压的施加。
图5展示控制矩阵500的一部分。控制矩阵500可经实施以用于图1中所描绘的显示装置100中。下文立即描述控制矩阵500的结构。此后将关于图6来描述控制所述控制矩阵的操作。
控制矩阵500控制包含具有双重致动器快门组合件504的光调制器的像素阵列502。快门组合件504中的致动器可制成为电双稳态的或机械双稳态的。
控制矩阵500包含用于显示装置100中的每一行像素502的扫描线互连506及用于每一列像素502的数据互连508。扫描线互连506经配置以允许数据加载到像素502上。数据互连508经配置以提供对应于待加载到像素502上的数据的数据电压。此外，控制矩阵500包含致动电压互连510、共用源极互连512、全局更新互连514及快门共用互连522(统称为“共用互连”)。这些共用互连510、512、514及516在阵列中的多个行及多个列中的像素502当中共享。在一些实施方案中，共用互连510、512、514及516在显示装置100中的所有像素502当中共享。这些互连经配置以将像素502锁存到第一状态及第二相反状态中的一者而且致动像素502的快门组合件504。
控制矩阵500中的每一像素502还包含写入启用晶体管531及数据存储电容器533。写入启用晶体管531的栅极耦合到扫描线互连506使得扫描线互连506控制写入启用晶体管531。写入启用晶体管531的源极耦合到数据互连508且写入启用晶体管531的漏极耦合到数据存储电容器533的第一端子及下文所描述的更新晶体管521。数据存储电容器533的第二端子耦合到快门共用互连516。以此方式，当写入启用晶体管531经由通过扫描线互连506提供的写入启用电压开启时，通过数据互连508提供的数据电压通过写入启用晶体管531且存储于数据存储电容器533处。所存储数据电压接着用以将像素502锁存到第一像素状态或第二像素状态中的一者。
像素502包含锁存器电路540，所述锁存器电路包含第一快门状态反相器及第二快门状态反相器。第一快门状态反相器包含第一充电晶体管542及第一放电晶体管544。第二快门状态反相器包含第二充电晶体管552及第二放电晶体管554。第一快门状态反相器与第二快门状态反相器交叉耦合使得第一快门状态反相器的输入耦合到第二快门状态反相器的输出且反之亦然。以此方式，第一快门状态反相器与第二快门状态反相器共用作为锁存器电路或正反器电路操作。
第一充电晶体管542及第一放电晶体管544的栅极耦合到第二充电晶体管552及第二放电晶体管554的漏极，而第二充电晶体管552及第二放电晶体管554的栅极耦合到第一充电晶体管542及第一放电晶体管544的漏极。第一充电晶体管542的漏极于第一快门状态节点546处连接到第一放电晶体管544的漏极。第二充电晶体管552的漏极于第二快门状态节点556处连接到第二放电晶体管554的漏极。如此，第一快门状态节点546控制第二快门状态反相器的第一充电晶体管552及第二放电晶体管554两者的栅极电压，且第二快门状态节点556控制第一快门状态反相器的第一充电晶体管542及第一放电晶体管544两者的栅极电压。第一充电晶体管542及第二充电晶体管552的源极端子耦合到致动电压互连510。第一放电晶体管544及第二放电晶体管554的源极端子耦合到共用源极互连512。
像素502的双重致动器快门组合件504包含耦合到第一快门状态节点546的第一快门状态致动器及耦合到第二快门状态节点556的第二快门状态致动器。快门组合件504的参考电极耦合到快门共用互连516。在一些实施方案中，当第一快门状态节点546处的电压实质上高于参考电极处的电压时，快门组合件504及像素502处于第一状态中。相比来说，当第二快门状态节点556处的电压实质上高于参考电极处的电压时，快门组合件504及像素502处于第二状态中。
像素502进一步包含将数据存储电容器533耦合到锁存器电路540的更新晶体管521。更新晶体管521为pMOS晶体管。更新晶体管521经配置以将数据存储电容器533上的电压与锁存器电路540上的电压电隔离。具体来说，更新晶体管521的源极耦合到数据存储电容器533的第一端子及写入启用晶体管531的漏极。更新晶体管521的栅极耦合到全局更新互连514，且更新晶体管521的漏极耦合到锁存器电路540的第一充电晶体管542及第一放电晶体管544。
控制矩阵500利用两种互补类型的晶体管(pMOS晶体管及nMOS晶体管两者)。所述控制矩阵因此称为互补金属氧化物半导体(CMOS)控制矩阵。举例来说，更新晶体管521以及充电晶体管542及552为pMOS晶体管，而放电晶体管544及554等等为nMOS晶体管。在其它实施方案中，可反转控制矩阵500中所采用的晶体管的类型。举例来说，可针对充电晶体管使用nMOS晶体管且可针对放电晶体管使用pMOS晶体管。同样地，可在一些其它实施方案中以nMOS晶体管来实施更新晶体管521。特定来说，nMOS晶体管可经由反相器耦合到致动电压互连510或耦合到另一互连。
图6展示实例性帧寻址及像素致动方法600的流程图。方法600可(举例来说)用以操作图5的控制矩阵500。帧寻址及像素致动方法600分三个一股阶段进行。首先，在数据加载阶段(框652)中一次一行针对每一像素加载显示器中的像素的数据电压。接下来，在更新锁存器阶段中，至少部分地基于所存储数据电压将每一像素的锁存器设定为适当状态(框654)。在设定每一像素的锁存器后，在快门致动阶段(框656)中致动所述像素。尽管关于图5详细描述帧寻址及像素致动方法600，但采用方法600的操作中的一些操作或所有操作来操作其它控制矩阵实施方案，例如图7、8、10、11及12中所描绘的控制矩阵700、800、1000、1100及1200。此外，在一些控制矩阵实施方案中，可与此处关于图5中所描绘的控制矩阵500所述不同地执行更新锁存器阶段(框654)。下文将关于对控制矩阵700、800、1000、1100及1200中的每一者的说明来描述此类差异。
现在参考图5及6两者，用于对阵列的特定行的像素中的每一者进行寻址的数据加载阶段(框652)继续将写入启用电压Vwe施加到像素阵列的行中的一者(框658)。控制矩阵500将写入启用电压Vwe施加到对应于所述行的扫描线互连506(框658)使得写入启用扫描线互连506。将写入启用电压Vwe施加到经写入启用行的扫描线互连506接通所述行中的所有像素的写入启用晶体管，例如写入启用晶体管531。
基于由控制矩阵接收的像素状态是接通还是关断，控制矩阵继续将接通电压加载到像素502(框662及664)或将关断电压加载到像素502(框666及668)。如果像素502将具有接通状态，那么控制矩阵500将接通状态电压加载到像素502(框662)。在一些实施方案中，控制矩阵500通过将(举例来说)5V的数据电压(Vd)施加到对应于像素502位于其中的列的数据互连508来加载接通电压。致使施加到数据互连508的数据电压Vd作为电荷存储于选定像素502的数据存储电容器533上(框664)。即，由于写入启用晶体管531在数据电压Vd被施加到数据互连508时开启，因此数据电压Vd通过写入启用晶体管531到数据电压Vd作为电荷存储于其上的数据存储电容器533。
如果像素502将具有关断状态，那么控制矩阵500将关断电压加载到像素502上(框666)。在一些实施方案中，控制矩阵500通过使对应于像素502位于其中的列的数据互连508接地来加载关断电压(框668)。在一些实施方案中，由于使数据互连508接地，因此不存在数据电压Vd且因此，没有电荷存储于数据存储电容器533上。
可在写入启用的行中的像素中的每一者中同时执行加载数据的过程。以此方式，控制矩阵500在写入启用控制矩阵500中的给定行的同时将数据电压选择性地施加到所述行的列。在一些实施方案中，控制矩阵500仅将数据电压施加到将朝向第一快门状态致动的那些列。一旦对行中的所有像素寻址，控制矩阵500便从扫描线互连506移除写入启用电压Vwe(框670)。在一些实施方案中，控制矩阵500使扫描线互连506接地。接着针对控制矩阵500中的阵列的后续行重复数据加载阶段652。在数据加载序列652结束时，选定像素群组中的数据存储电容器中的每一者均含有适于设定下一图像状态的数据电压。
控制矩阵500接着继续进行更新锁存器阶段654以将像素的锁存器电路设定为下一状态。更新锁存器阶段654通过使致动电压互连510上的电压降到或接近于共用源极互连512上的电压而开始(框672)。通过这样做，使第一快门状态节点546及第二快门状态节点556两者上的电压降低接近于相同于共用源极互连512的电压。接着，控制矩阵500激活全局更新互连514(框674)。在一些实施方案中，通过使全局更新互连514接地以将更新晶体管521切换到导电状态来激活全局更新互连514。此允许将存储于数据存储电容器533上的数据电压从数据存储电容器533传递到交叉耦合反相器锁存器电路540的第一充电晶体管542及第一放电晶体管544的栅极。如果在使将致动电压互连510电压带到共用源极互连电压(框672)之后太早激活全局更新互连514(框674)，那么数据存储电容器533处的对应于像素的后续状态的所存储数据电压可被还没来得及衰变掉的锁存器电路540上的当前像素状态数据损毁。因此，使致动电压互连510电压降到共用源极互连电压(框672)与激活全局更新互连514(框674)之间的延迟可适用于防止存储于数据存储电容器533处的数据损毁。此延迟的长度可随电路寄生效应、晶体管阈值电压、电容器大小及所存储数据电压电平而变。举例来说，所述延迟的长度可为大约10μs。可以了解，此延迟长度可取决于显示器明显更长或更短。
将刚好足够高以实施锁存器电路540更新的中间电压施加到致动电压互连510(框676)。在一些实施方案中，所述中间电压可近似等于第一充电晶体管542与第一放电晶体管544或第二充电晶体管552与第二放电晶体管554的阈值电压的和。在一些实施方案中，所述中间电压可取决于各种因数(例如使致动电压互连电压降到共用源极互连电压(框672)与激活全局更新互连514(框674)之间的延迟的长度)而显著小于第一充电晶体管542与第一放电晶体管544或第二充电晶体管552与第二放电晶体管554的阈值电压的和。其它因数可包含寄生电荷注入及详细晶体管特性等等。所述中间电压通常实质上小于致动电压Vat。在一些实施方案中，所述中间电压可刚好足够高使得存储于数据存储电容器533上的电压对将锁存器电路540设定成适于下一快门位置的其下一状态有效。举例来说，所述中间电压可介于约1V到6V的范围之间。减小的中间电压还减小由在锁存器电路540的更新期间发生的切换瞬态所消耗的功率。在一些实施方案中，将锁存器电路540锁存于低到可以可靠地执行使得减小瞬态切换功率的中间电压电平下。通过激活全局更新互连514(框674)并将所必需的中间电压施加到致动电压互连510(框676)，可将存储于数据存储电容器533上的电压锁存到锁存器电路540的第一快门状态反相器中。施加所必需的中间电压(框676)可与激活全局更新互连514(框674)同时、在激活全局更新互连514之前或之后执行。
最后，去活全局更新互连514(框678)。在一些实施方案中，通过将电压施加到全局更新互连514使得将更新晶体管521切换到非导电状态来去活全局更新互连514。以此方式，使数据存储电容器533与像素502的锁存器电路540隔离。使数据存储电容器533与锁存器电路540隔离的一个益处为功率消耗的减小。这是因为施加到致动电压互连510的电压的任何增加均不会将数据存储电容器533自动充电到增加的所施加电压。
一旦更新锁存器阶段(框654)完成，控制矩阵500便继续进行快门致动阶段(框656)。在此阶段中，将致动电压Vat施加到致动电压互连510(框680)。致动电压为足以致动像素502的快门组合件504以具有一种状态或另一种状态，或者，使快门组合件504遍及后续数据加载循环保持处于同一状态中的电压。在一些实施方案中，在通过施加致动电压Vat致动快门组合件504之后，将小于致动电压Vat但大于维护电压Vm的电压施加到致动电压互连510以遍及后续数据加载循环保持快门组合件504。
由于锁存器电路先前在更新锁存器阶段(框654)期间得到更新，因此不存在从致动电压互连510经过第一充电晶体管542及第一放电晶体管544或第二充电晶体管552及第二放电晶体管554的导电路径。在快门致动阶段(框656)处的致动期间，仅允许维持跨越快门致动器的电压及各种其它寄生电容所需的电流流动，从而产生减小的功率耗散。在致动像素的例如快门组合件504的快门组合件(框656)之后，方法600返回到数据加载阶段(框652)的开始。
在控制矩阵500中，第一快门状态反相器可称为主反相器。这是因为第一快门状态反相器的状态在锁存器更新阶段(框654)期间直接由数据存储电容器533控制。第二快门状态反相器可称为从反相器，这是因为从反相器的状态由第一快门状态反相器的输出控制。相比来时，在一些实施方案中，控制矩阵500可经配置或镜射使得第一快门状态反相器的输出确定快门组合件504的第二快门状态致动器的电压，且使得第二快门状态反相器的输出确定快门组合件504的第一快门状态致动器的电压。
对于高电压应用，控制矩阵500的更可靠实施方案可包含其操作将类似于下文关于图12所描述的栅-阴晶体管的呈栅-阴配置的额外晶体管。
在一些实施方案中，可能将方法600应用于整个像素阵列的选定部分，这是因为串行更新行及列的不同区域或分组可能为有利的。在此类实施方案中，将例如致动电压互连510的若干个不同致动电压互连及例如更新互连514的更新互连路由到阵列的选定部分以选择性地更新并致动阵列的不同部分。
如上文所描述，为对控制矩阵500中的像素502寻址，数据电压Vd可显著小于致动电压Vat。举例来说，数据电压Vd可为约5V而致动电压Vat可为约40V。在一些实施方案中，数据电压Vd可为约3V而致动电压小于或等于约25V。由于一帧一次施加致动电压Vat，而数据电压Vd可每帧以在控制矩阵500中存在的行一样多的次数施加到每一数据互连508，因此与需要数据电压足够高以还用作致动电压的控制矩阵相比，例如控制矩阵500的控制矩阵可节省大量电力。
图7展示控制矩阵700的一部分。控制矩阵700可经实施以用于图1中所描绘的显示装置100中。控制矩阵700实质上类似于图5中所描绘的控制矩阵500。然而，控制矩阵700与控制矩阵500的不同之处在于更新晶体管721的配置及操作不同于图5中所描绘的更新晶体管521的配置及操作。另外，与控制矩阵500相比，控制矩阵700还包含少一个共用互连。
控制矩阵700控制包含具有双重致动器快门组合件704的光调制器的像素阵列702。快门组合件704中的致动器可制成为电双稳态的或机械双稳态的。
控制矩阵700包含用于控制矩阵700中的每一行像素702的扫描线互连706及用于每一列像素702的数据互连708。控制矩阵700进一步包含致动电压互连710、共用源极互连712及快门共用互连716(统称为“共用互连”)。这些共用互连710、712及716在阵列中的多个行及多个列中的像素702当中共享。在一些实施方案中，共用互连710、712及716在显示装置100中的所有像素702当中共享。
控制矩阵700中的每一像素702还包含写入启用晶体管731及数据存储电容器733。写入启用晶体管731的栅极耦合到扫描线互连706且写入启用晶体管731的源极耦合到数据互连708。写入启用晶体管731的漏极耦合到数据存储电容器733的第一端子及下文所描述的锁存器电路740的输入。数据存储电容器733的第二端子耦合到快门共用互连716。
控制矩阵700进一步包含类似于图5中所描绘的锁存器电路540的锁存器电路740。锁存器电路740包含第一快门状态反相器及第二快门状态反相器。第一快门状态反相器包含第一充电晶体管742及第一放电晶体管744。第二快门状态反相器包含第二充电晶体管772及第二放电晶体管774。第一快门状态反相器与第二快门状态反相器交叉耦合使得第一快门状态反相器的输入耦合到第二快门状态反相器的输出且反之亦然。以此方式，第一快门状态反相器与第二快门状态反相器共用作为锁存器电路或正反器电路操作。
第一充电晶体管742及第一放电晶体管744的栅极耦合到第二充电晶体管752及第二放电晶体管754的漏极，而第二充电晶体管752及第二放电晶体管754的栅极耦合到第一充电晶体管742及第一放电晶体管744的漏极。第一充电晶体管742的漏极于第一快门状态节点746处连接到第一放电晶体管744的漏极。第二充电晶体管752的漏极于第二快门状态节点756处连接到第二放电晶体管754的漏极。如此，第一快门状态节点746控制第二快门状态反相器的第二充电晶体管752及第二放电晶体管754两者的栅极电压，且第二快门状态节点756控制第一快门状态反相器的第一充电晶体管742及第一放电晶体管744两者的栅极电压。第一充电晶体管742及第二充电晶体管752的源极端子耦合到致动电压互连710。第一放电晶体管744及第二放电晶体管754的源极端子耦合到共用源极互连712。
像素702的双重致动器快门组合件704包含耦合到第一快门状态节点746的第一快门状态致动器及耦合到第二快门状态节点756的第二快门状态致动器。快门组合件704的参考电极耦合到快门共用互连716。
像素702进一步包含将数据存储电容器733耦合到锁存器电路740的更新晶体管721。在一些实施方案中，更新晶体管721为pMOS晶体管。类似于图5中所描绘的更新晶体管521，更新晶体管721的源极耦合到数据存储电容器733的第一端子及写入启用晶体管731的漏极。更新晶体管721的漏极耦合到锁存器电路740的输入。与图5中所描绘的更新晶体管521的配置相比，更新晶体管721的栅极耦合到致动电压互连710而不是例如图5中所描绘的全局更新互连514的全局更新互连。
控制矩阵700以实质上类似于图5中所描绘的控制矩阵500的方式操作。一股来说，控制矩阵700执行类似于关于图6所描述的帧寻址及像素致动方法600的帧寻址及像素致动方法。用于控制控制矩阵700的帧寻址及像素致动方法分三个一股阶段进行。首先，在数据加载阶段中一次一行针对每一像素加载对应于所述像素的数据电压。接下来，在更新锁存器阶段中，至少部分地基于所存储数据电压将每一像素的锁存器设定为适当状态。在设定每一像素的锁存器后，在快门致动阶段中致动所述像素。
控制矩阵700的操作以数据加载阶段开始且继续进行到更新锁存器阶段。在此阶段中，控制矩阵700使致动电压互连电压降到共用源极电压。一将致动电压互连710电压带到等于或小于共用源极互连712的电压的电压，更新晶体管721就自动切换到导电状态。因此，将存储于数据存储电容器733上的数据电压传送到锁存器电路740的第一充电晶体管742及第一放电晶体管744的栅极。由于更新晶体管721在致动电压互连710上的电压降到低于阈值电压时自动切换到导电状态，因此控制矩阵700缺乏用于完全控制更新晶体管721的全局更新互连。以此方式，控制矩阵700耗用少于图5中所描绘的控制矩阵500的面积，且因比控制矩阵500具有少一个共用互连而回收宝贵的衬底面积。
在更新晶体管721切换到接通状态且存储于数据存储电容器733上的数据电压传送到锁存器电路740的第一充电晶体管742及第一放电晶体管744的栅极之后，将致动电压互连710带到中间电压。以此方式，更新晶体管721返回到关断状态且用新锁存器状态来更新锁存器电路740。此外，一旦更新晶体管721切换到关断状态，便将数据存储电容器733与锁存器电路740电隔离且将锁存器电路740中的瞬态电流减小到零。接着，更新锁存器阶段继续进行到其中使致动电压互连710升高到致动电压Vat且致使快门组合件704致动到其新状态的快门致动阶段。
图8展示控制矩阵800的一部分。控制矩阵800可经实施以用于图1中所描绘的显示装置100中。控制矩阵800实质上类似于图5中所描绘的控制矩阵500。然而，替代利用例如图5中所描绘的更新晶体管521的更新晶体管，控制矩阵800包含CMOS反相器，所述CMOS反相器包含更新充电晶体管822及更新放电晶体管824。在此配置中，与控制矩阵500相比，控制矩阵800包含少一个共用互连，借此回收宝贵的衬底面积。
控制矩阵800控制包含具有双重致动器快门组合件804的光调制器的像素阵列802。快门组合件804中的致动器可制成为电双稳态的或机械双稳态的。
控制矩阵800包含用于控制矩阵800中的每一行像素802的扫描线互连806及用于每一列像素802的数据互连808。控制矩阵800进一步包含致动电压互连810、全局更新互连812及快门共用互连816(统称为“共用互连”)。这些共用互连810、812及816在阵列中的多个行及多个列中的像素802当中共享。在一些实施方案中，共用互连810、812及816在图1中所描绘的显示装置100中的所有像素802当中共享。与图7中所描绘的控制矩阵700相比，控制矩阵800包含全局更新互连812而不是例如图7中所描绘的共用源极互连712的共用源极互连。
控制矩阵800中的每一像素802还包含写入启用晶体管831及数据存储电容器833。写入启用晶体管831的栅极耦合到扫描线互连806且数据加载晶体管831的源极耦合到数据互连808。写入启用晶体管831的漏极耦合到数据存储电容器833的第一端子及下文所描述的CMOS反相器的输入。数据存储电容器833的第二端子耦合到快门共用互连816。
控制矩阵800进一步包含类似于图5中所描绘的锁存器电路540的锁存器电路840。锁存器电路840包含第一快门状态反相器及第二快门状态反相器。第一快门状态反相器包含第一充电晶体管842及第一放电晶体管844。第二快门状态反相器包含第二充电晶体管852及第二放电晶体管854。第一快门状态反相器与第二快门状态反相器交叉耦合使得第一快门状态反相器的输入耦合到第二快门状态反相器的输出且反之亦然。以此方式，第一快门状态反相器与第二快门状态反相器共用作为锁存器电路或正反器电路操作。
第一充电晶体管842及第一放电晶体管844的栅极耦合到第二充电晶体管852及第二放电晶体管854的漏极，而第二充电晶体管852及第二放电晶体管854的栅极耦合到第一充电晶体管842及第一放电晶体管844的漏极。第一充电晶体管842的漏极于第一快门状态节点846处连接到第一放电晶体管844的漏极。第二充电晶体管852的漏极于第二快门状态节点856处连接到第二放电晶体管854的漏极。如此，第一快门状态节点846控制第二快门状态反相器的第二充电晶体管852及第二放电晶体管854两者的栅极电压，且第二快门状态节点856控制第一快门状态反相器的第一充电晶体管842及第一放电晶体管844两者的栅极电压。第一充电晶体管842及第二充电晶体管852的源极端子耦合到致动电压互连810。第一放电晶体管844及第二放电晶体管854的源极端子耦合到全局更新互连812。
像素802的双重致动器快门组合件804包含耦合到第一快门状态节点846的第一快门状态致动器及耦合到第二快门状态节点856的第二快门状态致动器。快门组合件804的参考电极耦合到快门共用互连816。
如上文所描述，控制矩阵800与图5中所描绘的包含更新晶体管521的控制矩阵500的不同之处在于控制矩阵800包含用以隔离数据存储电容器833上的电压与锁存器电路840上的电压的CMOS反相器。所述反相器包含更新充电晶体管822及更新放电晶体管824。更新充电晶体管822及更新放电晶体管824两者的栅极连接到数据存储电容器833以及写入启用晶体管831的漏极。更新充电晶体管822的源极连接到致动电压互连810且更新放电晶体管824的源极耦合到共用漏极互连812。更新充电晶体管822及更新放电晶体管824两者的漏极端子耦合在一起且形成所述反相器的输出。此输出连接到锁存器电路840的第一充电晶体管842及第一放电晶体管844的输入栅极端子。在一些实施方案中，更新充电晶体管822与锁存器电路840的第一充电晶体管842及第二充电晶体管852为同一类型的。即，更新充电晶体管822为pMOS晶体管。相反，更新放电晶体管824与锁存器电路840的第一放电晶体管844及第二放电晶体管854为同一类型的。即，更新放电晶体管824为nMOS晶体管。
控制矩阵800以实质上类似于图5中所描绘的控制矩阵500的方式操作。一股来说，控制矩阵800执行类似于关于图6所描述的帧寻址及像素致动方法600的帧寻址及像素致动方法。用于控制控制矩阵800的帧寻址及像素致动方法分三个一股阶段进行。首先，在数据加载阶段中一次一行针对每一像素加载对应于所述像素的数据电压。接下来，在更新锁存器阶段中，至少部分地基于所存储数据电压将每一像素的锁存器设定为适当状态。在设定每一像素的锁存器后，在快门致动阶段中致动所述像素。
控制矩阵800的操作以数据加载阶段开始且继续进行到更新锁存器阶段。在此阶段中，控制矩阵800减小致动电压互连810上的电压。对于控制矩阵800，只要使致动电压互连810上的电压减小到实质上类似于通过数据互连808提供的数据电压的电压便足矣，而无需将存储于锁存器电路840上的电压完全放电。举例来说，只要使致动电压互连810上的电压减小到处于约2V到8V的范围内的电压便足矣。此中间电压因保持在锁存器电路840与数据存储电容器833之间的高阻抗而在准备更新锁存器阶段方面有效。
接着，激活全局更新互连812。通过使全局更新互连812上的电压从实质上相同于数据电压的电压减小到接近于零的电压来激活全局更新互连812。全局更新互连812的电压的此减小致使放电晶体管824、第一放电晶体管844及第二放电晶体管854开启且借此对存储于数据存储电容器833上的数据电压做出响应。
在激活全局更新互连812之后，使致动电压互连812上的电压升高到中间电压。此致使用新锁存器状态来设定锁存器电路840。在已设定锁存器状态之后，接着使全局更新互连812从处于或接近于零伏特的电压返回到实质上等于数据电压的电压。电压改变的时序的额外细节展示于下文将描述的图9中。
在使全局更新互连电压返回到处于或接近于数据电压之后，使放电晶体管824、第一放电晶体管844及第二放电晶体管854返回到关断状态，且锁存器电路840再次变成与数据存储电容器833电隔离。接着，更新锁存器阶段继续进行到其中使致动电压互连810升高到致动电压Vat且致使快门组合件804致动到其新状态的快门致动阶段。
图9展示施加到致动电压互连及全局更新互连(例如图8中分别为互连810及812)的实例性电压的时序图900。时序图900对应于关于图8中所描绘的控制矩阵800所描述的帧寻址及像素致动方法。如上文所描述，控制矩阵800使致动电压互连810上的电压减小到实质上类似于通过数据互连808提供的数据电压的电压。此由电压线902描绘。接着，通过使全局更新互连812上的电压从实质上相同于数据电压的电压降到接近于零的电压来激活全局更新互连812，如由电压线904所描绘。如果在减小致动电压互连810电压之后太早激活全局更新互连812，那么存储于数据存储电容器833上的对应于像素的后续状态的数据电压可被还没来得及衰变掉的锁存器电路840的当前像素状态数据损毁。因此，减小致动电压互连810电压与激活全局更新互连812之间的延迟可为适用的。在激活全局更新互连812之后，升高致动电压互连812上的电压以设定锁存器电路840。在已设定锁存器状态之后，接着使全局更新互连812从处于或接近于零伏特的电压返回到实质上等于数据电压的电压。
一股来说，锁存器电路包含耦合到第二反相器使得一个反相器的输出耦合到另一反相器的输入的第一反相器。在一些实施方案中，控制矩阵可采用对半锁存器电路的使用。半锁存器电路为其中使锁存器的反相器中的一者的晶体管栅极中的至少一者与构成锁存器的另一反相器的输出断开连接的锁存器电路。半锁存器电路具有使断开连接的输入处的电荷与可在锁存器更新阶段期间流动穿过锁存器电路的任何瞬态电流屏蔽的优点。在一些实施方案中，半锁存器电路可为非对称的。即，第一反相器及第二反相器的输入在锁存器更新阶段期间不接收互补数据输入。
图10展示控制矩阵1000的一部分。控制矩阵1000可经实施以用于图1中所描绘的显示装置100中。控制矩阵1000实质上类似于图5中所描绘的控制矩阵500。然而，替代利用更新晶体管及相关联更新互连(例如图5中所描绘的更新晶体管521及其相关联更新互连514)，控制矩阵1000替代地包含非对称锁存器电路1040。
控制矩阵1000控制包含具有双重致动器快门组合件1004的光调制器的像素阵列1002。快门组合件1004中的致动器可制成为电双稳态的或机械双稳态的。
控制矩阵1000包含用于控制矩阵1000中的每一行像素1002的扫描线互连1006及用于每一列像素1002的数据互连1008。控制矩阵1000进一步包含致动电压互连1010、全局更新互连1012及快门共用互连1016(统称为“共用互连”)。这些共用互连1010、1012及1016在阵列中的多个行及多个列中的像素1002当中共享。在一些实施方案中，共用互连1010、1012及1016在阵列中的所有像素1002当中共享。
控制矩阵1000中的每一像素1002还包含写入启用晶体管1031及数据存储电容器1033。写入启用晶体管1031的栅极耦合到扫描线互连1006，数据加载晶体管1031的源极耦合到数据互连1008且写入启用晶体管1031的漏极耦合到数据存储电容器1033的第一端子。数据存储电容器1033的第二端子耦合到快门共用互连1016。
控制矩阵1000进一步包含锁存器电路1040。锁存器电路1040包含第一快门状态反相器及第二快门状态反相器。第一快门状态反相器包含第一充电晶体管1042及第一放电晶体管1044。第二快门状态反相器包含第二充电晶体管1052及第二放电晶体管1054。
如上文所描述，锁存器电路1040为半锁存器。如此，第一充电晶体管1042的栅极耦合到第二充电晶体管1052及第二放电晶体管1054的漏极，而第一放电晶体管1044的栅极耦合到数据存储电容器1033及写入启用晶体管1031的漏极。第二充电晶体管1052及第二放电晶体管1054的栅极耦合到第一充电晶体管1042及第一放电晶体管1044的漏极。第一充电晶体管1042的漏极于第一快门状态节点1046处连接到第一放电晶体管1044的漏极。第二充电晶体管1052的漏极于第二快门状态节点1056处连接到第二放电晶体管1054的漏极。如此，第一快门状态节点1046控制第二快门状态反相器的第二充电晶体管1052及第二放电晶体管1054两者的栅极电压，且第二快门状态节点1056控制第一快门状态反相器的第一充电晶体管1042的栅极电压。第一充电晶体管1042及第二充电晶体管1052的源极端子耦合到致动电压互连1010。第一放电晶体管1044及第二放电晶体管1054的源极端子耦合到全局更新互连1012。
像素1002的双重致动器快门组合件1004包含耦合到节点1046的第一快门状态致动器及耦合到节点1056的第二快门状态致动器。快门组合件1004的参考电极耦合到快门共用互连1016。
控制矩阵1000进一步包含预偏置电容器1062，所述预偏置电容器具有连接到致动电压互连1010的第一端子及连接到第一快门状态节点1046及第二快门状态反相器的输入的第二端子。预偏置电容器1062经配置以将快门组合件1004预偏置到第一及第二快门状态中的一者以防止锁存器电路1040迁入中间状态中。关于可发生此状态的原因的额外细节将在下文所提供的对控制矩阵1000的操作的论述期间变得显而易见。
控制矩阵1000以实质上类似于图5中所描绘的控制矩阵500的方式操作。一股来说，控制矩阵1000执行类似于关于图6所描述的帧寻址及像素致动方法600的帧寻址及像素致动方法。用于控制控制矩阵1000的帧寻址及像素致动方法分三个一股阶段进行。首先，在数据加载阶段中一次一行针对每一像素加载对应于所述像素的数据电压。接下来，在更新锁存器阶段中，至少部分地基于所存储数据电压将每一像素的锁存器设定为适当状态。在设定每一像素的锁存器后，在快门致动阶段中致动所述像素。
控制矩阵1000的操作以数据加载阶段开始且继续进行到更新锁存器阶段。在此阶段中，控制矩阵1000减小致动电压互连1010上的电压。控制矩阵1000通过使施加到全局更新互连的电压从接近于数据电压的电压减小到接近于零的电压来激活全局更新互连1012。全局更新互连1012的电压的此减小将第一放电晶体管1044及第二放电晶体管1054置于适当的条件下以对存储于数据存储电容器1033上的数据电压做出响应。
接着，致动电压互连1010上的电压升高到中间电压或升高到全致动电压。在致动电压互连1010上的电压达到所要电压之后，将锁存器电路1040更新为新锁存器状态。
当致动电压互连1010上的电压升高时且如果第一放电晶体管1044基于存储于数据存储电容器1033上的数据电压保持处于关断状态中，那么将电压传送经过预偏置电容器1062且到第一快门状态节点1046上。此电压将对将锁存器电路1040设定成第一快门状态有效。如果第一放电晶体管1044基于存储于数据存储电容器1033上的数据电压切换到接通状态，那么将锁存器电路1040偏置为第二快门状态。如果第一放电晶体管1044切换到接通状态，那么第一快门状态节点1046处的电压将几乎相同于低的全局更新互连1012。因此，在第二放电晶体管1054的栅极处施加低电压。因此，第二快门状态节点1056处的电压处于高于第一快门状态节点1046处的电压的电压下，借此朝向第二快门状态偏置快门组合件1004。以此方式，尽管锁存器电路1040的非对称构造，但仍借此实现可靠的2状态锁存器操作。
在升高致动电压互连1010上的电压以设定锁存器电路1040之后，接着使全局更新互连1012从处于或接近于零伏特的电压返回到实质上等于数据电压的电压。接着，更新锁存器阶段继续进行到其中使致动电压互连1010升高到致动电压Vat且致使快门组合件1004致动到其新状态的快门致动阶段。
图11展示控制矩阵1100的一部分。控制矩阵1100可经实施以用于图1中所描绘的显示装置100中。控制矩阵1100实质上类似于图10中所描绘的控制矩阵1000。然而，控制矩阵1100与控制矩阵1000的不同之处在于控制矩阵1100采用预偏置晶体管1164而不是例如图10中所描绘的预偏置电容器1062的预偏置电容器。类似于预偏置电容器1062，图11中所描绘的预偏置晶体管1164用来克服控制矩阵1100的相关联锁存器电路1140中的数据输入对称性的缺乏。
控制矩阵1100控制包含具有双重致动器快门组合件1104的光调制器的像素阵列1102。快门组合件1104中的致动器可制成为电双稳态的或机械双稳态的。
控制矩阵1100包含用于控制矩阵1100中的每一行像素1102的扫描线互连1106及用于每一列像素1102的数据互连1108。控制矩阵1100进一步包含致动电压互连1110、全局更新互连1112及快门共用互连1116(统称为“共用互连”)。这些共用互连1110、1112及1116在阵列中的多个行及多个列中的像素1102当中共享。在一些实施方案中，共用互连1110、1112及1116在显示装置110中的所有像素1102当中共享。
控制矩阵1100中的每一像素1102还包含写入启用晶体管1131及数据存储电容器1133。写入启用晶体管1131的栅极耦合到扫描线互连1106，数据加载晶体管1131的源极耦合到数据互连1108且写入启用晶体管1131的漏极耦合到数据存储电容器1133的第一端子。数据存储电容器1133的第二端子耦合到快门共用互连1116。
控制矩阵1100进一步包含实质上类似于图10中所描绘的锁存器电路1040的锁存器电路1140。锁存器电路1140包含第一快门状态反相器及第二快门状态反相器。第一快门状态反相器包含第一充电晶体管1142及第一放电晶体管1144。第二快门状态反相器包含第二充电晶体管1152及第二放电晶体管1154。
如上文所描述，锁存器电路1140为半锁存器。如此，第一充电晶体管1142的栅极耦合到第二充电晶体管1152及第二放电晶体管1154的漏极，而第一放电晶体管1144的栅极耦合到数据存储电容器1133及写入启用晶体管1131的漏极。第二充电晶体管1152及第二放电晶体管1154的栅极耦合到第一充电晶体管1142及第一放电晶体管1144的漏极。第一充电晶体管1142的漏极于第一快门状态节点1146处连接到第一放电晶体管1144的漏极。第二充电晶体管1152的漏极于第二快门状态节点1156处连接到第二放电晶体管1154的漏极。如此，第一快门状态节点1146控制第二快门状态反相器的第二充电晶体管1152及第二放电晶体管1154两者的栅极电压，且第二快门状态节点1156控制第一快门状态反相器的第一充电晶体管1142的栅极电压。第一充电晶体管1142及第二充电晶体管1152的源极端子耦合到致动电压互连1110。第一放电晶体管1144及第二放电晶体管1154的源极端子耦合到全局更新互连1112。可使全局更新互连1112维持处于显著高于快门共用互连1116的电压的电压下以防止第一放电晶体管1144或第二放电晶体管1154的接通，而不管存储于数据存储电容器1133上的电荷如何。
像素1102的双重致动器快门组合件1104包含耦合到节点1146的第一快门状态致动器及耦合到节点1156的第二快门状态致动器。快门组合件1104的参考电极耦合到快门共用互连1116。
控制矩阵1100可以实质上类似于图10中所描绘的控制矩阵1000的方式操作。一股来说，控制矩阵1100执行类似于关于图6所描述的帧寻址及像素致动方法600的帧寻址及像素致动方法。用于控制控制矩阵1100的帧寻址及像素致动方法分三个一股阶段进行。首先，在数据加载阶段中一次一行针对每一像素加载对应于所述像素的数据电压。接下来，在更新锁存器阶段中，至少部分地基于所存储数据电压将每一像素的锁存器设定为适当锁存器状态。在设定每一像素的锁存器后，在快门致动阶段中致动所述像素。
控制矩阵1100的操作以数据加载阶段开始且继续进行到更新锁存器阶段。在此阶段中，控制矩阵1100使致动电压互连电压降到低于全局更新互连电压的电压。然而，由于预偏置晶体管1164，因此在此阶段处发生显著电荷传送。在将致动电压互连1110带到低于全局更新互连1112的电压的电压之后，预偏置晶体管1164切换到接通状态且电流从全局更新互连1112流动到第一快门状态节点1146上。接着，第一快门状态节点1146将采用相同于全局更新互连1112的电压，举例来说，处于约3V到6V的范围内的电压。
接着，更新锁存器阶段继续使全局更新互连1112上的电压从实质上相同于数据电压的电压减小到接近于零的电压。全局更新互连的电压的此减小具有两个效应。首先，预偏置晶体管1164将切换到暂时隔离第一快门状态节点1146处的电荷与其对应电压的关断状态。其次，将第一放电晶体管1144及第二放电晶体管1154置入一条件中以对数据存储电容器1133上的电压做出响应。如果数据电压存储于数据存储电容器1133上，那么第一放电晶体管1144将接通且第一快门状态节点1146上的电压将被拉到零。另一方面，如果无电压存储于数据存储电容器1133上，那么第一快门状态节点1146处的预偏置电荷将保持存储于第一快门状态节点1146处，在那里第一快门状态节点1146稍后可驱动锁存器电路1140或确定所述锁存器电路的最后状态。
在减小全局更新互连1112上的电压之后，使致动电压互连1110上的电压升高到中间电压或致动电压Vat使得设定锁存器电路1110。在升高致动电压互连1110上的电压以设定锁存器电路1040之后，接着使全局更新互连1112从处于或接近于零伏特的电压返回到实质上等于数据电压的电压。接着，更新锁存器阶段继续进行到其中使致动电压互连1110升高到致动电压Vat且致使快门组合件1104致动到其新状态的快门致动阶段。
在一些实施方案中，可将第二pMOS预偏置晶体管添加到电路1100，并联连线到预偏置晶体管1164。第二预偏置晶体管的栅极还可连接到致动电压互连1110。第二预偏置晶体管的漏极可连接到第二快门状态节点1156。以此方式，可在更新锁存器阶段的较早部分中将第一快门状态节点1146及第二快门状态节点1156两者预偏置到更新电压。
图12展示控制矩阵1200的一部分。控制矩阵1200可经实施以用于图1中所描绘的显示装置100中。特定来说，控制矩阵1200包含其中锁存器电路的输入中的一者与反相器反馈断开连接的半锁存器电路。控制矩阵1200配置为对称锁存器，从而意味着主反相器及从反相器在更新阶段期间接收互补数据输入。控制矩阵1200还利用栅-阴晶体管及栅-阴互连来提供防高电压应力保护。
控制矩阵1200控制包含具有双重致动器快门组合件1204的光调制器的像素阵列1202。快门组合件1204中的致动器可制成为电双稳态的或机械双稳态的。
控制矩阵1200包含用于控制矩阵1200中的每一行像素1202的扫描线互连1206及用于每一列像素1202的数据互连1208。控制矩阵1200进一步包含致动电压互连1210、全局更新互连1212、快门共用互连1216及放电栅-阴互连1218(统称为“共用互连”)。这些共用互连1210、1212、1216及1218在阵列中的多个行及多个列中的像素1202当中共享。在一些实施方案中，共用互连1210、1212、1216及1218在显示装置1200中的所有像素1202当中共享。
控制矩阵1200中的每一像素1202还包含写入启用晶体管1231及数据存储电容器1233。写入启用晶体管1231的栅极耦合到扫描线互连1206，数据加载晶体管1231的源极耦合到数据互连1208且写入启用晶体管1231的漏极耦合到数据存储电容器1233的第一端子及锁存器电路1240的输入。数据存储电容器1233的第二端子耦合到快门共用互连1216。
控制矩阵1200进一步包含锁存器电路1240。锁存器电路1240包含第一快门状态反相器及第二快门状态反相器。第一快门状态反相器包含第一充电晶体管1242、第一放电晶体管1244及第一放电栅-阴晶体管1262。第二快门状态反相器包含第二充电晶体管1252、第二放电晶体管1254及第二放电栅-阴晶体管1264。第一快门状态反相器与第二快门状态反相器交叉耦合使得第一快门状态反相器的输入耦合到第二快门状态反相器的输出且反之亦然。以此方式，第一快门状态反相器与第二快门状态反相器共用作为锁存器电路或正反器电路操作。另外，锁存器电路1240还包含数据反相器，所述数据反相器包含数据反相器pMOS晶体管1272及数据反相器nMOS晶体管1274。所述数据反相器经配置以使提供到第一放电晶体管1244的栅极的数据电压反相。相应地，出现在第二放电晶体管1254的栅极处的电压将为对出现在第一放电晶体管1244的栅极处的任何电压的补数。因此，锁存器电路1240作为对称锁存器操作，这是因为锁存器电路1240的主反相器及从反相器接收互补数据输入。对称锁存器为经配置以用于可靠2状态操作的完全确定锁存器。
第一放电晶体管1244的栅极耦合到数据存储电容器1233、写入启用晶体管1231的漏极以及数据反相器pMOS晶体管1272及数据反相器nMOS晶体管1274的栅极。第一充电晶体管1242的栅极耦合到第二充电晶体管1252及第二放电栅-阴晶体管1264的漏极。第二充电晶体管1252的栅极以及第一充电晶体管1242及第一放电栅-阴晶体管1262的漏极于第一快门状态节点1246处彼此连接。第二充电晶体管1252的漏极于第二快门状态节点1256处连接到第二放电栅-阴晶体管1264的漏极。第一充电晶体管1242及第二充电晶体管1252的源极端子耦合到致动电压互连1210。第一放电栅-阴晶体管1262的栅极连接到栅-阴放电互连1218。第二放电栅-阴晶体管1264的栅极连接到栅-阴放电互连1218及数据反相器pMOS晶体管1272的源极。第一放电栅-阴晶体管1262及第二放电栅-阴晶体管1264的源极端子分别连接到第一放电晶体管1244及第二放电晶体管1254的漏极。第一放电晶体管1242及第二放电晶体管1254以及第二放电栅-阴晶体管1264的源极端子耦合到全局更新互连1212。第二放电晶体管1254的栅极连接到数据反相器pMOS晶体管1272及数据反相器nMOS晶体管1274的漏极。
第二快门状态反相器的输入经由数据反相器晶体管1272及1274从数据输入的反相导出或直接来自主反相器的输出。第一及第二放电晶体管1244及1254的栅极输入与第一及第二快门状态节点1246及1256电隔离，且因此对可在锁存器的更新期间发生的瞬态反馈电流不易受影响。
像素1202的双重致动器快门组合件1204包含耦合到第一快门状态节点1246的第一快门状态致动器及耦合到第二快门状态节点1256的第二快门状态致动器。快门组合件1204的参考电极耦合到快门共用互连1216。
在此配置中，第一放电栅-阴晶体管1262及第二放电栅-阴晶体管1264经配置使得其相应源极及漏极端子连接在快门组合件1204的对应第一及第二快门状态致动器与相应第一放电晶体管1244及第二放电晶体管1254中间。添加第一放电栅-阴晶体管1262有助于减小跨越第一充电晶体管1242或第一放电晶体管1244中的任一者的源极与漏极或栅极与漏极所经历的电压降。添加第二放电栅-阴晶体管1264有助于减小跨越第二充电晶体管1252或第二放电晶体管1254中的任一者的源极与漏极或栅极与漏极所经历的电压降。放电栅-阴互连1218有助于确保第一放电栅-阴晶体管1262及第二放电栅-阴晶体管1264实质上同时接通。
控制矩阵1200利用两种互补类型的晶体管(p通道晶体管及n通道晶体管两者)。所述控制矩阵因此称为互补MOS控制矩阵或CMOS控制矩阵。例如，第一充电晶体管1242及第二充电晶体管1252为pMOS晶体管，而第一放电晶体管1244、第一放电栅-阴晶体管1262、第二放电晶体管1254及第二放电栅-阴晶体管1264为nMOS晶体管。在其它实施方案中，可反转控制矩阵1200中所采用的晶体管的类型，举例来说，可针对充电晶体管使用nMOS晶体管且可针对放电晶体管使用pMOS晶体管。
在控制矩阵1200中，全局更新互连1212连接到第一放电晶体管1244的源极、第二放电晶体管1254及数据反相器的nMOS晶体管1274。使全局更新互连1212维持处于显著高于快门共用互连1216的电位的电位下防止第一放电晶体管1244、第二放电晶体管1254或nMOS晶体管1274的接通，而不管存储于数据存储电容器1233上的数据电压如何。
下文将描述第一放电栅-阴晶体管1262及第二放电栅-阴晶体管1264以及放电栅-阴互连1218的操作。在操作期间，使放电栅-阴互连1218维持处于致动电压互连1210的电压的约二分之一下，且在光源接通时，处于致动电压Vat的约二分之一下。在这些操作条件下，每当第一放电晶体管1244接通时，放电栅-阴晶体管1262将总是处于接通状态中。另外，当第一放电晶体管1244处于关断状态中时，接着第一放电晶体管1244中的源极与漏极之间的电压可不超过致动电压Vat的二分之一与对应于第一放电晶体管1244的阈值电压的和。通过将所述源极-漏极电压限制到致动电压Vat的约二分之一，明显减小跨越第一放电晶体管1244及放电栅-阴晶体管1262中的每一者的电压应力。类似地，每当第二放电晶体管1254接通时，放电栅-阴晶体管1264将处于接通状态中。另外，当第二放电晶体管1254关断时，接着第二放电晶体管1254中的源极与漏极之间的电压可不超过致动电压Vat的二分之一与对应于第二放电晶体管1254的阈值电压的和。通过将所述源极-漏极电压限制到致动电压Vat的约二分之一，明显减小跨越第二放电晶体管1254及放电栅-阴晶体管1264中的每一者的电压应力。
控制矩阵1200以实质上类似于图5中所描绘的控制矩阵500的方式操作。一股来说，控制矩阵1200执行类似于关于图6所描述的帧寻址及像素致动方法600的帧寻址及像素致动方法。用于控制控制矩阵1200的帧寻址及像素致动方法分三个一股阶段进行。首先，在数据加载阶段中一次一行针对每一像素加载对应于所述像素的数据电压。接下来，在更新锁存器阶段中，至少部分地基于所存储数据电压将每一像素的锁存器设定为适当状态。在设定每一像素的锁存器后，在快门致动阶段中致动所述像素。
控制矩阵1200的操作以数据加载阶段开始且继续进行到更新锁存器阶段。在此阶段中，控制矩阵1200可使致动电压互连1210维持处于等于致动电压Vat的电压下。如果致动电压Vat(举例来说)小于约20伏特且放电栅-阴互连1218上的电压为所述致动电压的二分之一或约10伏特，那么约6伏特到10伏特的数据电压可足以更新锁存器电路1240。在此实施方案中，可激活更新操作而不必将锁存器电路1240放电。
在数据加载阶段期间，使全局更新互连1212保持处于实质上等于数据电压的电压下。此防止晶体管1244、1254或1274中的任一者的接通且其将锁存器电路1240与存储于数据存储电容器1233上的任何新数据隔离。为用新数据来更新锁存器电路1240，可使全局更新互连1212上的电压减小足以供锁存器晶体管对电容器1233上的输入电压做出响应的时间。
在其中致动电压为高电压(举例来说，大于约20V的电压)的一些实施方案中，刚好在激活全局更新互连1212之前使致动电压互连1210上的电压减小到较低或中间电压。在通过将中间电压施加到致动电压互连1210来设定锁存器之后，使致动电压互连1210再次升高到较高致动电压使得快门致动器可对新锁存器状态做出响应。可在更新序列期间借助较低电荷互连电压来减小在锁存器更新消耗功率期间发生的瞬态电流及此功率。
在一些实施方案中，贯穿更新锁存器阶段使放电栅-阴互连1218维持处于致动电压的约二分之一下。在一些实施方案中，与致动电压互连1210协调加脉冲于放电栅-阴互连1218上的电压使得放置于放电栅-阴晶体管1262及1264的栅极上的电压为致动电压互连1210上的电压的约二分之一。
将被识别为电路1200的简单变化形式的数个其它控制矩阵配置为可能的。在一些实施方案中，替代配置于锁存器电路1240的放电侧上的放电栅-阴晶体管1262及1264或除此之外，在锁存器电路1240的充电侧上添加栅-阴晶体管。在一些实施方案中，包含晶体管1272及1274的数据反相器安置于数据存储电容器1233与第一放电晶体管1244之间，而不是连接到如图12中所描绘的第二放电晶体管1254。
可通过组合来自分别描绘于图5、7、8、10、11及12中的控制矩阵500、700、800、1000、1100及1200的元件来实现许多适用锁存器电路。在一个此类组合中，使预偏置晶体管与包含栅-阴晶体管及栅-阴电压互连的锁存器电路一起操作。为了理解此将如何工作，例如图11中所描绘的预偏置晶体管1164的预偏置晶体管用以作为预偏置操作的一部分将电压从全局更新互连1112传送到第一快门状态节点1146。然而，如果待将锁存器电路1140配置为类似于图12中所描绘的锁存器电路1240中所展示的栅-阴锁存器的栅-阴锁存器，那么在预偏置操作中将来自例如栅-阴互连1218的栅-阴互连的电荷及电压传送到第一快门状态节点1146成为可能。在此配置中，pMOS预偏置晶体管1164的栅极将如之前连接到致动电压互连1110，且只要致动电压互连1210上的电压降到低于栅-阴互连1218的电压，所述晶体管便将接通。由于通常使栅-阴互连1218保持处于高于全局更新互连1212的电压下，因此此实施方案将在操作期间节省额外电力，这是因为可减小致动电压互连1210上的电压改变。
可将连同本文中所揭示的实施方案一起描述的各种说明性逻辑、逻辑块、模块、电路及算法过程实施为电子硬件、计算机软件或两者的组合。已就功能性大体描述了硬件与软件的可互换性且在上文所描述的各种说明性组件、块、模块、电路及过程中对其进行了说明。此功能性是以硬件还是以软件实施取决于特定应用及强加于整个系统上的设计约束。
可借助通用单芯片处理器或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文中所描述的功能的其任何组合来实施或执行用以实施连同本文中所揭示的方面一起描述的各种说明性逻辑、逻辑块、模块及电路的硬件及数据处理装置。通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。还可将处理器实施为计算器件的组合(例如，DSP与微处理器的组合)、多个微处理器、一个或一个以上微处理器连同DSP核心或任何其它此类配置。在一些实施方案中，可通过给定功能特定的电路来执行特定过程及方法。
在一个或一个以上方面中，可以硬件、数字电子电路、计算机软件、固件(包含本说明书中所揭示的结构及其结构等效物)或其任何组合来实施所描述的功能。还可将本说明书中所描述的标的物的实施方案实施为一个或一个以上计算机程序，即，编码于计算机存储媒体上以供数据处理装置执行或用以控制数据处理装置的操作的一个或一个以上计算机程序指令模块。
如果以软件实施，那么所述功能可存储于计算机可读媒体上或作为计算机可读媒体上的一个或一个以上指令或代码进行传输。本文中所揭示的方法或算法的过程可以可驻存于计算机可读媒体上的处理器可执行软件模块实施。计算机可读媒体包含计算机存储媒体及通信媒体两者，包含可经启用以将计算机程序从一地传送到另一地的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。以实例方式，而非限制方式，此类计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储器件、磁盘存储器件或其它磁性存储器件或者可用以存储呈指令或数据结构形式的所要程序代码且可由计算机存取的任何其它媒体。此外，可将任何连接恰当地称作计算机可读媒体。如本文中所使用，磁盘及光盘包含光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘及蓝光光盘，其中磁盘通常以磁性方式复制数据而光盘借助激光以光学方式复制数据。上述的组合还应包含于计算机可读媒体的范围内。另外，方法或算法的操作可作为一个或任何代码及指令组合或集合驻存于可并入到计算机程序产品中的机器可读媒体及计算机可读媒体上。
所属领域的技术人员可易于明了对本发明中所描述的实施方案的各种修改，且本文中所定义的类属原理可在不背离本发明的精神或范围的情况下适用于其它实施方案。因此，权利要求书并不打算限于本文中所展示的实施方案，而是被授予与本文中所揭示的本发明、原理及新颖特征相一致的最宽广范围。
另外，所属领域的技术人员应易于了解，术语“上部”及“下部”有时是为了便于描述图而使用，且指示对应于图在恰当定向的页面上的定向的相对位置，且可不反映如所实施的任何器件的恰当定向。
还可连同单个实施方案一起实施本说明书中在单独实施方案的上下文中描述的特定特征。相比来说，还可单独地或以任何适合子组合形式在多个实施方案中实施在单个实施方案的上下文中描述的各种特征。此外，尽管上文可将特征描述为以特定组合形式起作用且甚至最初是如此主张的，但在一些情形中，可从所主张的组合去除来自所述组合的一个或一个以上特征，且所主张的组合可针对子组合或子组合的变化形式。
类似地，虽然在图式中以特定次序描绘操作，但不应将此理解为需要以所展示的特定次序或以顺序次序执行此类操作或执行所有所图解说明的操作以实现合意结果。此外，图式可以流程图形式示意性地描绘一个或一个以上实例性过程。然而，未描绘的其它操作可并入于示意性图解说明的实例性过程中。举例来说，可在所图解说明操作中的任一者之前、之后、与其同时或在其之间执行一个或一个以上额外操作。在特定情况下，多任务及并行处理可为有利的。此外，上文所描述的实施方案中的各种系统组件的分离不应被理解为需要在所有实施方案中进行此分离，且应理解为所描述的程序组件及系统可通常共同整合于单个软件产品中或封装到多个软件产品中。另外，其它实施方案也属于所附权利要求书的范围内。在一些情形中，权利要求书中所引述的动作可以不同次序执行且仍实现合意结果。

Claims (15)

1.一种包含控制电路的显示装置，其包括：
光调制器阵列，每一光调制器具有经配置以朝向第一状态驱动所述光调制器的第一致动器及经配置以将所述光调制器驱动到第二状态中的第二致动器；及
控制矩阵，其针对每一光调制器包含用于控制所述光调制器的电路，所述电路包含经配置以控制所述光调制器的所述第一致动器的第一快门状态反相器及经配置以控制所述光调制器的所述第二致动器的第二快门状态反相器，其中所述第一快门状态反相器的输出电连接到所述第二快门状态反相器的仅一个输入，且其中所述控制矩阵经配置以预偏置所述第二快门状态反相器的输出及所述第一快门状态反相器的输入处的电压。
2.根据权利要求1所述的显示装置，其中所述第一快门状态反相器包含第一充电晶体管及第一放电晶体管，且所述第二快门状态反相器包含第二充电晶体管及第二放电晶体管。
3.根据权利要求2所述的显示装置，其中所述第一及第二充电晶体管为p型晶体管，且其中所述第一及第二充电晶体管的源极连接到致动电压互连。
4.根据权利要求3所述的显示装置，其中所述第一及第二放电晶体管为n型晶体管，且其中所述第一及第二放电晶体管的源极连接到全局更新互连。
5.根据权利要求2所述的显示装置，其进一步包括耦合到所述第二放电晶体管的栅极的数据存储电容器。
6.根据权利要求1所述的显示装置，其中所述电路经配置以在致动所述光调制器之前通过将所述第二快门状态反相器的所述输出及所述第一快门状态反相器的所述输入电连接到致动电压互连来预偏置所述第二快门状态反相器的所述输出及所述第一快门状态反相器的所述输入处的电压。
7.根据权利要求6所述的显示装置，其中所述第一快门状态反相器包含第一充电晶体管及第一放电晶体管且所述第二快门状态反相器包含第二充电晶体管及第二放电晶体管，且其中所述第二充电晶体管的漏极以及所述第一充电晶体管及所述第一放电晶体管的相应栅极电连接到所述致动电压互连。
8.根据权利要求6所述的显示装置，其中所述致动电压互连经由电容器电连接到所述第二快门状态反相器的漏极及所述第一快门状态反相器的栅极。
9.根据权利要求6所述的显示装置，其中所述致动电压互连经由晶体管电连接到所述第二快门状态反相器的漏极及所述第一快门状态反相器的栅极。
10.根据权利要求1所述的显示装置，其进一步包括数据存储电容器，所述数据存储电容器经由数据反相器耦合到所述第二快门状态反相器且耦合到第一快门状态反相器。
11.根据权利要求1所述的显示装置，其进一步包括耦合到所述第一快门状态反相器的第一栅-阴晶体管及耦合到所述第二快门状态反相器的第二栅-阴晶体管。
12.一种用于致动光调制器的方法，所述光调制器能够采用耦合到所述光调制器的像素电路而在两个离散状态之间切换，所述方法包括：
将数据电压存储在所述像素电路的数据存储元件中；
向第一快门状态反相器的输入端和第二快门状态反相器的输出端提供偏置电压，其中所述第一快门状态反相器和所述第二快门状态反相器的输出端耦合到所述光调制器，且其中所述第一快门状态反相器的所述输出端电连接到所述第二快门状态反相器的仅一个输入端；以及
基于所述数据存储元件上的所述数据电压来选择性地将所述第一快门状态反相器的所述输出端和所述第二快门状态反相器的所述输出端中的一者放电。
13.根据权利要求12所述的方法，其中向第一快门状态反相器的输入端和第二快门状态反相器的输出端提供偏置电压包括：在致动所述光调制器之前，通过经由电容将所述第一快门状态反相器的所述输入端和所述第二快门状态反相器的所述输出端电连接到偏置电压源，来提供所述偏置电压。
14.根据权利要求12所述的方法，其中向第一快门状态反相器的输入端和第二快门状态反相器的输出端提供偏置电压包括：在致动所述光调制器之前，通过经由晶体管将所述第一快门状态反相器的所述输入端和所述第二快门状态反相器的所述输出端电连接到偏置电压源，来提供所述偏置电压。
15.根据权利要求12所述的方法，其中基于存储在所述数据存储元件上的所述数据电压来选择性地将所述第一快门状态反相器的所述输出端和所述第二快门状态反相器的所述输出端中的一者放电包括：基于存储在所述数据存储元件中的所述数据电压，来选择性地经由第一栅-阴晶体管将所述第一快门状态反相器的所述输出端放电或者经由第二栅-阴晶体管将所述第二快门状态反相器的所述输出端放电。
CN201280044085.2A 2011-07-15 2012-07-13 用于控制显示装置的电路 Expired - Fee Related CN104011784B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161508192P 2011-07-15 2011-07-15
US61/508,192 2011-07-15
US13/548,007 US9239457B2 (en) 2011-07-15 2012-07-12 Circuits for controlling display apparatus
US13/548,007 2012-07-12
PCT/US2012/046700 WO2013012732A2 (en) 2011-07-15 2012-07-13 Circuits for controlling display apparatus

Publications (2)

Publication Number Publication Date
CN104011784A CN104011784A (zh) 2014-08-27
CN104011784B true CN104011784B (zh) 2016-04-27

Family

ID=46545934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280044085.2A Expired - Fee Related CN104011784B (zh) 2011-07-15 2012-07-13 用于控制显示装置的电路

Country Status (8)

Country Link
US (2) US9239457B2 (zh)
EP (1) EP2732442A2 (zh)
JP (1) JP5759629B2 (zh)
KR (1) KR101478226B1 (zh)
CN (1) CN104011784B (zh)
IN (1) IN2014CN00329A (zh)
TW (1) TWI489137B (zh)
WO (1) WO2013012732A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9195051B2 (en) * 2013-03-15 2015-11-24 Pixtronix, Inc. Multi-state shutter assembly for use in an electronic display
US9082340B2 (en) * 2013-07-11 2015-07-14 Pixtronix, Inc. Digital light modulator configured for analog control
US20150325180A1 (en) * 2013-12-18 2015-11-12 Pixtronix, Inc. Fast Symmetric Drive Pixel Circuits And Methods
US9224324B2 (en) 2014-01-03 2015-12-29 Pixtronix, Inc. Cascode driver circuit
WO2015103311A1 (en) * 2014-01-06 2015-07-09 Pixtronix, Inc. Display aperture pixel circuit architecture including planarization layer
US20150194102A1 (en) * 2014-01-06 2015-07-09 Pixtronix, Inc. Digital light modulator circuit including charge compensation capacitor
US20170092183A1 (en) * 2015-09-24 2017-03-30 Pixtronix, Inc. Display apparatus including pixel circuits for controlling light modulators
US9818347B2 (en) * 2016-03-29 2017-11-14 Snaptrack, Inc. Display apparatus including self-tuning circuits for controlling light modulators

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101128766A (zh) * 2005-02-23 2008-02-20 皮克斯特罗尼克斯公司 显示装置及其制造方法
CN101887693A (zh) * 2004-08-27 2010-11-17 高通Mems科技公司 激活微机电系统显示元件的系统和方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663915A (en) 1995-06-07 1997-09-02 United Memories, Inc. Amplifier and method for sensing having a pre-bias or coupling step
JP4557481B2 (ja) 1999-08-03 2010-10-06 富士通株式会社 半導体レーザの駆動回路および駆動方法
GB0208656D0 (en) 2002-04-16 2002-05-29 Koninkl Philips Electronics Nv Electroluminescent display
US7218499B2 (en) 2003-05-14 2007-05-15 Hewlett-Packard Development Company, L.P. Charge control circuit
US8159428B2 (en) 2005-02-23 2012-04-17 Pixtronix, Inc. Display methods and apparatus
US8310442B2 (en) * 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US9082353B2 (en) * 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
ES2504174T3 (es) 2005-02-23 2014-10-08 Pixtronix, Inc. Procedimientos y aparatos de representación visual
US8482496B2 (en) 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
GB2434877A (en) 2006-02-06 2007-08-08 Qinetiq Ltd MOEMS optical modulator
US7777715B2 (en) 2006-06-29 2010-08-17 Qualcomm Mems Technologies, Inc. Passive circuits for de-multiplexing display inputs
US8264482B2 (en) 2007-12-19 2012-09-11 Global Oled Technology Llc Interleaving drive circuit and electro-luminescent display system utilizing a multiplexer
WO2009129264A1 (en) * 2008-04-15 2009-10-22 Qualcomm Mems Technologies, Inc. Light with bi-directional propagation
KR20110002751A (ko) 2009-07-02 2011-01-10 삼성전자주식회사 표시 장치 및 그 구동 방법
CN101995689A (zh) 2009-08-11 2011-03-30 江苏丽恒电子有限公司 显示装置的开关阵列和显示阵列
CN102834859B (zh) 2010-02-02 2015-06-03 皮克斯特罗尼克斯公司 用于控制显示装置的电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887693A (zh) * 2004-08-27 2010-11-17 高通Mems科技公司 激活微机电系统显示元件的系统和方法
CN101128766A (zh) * 2005-02-23 2008-02-20 皮克斯特罗尼克斯公司 显示装置及其制造方法

Also Published As

Publication number Publication date
JP5759629B2 (ja) 2015-08-05
US20160097926A1 (en) 2016-04-07
TWI489137B (zh) 2015-06-21
US9239457B2 (en) 2016-01-19
JP2014527191A (ja) 2014-10-09
WO2013012732A2 (en) 2013-01-24
US20130176611A1 (en) 2013-07-11
KR101478226B1 (ko) 2014-12-31
IN2014CN00329A (zh) 2015-04-03
EP2732442A2 (en) 2014-05-21
KR20140040855A (ko) 2014-04-03
CN104011784A (zh) 2014-08-27
WO2013012732A3 (en) 2013-08-08
TW201319616A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
CN104011784B (zh) 用于控制显示装置的电路
CN102834859B (zh) 用于控制显示装置的电路
CN101576656B (zh) 显示方法和装置
CN102004310B (zh) 显示方法和装置
US9400382B2 (en) Circuits for controlling display apparatus
CN103988249B (zh) 用于控制显示设备的电路
TWI503811B (zh) 用於控制顯示裝置的電路
CN102867485B (zh) 电泳显示装置及其驱动方法
CN105143957A (zh) 结合由互连件支撑的升高光圈层的显示设备
US20150356930A1 (en) Pixel circuit and display device equipped therewith
CN105051588A (zh) 整体式升高孔层及显示设备
CN105051807A (zh) 具有电压等化的显示元件像素电路
CN102034435A (zh) 电子纸显示装置及驱动方法
CN105051589A (zh) 用于电子显示器中的多状态快门组合件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170113

Address after: American California

Patentee after: NUJIRA LTD.

Address before: American California

Patentee before: Pixtronix, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160427

Termination date: 20180713