CN102714202A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102714202A
CN102714202A CN2011800052439A CN201180005243A CN102714202A CN 102714202 A CN102714202 A CN 102714202A CN 2011800052439 A CN2011800052439 A CN 2011800052439A CN 201180005243 A CN201180005243 A CN 201180005243A CN 102714202 A CN102714202 A CN 102714202A
Authority
CN
China
Prior art keywords
lead
wire
relay
lead frame
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800052439A
Other languages
English (en)
Other versions
CN102714202B (zh
Inventor
南尾匡纪
田中淳也
井岛新一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102714202A publication Critical patent/CN102714202A/zh
Application granted granted Critical
Publication of CN102714202B publication Critical patent/CN102714202B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/1418—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles the inserts being deformed or preformed, e.g. by the injection pressure
    • B29C45/14221—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles the inserts being deformed or preformed, e.g. by the injection pressure by tools, e.g. cutting means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的目的在于提供一种小型且可靠性高的半导体装置。包括：树脂制的外壳(4)、第一引线框架(1)、及第二引线框架(2)，第一引线框架(1)包括：第一继电器引线(1b)；第一冲模垫部(1c)，该第一冲模垫部(1c)上安装有功率元件(T1)；以及第一外部连接引线(1a1)，该第一外部连接引线(1a1)的端部从外壳(4)突出，第二引线框架(2)包括：第二继电器引线(2b)；第二冲模垫部(2c)，该第二冲模垫部(2c)上安装有功率元件(T2)；以及第二外部连接引线(2a)，该第二外部连接引线(2a)的端部从外壳(4)突出，利用接合部来使第一冲模垫部(1c)与第二冲模垫部(2c)相互连接，或者利用接合部来使第一外部连接引线(1a)和第二继电器引线(2b)相互连接，从与第一继电器引线(1b)的接合部开始延伸的第二继电器引线(2b)的端部、与第二冲模垫部(2c)的悬空引线的端部(2e)中的至少一者位于外壳(4)的内部。

Description

半导体装置及其制造方法
技术领域
本发明涉及以树脂密封半导体元件的半导体封装等半导体装置。
背景技术
要求逆变器控制装置等变得小型化、轻量化，因而，希望安装于其内部的树脂密封型半导体元件也变得小型化、轻量化。
作为树脂密封型半导体装置，如图21所示，通过三维地配置安装有功率元件31的第一引线框架32、和安装有对功率元件31进行控制的控制元件33的第二引线框架34，并对第一引线框架31和第二引线框架34进行树脂密封，从而获得力求小型化、轻量化的半导体装置35(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本国专利特开2005-150595号公报
发明内容
然而，在现有的树脂密封型半导体装置中，功率元件进行大电流的高频开关动作，因此，容易产生较大的电磁波噪声。若该电磁波噪声对控制元件产生影响，则半导体装置可能发生误操作。若因该电磁波噪声而发生误操作，则半导体装置的可靠性降低。在半导体装置中，若功率元件与控制元件之间的距离减小，则上述误操作的发生概率可能会升高。
另外，若存在其端面暴露在户外的空气中的引线，则水分等会从其端面进入半导体装置内部，从而可能会导致可靠性降低。
本发明的目的在于解决上述问题，提供一种比现有半导体装置的可靠性要高的半导体装置。
为了解决以上课题，本发明的半导体装置的特征在于，包括树脂制的外壳、第一引线框架、以及第二引线框架，上述第一引线框架包括：第一继电器引线；第一冲模垫部，该第一冲模垫部上安装有第一半导体芯片；以及第一外部连接引线，该第一外部连接引线的端部从上述外壳突出，上述第二引线框架包括：第二继电器引线；第二冲模垫部，该第二冲模垫部上安装有第二半导体芯片；以及第二外部连接引线，该第二外部连接引线的端部从上述外壳突出，利用接合部来使上述第一冲模垫部与上述第二冲模垫部相互连接，或者利用接合部来使上述第一外部连接引线和上述第二继电器引线相互连接，从与上述第一继电器引线的接合部开始延伸的上述第二继电器引线的端部与上述第二冲模垫部的悬空引线的端部中的至少一者位于上述外壳的内部。
另外，本发明的树脂密封型半导体装置的制造方法的特征在于，包括：准备第一引线框架和第二引线框架，上述第一引线框架包括第一继电器引线、安装有第一半导体芯片的第一冲模垫部、以及第一外部连接引线，上述第二引线框架包括第二继电器引线、安装有第二半导体芯片的第二冲模垫部、以及第二外部连接引线，接合上述第一冲模垫部和上述第二冲模垫部或者接合上述第一继电器引线和上述第二继电器引线，之后，在利用树脂制的外壳的密封预定位置的半导体封装内部位置，切断从与上述第一继电器引线的接合部延伸的上述第二引线框架的上述第二继电器引线，或者切断上述第二冲模垫部的悬空引线；在将切断后的上述第二引线框架的端部或切断后的悬空引线的端部配置在模具内部的状态下，利用树脂密封来形成上述外壳。
利用本发明的结构，能实现可靠性高的半导体装置。
附图说明
图1是本发明的实施方式1的半导体装置的内部俯视图。
图2是本发明的实施方式1的半导体装置的图1的A-A剖视图。
图3是本发明的实施方式1的半导体装置的图1的B-B剖视图。
图4是表示本发明的实施方式1的半导体装置的制造工序的流程图。
图5是本发明的实施方式1的半导体装置的第一工序的剖视图。
图6是本发明的实施方式1的半导体装置的第二工序的剖视图。
图7是本发明的实施方式1的半导体装置的第三工序的剖视图。
图8是本发明的实施方式1的半导体装置的第四工序的剖视图。
图9是表示本发明的实施方式1的半导体装置的切割结束状态的图。
图10是本发明的实施方式1的半导体装置的第五工序的剖视图。
图11是本发明的实施方式1的半导体装置的第六工序的剖视图。
图12是本发明的实施方式1的使用第一、第二引线框架的半导体装置的底面的俯视图。
图13是比较例的半导体装置的内部的俯视图。
图14是用于本发明的实施方式1的树脂密封型半导体装置的第一引线框架的俯视图。
图15是用于本发明的实施方式1的树脂密封型半导体装置的第二引线框架的俯视图。
图16是本发明的实施方式1的第一、第二引线框架的层叠状态的俯视图。
图17(a)是图8的主要部分的放大图，(b)是产生于切断面的翘曲部21的说明图。
图18是本发明的实施方式2的半导体装置的第三工序的剖视图。
图19是本发明的实施方式2的半导体装置的第四工序的剖视图。
图20(a)是图19的主要部分的放大图，(b)是产生于切断面的翘曲部21的说明图。
图21是现有的半导体装置的剖视图。
焊材冲模具体实施方式
(实施方式1)
图1、图2、图3是表示本发明的实施方式1的树脂密封型半导体装置的图。
图1是本发明的实施方式1的树脂密封型半导体装置的内部的俯视图。图2表示图1的A-A剖视图，图3表示图1的B-B剖视图。
该树脂密封型半导体装置包括：作为第一半导体芯片的一个例子的功率元件T1、固定有功率元件T1的第一引线框架1、作为第二半导体芯片的一个例子的控制元件T2、固定有控制元件T2的第二引线框架2、及散热板3。而且，该树脂密封型半导体装置是利用树脂制的外壳4对功率元件T1、第一引线框架1、控制元件T2、第二引线框架2、及散热板3进行树脂密封所构成的半导体封装。从该半导体装置的外壳4的一侧长边4a向着外壳4的外部引出第一引线框架1的多根第一外部连接引线1a1、1a2、1a3、1a4。另外，从该半导体装置的外壳4的另一侧长边4b向着外壳4的外部引出第二引线框架2的多根第二外部连接引线2a1、2a2、2a3、2a4、2a5、2a6。外壳4是例如由环氧等热固化型树脂构成。该外壳4用于使第一引线框架1和第二引线框架2一体化，保护功率元件T1和控制元件T2。此外，在图1等中，为了方便说明，举例示出了四根第一外部连接引线和六根第二外部连接引线，但是本发明所适用的半导体装置的外部连接引线的根数并不限于此。另外，在一个半导体装置中也可能存在多个功率元件T1及控制元件T2。
此外，作为外壳4的材质，除了环氧等热固化型树脂之外，还能使用硅类等热可塑性树脂。
第一引线框架1由例如铜(Cu)等导电性高的材料构成。第一引线框架1包括从外壳4突出端部的多根第一外部连接引线1a1、1a2、1a3、1a4；多根第一继电器引线1b；以及安装有功率元件T1的第一冲模垫部(die pad)1c。
第二引线框架2由例如铜(Cu)、42合金(42Alloy)等导电性高的材料构成。第二引线框架2包括从外壳4突出端部的多根第二外部连接引线2a1、2a2、2a3、2a4、2a5、2a6；多根第二继电器引线2b；以及安装有对功率元件T1进行控制的控制元件T2的第二冲模垫部2c。
散热板3是例如由铜(Cu)、铝(Al)等导热性高的金属构成。以散热板3的下表面从外壳4露出到半导体封装外部的状态下进行密封。第一引线框架1的第一冲模垫部1c与第一继电器引线1b隔着绝缘片5固定在散热板3的上表面。绝热片5是例如由导热性的电绝缘材料构成，具有以多层粘接层夹着电绝缘层的三层结构。
功率元件T1由例如IGBT(绝缘栅双极型晶体管)、功率MOSFET(金属氧化物半导体场效应晶体管)构成。利用焊材6将功率元件T1固定在第一冲模垫部1c的上表面。如图1所示，利用线材7电连接功率元件T1的焊盘(未图示)与第一外部连接引线1a2、1a4。另外，在第一外部连接引线1a1与功率元件T1的焊盘(未图示)之间利用线材8a电连接。在第一继电器引线1b和功率元件T1的焊盘(未图示)之间利用金属构件的线材8b电连接。线材7，8a，8b是例如由铝(Al)等金属构件构成的铝(Al)线材。
此外，作为线材7、8a、8b，也能使用铝(Al)带(ribbon)、铜(Cu)夹(clip)。铝带、铜夹与铝线材相比，截面积较大，布线电阻值较小，因此，能够减小半导体装置的功率损耗。
控制元件T2是控制功率元件T1的元件，例如内置有驱动电路、过电流防止电路等。利用接合部9将控制元件T2固接于第二冲模垫部2c。作为接合部9，例如使用银(Ag)糊料。利用线材10来连接控制元件T2的焊盘(未图示)和第二继电器引线2b。引线10是例如由金(Au)等金属构件构成的。
此处，如图2和图3所示，对于安装有控制元件T2的第二冲模垫部2c，使其在功率元件T1的上方以与功率元件T1的上表面大致平行的方式进行配置。第二冲模垫部2c覆盖功率元件T1的线材7的至少一部分。其结果是，在相对于功率元件T1的上表面垂直的方向上，在功率元件T1的输出信号线即引线7与控制元件T2之间配置第二冲模垫部2c。因此，在该实施方式1的结构中，能够利用第二冲模垫部2c来屏蔽由线材7产生的向控制元件2传播的一部分电磁波噪声。作为其结果，在本实施方式1的半导体装置中，能够降低控制元件T2发生误操作的可能性。
此外，在第二冲模垫部2c的至少一部分，优选在第二冲模垫部2c的下表面，形成由镍(Ni)等磁性材料构成的镀敷层。由此，能够利用镀敷层吸收由功率元件T1产生的电磁波噪声，因此，能够进一步降低控制元件T2发生误操作的可能性。
在本实施方式1中，对第一引线框架1的第一继电器引线1b和第二引线框架2的第二继电器引线2b进行铆接接合，来使其电连接。
在本实施方式1中，以第二引线框架2覆盖第一引线框架1的至少一部分的方式来进行配置，因此，能够利用设置在控制元件T2的下表面的第二引线框架2来屏蔽由功率元件1产生的电磁波噪声。其结果是，能够减少到达控制元件T2的电磁波噪声量。因此，能够降低控制元件T2发生误操作的可能性，能够提高控制元件的动作的可靠性。
另外，在本实施方式1中，如图1和图2所示，利用铆接(铆接部1d)来相互连结第一外部连接引线1a1和第二继电器引线2b，使其接合。另外，在本实施方式1中，如图1和图3所示，利用铆接(铆接部1g)来相互连结第一冲模垫部1c和第二冲模垫部2c的突出部2g，使其接合以相互连接。因连结而接合的部位(在铆接的情况下，为铆接部1d或铆接部1g)是接合部。
后文将进行更具体的叙述，但是，在停止将密封树脂注入到外壳4之前，将第二继电器引线2b的端部2d及第二冲模垫部2c的悬空引线2e的端面埋没在外壳4的树脂的内部，上述第二继电器引线2b的一端通过铆接与第一外部连接引线1a1相连接。即，在本实施方式的半导体装置中，第二继电器引线2b及悬空引线2e的端部(端面)不会露出到外壳4的外部。
接着，使用图4～图13说明本实施方式1的半导体装置的制造工序。此外，图5～图11是制造工序的各步骤中的、图1的A-A剖视图。
图4是表示本实施方式1的半导体装置的制造工序的流程图。
在图4中，首先，在步骤S1中，作为第一工序，在准备好第一引线框架1及第二引线框架2之后，将其配置在图5所示的夹具11、12之间。
接着，在步骤S2中，作为第二工序，利用夹具11、12固定第一引线框架1及第二引线框架2。
接着，在步骤S3中，作为第三工序，利用铆接销13A、13B铆接第一引线框架1及第二引线框架2，使其铆接接合。
接着，在步骤S4中，作为第四工序，利用切断销15A和冲模15B夹住第二引线框架2的第二继电器引线2b和悬空引线2e，从而铆接第二继电器引线2b和悬空引线2e，再进行铆接切断。
接着，在步骤S5中，作为第五工序，使第四工序后的第一引线框架1及第二引线框架2从夹具11，12之间移动到下模具16、上模具17之间，配置于上述模具间。
接着，在步骤S6中，作为第六工序，利用密封树脂来将第一引线框架1及第二引线框架2密封在上模具16和下模具17间，从而形成外壳4。之后，将其从模具间取出，获得实施方式1的半导体装置。
图5表示图4的第一工序的半导体装置的状态。
如图5所示，首先，在夹具11和夹具12之间，在夹具11上装载有临时粘接有绝缘片5的散热板3。然后，以使得第一引线框架1的第一冲模垫部1c的下表面及第一继电器引线1b的下表面与绝缘片5相接的方式，来将第一引线框架1装载到散热板3上。
此处，夹具11上设置有铆接销13B、按压销14B、冲模15B。另外，在夹具12上，与铆接销13B相对应地设置有铆接销13A，与按压销14B相对应地设置有按压销14A，与冲模15B相对应地设置有冲模15A。
此外，对于第一继电器引线1b的前端部，利用弯曲加工形成突出上表面的凸部1d1。在凸部1d1的表面形成金属镀敷层。该金属镀敷层是由例如镍(Ni)、金(Au)等接触电阻较小的金属构成的。
之后，使第二引线框架2的第二继电器引线2b的贯通孔2f与第一继电器引线1b的凸部1d1的位置对准。具体而言，在使贯通孔2f与凸部1d1位置对准后，使第二引线框架2如虚线所示那样装载到第一引线框架1上。即，以使得第一继电器引线1b的凸部1d1插入第二继电器引线2b的贯通孔2f的方式来装载第二引线框架2。此处，在贯通孔2f的内壁及上表面周边部形成金属镀敷层。该金属镀敷层是由例如镍(Ni)、金(Au)等接触电阻较小的金属构成的。
此处，使用图14～图16说明第一引线框架1和第二引线框架2的结构。
图14中示出了第一引线框架1的具体例。以双点划线示出的外壳4的位置是密封预定位置。1a1～1a5相当于图1～图3所示的第一外部连接引线1a1～1a4。在图1～图3中，以使得第一继电器引线1b接近第二引线框架2的引出侧(＝外壳4的长边4b侧)的方式来对其进行配置，但是在图7所示的具体例中，将第一继电器引线1b1～1b9与第一外部连接引线1a1～1a5配置在同一侧。在本实施方式1的半导体装置中，如图14所示，特别将第一继电器引线1b4～1b9集中配置在成为半导体装置时需要表面绝缘距离的第一外部连接引线1a4和第一外部连接引线1a5之间。
图15示出了与图14所示的第一引线框架1组合使用的第二引线框架2的具体例子。在该第二引线框架2中，在与第一继电器引线1b4～1b9相对应的位置形成第二继电器引线2b4～2b9。图16示出了图14所示的第一引线框架1和图15所示的第二引线框架2的接合状态。
第一引线框架1和第二引线框架2采用上述说明的结构。
图6表示图4的第二工序的半导体装置的状态。
如图6所示，在使第一引线框架1和第二引线框架2位置对准的状态下，使夹具12下降，以夹具11，12夹住第一引线框架1和第二引线框架2来的状态进行保持，并固定位置。
图7表示图4的第三工序的半导体装置的状态。
如图7所示，在以夹具11，12夹住第一引线框架1和第二引线框架2的位置来进行保持的状态下，使按压销14A和铆接销13A下降。此时，在本实施方式1中，使按压销14A的下降速度比铆接销13A的下降速度要快。其原因在于，在本实施方式1中，在铆接销13A铆接凸部1d1之前，利用按压销14A来按压第一引线框架1的位置以进行固定。然后，在利用按压销14A固定第一引线框架1的状态下，利用铆接销13A来压扁第一继电器引线1b的凸部1d1，以形成铆接部1d，并接合第一引线框架1和第二引线框架2。此处，尽管省略了图示，但是对于形成于第一冲模垫部1c的凸部1g1，也同样地压扁。此时，利用按压销14A将第一冲模垫部1c向散热板3侧按压。因按压销14A的按压，引起绝缘片5发生形变，从而能够消除第一冲模垫部1c的厚度偏差。
图8表示图4的第四工序的半导体装置的状态。
如图8所示，在利用切断销15A和冲模15B夹住第二继电器引线2b及第二冲模垫部2c的悬空引线2e的状态下进行切断，上述第二继电器引线2b在上述第三工序中、利用所形成的铆接部1d而使其一端与第一继电器引线1b相连接。此时，将第二继电器引线2b保持在铆接部1d和夹具11、12间，因此，能利用切断销15A和冲模15B切断第二继电器引线2b。另外，同样的，将悬空引线2e保持在铆接部1g和夹具11、12间，因此，能利用切断销15A和冲模15B切断悬空引线2e。
此处，图9示出了省略夹具11、12的结束切断后的半导体装置的状态。如图9所示，对于利用切断销15A和冲模15B切断的第二引线框架2的位置，位于由外壳4进行树脂密封的半导体封装预定位置(图9中双点划线所示的位置)的内侧，即位于半导体封装内部。
在图14和图15所示的具体的第一引线框架1和第二引线框架2的情况下，利用切断销15A和冲模15B来切断第二继电器引线2b4～2b9的悬空引线。同时，也同样利用切断销15A和冲模15B来切断第一继电器引线1b1～1b9的悬空引线。
图10表示图4的第五工序的半导体装置的状态。
如图10所示，利用下模具16和上模具17从上下夹住经由图4的第四工序为止而形成为一体的第一引线框架1和第二引线框架2，以进行固定。
此处，在下模具16及上模具17中设置能堵住由被切断的引线所造成的间隙的可动结构等(未图示)，从而能减小间隙。但是，半导体装置的不同可能会导致悬空引线的位置不同，因此，可以考虑采用复杂的结构，来作为能堵住由被切断的引线所造成的间隙的可动结构。
图11表示图4的第六工序(密封工序)的状态。
如图11所示，从上模具17的闸门口17B向形成于下模具16及上模具17的空腔18注入环氧等密封树脂20。如上述那样将密封树脂20注入空腔18内，利用传递模塑法来形成外壳4。此时，利用配置在上模具17的闸门口17B侧(图11的纸面的左侧)的模具插入销19来将第一引线框架1向模具16按压，因此，在闸门口17B侧，密封树脂20不会漏出渗入到散热板3的下表面侧。另外，在闸门口17B的相反一侧(图11的纸面右侧)，利用注入的密封树脂20来向下模具16进行按压，因此，在闸门口17B的相反一侧，密封树脂20也不会漏出渗入到散热板3的下表面侧。因而，密封后，在散热板3的下表面侧不存在密封树脂20，不会发生散热性降低的现象。
然后，在所注入的密封树脂20开始固化前，提升模具插入销19，将其从空腔18拔出，使密封树脂20固化，来形成外壳4。在该密封树脂20固化时，绝缘片5的粘接层发生熔融及固化，从而牢固地固定绝缘片5与第一引线框架1的第一冲模垫部1c的下表面之间、及绝缘片5与散热板3之间的粘接。
最后，从空腔18取出半导体装置，从而完成图1～图3所示的树脂密封型半导体装置。图12表示上述所说明的使用第一、第二引线框架的树脂密封型半导体装置的底面。
在该实施方式1中，如图7和图8等所示，使设置于夹具12的切断销15A向着设置于夹具11的冲模15B下降，切断销15A从上侧向着下侧来贯通第二引线框架2，以切断第二引线框架2。图17(a)、(b)示出了此时的主要部分的放大图。
如图7和图17(a)所示，在切断销15A从上侧向着下侧贯通第二引线框架2的情况下，如图17(b)所示，可能会在第二继电器引线2b的下表面发生翘曲部21。该翘曲部21是冲压加工时的毛边。
如图17(a)、(b)所示，因形成翘曲部21，第二继电器引线2b与散热板3之间的沿面距离缩短，电场集中，发生介质击穿的可能性升高。因此，在该实施方式1中，如图17(a)、(b)所示，对离第二继电器引线2b的端部2d较近的散热板3的角部3C形成R＝0.1mm～0.5mm的曲面部，以避免因形成翘曲部21而发生介质击穿。在本实施方式1中，利用形成于该角部3C的曲面部，以使得在散热板3的角部3C、与生成于第二继电器引线2b的翘曲部21之间不会发生电场集中。
此外，在本实施方式1的流程图中，说明了以下情况：即，在图5所示的第一工序中，将第一引线框架1装载于散热板3，在图7所示的第三工序即铆接时、及图8所示的第四工序即引线切断时，散热板3与第一引线框架1相结合。然而，也可以是以下情况：即，在图8所示的第四工序即引线切断之后，将第一引线框架1装载于散热板3；或在图11所示的第六工序即填充密封树脂时，将第一引线框架1装载于散热板3。在填充密封树脂时，将第一引线框架1装载于散热板3，从而能将模具(下模具16、上模具17)内的热源用于树脂密封，能更有效地利用热固化来结合第一引线框架1和散热板3。另外，通过在模具内设置热源，利用该模具内的热源，从而无需另外设置用于粘接第一引线框架1和散热板3的热源。只是，在这种情况下，由于在铆接时及切断引线时不存在成为位置调整的基准的散热板3，因此，第一引线框架1和第二引线框架2的位置调整可能会变复杂。
(比较例)
图13表示作为比较例的树脂密封型的半导体装置。
在图1所示的实施方式1的半导体装置中，在切断第二继电器引线2b的端部2d和第二冲模垫部2c的悬空引线2e之后，利用树脂进行密封，来形成外壳4。与此相对，在该比较例的半导体装置中，在未切断第二继电器引线2b的端部和第二冲模垫部2c的悬空引线2e的状态下，进行树脂密封来形成外壳4，之后，在外壳4的外部将所有的悬空引线切断。如上所述，对于切断第二继电器引线2b和悬空引线2e的时机，比较例不同于实施方式1。
因此，如图13所示，在该比较例的半导体装置中，第二继电器引线2b延伸到外壳4的外部。
此处，比较实施方式1的半导体装置和比较例的半导体装置。
实施方式1的半导体装置的第二继电器引线2b的端部和悬空引线2e，在注入密封树脂20以成为外壳4之前就已经切断。因此，第二继电器引线2b的端部2d和悬空引线2e埋入在外壳4的树脂的内壁，而不会露出到外壳4的外部。此处，在例如水分较多的恶劣的使用环境中，对于比较例的半导体装置，水分等会从第二继电器引线2b与外壳4的界面或第二继电器引线2b的端面进入半导体封装的内部，因而，可靠性可能会降低。与此相对，对于实施方式1的半导体装置的结构，不存在第二继电器引线2b和外壳4的界面，第二继电器引线2b的端面位于半导体封装内。因此，在实施方式1的半导体装置中，能够可靠地防止水分等进入半导体封装内部，能够提高半导体装置的可靠性。
另外，在比较例中，第一外部连接引线1a4和第一继电器引线1b4之间的间隔成为绝缘表面距离，因此，为了延长绝缘表面距离，需要设计增大第一外部连接引线1a4与第一继电器引线1b4之间的间隔的形状。
与此相对，在实施方式1的半导体装置中，第二继电器引线2b的端部2d埋入在外壳4的树脂的内部而不会引出至外壳4的外部，因此，容易确保第一外部连接引线1a4和第一外部连接引线1a5之间的绝缘表面距离。而且，在实施方式1的半导体装置中，能将第一继电器引线1b4～1b9集中配置在第一外部连接引线1a4和第一外部连接引线1a5之间。通过进行集中配置，从而与设计将继电器引线布置在其他部位的情况相比，能实现半导体封装的平面小型化。
(实施方式2)
图18～图20表示实施方式2。
在实施方式1中，在切断第二引线框架2的第二继电器引线2b等时，如图7和图8所示，使切断销15A从上侧向下侧移动来贯通第二引线框架2。但是，在实施方式2中，在切断第二引线框架2的第二继电器引线2b等时，如图18和图19所示，使切断销15A从下侧向上侧移动来贯通第二引线框架2。在本实施方式2中，如上所述，移动切断销15A使其切断第二引线框架2的方向不同于实施方式1。
对于实施方式1的图17(b)中产生于第二继电器引线2b的下表面的翘曲部21，在本实施方式2的情况下，如图20(a)、(b)所示，会形成于第二继电器引线2b的上表面。在这种情况下，对于散热板，即使不在角部3C形成R＝0.1mm～0.5mm的曲面部，也能延长第二继电器引线2b与散热板3之间的沿面距离，发生介质击穿的可能性较低。
在上述各实施方式中，通过铆接第一继电器引线1b和第二继电器引线2b等，从而进行铆接接合，来进行电连接。但是，作为接合方法，只要满足条件即可，也能通过焊接，融敷等来实施。具体而言，对于第一继电器引线1b和第二继电器引线2b等，也能使用以下方法：即，利用超声波进行面接合的方法；一边进行加热一边进行压接来进行面接合的方法；使第一继电器引线1b和第二继电器引线2b之间存在焊材等熔融材料来进行面结合的方法；使两者间存在导电性粘接剂等树脂材料来进行面结合的方法。
工业中的应用
本发明能用于例如需要大功率控制的空调等各种逆变器装置。
附图标记
T1 功率元件
T2 控制元件
1 第一引线框架
1a1，1a2，1a3，1a4，1a5 第一外部连接引线
1b 第一继电器引线
1c 第一冲模垫部
1d，1g 铆接部
1d1，1g1 凸部
2 第二引线框架
2a1，2a2，2a3，2a4，2a5 第二外部连接引线
2b 第二继电器引线
2c 第二冲模垫部
2d 端部
2e 悬空引线
2f 贯通孔
2g 突出部
3 散热板
3C 角部
4 外壳
4a、4b 长边
5 绝缘片
6 焊材
7，8a，8b，10 线材
9 接合部
11，12 夹具(hol der)
13A、13B 铆接销
14A，14B 按压销
15A 切断销
15B 冲模
16 下模具
17 上模具
17B 闸门口
18 空腔
19 模具插入销
20 密封树脂
21 翘曲部
权利要求书(按照条约第19条的修改)
1.（修改）一种半导体装置，其特征在于，包括：
树脂制的外壳、第一引线框架、以及第二引线框架，
所述第一引线框架包括：
第一继电器引线；
第一冲模垫部，该第一冲模垫部上安装有第一半导体芯片；以及
第一外部连接引线，该第一外部连接引线的端部从所述外壳突出，
所述第二引线框架包括：
第二继电器引线；
第二冲模垫部，该第二冲模垫部上安装有第二半导体芯片；以及
第二外部连接引线，该第二外部连接引线的端部从所述外壳突出，
所述外壳对所述第一半导体芯片及所述第二半导体芯片进行密封。
利用接合部来使所述第一冲模垫部与所述第二冲模垫部相互连接，或者利用接合部来使所述第一外部连接引线和所述第二继电器引线相互连接，
从与所述第一继电器引线的接合部开始延伸的所述第二继电器引线的端部和所述第二冲模垫部的悬空引线的端部中的至少一者位于所述外壳的内部。
2.如权利要求1所述的半导体装置，其特征在于，
所述第一继电器引线和所述第一半导体芯片，以及所述第一外部连接引线之间电连接，
所述第二继电器引线和所述第二半导体芯片，以及所述第二外部连接引线之间电连接。
3.如权利要求1或2所述的半导体装置，其特征在于，
层叠所述第一引线框架和所述第二引线框架。
4.如权利要求1至3的任一项所述的半导体装置，其特征在于，
使得在俯视时所述第一半导体芯片的至少一部分与所述第二半导体芯片的至少一部分相互重叠地进行配置。
5.如权利要求1至4的任一项所述的半导体装置，其特征在于，
利用铆接接合来使所述第一引线框架的所述第一继电器引线和所述第二引线框架的所述第二继电器引线相接合。
6.如权利要求1至4的任一项所述的半导体装置，其特征在于，
利用面接合来使所述第一引线框架的所述第一继电器引线和所述第二引线框架的所述第二继电器引线相接合。
7.如权利要求1至6的任一项所述的半导体装置，其特征在于，
在部分从所述外壳的表面露出的散热板上，所述第一引线框架的所述第一继电器引线和所述第一冲模垫部相结合。
8.一种半导体装置的制造方法，其特征在于，包括：
准备第一引线框架和第二引线框架，
所述第一引线框架包括第一继电器引线、安装有第一半导体芯片的第一冲模垫部、以及第一外部连接引线，
所述第二引线框架包括第二继电器引线、安装有第二半导体芯片的第二冲模垫部、以及第二外部连接引线，
接合所述第一冲模垫部和所述第二冲模垫部或者接合所述第一继电器引线和所述第二继电器引线之后，
在利用树脂制的外壳的密封预定位置的半导体封装内部位置，切断从与所述第一继电器引线的接合部延伸的所述第二引线框架的所述第二继电器引线、或者切断所述第二冲模垫部的悬空引线，
在将切断后的所述第二引线框架的端部或切断后的悬空引线的端部配置在模具内部的状态下，利用树脂密封来形成所述外壳。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，
使得在俯视时所述第一半导体芯片的至少一部分与所述第二半导体芯片的至少一部分相互重叠地进行配置。
10.如权利要求8或9所述的半导体装置的制造方法，其特征在于，
利用铆接接合来使所述第一引线框架的所述第一继电器引线和所述第二引线框架的所述第二继电器引线相接合。
11.如权利要求8或9所述的半导体装置的制造方法，其特征在于，
利用面接合来使所述第一引线框架的所述第一继电器引线和所述第二引线框架的所述第二继电器引线相接合。
12.如权利要求8至11的任一项所述的半导体装置的制造方法，其特征在于，
在切断所述第二继电器引线或所述悬空引线之后，在散热板上所述第一引线框架的所述第一继电器引线和所述第一冲模垫部相结合。
13.如权利要求8至12的任一项所述的半导体装置的制造方法，其特征在于，
在接合所述第一冲模垫部和所述第二冲模垫部，或者接合所述第一继电器引线和所述第二继电器引线之前，在散热板上所述第一引线框架的所述第一继电器引线和所述第一冲模垫部相结合。

Claims (13)

1.一种半导体装置，其特征在于，包括：
树脂制的外壳、第一引线框架、以及第二引线框架，
所述第一引线框架包括：
第一继电器引线；
第一冲模垫部，该第一冲模垫部上安装有第一半导体芯片；以及
第一外部连接引线，该第一外部连接引线的端部从所述外壳突出，
所述第二引线框架包括：
第二继电器引线；
第二冲模垫部，该第二冲模垫部上安装有第二半导体芯片；以及
第二外部连接引线，该第二外部连接引线的端部从所述外壳突出，
利用接合部来使所述第一冲模垫部与所述第二冲模垫部相互连接，或者利用接合部来使所述第一外部连接引线和所述第二继电器引线相互连接，
从与所述第一继电器引线的接合部开始延伸的所述第二继电器引线的端部和所述第二冲模垫部的悬空引线的端部中的至少一者位于所述外壳的内部。
2.如权利要求1所述的半导体装置，其特征在于，
所述第一继电器引线和所述第一半导体芯片，以及所述第一外部连接引线之间电连接，
所述第二继电器引线和所述第二半导体芯片，以及所述第二外部连接引线之间电连接。
3.如权利要求1或2所述的半导体装置，其特征在于，
层叠所述第一引线框架和所述第二引线框架。
4.如权利要求1至3的任一项所述的半导体装置，其特征在于，
使得在俯视时所述第一半导体芯片的至少一部分与所述第二半导体芯片的至少一部分相互重叠地进行配置。
5.如权利要求1至4的任一项所述的半导体装置，其特征在于，
利用铆接接合来使所述第一引线框架的所述第一继电器引线和所述第二引线框架的所述第二继电器引线相接合。
6.如权利要求1至4的任一项所述的半导体装置，其特征在于，
利用面接合来使所述第一引线框架的所述第一继电器引线和所述第二引线框架的所述第二继电器引线相接合。
7.如权利要求1至6的任一项所述的半导体装置，其特征在于，
在部分从所述外壳的表面露出的散热板上，所述第一引线框架的所述第一继电器引线和所述第一冲模垫部相结合。
8.一种半导体装置的制造方法，其特征在于，包括：
准备第一引线框架和第二引线框架，
所述第一引线框架包括第一继电器引线、安装有第一半导体芯片的第一冲模垫部、以及第一外部连接引线，
所述第二引线框架包括第二继电器引线、安装有第二半导体芯片的第二冲模垫部、以及第二外部连接引线，
接合所述第一冲模垫部和所述第二冲模垫部或者接合所述第一继电器引线和所述第二继电器引线之后，
在利用树脂制的外壳的密封预定位置的半导体封装内部位置，切断从与所述第一继电器引线的接合部延伸的所述第二引线框架的所述第二继电器引线、或者切断所述第二冲模垫部的悬空引线，
在将切断后的所述第二引线框架的端部或切断后的悬空引线的端部配置在模具内部的状态下，利用树脂密封来形成所述外壳。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，
使得在俯视时所述第一半导体芯片的至少一部分与所述第二半导体芯片的至少一部分相互重叠地进行配置。
10.如权利要求8或9所述的半导体装置的制造方法，其特征在于，
利用铆接接合来使所述第一引线框架的所述第一继电器引线和所述第二引线框架的所述第二继电器引线相接合。
11.如权利要求8或9所述的半导体装置的制造方法，其特征在于，
利用面接合来使所述第一引线框架的所述第一继电器引线和所述第二引线框架的所述第二继电器引线相接合。
12.如权利要求8至11的任一项所述的半导体装置的制造方法，其特征在于，
在切断所述第二继电器引线或所述悬空引线之后，在散热板上所述第一引线框架的所述第一继电器引线和所述第一冲模垫部相结合。
13.如权利要求8至12的任一项所述的半导体装置的制造方法，其特征在于，
在接合所述第一冲模垫部和所述第二冲模垫部，或者接合所述第一继电器引线和所述第二继电器引线之前，在散热板上所述第一引线框架的所述第一继电器引线和所述第一冲模垫部相结合。
CN201180005243.9A 2010-10-21 2011-10-20 半导体装置及其制造方法 Expired - Fee Related CN102714202B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010236097 2010-10-21
JP2010-236097 2010-10-21
PCT/JP2011/005865 WO2012053205A1 (ja) 2010-10-21 2011-10-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102714202A true CN102714202A (zh) 2012-10-03
CN102714202B CN102714202B (zh) 2015-08-12

Family

ID=45974935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180005243.9A Expired - Fee Related CN102714202B (zh) 2010-10-21 2011-10-20 半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US20130015567A1 (zh)
EP (1) EP2631942B1 (zh)
JP (1) JP5683600B2 (zh)
CN (1) CN102714202B (zh)
WO (1) WO2012053205A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785279A (zh) * 2017-10-18 2018-03-09 天津力芯伟业科技有限公司 一种电子碳化硅芯片
CN112382576A (zh) * 2016-05-26 2021-02-19 三菱电机株式会社 半导体装置及其制造方法
CN116441752A (zh) * 2023-04-27 2023-07-18 广州丰江微电子有限公司 高精度定位引线框架切割系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6178555B2 (ja) 2012-09-07 2017-08-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN104603943B (zh) * 2012-09-24 2017-07-04 瑞萨电子株式会社 半导体器件的制造方法以及半导体器件
US20140110833A1 (en) * 2012-10-24 2014-04-24 Samsung Electro-Mechanics Co., Ltd. Power module package
EP2889904B1 (en) * 2012-11-19 2023-02-15 Fuji Electric Co., Ltd. Semiconductor device
WO2015099684A1 (en) * 2013-12-23 2015-07-02 Intel Corporation Package on package architecture and method for making
CN105336631B (zh) * 2014-06-04 2019-03-01 恩智浦美国有限公司 使用两个引线框架组装的半导体装置
EP3186552B2 (en) * 2014-08-28 2023-08-30 Signify Holding B.V. Lighting fixture
JP6522402B2 (ja) * 2015-04-16 2019-05-29 ローム株式会社 半導体装置
WO2017154198A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
CN109214252B (zh) * 2017-07-06 2021-11-09 敦泰电子有限公司 一种指纹感测电路及指纹感测装置
CN112219352B (zh) * 2018-06-04 2024-06-04 罗姆股份有限公司 半导体器件
JP7298177B2 (ja) * 2019-02-15 2023-06-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
CN114008771A (zh) * 2019-07-02 2022-02-01 三菱电机株式会社 功率模块及其制造方法
EP4053887A1 (en) * 2021-03-05 2022-09-07 Infineon Technologies AG Method and device for producing a housing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190734A (ja) * 1992-01-14 1993-07-30 Matsushita Electron Corp 半導体装置とその製造方法
US5792676A (en) * 1995-10-03 1998-08-11 Mitsubishi Denki Kabushiki Kaisha Method of fabricating power semiconductor device and lead frame
US6291880B1 (en) * 1998-02-12 2001-09-18 Hitachi, Ltd. Semiconductor device including an integrally molded lead frame
CN1467828A (zh) * 2002-06-12 2004-01-14 ������������ʽ���� 半导体器件
CN1993215A (zh) * 2005-05-24 2007-07-04 株式会社村田制作所 嵌件成型品的制造方法和设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892278A (en) * 1996-05-24 1999-04-06 Dai Nippon Printingco., Ltd. Aluminum and aluminum alloy radiator for semiconductor device and process for producing the same
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JP4146785B2 (ja) 2003-11-19 2008-09-10 三菱電機株式会社 電力用半導体装置
US7456499B2 (en) * 2004-06-04 2008-11-25 Cree, Inc. Power light emitting die package with reflecting lens and the method of making the same
CN101118895A (zh) * 2006-08-03 2008-02-06 飞思卡尔半导体公司 具有内置热沉的半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190734A (ja) * 1992-01-14 1993-07-30 Matsushita Electron Corp 半導体装置とその製造方法
US5792676A (en) * 1995-10-03 1998-08-11 Mitsubishi Denki Kabushiki Kaisha Method of fabricating power semiconductor device and lead frame
US6291880B1 (en) * 1998-02-12 2001-09-18 Hitachi, Ltd. Semiconductor device including an integrally molded lead frame
CN1467828A (zh) * 2002-06-12 2004-01-14 ������������ʽ���� 半导体器件
CN1993215A (zh) * 2005-05-24 2007-07-04 株式会社村田制作所 嵌件成型品的制造方法和设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382576A (zh) * 2016-05-26 2021-02-19 三菱电机株式会社 半导体装置及其制造方法
CN107785279A (zh) * 2017-10-18 2018-03-09 天津力芯伟业科技有限公司 一种电子碳化硅芯片
CN116441752A (zh) * 2023-04-27 2023-07-18 广州丰江微电子有限公司 高精度定位引线框架切割系统
CN116441752B (zh) * 2023-04-27 2023-11-21 广州丰江微电子有限公司 高精度定位引线框架切割系统

Also Published As

Publication number Publication date
EP2631942A4 (en) 2014-11-12
US20130015567A1 (en) 2013-01-17
EP2631942A1 (en) 2013-08-28
JP5683600B2 (ja) 2015-03-11
US8987877B2 (en) 2015-03-24
US20140264801A1 (en) 2014-09-18
EP2631942B1 (en) 2019-02-27
WO2012053205A1 (ja) 2012-04-26
JPWO2012053205A1 (ja) 2014-02-24
CN102714202B (zh) 2015-08-12

Similar Documents

Publication Publication Date Title
CN102714202B (zh) 半导体装置及其制造方法
US8772923B2 (en) Semiconductor device having leads with cutout and method of manufacturing the same
JP6115738B2 (ja) 半導体装置およびその製造方法
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
CN102473700B (zh) 树脂封装型半导体装置及其制造方法
CN101626001B (zh) 半导体装置及其制造方法
US7166926B2 (en) Method for producing semiconductor device and semiconductor device
US9947613B2 (en) Power semiconductor device and method for manufacturing the same
JP2005109100A (ja) 半導体装置およびその製造方法
JP2002237562A (ja) 半導体装置とその製造方法
TW200522328A (en) Semiconductor device and manufacturing method thereof
CN103579154B (zh) 包括叠层的电气器件封装以及其制造方法
EP3686925B1 (en) Semiconductor device and power conversion device provided with same
CN104218008A (zh) 被包装半导体器件
JP6667401B2 (ja) 電力用半導体装置の製造方法
CN101689538B (zh) 制造固定功率模块的方法
CN104900623A (zh) 露出管芯的功率半导体装置
JP7422945B2 (ja) 電力用半導体装置
KR200289924Y1 (ko) 리드프레임
JPH0640557B2 (ja) 樹脂封止型半導体装置の製造方法
JP2008004971A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LT

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150805

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150805

Address after: Osaka Japan

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150812