CN102714178B - 使用具有对称电学特性的物理上非对称半导体装置的系统和方法 - Google Patents

使用具有对称电学特性的物理上非对称半导体装置的系统和方法 Download PDF

Info

Publication number
CN102714178B
CN102714178B CN201080061270.3A CN201080061270A CN102714178B CN 102714178 B CN102714178 B CN 102714178B CN 201080061270 A CN201080061270 A CN 201080061270A CN 102714178 B CN102714178 B CN 102714178B
Authority
CN
China
Prior art keywords
semiconductor structure
integrated circuit
semiconductor
conductive
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080061270.3A
Other languages
English (en)
Other versions
CN102714178A (zh
Inventor
海宁·杨
肖克·H·甘
王忠泽
韩秉莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102714178A publication Critical patent/CN102714178A/zh
Application granted granted Critical
Publication of CN102714178B publication Critical patent/CN102714178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种集成电路装置包括第一伸长结构和第二伸长结构，所述第一伸长结构和所述第二伸长结构被布置成彼此平行且在其之间界定空间。所述集成电路装置还包含导电结构，所述导电结构分布于所述第一与第二伸长结构之间的所述空间中。所述导电结构中的至少第一导电结构被放置成相较于所述第二伸长结构更接近于所述第一伸长结构。所述导电结构中的至少第二导电结构被放置成相较于所述第一伸长结构更接近于所述第二伸长结构。

Description

使用具有对称电学特性的物理上非对称半导体装置的系统和方法
技术领域
本发明大体上涉及集成电路设计。更确切地说，本发明涉及在集成电路内使用结构的局部非对称放置的电路设计。
背景技术
用于设计集成电路的常规工具在布局设计中的组件时使用特定栅格。举例来说，一些较旧栅格使用100nm单元间隔，而较新栅格使用5nm和1nm间隔。栅格包含关于可在何处放置结构的严格规则。举例来说，当使用5nm栅格时，仅可每隔5nm放置线和点。因此，使用较精细栅格可向设计者提供在结构的放置方面的灵活性。然而，灵活性的折衷是数据量，所述数据量随着栅格变得愈来愈精细而显著地增加。此外，在一些情况下，不良的是将不同大小的栅格(例如，5nm栅格和1nm栅格)用于在同一装置中放置在一起的组件(例如，在存储器电路中放置在一起的字线驱动器和存储器阵列)，这是因为在两组件的边界处可能会出现意外的定大小问题。
图1图示使用常规方法和5nm栅格的实例设计100。设计100具有栅极长度为35nm的栅极101、栅极102和接点103。栅极间距为135nm，且在栅极101与102之间的空间的长度为100nm。接点103经放置成与每一栅极101和102相隔30nm，此情形符合5nm栅格、物理上对称且因此导致总对称特性。
一些高性能电路(例如，字线驱动器)使用具有30nm栅极长度的栅极，如果将保持栅极间距，那么所述栅极在应用到设计100时产生显著改变。通常，字线驱动器中的栅极间距优选与存储器阵列中的字线间距匹配。举例来说，栅极101与102之间的距离从100nm增加到105nm。为了实现对称特性，两栅极101与102之间的中点(其为52.5nm)是通常将定位有接点之处。然而，此位置不符合5nm制造栅格，甚至也不符合1nm栅格。当前，不存在可用于重新定位设计100中的电路结构以容纳30nm栅极长度而无需切换到更精细栅格且放弃设计规则的技术。
发明内容
根据一个实施例，一种集成电路装置包括：第一半导体结构和第二半导体结构，所述第一半导体结构和所述第二半导体结构经布置成彼此紧接且在其之间界定空间；以及导电结构，所述导电结构分布在所述第一与第二半导体结构之间的所述空间中。所述导电结构中的至少第一导电结构经放置成相较于所述第二半导体结构更接近于所述第一半导体结构。所述导电结构中的至少第二导电结构经放置成相较于所述第一半导体结构更接近于所述第二半导体结构。所述导电结构的第一群组具有从所述第一与第二半导体结构之间的对称线的第一偏移，且所述导电结构的第二群组具有从所述对称线的第二偏移。所述第一与第二偏移实质上抵消。
根据另一实施例，一种集成电路装置包括第一半导体结构和第二半导体结构，所述第一半导体结构和所述第二半导体结构经布置成彼此紧接且在其之间界定空间。还包含用于传导电荷的多个装置，且传导装置中的相应传导装置布置在所述空间内，且具有从所述第一与第二半导体结构之间的对称线的相应非零偏移。所述相应偏移具有实质上加到零的非对称电阻电容(RC)效应。
在另一实施例中，一种用于制造集成电路的方法包含在半导体衬底上形成第一和第二半导体结构，所述第一和第二半导体结构经布置成彼此紧接。所述方法还包含在所述第一与第二半导体结构之间形成导电结构。所述导电结构经非对称地且在偏移RC特性的情况下布置。
前文已相当广泛地概述本发明的特征和技术优势，以便可更好地理解以下的详细描述。下文将描述形成本发明的权利要求书的主题的额外特征和优势。所属领域的技术人员应了解，所揭示的概念和特定实施例可容易地用作修改或设计用于进行本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到，此些等效构造不脱离在附加权利要求书中所陈述的本发明的技术。当结合附图考虑时，从以下描述将更好地理解被认为本发明所特有的新颖特征(关于其组织和操作方法两者)，以及其它目标和优势。然而，应明确地理解，诸图中的每一者仅出于说明和描述的目的而被提供，且不希望界定本发明的限制。
附图说明
为了更完整地理解本发明，现参考结合随附图式所考虑的以下描述。
图1图示常规电路设计。
图2图示可有利地使用本发明的实施例的示范性无线通信系统。
图3是根据本发明的一个实施例所调适的示范性电路的说明。
图4A是根据本发明的一个实施例所调适的电路的俯视图。图4B和图4C是图4A所示的电路的剖示图。
图5是根据本发明的一个实施例所调适的电路的俯视图。
图6是根据本发明的一个实施例所调适的电路的俯视图。
图7是根据本发明的一个实施例所调适的电路的俯视图。
图8是根据本发明的一个实施例所调适的示范性存储器电路的说明。
图9是用于制造电路(例如，图3-8所示的电路中的任一者)的示范性方法的说明。
具体实施方式
图2图示可有利地使用本发明的实施例的示范性无线通信系统200。出于说明的目的，图2图示三远程单元220、230和240，以及两基站250和260。应认识到，无线通信系统可具有更多远程单元和基站。远程单元220、230和240分别包含改善式半导体电路225A、225B和225C，半导体电路225A、225B和225C包含如下文进一步所论述的本发明的实施例。图2图示从基站250和260到远程单元220、230和240的前向链路信号280，以及从远程单元220、230和240到基站250和260的反向链路信号290。
在图2中，远程单元220被图示为移动电话，远程单元230被图示为便携式计算机，且远程单元240被图示为在无线本地环路系统中的计算机。举例来说，所述远程单元可以是移动电话、手持型个人通信系统(PCS)单元、例如个人数据助理的便携式数据单元、具备GPS功能的装置、导航装置、机顶盒、例如音乐播放器、视频播放器和娱乐单元的媒体播放器、例如仪表读取设备的固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。虽然图2说明根据本发明的教示的远程单元，但本发明不限于这些示范性说明单元。本发明可适当地用于包含集成电路的任何装置中。
图3是根据本发明的一个实施例所调适的示范性电路300的说明。电路300包含栅极301和302，以及接点303-306。在一个实例中，接点303、304用作源极，且接点305、306用作漏极(或接点303、304用作漏极，且接点305、306用作源极)。栅极301和302具有30nm的栅极长度，且栅极间距为135nm。电路300包含非对称的接点303和304的配置。在此情况下，每一接点303和304从对称线310稍微偏移，对称线310平行于栅极301和302。电路300改善了在将30nm栅极长度应用到图1的设计时出现的许多担忧。具体来说，电路300符合5nm栅格且不放弃传统设计规则。
由于对非对称RC特性的担忧，结构的非对称配置在产业中通常受到轻视。具体来说，使用电路300作为实例，在栅极301与接点303和304之间存在电容，且随着电流从栅极301流动到接点303和304(或电流从接点303和304流动到栅极301)而存在电阻。类似地，在接点303和304与栅极302之间也存在电阻和电容。电阻和电容两者皆受到每一接点303和304到栅极301和302的距离影响。因为接点303和304具有到栅极301和302的不同距离，所以接点303和304的相应RC特性不同。
电路300通过将接点303和304放置成使得其相应非对称RC特性相互抵消来减少或消除非对称RC特性的效应。在此实例中，接点304在线310的一侧上的偏移距离由接点303在线310的另一侧上的偏移距离加以平衡。因此，可归因于接点303的放置的非对称RC效应通过可归因于接点304的放置的非对称RC效应而取消。在此实例中，应理解，仍可能会存在某一量的非对称RC特性，但此非对称RC特性被实质上消除，使得其不会影响电路300的功能性。与电路300电通信的装置(本文中出于方便起见而未图示)经历如同接点303和304是对称地布置的相同功能性。因此，当相应接点303、304和305、306传递电流时，与接点303、304通信和与接点305、306通信的装置应经历来自接点303和304的相同量的电流，接点305和306的情况也是一样。因此，电路300局部地非对称，但对于其它装置而言整体上看似对称。
虽然图3图示栅极和接点，但应理解，图3所说明的概念可适用于其它电路结构。事实上，非对称地但在取消非对称RC特性的情况下可经布置的集成电路中的任何导电结构可用于各种实施例中。此些导电结构的实例包含(但不限于)金属导通孔、用于电阻器和电容装置的接点，及其类似物。此外，还可使用除了栅极以外的多种伸长结构，例如，金属线、导电板及其类似物。
图4A是根据本发明的一个实施例所调适的电路400的俯视图。图4B和图4C是电路400的剖示图。电路400包含建置在金属氧化物半导体(MOS)沟道411和412中的栅极401和402。电路400还包含电接点403-406。虽然图4A图示四个接点403-406，但可按比例调整各种实施例以包含任何数目的非对称放置的导电结构。此外，虽然图4A-C被图示为使用硅和MOS技术，但其它实施例可使用不同材料和技术，例如，GaAs、AlGaAs和/或其类似物。如在图3中，电路400局部地非对称，但对于其它电路而言看似对称。
图5是根据本发明的一个实施例所调适的电路500的俯视图。电路500类似于电路400(图4)，但包含第二行接点503-506。接点503-506还被非对称地放置，且符合与接点403-406的放置图案相同的放置图案。图6是根据本发明的一个实施例所调适的电路600的俯视图。电路600包含第二行接点603-606，接点603-606具有是接点403-406的图案的图像的镜像的非对称图案。图7是根据本发明的一个实施例所调适的电路700的俯视图。电路700包含第二行接点703-706，接点703-706被相对于平行于沟道412所绘制的线对称地放置。图5-7说明：可按比例调整实施例以包含导电结构的其它分组(例如，接点的行或列)，且各种分组根据多种图案中的任一者可非对称，或甚至可对称。
上文和在图3-7中所说明的概念可并入到多种设计组件中的任一者中，例如，导通孔和导电金属线、熔丝、电阻器、电容器及其类似物。在一个实例中，例如图3所示的电路的电路放置在为存储器电路的部分的字线驱动器中。图8是根据本发明的一个实施例所调适的示范性存储器电路800的说明。存储器电路800包含局部非对称字线驱动器801和存储器阵列802。在此实例中，存储器阵列802具有5nm栅极间距。通常，在字线驱动器和邻近存储器阵列具有不同大小的栅格的情况下，可在两电路放置在一起的边界处导致意外的间隔问题。相反地，字线驱动器801可使用(例如)30nm栅极长度，而同时使用5nm栅格，如上文关于图3所解释。以此方式，设计者可使字线驱动器801的5nm栅格匹配于存储器阵列802的5nm栅格。
因此，本文中所示的各种实施例包含优于现有技术方法的优势。一种此类优势在于：在一些情况下，结构的非对称放置可允许设计者使用所要栅格且避免必须借助于使用较小栅格。通常，转向较小栅格会由于增加的数据量而向设计添加增加的成本，且边界处添加意外的间隔误差。另外，各种实施例减少或消除对放弃传统设计规则的需要。
一些实施例包含用于制造具有结构的非对称布置的集成电路的方法。图9是用于制造电路(例如，图3-8所示的电路中的任一者)的示范性方法900的说明。
在框901中，在半导体衬底上形成第一和第二伸长结构，所述第一和第二伸长结构经布置成彼此平行。伸长结构的一些实例包含图4的沟道和栅极。
在框902中，在第一与第二伸长结构之间形成多个导电结构。所述导电结构经非对称地且在偏移RC特性的情况下布置。导电结构的实例包含图4的接点。可使用现在已知或以后开发的多种技术中的任一者(包含(但不限于)蚀刻和沉积技术)而在半导体衬底上形成框902的导电结构和框901的伸长结构。
在框903中，将集成电路并入到选自由音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机组成的群组的装置中。举例来说，在集成电路用于存储器电路中的实施例中，存储器可以是计算装置中的随机存取存储器(RAM)以保持指令和/或数据。
虽然方法900被图示为一系列离散框，但各种实施例并不如此受限制。举例来说，在一些实施例中，框901和902的过程可同时被执行或各自作为一系列子过程(例如，沉积)被执行，一些子过程为框901和902两者所共有。
图10是说明用于如上文所揭示的半导体零件的电路布局和晶片与裸片设计的设计工作站的框图。设计工作站1000包含硬盘1001，硬盘1001含有操作系统软件、支持文件，和例如Cadence或OrCAD等设计软件。设计工作站1000还包含用以促进对可包含半导体晶片和/或半导体裸片的半导体零件1010进行设计的显示器。提供存储媒体1004以用于有形地存储半导体零件1010的设计。半导体零件1010的设计可以例如GDSII或GERBER等文件格式存储在存储媒体1004上。存储媒体1004可以是CD-ROM、DVD、硬盘、快闪存储器，或其它适当装置。此外，设计工作站1000包含用于从存储媒体1004接受输入或将输出写入到存储媒体1004的驱动设备1003。
记录在存储媒体1004上的数据可规定配置、用于光刻掩模的图案数据，或用于例如电子束光刻等串行写入工具的掩模图案数据。在存储媒体1004上提供数据通过减少用于制造和/或设计半导体晶片和/或半导体裸片的过程的数目来促进半导体零件1010的设计。
虽然已陈述了特定电路，但所属领域的技术人员应了解，并非需要所有所揭示电路来实践本发明。此外，尚未描述某些熟知电路，以集中精力于本发明。
虽然已详细地描述了本发明及其优势，但应理解，可在本文中进行各种改变、取代和更改，而不脱离由附加权利要求书界定的本发明的技术。此外，本申请案的范围不希望限于本说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。所属领域的技术人员将易于从本发明了解，可根据本发明利用目前存在或以后待开发的执行与本文中所描述的相应实施例实质上相同的功能或实现实质上相同的结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，附加权利要求书希望在其范围内包含此些过程、机器、制造、物质组成、装置、方法或步骤。

Claims (23)

1.一种集成电路装置，其包括：
第一半导体结构、第二半导体结构和第三半导体结构，每一半导体结构置于半导体衬底的表面上，所述第二半导体结构在所述第一半导体结构和所述第三半导体结构之间，且被布置成与所述第一半导体结构和所述第三半导体结构的每一者紧接，在所述第一半导体结构和所述第二半导体结构之间界定第一空间，且在所述第二半导体结构和所述第三半导体结构之间界定第二空间；
第一多个导电结构和第二多个导电结构，所述第一多个导电结构和所述第二多个导电结构的每一者置于半导体衬底的表面上，所述第一多个导电结构和所述第二多个导电结构分别分布于所述第一空间和所述第二空间中，所述第一导电结构中的至少第一导电结构被放置成相较于所述第二半导体结构更接近于所述第一半导体结构，且所述导电结构中的至少第二导电结构被放置成相较于所述第一半导体结构更接近于所述第二半导体结构，其中所述第一多个导电结构的第一群组具有从所述第一与第二半导体结构之间的对称线的第一偏移，且所述第一多个导电结构的第二群组具有从所述对称线的第二偏移，所述第一与第二偏移实质上抵消，所述第二多个导电结构具有与所述第一多个导电结构的图案相镜像的非对称图案。
2.根据权利要求1所述的集成电路装置，其中所述第一和第二半导体结构建立在金属氧化物半导体MOS沟道中。
3.根据权利要求1所述的集成电路装置，其中所述第一和第二半导体结构包括半导电栅极。
4.根据权利要求1所述的集成电路装置，其中所述多个导电结构包括接点。
5.根据权利要求1所述的集成电路装置，其中所述集成电路装置包含在半导体裸片中。
6.根据权利要求1所述的集成电路装置，其包括字线驱动器。
7.根据权利要求6所述的集成电路装置，其进一步包括与所述字线驱动器通信的存储器阵列。
8.根据权利要求1所述的集成电路装置，其并入到音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和/或计算机中。
9.根据权利要求1所述的集成电路装置，其中所述第一半导体结构包括第一伸长半导体结构，且所述第二半导体结构包括第二伸长半导体结构。
10.一种集成电路装置，其包括：
第一半导体结构、第二半导体结构和第三半导体结构，每一半导体结构置于半导体衬底的表面上，所述第二半导体结构在所述第一半导体结构和所述第三半导体结构之间，且被布置成与所述第一半导体结构和所述第三半导体结构的每一者紧接，在所述第一半导体结构和所述第二半导体结构之间界定第一空间，且在所述第二半导体结构和所述第三半导体结构之间界定第二空间；以及
第一用于传导电荷的装置和第二用于传导电荷的装置，所述第一用于传导电荷的装置和所述第二用于传导电荷的装置中的每一者置于半导体衬底的表面上，所述第一用于传导电荷的装置和所述第二用于传导电荷的装置分别布置在所述第一空间和多数第二空间内，所述第一用于传导电荷的装置具有从所述第一与第二半导体结构之间的对称线的相应非零偏移，所述相应非零偏移具有相加起来大致为零的非对称电阻电容RC效应，所述第二用于传导电荷的装置具有与所述第一用于传导电荷的装置的图案相镜像的非对称图案。
11.根据权利要求10所述的集成电路装置，其中所述第一用于传导电荷的装置和所述第二用于传导电荷的装置中的所述相应传导装置围绕相应的对称线非对称地布置。
12.根据权利要求10所述的集成电路装置，其中所述第一用于传导电荷的装置和所述第二用于传导电荷的装置中的所述相应传导装置围绕所述对称线而交错。
13.根据权利要求10所述的集成电路装置，其中所述集成电路装置包含在半导体裸片中。
14.根据权利要求10所述的集成电路装置，其包括字线驱动器。
15.根据权利要求14所述的集成电路装置，其进一步包括与所述字线驱动器通信的存储器阵列。
16.根据权利要求10所述的集成电路装置，其中所述第一半导体结构包括第一伸长半导体结构，且所述第二半导体结构包括第二伸长半导体结构。
17.根据权利要求10所述的集成电路装置，其并入到音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和/或计算机中。
18.一种用于制造集成电路的方法，所述方法包括：
在半导体衬底上形成第一半导体结构、第二半导体结构和第三半导体结构，所述第二半导体结构位于所述第一半导体结构和所述第三半导体结构之间，且被布置成与所述第一半导体结构和所述第三半导体结构的每一者紧接，在所述第一半导体结构和所述第二半导体结构之间界定第一空间，且在所述第二半导体结构和所述第三半导体结构之间界定第二空间；以及
在所述第一空间与所述第二空间中分别形成第一多个导电结构和第二多个导电结构，所述第一多个导电结构非对称地且在偏移电阻电容RC特性的情况下布置，所述第二多个导电结构具有与所述第一多个导电结构的图案相镜像的非对称图案。
19.根据权利要求18所述的方法，其进一步包括：
将所述集成电路并入到音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和/或计算机中。
20.根据权利要求18所述的方法，其中所述集成电路包括：
字线驱动器。
21.根据权利要求20所述的方法，其中所述集成电路进一步包括：
与所述字线驱动器通信的存储器阵列。
22.一种用于制造集成电路的方法，所述方法包括以下步骤：
在半导体衬底上形成第一半导体结构、第二半导体结构和第三半导体结构，所述第二半导体结构位于所述第一半导体结构和所述第三半导体结构之间，且被布置成与所述第一半导体结构和所述第三半导体结构的每一者紧接，在所述第一半导体结构和所述第二半导体结构之间界定第一空间，且在所述第二半导体结构和所述第三半导体结构之间界定第二空间；以及
在所述第一空间与所述第二空间中分别形成第一多个导电结构和第二多个导电结构，所述第一多个导电结构非对称地且在偏移电阻电容RC特性的情况下布置，所述第二多个导电结构具有与所述第一多个导电结构的图案相镜像的非对称图案。
23.根据权利要求22所述的方法，其进一步包括以下步骤：
将所述集成电路并入到音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和/或计算机中。
CN201080061270.3A 2009-12-15 2010-12-15 使用具有对称电学特性的物理上非对称半导体装置的系统和方法 Active CN102714178B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/638,557 2009-12-15
US12/638,557 US8558320B2 (en) 2009-12-15 2009-12-15 Systems and methods employing a physically asymmetric semiconductor device having symmetrical electrical behavior
PCT/US2010/060546 WO2011084501A1 (en) 2009-12-15 2010-12-15 Systems and methods employing a physically asymmetric semiconductor device having symmetrical electrical behavior

Publications (2)

Publication Number Publication Date
CN102714178A CN102714178A (zh) 2012-10-03
CN102714178B true CN102714178B (zh) 2015-06-03

Family

ID=43734214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080061270.3A Active CN102714178B (zh) 2009-12-15 2010-12-15 使用具有对称电学特性的物理上非对称半导体装置的系统和方法

Country Status (6)

Country Link
US (1) US8558320B2 (zh)
EP (1) EP2513965B1 (zh)
JP (1) JP5551271B2 (zh)
CN (1) CN102714178B (zh)
TW (1) TW201133782A (zh)
WO (1) WO2011084501A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192813B2 (en) 2012-11-14 2019-01-29 Qualcomm Incorporated Hard macro having blockage sites, integrated circuit including same and method of routing through a hard macro
US8980708B2 (en) * 2013-02-19 2015-03-17 Qualcomm Incorporated Complementary back end of line (BEOL) capacitor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909131B2 (en) * 2003-05-30 2005-06-21 Macronix International Co., Ltd. Word line strap layout structure

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172202A (en) * 1989-05-31 1992-12-15 Nec Corporation Semiconductor memory cell having high density structure
JP2749689B2 (ja) * 1990-02-09 1998-05-13 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5396100A (en) * 1991-04-05 1995-03-07 Hitachi, Ltd. Semiconductor integrated circuit device having a compact arrangement of SRAM cells
JPH07122743A (ja) * 1993-10-27 1995-05-12 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH1012825A (ja) * 1996-06-26 1998-01-16 Oki Electric Ind Co Ltd 半導体集積回路装置
JP2950265B2 (ja) * 1996-07-30 1999-09-20 日本電気株式会社 半導体記憶装置
US6249018B1 (en) 1998-02-26 2001-06-19 Vanguard International Semiconductor Corporation Fabrication method to approach the conducting structure of a DRAM cell with straightforward bit line
US6146978A (en) * 1998-05-06 2000-11-14 Advanced Micro Devices, Inc. Integrated circuit having an interlevel interconnect coupled to a source/drain region(s) with source/drain region(s) boundary overlap and reduced parasitic capacitance
JP2000260952A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体装置
JP4063450B2 (ja) 1999-06-14 2008-03-19 エルピーダメモリ株式会社 半導体集積回路装置
KR100335121B1 (ko) * 1999-08-25 2002-05-04 박종섭 반도체 메모리 소자 및 그의 제조 방법
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
KR100508090B1 (ko) * 2003-03-25 2005-08-17 삼성전자주식회사 반도체 소자의 테스트 패턴 및 그 형성방법
JP2004342757A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 半導体集積回路及びその設計方法
US6864518B1 (en) 2003-05-14 2005-03-08 Conexant Systems, Inc. Bit cells having offset contacts in a memory array
US7851872B2 (en) * 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
JP4630207B2 (ja) * 2006-03-15 2011-02-09 シャープ株式会社 半導体装置
US7638878B2 (en) * 2006-04-13 2009-12-29 Micron Technology, Inc. Devices and systems including the bit lines and bit line contacts
US8384138B2 (en) * 2006-06-14 2013-02-26 Texas Instruments Incorporated Defect prevention on SRAM cells that incorporate selective epitaxial regions
JP2008016749A (ja) 2006-07-10 2008-01-24 Elpida Memory Inc 半導体装置
US7560382B2 (en) * 2006-08-28 2009-07-14 International Business Machines Corporation Embedded interconnects, and methods for forming same
US7466578B2 (en) 2006-11-28 2008-12-16 Texas Instruments Incorporated Methods and systems for read-only memory
JP5314949B2 (ja) * 2007-07-27 2013-10-16 セイコーインスツル株式会社 半導体装置の製造方法
KR101196462B1 (ko) 2007-09-18 2012-11-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2009094103A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 半導体装置
JP2009152361A (ja) * 2007-12-20 2009-07-09 Toshiba Corp 半導体装置およびその製造方法
US8942030B2 (en) * 2010-06-25 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM cell circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909131B2 (en) * 2003-05-30 2005-06-21 Macronix International Co., Ltd. Word line strap layout structure

Also Published As

Publication number Publication date
WO2011084501A1 (en) 2011-07-14
JP5551271B2 (ja) 2014-07-16
US8558320B2 (en) 2013-10-15
EP2513965A1 (en) 2012-10-24
CN102714178A (zh) 2012-10-03
US20110140288A1 (en) 2011-06-16
JP2013514598A (ja) 2013-04-25
EP2513965B1 (en) 2014-03-26
TW201133782A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
KR102504733B1 (ko) 3-포트 비트 셀을 위한 금속층들
US9536596B2 (en) Three-port bit cell having increased width
US9455026B2 (en) Shared global read and write word lines
US9496254B2 (en) Capacitor using middle of line (MOL) conductive layers
US10978437B2 (en) Analog-mixed signal circuit cells with universal Fin pitch and poly pitch
US8359555B2 (en) Arranging virtual patterns in semiconductor layout
US20210042461A1 (en) Method of inserting dummy boundary cells for macro/ip and ic
CN102714178B (zh) 使用具有对称电学特性的物理上非对称半导体装置的系统和方法
US20210217742A1 (en) Memory array circuit and method of manufacturing same
CN108538832B (zh) 用于生成最优半导体部件布局的方法和系统
US20230261002A1 (en) Ic logic device, layout, system, and method
US8884338B2 (en) Semiconductor integrated-circuit device with standard cells
TW202143090A (zh) 積體電路佈局產生系統、積體電路結構以及產生積體電路佈局圖的方法
US11923034B2 (en) Header circuit placement in memory device
CN217955446U (zh) 存储器装置
US20240038762A1 (en) Integrated circuit and method of forming the same
US20230022333A1 (en) Integrated circuit and method of forming the same
US20230385504A1 (en) Integrated circuit and method of forming the same
US20230387128A1 (en) Integrated circuit and method of forming the same
US20220358276A1 (en) Integrated circuit with dummy boundary cells
TW202349657A (zh) 積體電路結構及其製造方法
CN117594590A (zh) 多阈值集成电路及其设计方法
CN116913859A (zh) 组合功能ic单元器件、布局和方法
KR20120047358A (ko) 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant