CN116913859A - 组合功能ic单元器件、布局和方法 - Google Patents

组合功能ic单元器件、布局和方法 Download PDF

Info

Publication number
CN116913859A
CN116913859A CN202210585532.0A CN202210585532A CN116913859A CN 116913859 A CN116913859 A CN 116913859A CN 202210585532 A CN202210585532 A CN 202210585532A CN 116913859 A CN116913859 A CN 116913859A
Authority
CN
China
Prior art keywords
active regions
gate structures
power rail
extending
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210585532.0A
Other languages
English (en)
Inventor
黄莹
黄昌林
丁婧
孟庆超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiji Telecom Nanjing Co ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiji Telecom Nanjing Co ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiji Telecom Nanjing Co ltd, Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiji Telecom Nanjing Co ltd
Priority to CN202210585532.0A priority Critical patent/CN116913859A/zh
Priority to US17/830,601 priority patent/US11784646B1/en
Priority to TW112119043A priority patent/TWI858725B/zh
Priority to US18/482,172 priority patent/US20240030921A1/en
Publication of CN116913859A publication Critical patent/CN116913859A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了组合功能IC单元器件、布局和方法。一种集成电路(IC)器件，包括在第一方向上延伸的第一和第二电源参考电压电源轨、在第一和第二电源轨之间沿第一方向延伸的第三电源电压电源轨、垂直于第一方向延伸的栅极结构、在第一和第二电源轨下面的端点之间连续地延伸的两个末端栅极结构中的每一个、以及在末端栅极结构之间沿第一方向延伸的第一至第四多个有源区域。第一至第四多个有源区域中的每一个的有源区域在第一方向上对齐。

Description

组合功能IC单元器件、布局和方法
技术领域
本公开总体涉及组合功能IC单元器件、布局和方法。
背景技术
集成电路(IC)小型化的持续趋势使得器件越来越小，消耗功率更少，在比早期技术更高的速度下提供更多的功能。这种小型化是通过与日益严格的规范相关的设计和制造创新来实现的。各种电子设计自动化(EDA)工具用于生成、修改和验证半导体器件的设计，同时确保满足IC结构设计和制造规范。
发明内容
根据本公开的第一方面，提供了一种集成电路(IC)器件，包括：第一电源轨和第二电源轨，在第一方向上延伸，其中，所述第一电源轨和所述第二电源轨中的每一个被配置为载送电源参考电压；第三电源轨，在所述第一电源轨和所述第二电源轨之间沿所述第一方向延伸，其中，所述第三电源轨被配置为载送电源电压；多个栅极结构，在垂直于所述第一方向的第二方向上延伸，其中，所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个从所述第一电源轨下面的第一端点连续地延伸到所述第二电源轨下面的第二端点；以及第一多个有源区域至第四多个有源区域，在所述多个栅极结构中的所述第一末端栅极结构和所述第二末端栅极结构之间沿所述第一方向延伸，所述第一多个有源区域至所述第四多个有源区域中的每一个的有源区域在所述第一方向上对齐，其中，所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第一部分被配置为功能电路，并且所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第二部分被配置为去耦电容器或天线二极管中的一者。
根据本公开的第二方面，提供了一种集成电路(IC)器件，包括：多个栅极结构，在第一方向上延伸，其中，所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个从第一端点连续地延伸到第二端点；第一电源轨和第二电源轨，在垂直于所述第一方向的第二方向上延伸，其中，所述第一电源轨和所述第二电源轨中的每一个被配置为载送电源参考电压，所述第一电源轨覆盖所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个的第一端点，并且所述第二电源轨覆盖所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个的第二端点；第三电源轨，在所述第一电源轨和所述第二电源轨之间沿所述第二方向延伸，其中，所述第三电源轨被配置为载送电源电压；以及第一多个有源区域至第四多个有源区域，在所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构之间沿所述第二方向延伸，所述第一多个有源区域至所述第四多个有源区域中的每一个的有源区域在所述第二方向上对齐，其中，所述多个栅极结构、所述第一多个有源区域中的有源区域的第一子集的第一部分以及第二多个有源区域至所述第四多个有源区域中的每一个的整体被配置为电平移位器，并且所述多个栅极结构和所述第一多个有源区域中的有源区域的第二子集的第二部分被配置为去耦电容器或天线二极管中的一者。
根据本公开的第三方面，提供了一种制造集成电路(IC)器件的方法，该方法包括：在半导体晶圆中，形成在第一方向上延伸的第一多个有源区域至第四多个有源区域，构建在垂直于所述第一方向的第二方向上延伸的多个栅极结构，其中，构建所述多个栅极结构包括：构建从第一端点连续地延伸到第二端点的第一末端栅极结构和第二末端栅极结构中的每一个，由此所述第一多个有源区域至所述第四多个有源区域中的每一个的有源区域在所述第一末端栅极结构和所述第二末端栅极结构之间沿所述第一方向对齐；并且在金属层中，通过以下方式形成在所述第一方向上延伸的第一电源轨至第三电源轨和导电段：用所述第一电源轨覆盖所述第一末端栅极结构和所述第二末端栅极结构中的每一个的第一端点，用所述第二电源轨覆盖所述第一末端栅极结构和所述第二末端栅极结构中的每一个的第二端点，在所述第一电源轨和所述第二电源轨之间延伸所述第三电源轨，以及在所述第一电源轨和所述第三电源轨之间延伸所述导电段，其中，所述第一电源轨至所述第三电源轨、所述多个栅极结构的第一部分、所述第一多个有源区域的第一部分以及第二多个有源区域至所述第四多个有源区域的整体被配置为电平移位器，并且所述导电段、所述多个栅极结构的第二部分和所述第一多个有源区域的第二部分被配置为去耦电容器或天线二极管中的一者。
附图说明
在结合附图阅读时，可以通过下面的具体实施方式来最佳地理解本公开的各方面。应当注意，根据该行业的标准惯例，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意地增大或减小。
图1是根据一些实施例的IC布局和对应的IC器件的平面图的图示。
图2A是根据一些实施例的IC单元和对应的IC器件的示意图。
图2B是根据一些实施例的IC单元和对应的IC器件的平面图的图示。
图3A是根据一些实施例的IC单元和对应的IC器件的示意图。
图3B是根据一些实施例的IC单元和对应的IC器件的平面图的图示。
图4是根据一些实施例的制造IC器件的方法的流程图。
图5是根据一些实施例的生成IC布局图的方法的流程图。
图6是根据一些实施例的IC布局图生成系统的框图。
图7是根据一些实施例的IC制造系统以及与其相关联的IC制造流程的框图。
具体实施方式
下面的公开内容提供了用于实现所提供主题的不同特征的许多不同的实施例或示例。下面描述了组件、值、步骤、操作、材料或布置等的具体示例以简化本公开。当然，这些仅是示例而不旨在进行限制。可以设想其他组件、值、操作、材料或布置等。例如，在下面的描述中，在第二特征之上或第二特征上形成第一特征可以包括第一特征和第二特征以直接接触方式形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
此外，本文可能使用了空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述如附图中所示的一个要素或特征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中除了附图中所示朝向之外的不同朝向。装置可能以其他方式取向(旋转90度或处于其他朝向)，并且本文使用的空间相关描述符可以类似地进行相应解释。
在各种实施例中，一种基于IC布局图的IC器件包括至少一个基于布局单元的IC器件，其中第一部分包括被配置为主要功能电路的元件，例如电平移位器，并且第二部分包括被配置为辅助功能电路的元件，例如去耦电容器或天线二极管中的一者。与其中被配置为去耦电容器和天线二极管的单元与被配置为主要功能电路的单元分离的方法相比，减小了整个IC器件空间。
如下所述，图1、图2B和图3B描绘了一些实施例中的平面图。图1、图2B和图3B中的每一个是器件/布局图，其中参考指示符代表IC器件特征和用于至少部分地限定制造过程(例如，下文关于图4讨论的方法400和/或与下文关于图7讨论的IC制造系统700相关联的IC制造流程)中的对应IC器件特征的IC布局特征两者。在一些实施例中，图1、图2B或图3B中的一个或多个是通过执行下面关于图5讨论的方法500的一些或所有操作而生成的一些或所有IC布局图。因此，图1、图2B和图3B中的每一个都表示IC布局图和对应的IC器件两者的平面图。
出于说明的目的，本文中的每个图(例如，图1、图2B和图3B)均被简化。这些图是IC结构和器件的视图，其中包含和排除了各种特征，以便于下面的讨论。在各种实施例中，除了图1、图2B和图3B中描绘的特征之外，IC结构、器件和/或布局图还包括与配电结构、金属互连、接触件、过孔、栅极结构、源极/漏极(S/D)结构或其他晶体管元件、隔离结构等相对应的一个或多个特征。
图1是根据一些实施例的IC布局100和对应的IC器件100的平面图的图示。除了IC布局/器件100的顶层平面图之外，图1还包括X和Y方向。
IC布局/器件100包括区域100F以及单元/器件110、120和130。区域100F包括单元和对应的器件(未单独示出)的布置，这些单元和器件根据被配置为执行预定功能(例如，逻辑、计算、数据和信号处理或数据存储等)的功能电路而具有各种尺寸和大小。在一些实施例中，单元被称为布局或布局组件。区域100F的单元/器件具有矩形形状，包括X方向的宽度和Y方向的高度(未示出)。在一些实施例中，区域100F包括与单元/器件的各种功能相对应的多个电源域，例如，一个或多个域的存储器电源电压电平大于包括信号处理器件的一个或多个其他域的电源电压电平。
单元/器件110、120和130中的每一个是IC单元和对应的IC器件，这些单元和器件具有矩形形状并且包括被配置为功能电路(也称为第一功能电路)和去耦电容器或天线二极管中的一者(也称为第二功能电路)两者的特征。在一些实施例中，单元/器件110、120或130中的一个或多个的第一功能电路是电平移位器：低到高电平移位器，被配置为将信号从第一电源域转换到第二电源域，其中第二电源域的电源电压电平大于第一电源域的电源电压电平；或者高到低电平移位器，被配置为将信号从第一电源域转换到第二电源域，其中第一电源域的电源电压电平大于第二电源域的电源电压电平。
在一些实施例中，单元/器件110、120或130中的一个或多个是单元/器件200，其包括被配置为第一功能电路和去耦电容器两者的特征，如下面关于图2A和图2B所讨论的。在一些实施例中，单元/器件110、120或130中的一个或多个是单元/器件300，包括被配置为第一功能电路和天线二极管两者的特征，如下面关于图3A和图3B所讨论的。
图1中描绘的单元/器件110、120和130的数量是为了说明的目的而提供的非限制性示例。在各种实施例中，IC布局/器件100不包括单元/器件110、120或130中的一个或多个，或者除了单元/器件110、120和130之外还包括一个或多个单元/器件(未示出)。
图1中描绘的布局/器件100内的单元/器件110、120和130的定位和相对尺寸是为了说明的目的而提供的非限制性示例。在各种实施例中，IC布局/器件100包括诸如以其他方式在布局/器件100内定位和/或确定尺寸的单元/器件110、120和130之类的单元/器件，例如沿着布局/器件100的边缘定位。
图2A是根据一些实施例的IC单元/器件200的示意图，并且图3A是根据一些实施例的IC单元/器件300的示意图。
IC单元/器件200和300中的每一个包括第一部分200P1和对应的第二部分200P2或300P2。在一些实施例中，第一部分200P1包括被配置为电平移位器的p型金属氧化物半导体(PMOS)和n型金属氧化物半导体(NMOS)晶体管(未标记)，也称为电平移位器200P1。
电平移位器200P1的PMOS和NMOS晶体管的第一子集被配置为在包括电源电压VDDL和电源参考电压VSS的第一电源域中操作。第一子集包括被配置为接收输入信号IN并生成信号Ib的反相器，以及被配置为接收信号Ib并生成信号Ibb的反相器。
电平移位器200P1的PMOS和NMOS晶体管的第二子集被配置为在包括电源电压VDD和电源参考电压VSS的第二电源域中操作。电源电压VDD的加电电压电平大于电源电压VDDL的加电电压电平。第二子集包括被配置为接收输入信号NSLP并生成信号slp的反相器，以及被配置为接收信号slp并生成信号nslp的反相器。
第二子集还包括PMOS和NMOS晶体管的电平移位布置，其被配置为接收互补信号Ib和Ibb并在内部节点(未标记)上生成信号zi。电平移位布置通过被配置为接收信号nslp的NMOS晶体管而选择性地耦合到电源参考电压VSS，并且内部节点通过被配置为接收信号nslp的PMOS晶体管而选择性地耦合到电源电压VDD。一对反相器被配置为接收信号zi并生成输出信号Z。
电平移位器200P1由此被配置为在操作中、在第一电源域中接收和缓冲信号IN，并且基于信号IN在第二电源域中缓冲和生成信号Z。在一些实施例中，电平移位器200P1被配置为接收和缓冲信号IN以及缓冲和生成信号Z作为时钟信号。
电平移位器200P1由此进一步被配置为在操作中、在第二电源域中接收和缓冲信号NSLP，并且响应于信号NSLP而在第二电源域中使能和禁用信号缓冲和生成。在一些实施例中，电平移位器200P1被配置为接收信号NSLP作为睡眠模式或低功率使能信号。
在一些实施例中，第二部分200P2，也称为去耦电容器200P2，包括NMOS晶体管T1，其包括被配置为接收电源电压VDD的栅极，以及被配置为接收电源参考电压VSS的源极、漏极和衬底端子中的每一个。晶体管T1由此被配置为电容器件，其包括耦合在电源电压VDD和电源参考电压VSS之间的栅极电容，其中在栅极处接收电源电压VDD，在每一个其他端子处接收电源参考电压VSS。在操作中，栅极电容起到去耦来自相邻功能电路(例如，电平移位器200P1)的噪声的作用，该栅极电容被配置为接收电源电压VDD。
在一些实施例中，晶体管T1包括并联配置的多个NMOS晶体管，使得晶体管T1的总电容等于多个NMOS晶体管中的每一个晶体管的栅极电容之和。随着晶体管T1的并联晶体管的数量的增加，晶体管T1的总电容也随之增加，使得用于去耦电源电压VDD噪声的能力也随之增加。
在一些实施例中，晶体管T1的并联晶体管的数量在从5到50的范围内。在一些实施例中，晶体管T1的并联晶体管的数量在从15到30的范围内。
在一些实施例中，第二部分300P2，也称为天线二极管300P2，包括NMOS晶体管T2，其包括被配置为接收输入信号IN的栅极以及源极和漏极端子中的每一个，以及被配置为接收电源参考电压VSS的衬底端子。晶体管T2由此被配置为二极管器件，包括从在栅极、源极和漏极端子处接收的信号IN到在衬底端子处接收的电源参考电压VSS的正向传导路径。在操作中，正向传导路径用于将输入处的潜在破坏性电流电平转移到相邻功能电路(例如，电平移位器200P1)，该正向传导路径被配置为接收输入信号IN。
在一些实施例中，晶体管T2包括并联配置的多个NMOS晶体管，使得晶体管T2的总分流能力等于多个NMOS晶体管中的每一个晶体管的分流能力之和。随着晶体管T2的并联晶体管的数量的增加，晶体管T2的用于从输入信号IN转移潜在破坏性电流电平的总电容也随之增加。
在一些实施例中，晶体管T2的并联晶体管的数量在从5到50的范围内。在一些实施例中，晶体管T2的并联晶体管的数量在从15到30的范围内。
图2B是根据一些实施例的IC单元/器件200的平面图的图示，以及图3B是根据一些实施例的IC单元/器件300的平面图的图示。图2B和图3B中描绘的实施例是为了说明的目的而提供的各个IC单元/器件200和300的非限制性示例。IC单元/器件200和/或300的其他配置，例如，包括除了电平移位器之外的功能电路或者包括更少或更多数量的并联晶体管，都在本公开的范围内。
IC单元/器件200和300中的每一个均包括位于半导体晶圆(未标记)中的n阱区域/结构N1-N3、位于半导体晶圆中的沿X方向延伸的多个有源区域/分区AA1至AA4，沿Y方向延伸的栅极区域/结构G1-G4中的每一个的实例，沿X方向延伸的电源轨VSS和VDD，以及沿Y方向延伸的过孔区域/结构V0和金属区域/段M1的实例(为了清楚起见标记了单个实例)。金属区域/段M1的实例被配置为接收电源电压VDDL，金属区域/段M1的实例被配置为接收输入信号IN，以及金属区域/段M1的实例被配置为载送输出信号Z。多个有源区域/分区AA1包括沿X方向排列的有源区域/分区A1-A5，并且多个有源区域/分区AA2-AA4包括为了清楚起见而未标记的有源区域/分区。
IC单元/器件200还包括沿X方向延伸的过孔区域/结构VG和金属区域/段M02的实例，并且IC单元/器件300还包括沿X方向延伸的过孔区域/结构VD和金属区域/段M03的实例。
如下所述，IC单元/器件200和300中的每一个的特征的第一部分对应于部分200P1，IC单元/器件200的特征的第二部分对应于部分200P2，并且IC单元/器件300的特征的第二部分对应于部分300P2。
阱/区域，例如n阱N1-N3，是IC布局图中与IC器件相对应的区域，例如，IC单元/器件200或300，包括在制造过程中作为限定阱的一部分，即适用于形成一个或多个IC器件(例如，IC器件100-300)的半导体晶圆的连续部分，例如硅(Si)晶圆或外延Si层。在各种实施例中，阱是基于包括一种或多种受体掺杂剂(例如，硼(B)或铝(Al))的半导体部分的p阱，或者是基于包括一种或多种施主掺杂剂(例如，磷(P)或砷(As))的半导体部分的n阱。在本文描述的实施例中，IC单元/器件200和300中的每一个都包括n阱N1-N3。在各种实施例中，IC单元/器件200和/或300包括除了n阱N1-N3中的一个或多个之外的一个或多个p阱，或代替n阱N1-N3中的一个或多个而包括一个或多个p阱，包括除了n阱N1-N3之外的一个或多个n阱，和/或不包括n阱N1-N3中的一个或多个。
N阱N2对应于第一电源域，并且n阱N1和N3中的每一个对应于第二电源域。根据与基于第一和第二电源域的电源电压电平的闩锁防止相对应的制造过程的最小间隔规则，N阱N2在X方向上与n阱N1和N3分开一个或多个距离。
有源区域/分区，例如多个有源区域AA1-AA4中的一有源区域，是包括在制造过程中作为直接在半导体晶圆中或在n阱N1-N3之一中限定有源区域的一部分的IC布局图中的一区域，也称为氧化物扩散或限定(OD)，其中形成一个或多个IC器件特征，例如源极/漏极结构(未示出)。在一些实施例中，有源区域是平面晶体管、鳍式场效应晶体管(FinFET)或栅极全环绕(GAA)晶体管的n型或p型有源区域。在各种实施例中，有源区域(结构)包括一种或多种半导体材料，例如硅(Si)、硅锗(SiGe)或碳化硅(SiC)等、受主或施主掺杂剂材料、或其他合适的材料。
在一些实施例中，有源区域是包括在制造过程中的作为限定纳米片结构的一部分的IC布局图中的区域，作例如，具有n型或p型掺杂的一种或多种半导体材料的一层或多层的连续体积。在各种实施例中，单独的纳米片层包括给定半导体材料的单个单层或多个单层。
多个有源区域/分区AA1和AA4中的每一个包括与电源轨VSS的实例相邻的n型有源区域/分区，并且多个有源区域/分区AA1和AA4中的每一个包括位于对应的n阱N1-N3中的、与电源轨VDD相邻的p型有源区域/分区。
栅极区域/结构，例如栅极区域/结构G1-G4，是包括在制造过程中的作为限定栅极结构的一部分的IC布局图中的区域。栅极结构是包括一个或多个导电段的体积，例如栅极电极，包括基本上被一种或多种绝缘材料包围的一种或多种导电材料，例如多晶硅、铜(Cu)、铝(Al)、钨(W)、钴(Co)、钌(Ru)或一种或多种其他金属或其他合适的材料，一个或多个导电段由此被配置为控制提供给相邻栅极电介质层的电压。
电介质层，例如栅极电介质层，是包括一种或多种绝缘材料(例如，二氧化硅、氮化硅(Si3N4))和/或一种或多种其他合适的材料(例如，k值小于3.8的低k材料或k值大于3.8或7.0的高k材料，例如氧化铝(Al2O3)、氧化铪(HfO2)、五氧化二钽(Ta2O5)或氧化钛(TiO2))的体积，其适于在IC结构元件之间提供高电阻，即，高于与基于电阻对电路性能的影响的一个或多个容限水平相对应的预定阈值的电阻水平。
在一些实施例中，栅极区域/结构G1-G4具有沿Y方向根据切割栅极区域CP1-CP5(为了清楚起见在图2B和图3B中未示出边界)的配置，切割栅极区域CP1-CP5也称为切割多晶硅区域CP1-CP5。切割栅极区域是包括在制造过程中的作为限定给定栅极结构的栅极电极中的不连续点的一部分的IC布局图中的区域，从而使栅极电极的相应相邻部分彼此电隔离。
切割栅极区域CP1和CP5中的每一个在X方向上连续地延伸跨越每个IC单元/器件200和300的宽度，使得栅极区域/结构G1-G4中的每一个的端点在Y方向上与电源轨VSS的实例重叠或者位于电源轨VSS的实例下方。
切割栅极区域CP2-CP4中的每一个包括在X方向上延伸跨过每个IC单元/器件200和300的宽度的多个部分，使得栅极区域/结构G1-G4的实例在Y方向上具有从零到三个不连续点。栅极区域/结构G1的每个实例具有与切割栅极区域CP2-CP4的部分相对应的零个不连续点，并且包括在电源轨VSS的实例之间在Y方向上延伸的单个栅极电极。栅极区域/结构G2的每个实例具有与切断栅极区域CP2-CP4之一的部分相对应的一个不连续点，并且包括在电源轨VSS的实例之间在Y方向上延伸的总共两个栅极电极部分。栅极区域/结构G3的每个实例具有与切断栅极区域CP2-CP4中的两个的部分相对应的两个不连续点，并且包括在电源轨VSS的实例之间在Y方向上延伸的总共三个栅极电极部分。栅极区域/结构G4的每个实例具有与三个切割栅极区域CP2-CP4的部分相对应的三个不连续点，并且包括在电源轨VSS的实例之间在Y方向上延伸的总共四个栅极电极部分。
切割栅极区域CP1-CP5的数量和位置是出于说明的目的而提供的非限制性示例。在各种实施例中，IC单元/器件200或300中的一者或两者包括栅极区域/结构，其具有基于少于或多于五个切割栅极区域和/或基于除了图2B和图3B中所描绘的位置以外的位置处的切割栅极区域的部分。
金属区域/段，例如金属区域/段M02、M03或M1或者电源轨VSS或VDD，是包括在制造过程中的作为限定金属段结构的一部分的IC布局图中的区域，该金属段结构在制造过程中的给定金属层中包括一种或多种导电材料。在各种实施例中，电源轨VSS和VDD中的每一个对应于制造过程中的第一金属层，金属区域/段M02和M03对应于制造过程中的第一金属层，和/或金属区域/段M1对应于制造过程中的第二金属层。
过孔区域/结构，例如过孔区域/结构VD、VG或V0，是包括在制造过程中的作为限定过孔结构的一部分的IC布局图中的区域，该过孔结构包括一种或多种被配置为在上面的导电结构(例如，电源轨或其他金属段)和下面的导电结构之间提供电连接的导电材料。在过孔区域/结构VD的情况下，下面的结构对应于S/D结构，在过孔区域/结构VG的情况下，下面的结构对应于栅极电极，以及在过孔区域/结构V0的情况下，下面的结构对应于第一金属层区域/段，例如金属区域/段M02或M03。对图3B中的过孔区域/结构VD的描绘被认为包括为了清楚起见而未单独描绘的下面的S/D结构。
部分200P1包括n阱N1-N3、多个有源区域/分区AA1中的有源区域/分区A1和A5、多个有源区域/分区AA2-AA4中的每一个、栅极区域/结构G1-G4的位于部分200P2或300P2的边界外部的部分、金属区域/段M1和过孔区域/结构V0的实例，以及为了清楚起见而未描绘的附加特征。各种特征被配置为根据上面讨论的图2A和图3A的示意图布置的多个PMOS和NMOS晶体管(未标记)，使得部分200P1包括功能电路，例如电平移位器。
图2B和图3B中描绘的与电源电压VDDL、输入信号IN和输出信号Z相对应的部分200P1的金属区域/段M1的实例的位置和配置是为了说明的目的而提供的非限制性示例。在各种实施例中，部分200P1包括与电源电压VDDL、输入信号IN或输出信号Z中的一个或多个相对应的、根据图2A和图3A的示意图以其他方式配置的金属区域/段M1的实例。
部分200P1的水平边界对应于栅极区域/结构G1-G4的末端实例，每个末端实例是在电源轨VSS的实例之间沿Y方向连续地延伸的栅极区域/结构G1的实例。多个有源区域/分区AA1-AA4中的每一个在栅极区域/结构G1-G4的末端实例之间沿X方向延伸，末端实例由此限定部分200P1以及IC单元/器件200和300中的每一个在X方向上的宽度(未标记)。
基于n阱N1-N3的最小间距规则和宽度，部分200P1和IC单元/器件200和300具有足够大的宽度，使得IC单元/器件200和300中的每一个的部分特征在图2A和图3A的电平移位器中未使用，并且至少一些未使用的特征对应于IC单元/器件200的部分200P2或IC单元/器件300的部分300P2。
根据图2A的示意图配置的IC单元/器件200的部分200P2包括多个有源区域/分区AA1中的有源区域/分区A2-A4、栅极区域/结构G1-G4的位于部分200P2的边界内的部分、金属区域/段M02、过孔区域/结构VG的实例，如下所述。
部分200P2包括在金属区域/段M02和被配置为载送电源电压VDD(例如，电源轨VDD)的金属区域/段之间的电连接(为了清楚起见未示出)。过孔区域/结构VG的每个实例位于金属区域/段M02和栅极区域/结构G1-G4的下面的栅极结构部分之间并被配置为电连接金属区域/段M02和栅极区域/结构G1-G4的下面的栅极结构部分。基于切割栅极区域CP2，每个对应的栅极结构部分在Y方向上与栅极区域/结构G1-G4的包括在部分200P1中的部分的栅极结构部分对齐并且电隔离。
部分200P2包括从衬底部分和有源区域A2-A4的与对应的栅极结构部分相邻的S/D结构(为了清楚起见未示出)到被配置为载送电源参考电压VSS(例如，电源轨VSS的实例)的一个或多个金属区域/段的一个或多个电连接(为了清楚起见未示出)。
部分200P2的特征由此被布置为晶体管T1，其包括并联配置为去耦电容器的多个NMOS晶体管。在图2B所示的实施例中，晶体管T1包括总共十七个并联晶体管。在一些实施例中，晶体管T1包括少于或多于十七个并联晶体管，如上面关于图2A所讨论的。
根据图3A的示意图配置的IC单元/器件300的部分300P2包括多个有源区域/分区AA1中的有源区域/分区A2-A4、栅极区域/结构G1-G4的位于部分300P2的边界内的部分、金属区域/段M03、过孔区域/结构VD的实例，如下所述。
部分300P2包括金属区域/段的实例，其被配置为载送通过过孔区域/结构V0的实例电连接到金属区域/段M03的输入信号IN。过孔区域/结构VD的每个实例位于金属区域/段M03和与栅极区域/结构G1-G4的一部分相邻的下面的S/D结构之间并被配置为电连接金属区域/段M03和与栅极区域/结构G1-G4的一部分相邻的下面的S/D结构。基于切割栅极区域CP2，每个对应的栅极结构部分在Y方向上与栅极区域/结构G1-G4的包括在部分200P1中的部分的栅极结构部分对齐并且电隔离。在一些实施例中，部分300P2包括过孔区域/结构VG(未示出)的实例，其位于金属区域/段M03(或另一个并联且类似配置的金属区域/段-未示出)和对应的栅极结构部分之间并被配置为电连接金属区域/段M03和对应的栅极结构部分。
部分300P2包括从与对应的S/D结构相邻的衬底部分到被配置为载送电源参考电压VSS的一个或多个金属区域/段(例如，电源轨VSS的实例)的一个或多个电连接(为了清楚起见未示出)。
部分300P2的特征由此被布置为晶体管T2，其包括并联配置为天线二极管的多个NMOS晶体管。在图3B所示的实施例中，晶体管T2包括总共十五个并联晶体管。在一些实施例中，晶体管T1包括少于或多于15个并联晶体管，如上面关于图3A所讨论的。
IC单元/器件200和300中的每一个因此包括部分200P1，包括被配置为主要功能电路的特征，例如，电平移位器；以及部分200P2或300P2，包括被配置为辅助功能电路的特征，例如，去耦电容器T1或天线二极管T2。与配置为去耦电容器和天线二极管的单元与配置为主要功能电路的单元分开的方法相比，整体IC器件空间因此减少。
在其中单元/器件包括去耦电容器的一些实施例中，例如包括去耦电容器T1的单元/器件200，与其他方法相比，器件空间减少了23％，而电源电压VDD泄漏的增加被限制为0.5％，总功率增加被限制为2.5％，延迟增加被限制为0.6％，并且其他器件性能度量没有受到显著影响。在其中单元/器件包括天线二极管的一些实施例中，例如包括天线二极管T2的单元/器件300，与其他方法相比，器件空间减少了25％，而其他器件性能度量没有受到显著影响。
图4是根据一些实施例的制造IC器件的方法400的流程图。方法400可操作以形成上面关于图1讨论的IC器件100，和/或上面关于图2A-图3B讨论的IC器件200和/或300。
在一些实施例中，方法400的操作以图4中描绘的顺序执行。在一些实施例中，方法400的操作以不同于图4中描绘的顺序的顺序来执行。在一些实施例中，在方法400的操作之前、期间和/或之后执行一个或多个附加操作。在一些实施例中，执行方法400的一些或所有操作包括执行如下文关于IC制造系统700和图7所讨论的一个或多个操作。
在一些实施例中，在操作410，形成沿第一方向延伸的第一至第四多个有源区域。在一些实施例中，形成第一至第四多个有源区域包括形成以上关于图1-图3B讨论的多个有源区域AA1-AA4。
在一些实施例中，形成第一至第四多个有源区域包括在一个或多个n阱中形成第二和第三多个有源区域，例如上面关于图1-图3B讨论的n阱N1-N3。
在一些实施例中，形成第一至第四多个有源区域包括在半导体晶圆的与第一至第四多个有源区域相对应的区域中执行一个或多个注入工艺，由此对于一个或多个给定掺杂剂实现预定的掺杂浓度和类型，如上文关于图2B和图3B所讨论的。
在一些实施例中，形成第一至第四多个有源区域包括例如通过执行一个或多个注入工艺和/或一个或多个沉积工艺，在第一至第四多个有源区域中的一些或所有有源区域中和/或上形成多个S/D结构。
在一些实施例中，在操作420，构建在第二方向上延伸的多个栅极结构，由此第一至第四多个有源区域中的有源区域在多个栅极结构的末端栅极结构之间对齐。在一些实施例中，构建多个栅极结构包括构建以上关于图1-图3B讨论的栅极结构G1-G4。
在一些实施例中，构建多个栅极结构包括执行多个制造操作，例如光刻、扩散、沉积、蚀刻、平坦化或如关于图2B和图3B所讨论的适用于构建多个栅极结构的其他操作中的一种或多种。
在一些实施例中，在操作430，通过用第一电源轨覆盖第一和第二末端栅极结构中的每一个的第一端点并且用第二电源轨覆盖第一和第二末端栅极结构中的每一个的第二端点来形成在第一方向上延伸的第一至第三电源轨和导电段。
在一些实施例中，形成第一至第三电源轨包括形成上面关于图2B和图3B讨论的电源轨VSS和电源轨VDD的实例。在一些实施例中，形成在第一方向上延伸的导电段包括形成上面关于图2B讨论的金属段M02或上面关于图3B讨论的金属段M03。
在一些实施例中，形成金属段，例如第一至第三电源轨或导电段，包括执行多个制造操作，这些操作包括沉积并图案化一个或多个光致抗蚀剂层、执行一个或多个蚀刻工艺，以及执行一个或多个沉积工艺，其中一种或多种导电材料被配置为形成连续的低电阻结构。
第一至第三电源轨、多个栅极结构的第一部分以及第一至第四多个有源区域的第一部分被配置为功能电路，并且导电段、多个栅极结构的第二部分以及第一至第四多个有源区域的第二部分被配置为去耦电容器或天线二极管中的一者。
在一些实施例中，第一至第三电源轨、多个栅极结构的第一部分以及第一至第四多个有源区域的第一部分被配置为功能电路，包括电平移位器，例如上面关于图2A-图3B讨论的部分200P1。
在一些实施例中，多个栅极结构和第一至第四多个有源区域的第二部分以及导电段被配置为去耦电容器，包括上文关于图2B讨论的去耦电容器200P2。
在一些实施例中，形成第一至第三电源轨和导电段包括通过以下方式来配置去耦电容器：在多个栅极结构的第二部分中的栅极结构和导电段之间构建过孔，以及在导电段和第三电源轨之间形成电连接，例如构建过孔结构VG并形成到金属段M02的电连接，如上面关于图2B所讨论的。
在一些实施例中，形成第一至第三电源轨和导电段包括通过以下方式将多个栅极结构和第一至第四多个有源区域的第二部分以及导电段配置为天线二极管：配置天线二极管300P2，如上文关于图3B所讨论的。
在一些实施例中，配置天线二极管包括在第一多个有源区域的第二部分中的有源区域中的S/D结构和导电段之间构建过孔，并在导电段和电平移位器的信号节点之间形成电连接，例如，构建过孔结构VD并形成到金属段M03的电连接，如上文关于图3B所讨论的。
在一些实施例中，第一多个有源区域的第二部分中的有源区域在第一多个有源区域的第一部分中的有源区域之间对齐，例如，有源区域A2-A4在有源区域A1和A5之间对齐，如上面关于图2B和图3B所讨论的。
在一些实施例中，多个栅极结构包括在多个栅极结构的第一部分中的栅极结构和多个栅极结构的第二部分中的栅极结构之间的不连续点，例如根据切割栅极区域CP1-CP5的栅极结构G1-G4中的不连续点，如上面关于图2B和图3B所讨论的。
在一些实施例中，去耦电容器或天线二极管中的一者和功能电路被配置为通过执行多个制造操作，例如光刻、扩散、沉积、蚀刻、平坦化或其他适合于在半导体晶圆中构建多个IC器件的操作中的一种或多种，构建多个IC器件的一部分，例如晶体管、逻辑门、存储器单元、互连结构和/或其他合适的器件。
通过执行方法400的一些或所有操作，来制造IC器件，其中第一部分包括被配置为主要功能电路的特征，例如电平移位器，并且第二部分包括被配置为去耦电容器或天线二极管的特征，从而获得上面关于IC器件100-300所讨论的益处。
根据一些实施例，图5是生成IC布局图的方法500的流程图，例如上面关于图1讨论的IC布局图100和/或上面关于图2A-图3B讨论的单元200和/或300。
在一些实施例中，生成IC布局图包括生成与基于所生成的IC布局图而制造的IC器件(例如，上文关于图1-图3B讨论的IC器件100-300)相对应的IC布局图。
在一些实施例中，方法500的一些或全部由计算机的处理器来执行，例如IC布局图生成系统600的处理器602，如下面关于图6所讨论的。
方法500的一些或全部操作能够作为在设计室(例如，下面关于图7讨论的设计室720)中执行的设计程序的一部分来执行。
在一些实施例中，方法500的操作以图5中描绘的顺序来执行。在一些实施例中，方法500的操作同时和/或以不同于图5中描绘的顺序的顺序来执行。在一些实施例中，在执行方法500的一个或多个操作之前、之间、期间和/或之后执行一个或多个操作。
在一些实施例中，在操作510，从存储设备获得存储单元的IC布局图，存储单元包括功能电路，例如电平移位器。
在一些实施例中，从存储设备获得存储单元的IC布局图包括从IC布局图生成系统600的单元库607中获得存储单元的IC布局图，如下面关于图6所讨论的。
在操作520，单元的第一至第四多个有源区域和多个栅极区域的第一部分被布置为功能电路，并且第一至第四多个有源区域和多个栅极区域的第二部分被布置为去耦电容器或天线二极管中的一者。在各种实施例中，将第一部分布置为功能电路包括保留从存储设备获得的存储单元的布置、修改存储单元的布置、或在不从存储设备获得存储单元的情况下执行布置。
将单元的第一至第四多个有源区域和多个栅极区域的第一部分布置为功能电路，以及将第一至第四多个有源区域和多个栅极区域的第二部分布置为去耦电容器或天线二极管中的一者包括将第一至第四多个有源区域AA1-AA4和多个栅极区域G1-G4的第一部分以及电源轨VSS和VDD布置为部分200P1，以及将第一至第四多个有源区域AA1-AA4和多个栅极区域G1-G4的第二部分以及金属区域M02和过孔区域VG布置为部分200P2，如上面关于图2B所讨论的，或者将第一至第四多个有源区域AA1-AA4和多个栅极区域G1-G4的第二部分以及金属区域M03和过孔区域VD布置为部分300P2，如上面关于图3B所讨论的。
在一些实施例中，在操作530，将IC布局图存储在存储设备中。在各种实施例中，将IC布局图存储在存储设备中包括将IC布局图存储在非易失性、计算机可读存储器或单元库(例如，数据库)中、和/或包括通过网络来存储IC布局图。在一些实施例中，将IC布局图存储在存储设备中包括将IC布局图存储在单元库607中、或通过IC布局图生成系统600的网络614来存储IC布局图，如下面关于图6所讨论的。
在一些实施例中，在操作540，基于IC布局图来执行一个或多个制造操作。在一些实施例中，执行一个或多个制造操作包括基于IC布局图来执行一次或多次光刻曝光。基于IC布局图来执行一个或多个制造操作，例如，一次或多次光刻曝光，在上面关于图4和下面关于图7进行讨论。
通过执行方法500的一些或所有操作，生成与IC器件相对应的IC布局图，其中第一部分包括被配置为主要功能电路的特征，例如电平移位器，并且第二部分包括被配置为去耦电容器或天线二极管的特征，从而获得上面关于IC器件100-300所讨论的益处。
图6是根据一些实施例的IC布局图生成系统600的框图。根据一些实施例，本文描述的根据一个或多个实施例来设计IC布局图的方法例如使用IC布局图生成系统600是可实施的。
在一些实施例中，IC布局图生成系统600是通用计算设备，包括硬件处理器602和非暂态计算机可读存储介质604。存储介质604被编码有(即，存储)计算机程序代码606(即，一组可执行指令)。硬件处理器602对指令606的执行(至少部分)代表实施方法的部分或全部的EDA工具，例如，上面关于图5描述的生成IC布局图的方法500和/或上面关于图7描述的生成IC布局图的方法700(下文中，提到的过程和/或方法)。
处理器602通过总线608电气地耦合到计算机可读存储介质604。处理器602还通过总线608电气地耦合到I/O接口610。网络接口612还通过总线608电气地连接到处理器602。网络接口612连接到网络614，使得处理器602和计算机可读存储介质604能够通过网络614连接到外部元件。处理器602被配置为执行编码在计算机可读存储介质604中的计算机程序代码606，以使IC布局图生成系统600可用于执行部分或全部所述过程和/或方法。在一个或多个实施例中，处理器602是中央处理单元(CPU)、多处理器、分布式处理系统、专用集成电路(ASIC)和/或合适的处理单元。
在一个或多个实施例中，计算机可读存储介质604是电子、磁性、光学、电磁、红外和/或半导体系统(或者装置或器件)。例如，计算机可读存储介质604包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器(RAM)、只读存储器(ROM)、刚性磁盘、和/或光盘。在使用光盘的一个或多个实施例中，计算机可读存储介质604包括压缩盘只读存储器(CD-ROM)、压缩盘读取/写入(CD-R/W)和/或数字视频盘(DVD)。
在一个或多个实施例中，计算机可读存储介质604存储计算机程序代码606，该计算机程序代码606被配置为使得IC布局图生成系统600(其中这种执行(至少部分)代表EDA工具)可用于执行部分或全部所述过程和/或方法。在一个或多个实施例中，计算机可读存储介质604还存储有利于执行部分或全部所述过程和/或方法的信息。在一个或多个实施例中，计算机可读存储介质604存储单元的单元库607，包括如本文所公开的此类单元，例如上面关于图1-图5讨论的单元110-130、200和300。
IC布局图生成系统600包括I/O接口610。I/O接口610耦合到外部电路。在一个或多个实施例中，I/O接口610包括键盘、小键盘、鼠标、轨迹球、轨迹板、触摸屏和/或光标方向键，以用于向处理器602传送信息和命令。
IC布局图生成系统600还包括耦合到处理器602的网络接口612。网络接口612允许系统600与一个或多个其他计算机系统所连接的网络614通信。网络接口612包括：无线网络接口，例如蓝牙、WIFI、WIMAX、GPRS或WCDMA；或有线网络接口，例如以太网、USB或IEEE-1364。在一个或多个实施例中，在两个或更多个IC布局图生成系统600中实施部分或全部所述过程和/或方法。
IC布局图生成系统600被配置为通过I/O接口610来接收信息。通过I/O接口610接收的信息包括以下项中的一项或多项：指令、数据、设计规则、标准单元库和/或其他供处理器602处理的参数。信息通过总线608传送到处理器602。IC布局图生成系统600被配置为通过I/O接口610来接收与UI相关的信息。该信息作为用户界面(UI)642存储在计算机可读介质604中。
在一些实施例中，部分或全部所述过程和/或方法被实现为供处理器执行的独立软件应用。在一些实施例中，部分或全部所述过程和/或方法被实现为作为附加软件应用的一部分的软件应用。在一些实施例中，部分或全部所述过程和/或方法被实现为软件应用的插件。在一些实施例中，至少一个所述过程和/或方法被实现为作为EDA工具的一部分的软件应用。在一些实施例中，部分或全部所述过程和/或方法被实现为由IC布局图生成系统600使用的软件应用。在一些实施例中，使用可从CADENCE DESIGN SYSTEMS公司获得的诸如之类的工具或另一合适的布局生成工具来生成包括标准单元的布局图。
在一些实施例中，这些过程被实现为存储在非暂态计算机可读记录介质中的程序的功能。非暂态计算机可读记录介质的示例包括但不限于外部/可移动和/或内部/内置的存储装置或存储器单元，例如以下项中的一项或多项：光盘(例如，DVD)、磁盘(例如，硬盘)、半导体存储器(例如，ROM、RAM)、存储器卡等。
图7是根据一些实施例的IC制造系统700以及与其相关联的IC制造流程的框图。在一些实施例中，基于IC布局图，使用制造系统700来制造以下项中的至少一项：(A)一个或多个半导体掩模或(B)半导体集成电路的层中的至少一个组件。
在图7中，IC制造系统700包括在与制造IC器件760有关的设计、开发、以及制造周期和/或服务中彼此交互的实体，例如，设计室720、掩模室730以及IC制造者/制造商(“生产商”)750。系统700中的实体通过通信网络进行连接。在一些实施例中，通信网络是单个网络。在一些实施例中，通信网络是各种不同的网络，例如，内联网和互联网。该通信网络包括有线和/或无线通信信道。每个实体与一个或多个其他实体交互，并且向一个或多个其他实体提供服务和/或从一个或多个其他实体接收服务。在一些实施例中，设计室720、掩模室730和IC生产商750中的两者或更多者由单个较大公司拥有。在一些实施例中，设计室720、掩模室730和IC生产商750中的两者或更多者共存于一公共设施中并使用公共资源。
设计室(或设计团队)720生成IC设计布局图722。IC设计布局图722包括各种几何图案，例如上面关于图1-图5讨论的单元110-130、200和/或300、和/或IC布局图100。几何图案对应于构成要制造的IC器件760的各个组件的金属、氧化物或半导体层的图案。各种层进行组合以形成各种IC特征。例如，IC设计布局图722的一部分包括要形成在半导体衬底(例如，硅晶圆)以及设置在半导体衬底上的各个材料层中的各种IC特征，例如，有源区域、栅极电极、源极和漏极、层间互连的金属线或过孔以及用于接合焊盘的开口。设计室720实现了适当设计程序以形成IC设计布局图722。设计程序包括逻辑设计、物理设计或布局和布线中的一个或多个。IC设计布局图722呈现在具有几何图案信息的一个或多个数据文件中。例如，IC设计布局图722可以用GDSII文件格式或DFII文件格式来表示。
掩模室730包括数据准备732和掩模制造744。掩模室730使用IC设计布局图722来制造一个或多个掩模745，以用于根据IC设计布局图722来制造IC器件760的各个层。掩模室730执行掩模数据准备732，其中IC设计布局图722被转换为代表性数据文件(“RDF”)。掩模数据准备732向掩模制造744提供RDF。掩模制造744包括掩模写入器。掩模写入器将RDF转换为衬底上的图像，例如，掩模(刻线(reticle))745或半导体晶圆753。设计布局图722由掩模数据准备732操纵，以符合掩模写入器的特定特性和/或IC生产商750的要求。在图7中，掩模数据准备732和掩模制造744被示出为单独的元素。在一些实施例中，掩模数据准备732和掩模制造744可以被统称为掩模数据准备。
在一些实施例中，掩模数据准备732包括光学邻近校正(OPC)，其使用光刻增强技术来补偿图像误差，例如，可能由衍射、干涉以及其他工艺效果等引起的那些误差。OPC调整IC设计布局图722。在一些实施例中，掩模数据准备732还包括分辨率增强技术(RET)，例如，离轴照明、亚分辨率辅助特征、相移掩模、其他合适的技术等或前述项的组合。在一些实施例中，还使用了将OPC视为逆成像问题的逆光刻技术(ILT)。
在一些实施例中，掩模数据准备732包括掩模规则检查器(MRC)，其利用一组掩模创建规则来检查已经在OPC中进行处理的IC设计布局图722，该组掩模创建规则包含某些几何和/或连接性限制以确保足够的余量，以解释半导体制造工艺的可变性等。在一些实施例中，MRC修改IC设计布局图722以补偿掩模制造744期间的限制，其可以撤消OPC所执行的部分修改以便满足掩模创建规则。
在一些实施例中，掩模数据准备732包括模拟将由IC生产商750实现以制造IC器件760的处理的光刻工艺检查(LPC)。LPC基于IC设计布局图722来模拟此处理，以创建经模拟制造的器件，例如，IC器件760。LPC模拟中的工艺参数可以包括与IC制造周期的各种工艺相关联的参数、与用于制造IC的工具相关联的参数、和/或制造工艺的其他方面。LPC考虑了各种因素，例如，航空图像对比度、聚焦深度(“DOF”)、掩模误差增强因子(“MEEF”)、其他合适的因素等或前述项的组合。在一些实施例中，在由LPC创建了经模拟制造的器件之后，如果经模拟器件的形状不足以满足设计规则，则重复OPC和/或MRC以进一步改进IC设计布局图722。
应当理解，出于清楚的目的，对掩模数据准备732的上述描述进行了简化。在一些实施例中，数据准备732包括诸如逻辑操作(LOP)之类的附加特征，以根据制造规则来修改IC设计布局图722。此外，在数据准备732期间应用于IC设计布局图722的工艺可以以各种不同的顺序执行。
在掩模数据准备732之后和掩模制造744期间，基于经修改的IC设计布局图722来制造掩模745或一组掩模745。在一些实施例中，掩模制造744包括基于IC设计布局图722来执行一次或多次光刻曝光。在一些实施例中，基于经修改的IC设计布局图722，电子束(e-beam)或多个电子束的机制用于在掩模(光掩模或刻线)745上形成图案。掩模745可以以各种技术形成。在一些实施例中，使用二进制技术形成掩模745。在一些实施例中，掩模图案包括不透明区域和透明区域。用于曝光已经涂覆在晶圆上的图像敏感材料层(例如，光致抗蚀剂)的辐射束，例如紫外(UV)或EUV束，被不透明区域阻挡并透过透明区域。在一个示例中，掩模745的二元掩模版本包括透明衬底(例如，熔融石英)和涂覆在二元掩模的不透明区域中的不透明材料(例如，铬)。在另一示例中，使用相移技术形成掩模745。在掩模745的相移掩模(PSM)版本中，形成在相移掩模上的图案中的各种特征被配置为具有适当的相位差以增强分辨率和成像质量。在各种示例中，相移掩模可以是衰减的PSM或交替的PSM。由掩模制造744生成的(一个或多个)掩模用于各种工艺。例如，在离子注入工艺中使用这样的(一个或多个)掩模，以在半导体晶圆753中形成各种掺杂区域，在蚀刻工艺中使用这样的(一个或多个)掩模，以在半导体晶圆753中形成各种蚀刻区域，和/或在其他合适的工艺中使用这样的(一个或多个)掩模。
IC生产商750是包括用于制造各种不同的IC产品的一个或多个制造设施的IC制造企业。在一些实施例中，IC生产商750是半导体代工厂。例如，可以存在用于多个IC产品的前端制造的制造设施(前段制程(FEOL)制造)，而第二制造设施可以提供用于IC产品的互连和封装的后端制造(后段制程(BEOL)制造)，并且第三制造设施可以为代工厂企业提供其他服务。
IC生产商750包括晶圆制造工具752，晶圆制造工具752被配置为在半导体晶圆753上执行各种制造操作，从而根据(一个或多个)掩模(例如，掩模745)来制造IC器件760。在各种实施例中，制造工具752包括以下项中的一项或多项：晶圆步进器、离子注入机、光致抗蚀剂涂布机、处理室(例如，CVD室或LPCVD炉)、CMP系统、等离子体蚀刻系统、晶圆清洁系统、或如本文所讨论的能够执行一个或多个合适的制造工艺的其他制造设备。
IC生产商750使用由掩模室730制造的(一个或多个)掩模745来制造IC器件760。因此，IC生产商750至少间接地使用IC设计布局图722来制造IC器件760。在一些实施例中，半导体晶圆753由IC生产商750使用(一个或多个)掩模745制造以形成IC器件760。在一些实施例中，IC制造包括至少间接地基于IC设计布局图722执行一次或多次光刻曝光。半导体晶圆753包括硅衬底或具有形成在其上的材料层的其他适当衬底。半导体晶圆753还包括各种掺杂区域、电介质特征、多级互连等(在随后的制造步骤中形成)中的一者或多者。
关于IC制造系统(例如，图7的系统700)以及与之相关联的IC制造流程的细节在例如以下专利文献中找到：2016年2月9日授权的美国专利No.9,256,709；2015年10月1日公开的美国预授权公开No.20150278429；2014年2月6日公开的美国预授权公开No.20140040838；以及2007年8月21日授权的美国专利No.7,260,442，这些专利文献中的每一个的全部内容通过引用并入本文。
在一些实施例中，一种IC器件包括：在第一方向上延伸的第一电源轨和第二电源轨，其中，第一电源轨和第二电源轨中的每一个被配置为载送电源参考电压，在第一电源轨和第二电源轨之间沿第一方向延伸的第三电源轨，其中，第三电源轨被配置为载送电源电压，在垂直于第一方向的第二方向上延伸的多个栅极结构，其中，多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个从第一电源轨下面的第一端点连续地延伸到第二电源轨下面的第二端点，以及在多个栅极结构中的第一末端栅极结构和第二末端栅极结构之间沿第一方向延伸的第一多个有源区域至第四多个有源区域，第一多个有源区域至第四多个有源区域中的每一个的有源区域在第一方向上对齐。多个栅极结构和第一多个有源区域至第四多个有源区域的第一部分被配置为功能电路，并且多个栅极结构和第一多个有源区域至第四多个有源区域的第二部分被配置为去耦电容器或天线二极管中的一者。
在一些实施例中，一种IC器件包括：在第一方向上延伸的多个栅极结构，其中，多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个从第一端点连续地延伸到第二端点，在垂直于第一方向的第二方向上延伸的第一电源轨和第二电源轨，其中，第一电源轨和第二电源轨中的每一个被配置为载送电源参考电压，第一电源轨覆盖多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个的第一端点，并且第二电源轨覆盖多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个的第二端点，在第一电源轨和第二电源轨之间沿第二方向延伸的第三电源轨，其中，第三电源轨被配置为载送电源电压，以及在多个栅极结构中的第一末端栅极结构和第二末端栅极结构之间沿第二方向延伸的第一多个有源区域至第四多个有源区域，第一多个有源区域至第四多个有源区域中的每一个的有源区域在第二方向上对齐。多个栅极结构、第一多个有源区域中的有源区域的第一子集的第一部分以及第二多个有源区域至第四多个有源区域中的每一个的整体被配置为电平移位器，并且多个栅极结构和第一多个有源区域中的有源区域的第二子集的第二部分被配置为去耦电容器或天线二极管中的一者。
在一些实施例中，一种制造IC器件的方法包括：在半导体晶圆中，形成在第一方向上延伸的第一多个有源区域至第四多个有源区域，构建在垂直于第一方向的第二方向上延伸的多个栅极结构，其中，构建多个栅极结构包括构建从第一端点连续地延伸到第二端点的第一末端栅极结构和第二末端栅极结构中的每一个，由此第一多个有源区域至第四多个有源区域中的每一个的有源区域在第一末端栅极结构和第二末端栅极结构之间沿第一方向对齐，并且在金属层中，通过以下方式形成在第一方向上延伸的第一电源轨至第三电源轨和导电段：用第一电源轨覆盖第一末端栅极结构和第二末端栅极结构中的每一个的第一端点，用第二电源轨覆盖第一末端栅极结构和第二末端栅极结构中的每一个的第二端点，在第一电源轨和第二电源轨之间延伸第三电源轨，以及在第一电源轨和第三电源轨之间延伸导电段。第一电源轨至第三电源轨、多个栅极结构的第一部分、第一多个有源区域的第一部分以及第二多个有源区域至第四多个有源区域的整体被配置为电平移位器，并且导电段、多个栅极结构的第二部分和第一多个有源区域的第二部分被配置为去耦电容器或天线二极管中的一者。
本领域普通技术人员将容易看到，所公开的实施例中的一个或多个实现了上述一个或多个优点。在阅读上述说明书之后，普通技术人员将能够实现如本文广泛公开的各种变化、等同物的替换和各种其他实施例。因此，此处授予的保护旨在仅由所附权利要求及其等同物中包含的定义来限定。
示例
示例1.一种集成电路(IC)器件，包括：第一电源轨和第二电源轨，在第一方向上延伸，其中，所述第一电源轨和所述第二电源轨中的每一个被配置为载送电源参考电压；第三电源轨，在所述第一电源轨和所述第二电源轨之间沿所述第一方向延伸，其中，所述第三电源轨被配置为载送电源电压；多个栅极结构，在垂直于所述第一方向的第二方向上延伸，其中，所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个从所述第一电源轨下面的第一端点连续地延伸到所述第二电源轨下面的第二端点；以及第一多个有源区域至第四多个有源区域，在所述多个栅极结构中的所述第一末端栅极结构和所述第二末端栅极结构之间沿所述第一方向延伸，所述第一多个有源区域至所述第四多个有源区域中的每一个的有源区域在所述第一方向上对齐，其中，所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第一部分被配置为功能电路，并且所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第二部分被配置为去耦电容器或天线二极管中的一者。
示例2.根据示例1所述的IC器件，其中，所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第一部分包括所述第一多个有源区域中的有源区域的第一子集和第二多个有源区域至所述第四多个有源区域中的每一个的整体，并且所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第二部分包括所述第一多个有源区域中的有源区域的第二子集。
示例3.根据示例2所述的IC器件，其中，所述第一多个有源区域中的有源区域的第一子集包括第一有源区域和第二有源区域，并且所述第一多个有源区域中的有源区域的第二子集包括位于所述第一有源区域和所述第二有源区域之间的第三有源区域。
示例4.根据示例2所述的IC器件，还包括：第一n阱至第三n阱，其中，所述第二多个有源区域和第三多个有源区域中的每一个包括位于所述第一n阱至第三n阱中的每一个中的至少一个有源区域。
示例5.根据示例1所述的IC器件，其中，所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第一部分包括第一多个栅极结构部分，并且所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第二部分包括第二多个栅极结构部分，所述第二多个栅极结构部分在所述第二方向上与所述第一多个栅极结构部分对齐，并且与所述第一多个栅极结构部分电隔离。
示例6.根据示例1所述的IC器件，其中，所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第二部分被配置为所述去耦电容器，所述去耦电容器包括：导电段，在所述第一电源轨和所述第三电源轨之间沿所述第一方向延伸，其中，所述导电段被配置为载送所述电源电压；以及多个过孔结构，被配置为将所述导电段耦合到所述第二部分的相应栅极结构。
示例7.根据示例1所述的IC器件，其中，所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第二部分被配置为所述天线二极管，所述天线二极管包括：导电段，在所述第一电源轨和所述第三电源轨之间沿所述第一方向延伸，其中，所述导电段被配置为载送所述功能电路的输入信号；以及多个过孔结构，被配置为将所述导电段耦合到所述第一多个有源区域中的一个或多个有源区域中的相应源极/漏极结构。
示例8.根据示例1所述的IC器件，其中，所述功能电路包括电平移位器。
示例9.一种集成电路(IC)器件，包括：多个栅极结构，在第一方向上延伸，其中，所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个从第一端点连续地延伸到第二端点；第一电源轨和第二电源轨，在垂直于所述第一方向的第二方向上延伸，其中，所述第一电源轨和所述第二电源轨中的每一个被配置为载送电源参考电压，所述第一电源轨覆盖所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个的第一端点，并且所述第二电源轨覆盖所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个的第二端点；第三电源轨，在所述第一电源轨和所述第二电源轨之间沿所述第二方向延伸，其中，所述第三电源轨被配置为载送电源电压；以及第一多个有源区域至第四多个有源区域，在所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构之间沿所述第二方向延伸，所述第一多个有源区域至所述第四多个有源区域中的每一个的有源区域在所述第二方向上对齐，其中，所述多个栅极结构、所述第一多个有源区域中的有源区域的第一子集的第一部分以及第二多个有源区域至所述第四多个有源区域中的每一个的整体被配置为电平移位器，并且所述多个栅极结构和所述第一多个有源区域中的有源区域的第二子集的第二部分被配置为去耦电容器或天线二极管中的一者。
示例10.根据示例9所述的IC器件，其中，所述第一多个有源区域中的有源区域的第二子集位于所述第一多个有源区域中的有源区域的第一子集中的第一有源区域和第二有源区域之间。
示例11.根据示例9所述的IC器件，其中，所述多个栅极结构和所述第一多个有源区域中的有源区域的第二子集的第二部分被配置为所述去耦电容器，所述去耦电容器包括：导电段，在所述第一电源轨和所述第三电源轨之间沿所述第二方向延伸，其中，所述导电段耦合到所述第三电源轨；以及多个过孔结构，被配置为将所述导电段耦合到所述第二部分的相应栅极结构。
示例12.根据示例11所述的IC器件，其中，所述第二部分的相应栅极结构中的每一个栅极结构：覆盖所述第一多个有源区域中的有源区域的第二子集中的有源区域，并且在所述第一方向上与所述多个栅极结构的第一部分中的栅极结构对齐并且与所述多个栅极结构的第一部分中的栅极结构电隔离。
示例13.根据示例9所述的IC器件，其中，所述多个栅极结构和所述第一多个有源区域中的有源区域的第二子集的第二部分被配置为所述天线二极管，所述天线二极管包括：导电段，在所述第一电源轨和所述第三电源轨之间沿所述第二方向延伸，其中，所述导电段耦合到所述电平移位器的输入引脚；以及多个过孔结构，被配置为将所述导电段耦合到所述第一多个有源区域中的有源区域的第二子集中的一个或多个有源区域中的相应源极/漏极结构。
示例14.根据示例13所述的IC器件，其中，所述源极/漏极结构与所述第二部分的相应栅极结构相邻，并且每个相应栅极结构在所述第一方向上与所述多个栅极结构的第一部分中的栅极结构对齐并且与所述多个栅极结构的第一部分中的栅极结构电隔离。
示例15.根据示例9所述的IC器件，其中，所述多个栅极结构是第一多个栅极结构，所述电平移位器是第一电平移位器，所述去耦电容器或所述天线二极管中的一者是所述去耦电容器或所述天线二极管中的第一个，所述IC器件还包括第二多个栅极结构以及第五多个有源区域至第八多个有源区域，所述第二多个栅极结构、所述第五多个有源区域中的有源区域的第一子集的第一部分以及第六多个有源区域至所述第八多个有源区域中的每一个的整体被配置为第二电平移位器，并且所述第二多个栅极结构和所述第五多个有源区域中的有源区域的第二子集的第二部分被配置为所述去耦电容器或所述天线二极管中的第二个。
示例16.一种制造集成电路(IC)器件的方法，该方法包括：在半导体晶圆中，形成在第一方向上延伸的第一多个有源区域至第四多个有源区域，构建在垂直于所述第一方向的第二方向上延伸的多个栅极结构，其中，构建所述多个栅极结构包括：构建从第一端点连续地延伸到第二端点的第一末端栅极结构和第二末端栅极结构中的每一个，由此所述第一多个有源区域至所述第四多个有源区域中的每一个的有源区域在所述第一末端栅极结构和所述第二末端栅极结构之间沿所述第一方向对齐；并且在金属层中，通过以下方式形成在所述第一方向上延伸的第一电源轨至第三电源轨和导电段：用所述第一电源轨覆盖所述第一末端栅极结构和所述第二末端栅极结构中的每一个的第一端点，用所述第二电源轨覆盖所述第一末端栅极结构和所述第二末端栅极结构中的每一个的第二端点，在所述第一电源轨和所述第二电源轨之间延伸所述第三电源轨，以及在所述第一电源轨和所述第三电源轨之间延伸所述导电段，其中，所述第一电源轨至所述第三电源轨、所述多个栅极结构的第一部分、所述第一多个有源区域的第一部分以及第二多个有源区域至所述第四多个有源区域的整体被配置为电平移位器，并且所述导电段、所述多个栅极结构的第二部分和所述第一多个有源区域的第二部分被配置为去耦电容器或天线二极管中的一者。
示例17.根据示例16所述的方法，其中，所述第一多个有源区域的第二部分中的有源区域在所述第一多个有源区域的第一部分中的有源区域之间对齐。
示例18.根据示例16所述的方法，其中，所述多个栅极结构包括所述多个栅极结构的第一部分中的栅极结构与所述多个栅极结构的第二部分中的栅极结构之间的不连续点。
示例19.根据示例16所述的方法，其中，形成所述第一电源轨至所述第三电源轨和所述导电段包括通过以下方式来配置所述去耦电容器：在所述多个栅极结构的第二部分中的栅极结构和所述导电段之间构建过孔；以及在所述导电段和所述第三电源轨之间形成电连接。
示例20.根据示例16所述的方法，其中，形成所述第一电源轨至所述第三电源轨和所述导电段包括通过以下方式来配置所述天线二极管：在所述第一多个有源区域的第二部分中的有源区域中的源极/漏极结构和所述导电段之间构建过孔；以及在所述导电段和所述电平移位器的信号节点之间形成电连接。

Claims (10)

1.一种集成电路(IC)器件，包括：
第一电源轨和第二电源轨，在第一方向上延伸，其中，所述第一电源轨和所述第二电源轨中的每一个被配置为载送电源参考电压；
第三电源轨，在所述第一电源轨和所述第二电源轨之间沿所述第一方向延伸，其中，所述第三电源轨被配置为载送电源电压；
多个栅极结构，在垂直于所述第一方向的第二方向上延伸，其中，所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个从所述第一电源轨下面的第一端点连续地延伸到所述第二电源轨下面的第二端点；以及
第一多个有源区域至第四多个有源区域，在所述多个栅极结构中的所述第一末端栅极结构和所述第二末端栅极结构之间沿所述第一方向延伸，所述第一多个有源区域至所述第四多个有源区域中的每一个的有源区域在所述第一方向上对齐，
其中，
所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第一部分被配置为功能电路，并且
所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第二部分被配置为去耦电容器或天线二极管中的一者。
2.根据权利要求1所述的IC器件，其中，
所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第一部分包括所述第一多个有源区域中的有源区域的第一子集和第二多个有源区域至所述第四多个有源区域中的每一个的整体，并且
所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第二部分包括所述第一多个有源区域中的有源区域的第二子集。
3.根据权利要求2所述的IC器件，其中，
所述第一多个有源区域中的有源区域的第一子集包括第一有源区域和第二有源区域，并且
所述第一多个有源区域中的有源区域的第二子集包括位于所述第一有源区域和所述第二有源区域之间的第三有源区域。
4.根据权利要求2所述的IC器件，还包括：第一n阱至第三n阱，其中，
所述第二多个有源区域和第三多个有源区域中的每一个包括位于所述第一n阱至第三n阱中的每一个中的至少一个有源区域。
5.根据权利要求1所述的IC器件，其中，
所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第一部分包括第一多个栅极结构部分，并且
所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第二部分包括第二多个栅极结构部分，所述第二多个栅极结构部分在所述第二方向上与所述第一多个栅极结构部分对齐，并且与所述第一多个栅极结构部分电隔离。
6.根据权利要求1所述的IC器件，其中，所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第二部分被配置为所述去耦电容器，所述去耦电容器包括：
导电段，在所述第一电源轨和所述第三电源轨之间沿所述第一方向延伸，其中，所述导电段被配置为载送所述电源电压；以及
多个过孔结构，被配置为将所述导电段耦合到所述第二部分的相应栅极结构。
7.根据权利要求1所述的IC器件，其中，所述多个栅极结构和所述第一多个有源区域至所述第四多个有源区域的第二部分被配置为所述天线二极管，所述天线二极管包括：
导电段，在所述第一电源轨和所述第三电源轨之间沿所述第一方向延伸，其中，所述导电段被配置为载送所述功能电路的输入信号；以及
多个过孔结构，被配置为将所述导电段耦合到所述第一多个有源区域中的一个或多个有源区域中的相应源极/漏极结构。
8.根据权利要求1所述的IC器件，其中，所述功能电路包括电平移位器。
9.一种集成电路(IC)器件，包括：
多个栅极结构，在第一方向上延伸，其中，所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个从第一端点连续地延伸到第二端点；
第一电源轨和第二电源轨，在垂直于所述第一方向的第二方向上延伸，其中，
所述第一电源轨和所述第二电源轨中的每一个被配置为载送电源参考电压，
所述第一电源轨覆盖所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个的第一端点，并且
所述第二电源轨覆盖所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构中的每一个的第二端点；
第三电源轨，在所述第一电源轨和所述第二电源轨之间沿所述第二方向延伸，其中，所述第三电源轨被配置为载送电源电压；以及
第一多个有源区域至第四多个有源区域，在所述多个栅极结构中的第一末端栅极结构和第二末端栅极结构之间沿所述第二方向延伸，所述第一多个有源区域至所述第四多个有源区域中的每一个的有源区域在所述第二方向上对齐，
其中，
所述多个栅极结构、所述第一多个有源区域中的有源区域的第一子集的第一部分以及第二多个有源区域至所述第四多个有源区域中的每一个的整体被配置为电平移位器，并且
所述多个栅极结构和所述第一多个有源区域中的有源区域的第二子集的第二部分被配置为去耦电容器或天线二极管中的一者。
10.一种制造集成电路(IC)器件的方法，该方法包括：
在半导体晶圆中，形成在第一方向上延伸的第一多个有源区域至第四多个有源区域，
构建在垂直于所述第一方向的第二方向上延伸的多个栅极结构，其中，构建所述多个栅极结构包括：
构建从第一端点连续地延伸到第二端点的第一末端栅极结构和第二末端栅极结构中的每一个，由此所述第一多个有源区域至所述第四多个有源区域中的每一个的有源区域在所述第一末端栅极结构和所述第二末端栅极结构之间沿所述第一方向对齐；并且
在金属层中，通过以下方式形成在所述第一方向上延伸的第一电源轨至第三电源轨和导电段：用所述第一电源轨覆盖所述第一末端栅极结构和所述第二末端栅极结构中的每一个的第一端点，用所述第二电源轨覆盖所述第一末端栅极结构和所述第二末端栅极结构中的每一个的第二端点，在所述第一电源轨和所述第二电源轨之间延伸所述第三电源轨，以及在所述第一电源轨和所述第三电源轨之间延伸所述导电段，
其中，
所述第一电源轨至所述第三电源轨、所述多个栅极结构的第一部分、所述第一多个有源区域的第一部分以及第二多个有源区域至所述第四多个有源区域的整体被配置为电平移位器，并且
所述导电段、所述多个栅极结构的第二部分和所述第一多个有源区域的第二部分被配置为去耦电容器或天线二极管中的一者。
CN202210585532.0A 2022-05-27 2022-05-27 组合功能ic单元器件、布局和方法 Pending CN116913859A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210585532.0A CN116913859A (zh) 2022-05-27 2022-05-27 组合功能ic单元器件、布局和方法
US17/830,601 US11784646B1 (en) 2022-05-27 2022-06-02 Combined function IC cell device, layout, and method
TW112119043A TWI858725B (zh) 2022-05-27 2023-05-23 積體電路元件及製造積體電路元件的方法
US18/482,172 US20240030921A1 (en) 2022-05-27 2023-10-06 Combined function ic cell layout method and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210585532.0A CN116913859A (zh) 2022-05-27 2022-05-27 组合功能ic单元器件、布局和方法

Publications (1)

Publication Number Publication Date
CN116913859A true CN116913859A (zh) 2023-10-20

Family

ID=88242446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210585532.0A Pending CN116913859A (zh) 2022-05-27 2022-05-27 组合功能ic单元器件、布局和方法

Country Status (2)

Country Link
US (2) US11784646B1 (zh)
CN (1) CN116913859A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US9465906B2 (en) 2014-04-01 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integrated circuit manufacturing
US10380315B2 (en) * 2016-09-15 2019-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming an integrated circuit

Also Published As

Publication number Publication date
US20240030921A1 (en) 2024-01-25
TW202401748A (zh) 2024-01-01
US11784646B1 (en) 2023-10-10

Similar Documents

Publication Publication Date Title
US11562953B2 (en) Cell having stacked pick-up region
US11688731B2 (en) Integrated circuit device and method
US11893333B2 (en) Hybrid sheet layout, method, system, and structure
US20240088129A1 (en) Integrated circuit device
US20230261003A1 (en) Integrated circuit device and method
US20240332196A1 (en) Integrated circuit device
CN113268945A (zh) 制造集成电路的方法
US12021033B2 (en) Integrated circuit device having active region coupled to metal layers on opposite sides of substrate, and method
US20240022252A1 (en) Level shifting circuit manufacturing method
US20230401372A1 (en) Integrated circuit having hybrid sheet structure
US20230261002A1 (en) Ic logic device, layout, system, and method
US20230067734A1 (en) Integrated circuit device, method and system
US11784646B1 (en) Combined function IC cell device, layout, and method
CN113299609A (zh) 半导体器件及其制造方法以及用于生成布局图的系统
US20240303407A1 (en) Power distribution structure, manufacturing method, and layout method
US11699015B2 (en) Circuit arrangements having reduced dependency on layout environment
CN219610436U (zh) 集成电路结构及集成电路装置
US12057390B2 (en) Source/drain isolation structure, layout, and method
US11843382B2 (en) Level shifter circuit and method of operating the same
US12101091B2 (en) Decoupling capacitor circuits
US12125781B2 (en) Cell having stacked pick-up region
US20220367460A1 (en) Hybrid cell-based device, layout, and method
US20230290781A1 (en) Semiconductor device with common deep n-well for different voltage domains and method of forming same
US20230009894A1 (en) Integrated circuit and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 211806 No. 16 Zifeng Road, Pukou Economic Development Zone, Nanjing City, Jiangsu Province

Applicant after: Taiji Telecom (Nanjing) Co.,Ltd.

Country or region after: TaiWan, China

Applicant after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Hsinchu City, Taiwan, China

Applicant before: Taiwan Semiconductor Manufacturing Co.,Ltd.

Country or region before: TaiWan, China

Applicant before: Taiji Telecom (Nanjing) Co.,Ltd.

Country or region before: China