CN102712462B - 二氟化氙蚀刻工艺中的改进的选择性 - Google Patents

二氟化氙蚀刻工艺中的改进的选择性 Download PDF

Info

Publication number
CN102712462B
CN102712462B CN201080052626.7A CN201080052626A CN102712462B CN 102712462 B CN102712462 B CN 102712462B CN 201080052626 A CN201080052626 A CN 201080052626A CN 102712462 B CN102712462 B CN 102712462B
Authority
CN
China
Prior art keywords
process chamber
steam
xenon difluoride
etching material
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080052626.7A
Other languages
English (en)
Other versions
CN102712462A (zh
Inventor
安东尼·奥哈拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memsstar Ltd
Original Assignee
Memsstar Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memsstar Ltd filed Critical Memsstar Ltd
Publication of CN102712462A publication Critical patent/CN102712462A/zh
Application granted granted Critical
Publication of CN102712462B publication Critical patent/CN102712462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595Control etch selectivity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Micromachines (AREA)

Abstract

用于蚀刻微结构及类似物的方法和装置,当使用二氟化氙(XeF2)蚀刻硅时,所述方法和装置对周围材料提供改进的选择性。通过向处理室添加氢气大大增强了蚀刻选择性。

Description

二氟化氙蚀刻工艺中的改进的选择性
发明领域
本发明涉及一种蚀刻的方法,当使用二氟化氙(XeF2)蚀刻硅时,该方法提供了对周围材料的改进的选择性。特别地,另一气体的添加大大增强了对氮化硅的蚀刻选择性。
发明背景
在微结构例如微机电结构(MEMS)的制造中,气相蚀刻工艺被用于去除材料的牺牲(即不需要的)区域,以便留下构成所需结构的剩余材料。
例如,在MEMS的制造中,二氟化氙(XeF2)通常被用于去除硅的牺牲区域。XeF2显示出高选择性并且在蚀刻硅时具有相对高的蚀刻速率。然而,为了制造更复杂的和更高品质的MEMS设备,期望相比常规技术改进XeF2工艺的选择性。
发明概述
根据本发明的第一方面,提供了一种在处理室中蚀刻硅(Si)以产生一个或多个微结构的方法,所述方法包括以下步骤:
(a)从蚀刻材料源产生包括二氟化氙(XeF2)的蚀刻材料蒸汽;
(b)将蚀刻材料蒸汽输送到处理室;以及
(c)将包括氢气的第二气体引入处理室。
XeF2气体使用如通过以下表达式所定义的主要反应(primaryreaction)蚀刻硅:
2XeF2+Si→2Xe+SiF4(1)
该反应是众所周知的,然而申请人已发现使用氢气作为第二气体导致在可以实现的蚀刻的品质和选择性方面非常显著的增加。
优选地,将蚀刻材料蒸汽输送到处理室的步骤包括将载气供应到蚀刻材料源,之后,载气将蚀刻材料蒸汽运送到处理室。
可选地,或另外地,将蚀刻材料蒸汽输送到处理室的步骤包括利用一个或多个膨胀室以从蚀刻材料源收集蚀刻材料蒸汽。
优选地,所述方法包括通过控制从处理室向外的真空泵送速率来控制在处理室内的蚀刻材料蒸汽的量的额外步骤。
可选地,所述方法包括循环蚀刻材料蒸汽的额外步骤。
优选地,所述方法包括提供覆盖硅的掩模以便允许硅的选择性蚀刻的额外步骤。
根据本发明的第二方面,提供了一种用于蚀刻硅(Si)以产生一个或多个微结构的气相蚀刻装置,所述装置包括:
处理室,其用于容纳待被蚀刻的硅;
二氟化氙蒸汽源;
第一气体管线,其将二氟化氙蒸汽源连接到处理室;
氢气源;以及
第二气体管线,其将氢气源连接到处理室。
优选地,所述装置还包括载气源以将二氟化氙蒸汽从二氟化氙蒸汽源运送到处理室。
可选地,或另外地,所述装置还包括一个或多个膨胀室以从蚀刻材料源收集蚀刻材料蒸汽。
另外可选地,第二气体管线被连接到二氟化氙蒸汽源,氢气源被用来将二氟化氙蒸汽运送到处理室。
优选地,所述装置还包括连接到处理室的真空泵,处理室内的蚀刻材料蒸汽和/或氢气的量通过控制真空泵的泵送速率来控制。
可选地,或另外地,所述装置还包括一个或多个流量控制器,所述一个或多个流量控制器连接到第一气体管线和/或第二气体管线以控制处理室内的蚀刻材料蒸汽和/或氢气的量。
可选地,所述装置被配置成以便循环蚀刻材料蒸汽和/或氢气。
附图简述
现将仅作为实例并参考附图描述本发明,在附图中:
图1以示意形式图示了用于依据本发明的蚀刻工艺的气体输送设置;
图2以示意形式图示了(a)蚀刻之前和(b)蚀刻之后在硅晶片的顶部上的PECVD氮化硅层;
图3是一照片,其图示了使用依据本发明的蚀刻工艺来实现的改进的选择性;以及
图4呈现了在图3中示出的晶片的左上区域的放大照片。
发明详述
参考图1,呈现了气体输送系统1,该气体输送系统1能够使待被进行的蚀刻工艺实现改进的选择性,如下面将详细描述的。
该系统包括载气源3和升华室7,载气源3提供载气,载气的流量通过质量流量控制器(MFC)5确定,二氟化氙(XeF2)源9在升华室7中升华以产生要通过载气3运送到处理室11的蚀刻剂蒸汽。载气3优选地是诸如氦气的惰性气体,或者可选地可以包括氮气或基于氮气的气体。升华室7具有在XeF2源9(晶体)的上方的入口13(用于载气)和在XeF2源9的下方的出口15(用于载气加上蚀刻剂蒸汽),这改进通过载气3对蚀刻剂蒸汽的运送。当然,入口13和出口15可以按相反方向来布置。
出口15通过供应管线17连接到处理室。压力表19监测处理室11中的压力。可以控制真空泵21和/或MFC5的泵送速率以维持处理室11内的设定的操作压力。自适应压力控制器23(APC)的使用使得能够准确控制处理室压力。注意,在可选实施方式中,处理室内的气体可以被循环,在这种情况下,真空泵起作用以最初抽空处理室(从而引入蚀刻剂蒸汽)或在蚀刻步骤完成之后抽空处理室。
还连接到供应管线17(或者可选地,直接地连接到处理室)的是额外气体管线25,额外气体管线25连接到额外的或第二气体源27。类似于载气管线17,额外的或第二气体的流量通过质量流量控制器(MFC)29确定。因此,可以控制与载气3和蚀刻剂蒸汽一起流入处理室11中的额外的或第二气体27的量。
以Patel等人的名义的美国专利第6,290,864号,教导了通过添加具有小于分子氮的平均摩尔分子量的平均摩尔分子量的非蚀刻剂气态添加剂来改进通过稀有气体或卤素氟化物得到的蚀刻选择性。尽管建议可以使用任何非蚀刻剂气体,但优选的添加剂气体是氦气、氖气或氦气和/或氖气与较高分子量物质(例如,氮气和氩气)中的一种或多种的混合物。特别优选的是氦气以及氦气和氮气或氩气的混合物。
Patel等人呈现了实验结果以证实所声称的使用优选添加剂实现的选择性改进。例如,使用N2、Ar和He之一实现选择性改进5倍。
然而,在本申请情况中的申请人已经取得了惊人的发现,即使用氢气作为额外气体提供了大约数百倍的选择性改进。举例来说,图2以示意形式图示了(a)蚀刻之前和(b)蚀刻之后在硅晶片33的顶部上的PECVD氮化硅层31。氮化物层31被形成图案并被用作掩模以使用XeF2蚀刻在下面的硅基材33。
为了量化改进的蚀刻选择性,使用产生相同蚀刻速率的配方以在标准配方和改进选择性的配方之间给出公平的比较。例如,以50sccm流动的N2载气将25sccm的XeF2输送到蚀刻室,蚀刻室设定在9托。改进的配方添加了20sccm的H2流。执行两分钟蚀刻,在此时硅底切蚀刻35被测量为6μm。下表提供了使用标准配方和改进的配方在氮化物掩模31的蚀刻后的厚度之间的比较的概括:
(在多个不同的位置测量氮化物厚度以便提供上述平均值)。
正如从所制表的数字容易明白的,改进选择性的配方的选择性平均是标准配方的选择性的约270倍。目测检查所实现的改进也是明显的。图3是根据上述比较的测试晶片的照片(在图4中呈现了左上区域的放大照片)。很明显在第二测试晶片43上的选择性(改进选择性的配方)比在第一测试晶片41上的选择性(标准选择性的配方)有巨大的改进。
还要注意,在Patel等人中,对具有小于分子氮的平均摩尔分子量的平均摩尔分子量的非蚀刻剂气态添加剂的选择是基于对蚀刻时间的影响的有些随意的选择,而非因为任何证实的高于此值的选择性的减少。重要的是,没有呈现在气态添加剂的所述平均摩尔分子量和选择性的改进之间的关系-尽管还注意到较高分子量的非蚀刻剂气体是优选的。
设想了本发明的多个可选实施方式(但不一定在附图中图示)。例如,氢气可以被用作载气。可选地,且不是采用载气将蚀刻蒸汽输送到处理室,可以采用一个或多个膨胀室,蒸汽储备被收集在一个或多个膨胀室中并在需要时被泵送或传输到处理室。当然,载气可以和一个或多个膨胀室结合使用。
虽然所描述的实施方式采用了从处理室泵出载气、蚀刻蒸汽、蚀刻副产物和第二氢气的真空泵,从而产生通过其的蚀刻剂和氢气流,但也设想蚀刻剂和氢气可以被再循环。
在试图理解所涉及的工艺时已经进行了对导致极大增强的选择性的机理的进一步的研究。在Patel等人中,看出通过添加缓冲气体而具有选择性的改进。在所使用的缓冲气体之间似乎存在极少,如果有的话,选择性的改进。依据本发明的H2的添加提供了显著的改进,并被认为是由于添加剂的不同原因。
没有硅蚀刻发生的毯式氮化硅晶片不通过XeF2蚀刻。然而,据观察当使用XeF2蚀刻硅时,周围的氮化物被蚀刻。这表明了蚀刻的副产物与氮化硅发生反应。引入额外的H2气体的迄今未知的步骤被认为在它们可以与氮化硅反应之前引起与副产物的反应。这不是在Patel等人中所描述的机理。
申请人已经取得了惊人的发现,即向处理室添加H2改进对氧化物和氮化物的硅蚀刻选择性。H2被理解为与蚀刻氧化物和氮化物的蚀刻副产物反应。这些蚀刻副产物还蚀刻硅,所以向工艺添加H2的结果是硅蚀刻速率下降。根据被蚀刻的结构和所使用的工艺,该下降在10-50%之间。
(注意,蚀刻副产物可以是不完全蚀刻反应的结果,且因此可能是SiF、SiF2等。此外,因为蚀刻是放热的,所以所产生的热可能造成XeF2分解,产生了也会与硅、二氧化硅和氮化硅反应的F。)
可以添加另外的修改和改进,而不偏离在此描述的本发明的范围。例如,虽然使用其中载气被用于将蚀刻蒸汽从升华室输送到处理室的实施例图示了本发明,但预见运送管线可以包括单一管道或,如以上所描述的,包括一个或多个膨胀室或替代的类似物。

Claims (13)

1.一种在处理室中蚀刻硅(Si)以产生一个或多个微结构的方法,所述方法包括以下步骤:
(a)从蚀刻材料源产生包括二氟化氙(XeF2)的蚀刻材料蒸汽;
(b)将所述蚀刻材料蒸汽输送到所述处理室;以及
(c)将由氢气组成的第二气体引入所述处理室,其中所述第二气体与硅蚀刻副产物反应。
2.根据权利要求1所述的方法,其中将所述蚀刻材料蒸汽输送到所述处理室的所述步骤包括将载气供应到所述蚀刻材料源,所述载气之后将所述蚀刻材料蒸汽运送到所述处理室。
3.根据权利要求1或权利要求2所述的方法,其中将所述蚀刻材料蒸汽输送到所述处理室的所述步骤包括利用一个或多个膨胀室以从所述蚀刻材料源收集所述蚀刻材料蒸汽。
4.根据权利要求1或权利要求2所述的方法,包括通过控制从所述处理室向外的真空泵送速率来控制在所述处理室内的所述蚀刻材料蒸汽的量的额外步骤。
5.根据权利要求1或权利要求2所述的方法,包括循环所述蚀刻材料蒸汽的额外步骤。
6.根据权利要求1或权利要求2所述的方法,包括提供覆盖所述硅的掩模以便允许所述硅的选择性蚀刻的额外步骤。
7.一种用于蚀刻硅(Si)以产生一个或多个微结构的气相蚀刻装置,所述装置包括:
处理室,其用于容纳待被蚀刻的硅;
二氟化氙蒸汽源;
第一气体管线,其将所述二氟化氙蒸汽源连接到所述处理室;
氢气源;以及
第二气体管线,其将所述氢气源连接到所述处理室,从而将氢气引入所述处理室以与硅蚀刻副产物反应。
8.根据权利要求7所述的装置,还包括载气源以将二氟化氙蒸汽从所述二氟化氙蒸汽源运送到所述处理室。
9.根据权利要求7或权利要求8所述的装置,还包括一个或多个膨胀室以从所述二氟化氙蒸汽源收集二氟化氙蒸汽。
10.根据权利要求7或权利要求8所述的装置,其中所述第二气体管线被连接到所述二氟化氙蒸汽源,所述氢气源被用来将二氟化氙蒸汽运送到所述处理室。
11.根据权利要求7或权利要求8所述的装置,还包括连接到所述处理室的真空泵,所述处理室内的二氟化氙蒸汽和/或氢气的量通过控制所述真空泵的泵送速率来控制。
12.根据权利要求7或权利要求8所述的装置,还包括一个或多个流量控制器,所述一个或多个流量控制器连接到所述第一气体管线和/或所述第二气体管线以控制所述处理室内的二氟化氙蒸汽和/或氢气的量。
13.根据权利要求7或权利要求8所述的装置,其中所述装置被配置成以便循环二氟化氙蒸汽和/或氢气。
CN201080052626.7A 2009-09-25 2010-09-27 二氟化氙蚀刻工艺中的改进的选择性 Active CN102712462B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0916871A GB2473851C (en) 2009-09-25 2009-09-25 Improved selectivity in a xenon difluoride etch process
GB0916871.7 2009-09-25
PCT/GB2010/051611 WO2011036496A1 (en) 2009-09-25 2010-09-27 Improved selectivity in a xenon difluoride etch process

Publications (2)

Publication Number Publication Date
CN102712462A CN102712462A (zh) 2012-10-03
CN102712462B true CN102712462B (zh) 2016-04-20

Family

ID=41350387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080052626.7A Active CN102712462B (zh) 2009-09-25 2010-09-27 二氟化氙蚀刻工艺中的改进的选择性

Country Status (8)

Country Link
US (1) US9786526B2 (zh)
EP (1) EP2480493B1 (zh)
JP (1) JP5722902B2 (zh)
CN (1) CN102712462B (zh)
DK (1) DK2480493T3 (zh)
ES (1) ES2732128T3 (zh)
GB (1) GB2473851C (zh)
WO (1) WO2011036496A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2487716B (en) * 2011-01-24 2015-06-03 Memsstar Ltd Vapour Etch of Silicon Dioxide with Improved Selectivity
CN103021812B (zh) * 2012-12-20 2016-02-17 中国科学院上海微系统与信息技术研究所 一种ⅲ-ⅴoi结构的制备方法
JP6231893B2 (ja) 2014-01-27 2017-11-15 キヤノン株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2015149366A (ja) * 2014-02-05 2015-08-20 キヤノン株式会社 半導体装置の製造方法
CN104944364B (zh) * 2014-03-26 2018-11-06 盛美半导体设备(上海)有限公司 二氧化硅释放工艺
CN107210261B (zh) * 2015-02-15 2021-03-12 盛美半导体设备(上海)股份有限公司 去除阻挡层使侧壁凹陷最小化的方法
US10079150B2 (en) 2015-07-23 2018-09-18 Spts Technologies Limited Method and apparatus for dry gas phase chemically etching a structure
JP6904814B2 (ja) 2017-06-30 2021-07-21 キヤノン株式会社 中空構造体の製造方法、及び中空構造体
GB2580858B (en) * 2018-09-07 2021-07-21 Memsstar Ltd A method for detecting defects in thin film layers
GB2588926B (en) 2019-11-14 2022-01-26 Memsstar Ltd Method of manufacturing a microstructure
GB2606747A (en) 2021-05-19 2022-11-23 Memsstar Ltd Method of manufacturing a microstructure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1772594A (zh) * 2004-09-27 2006-05-17 Idc公司 便携式XeF2蚀刻室及其使用方法
CN101023508A (zh) * 2004-06-17 2007-08-22 点35微结构有限公司 用于微结构蚀刻的改进方法和设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250323A (ja) * 1989-03-24 1990-10-08 Hitachi Ltd エッチング方法及び装置
JPH0496222A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
JP3198302B2 (ja) * 1999-04-20 2001-08-13 岡崎国立共同研究機構長 微細構造パターンの形成方法
US6290864B1 (en) * 1999-10-26 2001-09-18 Reflectivity, Inc. Fluoride gas etching of silicon with improved selectivity
US6949202B1 (en) * 1999-10-26 2005-09-27 Reflectivity, Inc Apparatus and method for flow of process gas in an ultra-clean environment
US7041224B2 (en) * 1999-10-26 2006-05-09 Reflectivity, Inc. Method for vapor phase etching of silicon
CN1461493A (zh) * 2000-12-18 2003-12-10 住友精密工业株式会社 清洗方法和腐蚀方法
US7027200B2 (en) * 2002-03-22 2006-04-11 Reflectivity, Inc Etching method used in fabrications of microstructures
US7192868B2 (en) * 2005-02-08 2007-03-20 International Business Machines Corporation Method of obtaining release-standing micro structures and devices by selective etch removal of protective and sacrificial layer using the same
WO2007100933A2 (en) * 2006-01-12 2007-09-07 Kla Tencor Technologies Corporation Etch selectivity enhancement, deposition quality evaluation, structural modification and three-dimensional imaging using electron beam activated chemical etch
EP2172415B1 (en) * 2007-09-11 2016-11-02 Panasonic Intellectual Property Management Co., Ltd. Silicon structure and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101023508A (zh) * 2004-06-17 2007-08-22 点35微结构有限公司 用于微结构蚀刻的改进方法和设备
CN1772594A (zh) * 2004-09-27 2006-05-17 Idc公司 便携式XeF2蚀刻室及其使用方法

Also Published As

Publication number Publication date
CN102712462A (zh) 2012-10-03
ES2732128T3 (es) 2019-11-20
JP5722902B2 (ja) 2015-05-27
GB0916871D0 (en) 2009-11-11
EP2480493A1 (en) 2012-08-01
GB2473851C (en) 2013-08-21
GB2473851A (en) 2011-03-30
WO2011036496A1 (en) 2011-03-31
DK2480493T3 (da) 2019-07-15
JP2013506284A (ja) 2013-02-21
EP2480493B1 (en) 2019-05-01
GB2473851B (en) 2013-04-10
US20120238101A1 (en) 2012-09-20
US9786526B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
CN102712462B (zh) 二氟化氙蚀刻工艺中的改进的选择性
JP5864612B2 (ja) 選択性を改善した二酸化ケイ素の蒸気エッチング
JP2016066794A5 (zh)
JP2011139033A5 (zh)
CN101378850A (zh) 加强用于介电膜层的远程等离子体源清洁
KR20100099313A (ko) 미세 전자기계 시스템의 제조 방법
CN107112223B (zh) 硅化合物用蚀刻气体组合物及蚀刻方法
JP6837302B2 (ja) 構造物を気相化学的にドライエッチングするための方法及び装置
JP2023001302A (ja) ドライエッチング方法
JP2004266262A (ja) Si−Si結合を有する有機Si含有化合物を用いたSi含有薄膜の形成方法
US10173894B2 (en) Selectivity in a xenon difluoride etch process
JP2005150332A (ja) エッチング方法
CN117425616A (zh) 制造微结构的方法
JP5420077B2 (ja) 酸化膜の除去方法
WO2023188013A1 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP2022032965A5 (zh)
TW202133257A (zh) 氮化矽之蝕刻方法及半導體元件之製造方法
JPH02310924A (ja) 絶縁膜の形成方法
JP2016039219A (ja) 中空構造の形成方法
JP2008187190A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant