CN102696175B - 在使用线性分组码的通信系统中产生奇偶校验矩阵的装置和方法、发送/接收装置以及使用其的方法 - Google Patents
在使用线性分组码的通信系统中产生奇偶校验矩阵的装置和方法、发送/接收装置以及使用其的方法 Download PDFInfo
- Publication number
- CN102696175B CN102696175B CN201080060226.0A CN201080060226A CN102696175B CN 102696175 B CN102696175 B CN 102696175B CN 201080060226 A CN201080060226 A CN 201080060226A CN 102696175 B CN102696175 B CN 102696175B
- Authority
- CN
- China
- Prior art keywords
- row
- parity matrix
- parity
- code
- ldpc code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6519—Support of multiple transmission or communication standards
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6552—DVB-T2
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Error Detection And Correction (AREA)
Abstract
提供一种产生用于在通信系统中产生线性分组码的奇偶校验矩阵的方法及装置。该方法包括:确定满足对于给定的第一奇偶校验矩阵而预定的规则的第二奇偶校验矩阵的基本参数;利用所述基本参数产生与所述第二奇偶校验矩阵的奇偶校验部分对应的子矩阵;并且利用所述第一奇偶校验矩阵和所述基本参数来产生与所述第二奇偶校验矩阵的信息字部分对应的子矩阵。
Description
技术领域
本发明一般涉及一种使用线性分组码(linear block code)的通信系统,并且更具体地,涉及用于产生特定形式的线性分组码的发送/接收装置及方法。
背景技术
在无线通信系统中,链路性能被信道的各种噪声、衰落和码元间干扰(ISI)显著恶化。因此,为了实现要求高数据吞吐量和可靠性的高速数字通信系统,如下一代移动通信系统、数字广播系统和移动互联网系统,开发用于克服所述噪声、衰落和ISI的技术很重要。近来,已研究了通过有效地恢复信息失真而提高通信可靠性的纠错码。
低密度奇偶校验(LDPC)码在此将被称为线性分组码的例子,但是本发明不限于LDPC码。
LDPC码通常利用图形表达来表示,并且其许多特性可以基于代数和概率论通过图形理论和方法来分析。通常,信道编码的图形模型不仅在代码描述方面有用,而且可以被认为是其中顶点通过边来交换信息的通信网络(如果关于编码位的信息被映射到图形中的顶点并且位之间的关系被映射到图形中的边的话),由此使得可以导出自然解码算法。例如,在作为一种图形的星座中,得到的解码算法可以包括公知的维特比(Viterbi)算法和BCJR(Bahl,Cocke,Jelinek和Raviv)算法。
LDPC码通常被定义成奇偶校验矩阵,并且可以利用称为Tanner图的两部图(bipartite graph)来表示。在两部图中,顶点被分成两种不同类型,并且通过包括称为变量节点和校验节点的顶点的两部图来表示LDPC码。该变量节点被一对一地映射到编码位。
图1图解了LDPC码的包括四个行和八个列的奇偶校验矩阵H1的示例。
参照图1,通过具有八个列,奇偶校验矩阵H1产生LDPC码中的长度为8的码字,并且其列一对一地映射到8个编码位。
图2图解了与图1的奇偶校验矩阵H1对应的Tanner图。
参照图2,LDPC码的Tanner图包括8个变量节点x1202、x2204、x3206、x4208、x5210、x6212、x7214和x8216以及四个校验节点218,220,222和224。LDPC码的奇偶校验矩阵H1的第i列和第j行分别映射到变量节点xi和第j个校验节点。而且,在LDPC码的奇偶校验矩阵H1的第i列和第j行彼此交叉的点上的为1的值(即非零值)表示在如图2所示的Tanner图上存在连接变量节点xi和第j个校验节点的边。
在LDPC码的Tanner图中,每个变量节点和校验节点的度表示连接该节点的边的数量,并且它等于在与LDPC码的奇偶校验矩阵中的节点对应的行或列中其值不是‘0’的条目的数目。例如,在图2中,变量节点x1202、x2204、x3206、x4208、x5210、x6212、x7214和x8216的度分别是4、3、3、3、2、2、2和2,并且校验节点218、220、222和224的度分别是6、5、5和5。而且,对应于在图2中的变量节点,其值在图1中的奇偶校验矩阵H1的列中不为0的条目的数目分别与它们相关的度4、3、3、3、2、2、2和2相同,并且对应于在图2中的校验节点,其值在图1中的奇偶校验矩阵H1的行中不为0的条目的数目分别与它们相关的度6、5、5和5相同。
为了表达LDPC码的节点的度分布,假定在对应于图1和图2的LDPC码中的度为i的变量节点的数目与变量节点的总数之比是fi,并且度为j的校验节点的数目与校验节点的总数之比是gi,则f2=4/8,f3=3/8和f4=1/8;对于i≠2、3、4,fi=0;g5=3/4和g6=1/4;对于j≠5、6,gj=0。如果在LDPC码中的码字长度(即在奇偶校验矩阵中的列的数量)是N并且行的数量是N/2,则根据下面的等式(1)来计算在具有上述度分布的整个奇偶校验矩阵中其值不为‘0’的条目的密度。
在等式(1)中,‘1’的密度随着在奇偶校验矩阵中的N的增加而减小。通常,由于对于LPDC码,非零条目的密度与码字长度N成反比,所以具有N的最大值的LDPC码具有非常低的密度。在LDPC码的名称中的词‘低密度’是从该原理得到的。
图3是图解LDPC码的示意性结构的图。具体地,图3图解了LDPC码的具有特定结构的奇偶校验矩阵的特性。为了参照,图3中图示的LDPC码已被采用作为诸如DVB-S2、DVB-T2和DVB-C2等之类的欧洲数字广播标准中的标准技术。
参照图3,N1表示LDPC码中的码字长度,K1表示信息字的长度,并且N1-K1表示奇偶校验位的长度。而且,整数M1和q通过q=(N1-K1)/M1来定义。K1/M1也是整数。为了方便描述,图3的奇偶校验矩阵将被假定为第一奇偶校验矩阵H1。
在图3的奇偶校验矩阵中,包括第K1列到第N1-1列的奇偶校验部分(对应于奇偶校验位)具有双对角形状的结构。因此,对于与奇偶校验部分对应的列的度分布,除了最后一列具有等于1的度之外,所有列具有等于2的度。
在奇偶校验矩阵中,由第0列到第K1-1列构成的信息字部分具有根据下列规则形成的结构。
规则(1):通过在奇偶校验矩阵中将用于信息字的K1个列分成M1个组,产生总共K1/M1个列组。在每个列组中的每一个列根据下面的规则(2)来形成。
规则(2):第一,确定在第i列组(其中i=0,1,...,K1/M1-1)中的每一第0列中的1的位置。通过Di表示在第i列组中的第0列的度。如果具有1的行的位置是则可以如下面等式(2)所示定义在第i列组中的第j列(其中j=1,2,...,M1-1)中具有1的行的位置(k=1,2,......,Di)。
k=1,2,...,Di,i=0,1,...,K1/M1-1,j=1,2,...,M1-1...(2)
根据上面的规则,在第i列组中的列的度都是Di。
作为更详细的示例,对于在三个列组(N1=30,K1=15,M1=5,q=3)的每一个中的每一第0列,可以如下表示具有1的行的位置信息。例如,如果{0,1,2}是第0列组,则{0,1,2}指示在第0列组中的第0列中的第0行、第1行和第2行中存在1。
为了方便,如下对于与在每一列组中的每一第0列中具有1的行有关的信息,可以仅仅基于列组来表示位置信息:
0 1 2
0 11 13
0 10 14
也就是说,该序列顺序地表示了与在第i列组中的第0列的具有1的行有关的信息。
通过利用在上述详细示例中的信息以及规则(1)和(2)来产生奇偶校验矩阵,可以如图4中所示产生具有与具有图3的结构的LDPC码的原理相同的原理的LDPC码。
接下来,将参考利用奇偶校验矩阵来执行LDPC编码的过程。
为了方便,由来表示长度为K1的信息位,而由来表示长度为N1-K1的奇偶校验位。在下面详细描述的LDPC码具有特性:N1=16200,K1=10800,M1=360和q=15。
LDPC码的编码方法
步骤1:初始化奇偶校验位。
步骤2:从关于存储的奇偶校验矩阵的信息中调用关于在信息字的第一列组中的第0列中具有1的行的信息。
使用调用的信息和信息位i0,特定奇偶校验位px被如下面的等式(3)所示更新:
在等式(3)中,表示二进制加法,并且可以与互换。
步骤3:对于在i0之后的后面359个信息位i1,i2,......i359,获得下面等式(4)的值。
{x+(mmod M1)×q}mod(N1-K1),m=1,2,3,59…(4)
在等式(4)中,x是的值,其中k=1,2,...,13。应当注意:等式(4)在原理上类似于等式(2)。
利用在等式(4)中获得的值,执行类似于等式(3)的运算。也就是说,对于im,更新p{x+(m mod M1)×q}mod(N1-K1)。
例如,对于m=1,即对于i1,p{x+q}mod(N1-K1)被如下面等式(5)所示更新。
应当注意:在等式(5)中,q=15。对于m=1,2,...,359,以类似方式执行上述过程。
步骤4:和步骤2相同,对于第361个信息位(i=360)调用关于(k=1,2,......,13)的信息来更新特定奇偶校验位px,其中x是对于i=360之后的359个信息位i361,i362,......,i719,通过以类似方式采用等式(4)来更新(m=361,362,...,719)。
步骤5:对于360信息位组的每一个,重复步骤2、3和4。最终,利用下面的等式(6)来确定奇偶校验位。
在等式(6)中,位pi是已完全经历LDPC编码的奇偶校验位。
因此,利用上述的LDPC编码方法,通过步骤1到5来执行编码。
公知的是,公共LDPC码的性能与Tanner图的循环特性紧密相关。具体地,通过实验已确定如果在Tanner图中存在许多短长度的循环则可能出现性能下降。因此,为了设计具有良好性能的LDPC码,应当考虑Tanner图的循环特性。
简而言之,循环特性是当在Tanner图中在一个变量节点处开始的边在经过至少一个校验节点和其他变量节点后回到该变量节点时该边经过的节点的数量。例如,在图2中,可以将路径202->218->204->220->202认为是一个循环。重要的是,设计LDPC码以便这样的循环特性具有最佳长度,其不是太短也不是太长。
然而,考虑到Tanner图的循环特性,设计其码字长度为大约几万个位的非常大的LDPC码的奇偶校验矩阵非常困难。实际上,仍没有提出改善具有图3的特定结构的LDPC码的循环特性的设计方法。实际上,在具有上述结构的LDPC码中,由于不考虑对Tanner图的循环特性的优化,所以在高信噪比(SNR)时观察到误码平底(error floor)。
因此,为了设计具有图3的特定结构的LDPC码,需要有效的方法,其在设计奇偶校验矩阵的同时改善循环特性。
附加地,在利用LDPC码的欧洲数字广播标准中,由于对码的使用的限制,LDPC码的编码块的长度的可能数目仅仅是二,并且甚至为了支持这两个块长度,存储不同的奇偶校验矩阵。
然而,为了对实际的通信系统采用LDPC码,应当设计LDPC码以适合于在该通信系统中所需的数据吞吐量。特别是,需要具有各种块长度的LDPC码来支持不仅在利用混合自动重发请求(HARQ)以及自适应调制和编码(AMC)的自适应通信系统中而且在支持各种广播服务的通信系统中的用户请求的各种数据吞吐量。
而且,由于对于LDPC码的每一块长度都存储单独的奇偶校验矩阵降低了存储效率,所以存在对于研究一种有效地支持来自给定的现有奇偶校验矩阵的各种块长度而不需要设计新奇偶校验矩阵的方法的需求。
发明内容
技术问题
因此,本发明被设计来至少解决上述问题和/或缺点,并且至少提供下面描述的优点。本发明的一个方面是提供一种用于在通信系统中产生具有可变块长度的线性分组码的奇偶校验矩阵产生方法。
本发明的另一个方面是提供一种用于在通信系统中产生具有可变块长度的结构化的LDPC码的奇偶校验矩阵产生方法。
本发明的另一方面是提供一种利用所述奇偶校验矩阵产生方法的发送/接收方法和装置。
本发明的另一方面是提供一种用于通过在设计具有特定结构的LDPC码中局部优化循环特性而有效率地产生LDPC码的奇偶校验矩阵的方法和装置。
本发明的另一方面是提供一种用于在利用LDPC码的通信系统中通过从一个奇偶校验矩阵来局部优化循环特性而编码和解码具有可变块长度的LDPC码的方法及装置。
本发明的另一方面是提供一种用于从通过局部优化循环特性而设计的奇偶校验矩阵来产生具有不同块长度的LDPC码以提高用于存储LDPC码的存储器的效率的方法及装置。
技术方案
根据本发明的一个方面,提供一种在通信系统的发送机/接收机中产生用于生成线性分组码的奇偶校验矩阵的方法。该方法包括:确定满足对于给定的第一奇偶校验矩阵而预定的规则的第二奇偶校验矩阵的基本参数;利用所述基本参数来产生与所述第二奇偶校验矩阵的奇偶校验部分对应的子矩阵;以及利用所述第一奇偶校验矩阵和所述基本参数来产生与所述第二奇偶校验矩阵的信息字部分对应的子矩阵。
根据本发明的另一方面,提供一种用于利用根据上述方法产生的第二奇偶校验矩阵来编码线性分组码的方法。
根据本发明的另一方面,提供一种用于利用根据上述方法产生的第二奇偶校验矩阵来解码线性分组码的方法。
根据本发明的另一方面,提供一种通信系统中的发送装置。所述装置包括:编码器,用于将信息字编码成线性分组码;发送器,用于发送所述线性分组码;和控制器,用于根据所述线性分组码从给定的第一奇偶校验矩阵来确定第二奇偶校验矩阵,并且控制所述编码器利用所述第二奇偶校验矩阵来执行编码。所述控制器确定满足对于给定的第一奇偶校验矩阵而预定的规则的第二奇偶校验矩阵的基本参数;利用所述基本参数产生与所述第二奇偶校验矩阵的奇偶校验部分对应的子矩阵;以及利用所述第一奇偶校验矩阵和所述基本参数来产生与所述第二奇偶校验矩阵的信息字部分对应的子矩阵。
根据本发明的另一方面,提供一种通信系统中的接收装置。所述装置包括:接收器,用于接收通过通信网络发送的信号;解码器,用于将以线性分组码编码的接收信号解码成信息字;和控制器,用于根据所述线性分组码从给定的第一奇偶校验矩阵产生第二奇偶校验矩阵,并且控制所述解码器利用所述第二奇偶校验矩阵来进行解码。所述控制器确定满足对于给定的第一奇偶校验矩阵而预定的规则的第二奇偶校验矩阵的基本参数;利用所述基本参数来产生与所述第二奇偶校验矩阵的奇偶校验部分对应的子矩阵;以及利用所述第一奇偶校验矩阵和所述基本参数来产生与所述第二奇偶校验矩阵的信息字部分对应的子矩阵。
附图说明
从下面结合附图进行的描述,本发明的某些实施例的上述和其它方面、特征和优点将更加清楚,在附图中:
图1是图解长度为8的LDPC码的奇偶校验矩阵的示例的图;
图2是图解长度为8的LDPC码的奇偶校验矩阵的Tanner图的示例的图;
图3是图解LDPC码的示意性结构的图;
图4是图解LDPC码的奇偶校验矩阵的示例的图;
图5是图解根据本发明实施例的产生线性分组码的奇偶校验矩阵的方法的流程图;
图6到图10是图解根据本发明实施例的产生线性分组码的奇偶校验矩阵的方法的图;
图11是图解根据本发明实施例的利用线性分组码的通信系统的结构的方框图;
图12是图解根据本发明实施例的利用线性分组码的发送装置的方框图;
图13是图解根据本发明实施例的利用线性分组码的接收装置的方框图;和
图14是图解根据本发明实施例的在利用线性分组码的接收装置中的接收操作的流程图。
贯穿附图,相同的附图标记将被理解为指代相同的元素、特征和结构。
具体实施方式
现在将参照附图详细描述本发明的各种实施例。在下面的描述中,诸如详细配置和部件之类的特定细节仅仅是被提供来帮助对本发明的这些实施例的整体理解。因此,对于本领域技术人员来说应当很清楚:在不脱离本发明的范围和精神的情况下,可以进行对在此描述的实施例的各种变化和修改。而且,为了清楚和简洁,省略对公知功能和构造的描述。
根据本发明的实施例,提供一种用于产生LDPC码(例如,线性分组码)的奇偶校验矩阵的方法。应当注意,下面描述的奇偶校验矩阵产生方法可以以相同的方式应用于利用奇偶校验矩阵的其他线性分组码,而不是仅仅LDPC码。
下面提供用于从给定的基本小尺寸的LDPC码的奇偶校验矩阵来产生大尺寸的LDPC码的奇偶校验矩阵的方法。而且,还提供用于在利用特定形状的LDPC码的通信系统中支持可变块长度的装置、以及用于控制其的方法。对于本领域技术人员来说应当清楚:可以利用下面方法从给定的大尺寸LDPC码的奇偶校验矩阵来产生小尺寸LDPC码的奇偶校验矩阵。然而,本发明不限于支持所有的设计的可变块长度。
为了方便描述,LDPC码将具有与根据现有技术的规则(1)和(2)设计的LDPC码相同的结构,如图3所示。而且,给定的LDPC码的奇偶校验矩阵是第一奇偶校验矩H1,并且其码字(编码的块)长度和信息字长度分别是N1和K1。因此,奇偶校验的长度是N1-K1。而且,M1和q被确定为满足q=(N1-K1)/M1,并且K1/M1也是整数。
在第i(i=0,1,.......,K1/M1-1)列组中的每一第0列中具有1的行的位置(表示关于奇偶校验矩阵H1的信息)是其中Di是在第i列组中的第0列的度。
根据本发明的实施例,提供用于设计满足下列规则的第二奇偶校验矩阵H2的方法。奇偶校验矩阵H2的码字长度和信息字长度分别是N2和K2。
规则(3):对于正整数p,N2=pN1,K2=pK1,并且M2=pM1。因而,满足K2/M2=K1/M1,确保H2在信息字部分的列组的数量上与H1相同。而且,给定(N2-K2)/M2=q=(N1-K1)/M1。
规则(4):H2和H1在信息字部分的度分布上相同。对于(k=1,2,......,Di),在奇偶校验矩阵H2的第i(i=0,1,......,K2/M2-1)列组中的每一第0列中具有1的行的位置是对于k=1,2,......,Di,其中Di是在第i列组中的第0列的度。
规则(5):在H2的Tanner图上的循环特性应当相同于或好于在H1的Tanner图上的循环特性。
规则(6):应当能够从关于H2的信息中产生H1。
规则(7):应当能够通过利用关于H2的信息来编码通过H1定义的LDPC码。
根据本发明的实施例,提供如图5的流程图所示的产生LDPC码的奇偶校验矩阵以产生满足规则(3)、(4)、(5)、(6)和(7)的LDPC码的奇偶校验矩阵H2的下列方法。为了便于描述,假定在规则(4)中,满足而不丧失普遍性。
产生LDPC码的奇偶校验矩阵的方法
图5是图解根据本发明实施例的产生线性分组码的奇偶校验矩阵的方法的流程图。
参照图5,在步骤510,确定要产生的奇偶校验矩阵H2的基本参数。基本参数包括LDPC码的码字(即编码块)的长度,以及将对信息字进行分组的尺寸(即在奇偶校验矩阵H2中的列组的尺寸)。
在步骤520中,以预定结构定义与奇偶校验矩阵H2的奇偶校验位对应的子矩阵。更具体地,步骤520的操作包括下面的步骤1和2。
步骤1:具有与对应于图3的奇偶校验位的子矩阵的结构相同的结构的(N2-K2)×(N2-K2)矩阵被设置为与H2的奇偶校验部分对应的子矩阵。
步骤2:‘i’被初始化成0(i=0)。
在步骤530,调用与给定的奇偶校验矩阵H1的信息位对应的序列。更具体地,步骤530的操作包括下面的步骤3。
步骤3:对于表示关于与奇偶校验矩阵H1的信息位对应的第i列组的信息的序列(k=1,2,......,Di)的每一元素,定义了由p个元素组成的集合
在步骤540,根据表示奇偶校验矩阵H1的序列,利用下面的步骤4来在奇偶校验矩阵H2中确定与信息位对应的序列。
步骤4:假定与第i+1到第(N2-K2)/M2-1列组对应的子矩阵的、与在奇偶校验矩阵H2中的信息位对应的元素全部是零(0),顺序获得满足下列条件的序列(k=1,2,......,Di)。
条件(1)
条件(2)
在满足条件(1)的序列当中,如果在Tanner图上存在具有最佳循环特性的几个序列(即如果存在几个最佳序列),则任意选择它们中的一个。
步骤5:对于i=1,...,(N2-K2)/M2-1,重复步骤3和4。也就是说,对于i=1,...,(N2-K2)/M2-1,重复步骤530和步骤540,尽管其未示出在图5中。
根据本发明一实施例,利用下面的等式(7)或等式(8),以上面的步骤3中产生
在等式(8)中,如下面等式(9)所示定义(k=1,2,......,Di-1)。
为了更好地理解在图5中示出的方法,下面将描述在图6、7和8中示出的例子。首先将参考其中在步骤3中使用等式(7)的示例。
用于描述图6的示例的主要参数包括M1=3,p=2,M2=pM1=6,(N1-K1)=9和q=(N1-K1)/3=3,并且在一个列组601中的第0列603中具有1的行的位置信息是0,5和7。换句话说,可以注意到:在给定的一个列组601中的第0列603中,1存在于第0、第5和第7行中。还注意到:在给定列组601中的第一和第二列605和607可以通过简单地将第0列603中的1的位置循环移位q=3(模(N1-K1)=9)而得到。应当注意:在图6的列组601中的列603、605和607的度都是3,而行的度都是1。
现在参照图7,图7描述了可以从图6的给定列组获得的新列组中的第0列的结构。
当在步骤3中仅使用等式(7)时,由于在图6的列组中的第0列中具有1的行的位置信息是0、5和7,所以在新列组中的第0列中具有1的行的位置信息可被表示成{0,5,7}、{0,5,16}、{0,7,14}、{0,14,16}、{5,7,9}、{5,9,16}、{7,9,14}和{9,14,16}中的一个。
对于8个行的位置信息,列结构被如图7中的附图标记701所指示的那样顺序表示。
假定在8个行的位置信息中,通过步骤4的满足条件(1)和(2)的序列是{0,5,16}或者第二候选703,则在新列组中的第0列可以被定义成其行长度是18并且其中1存在于第0行、第5行和第16行的每一个中的列。
现在,将通过将以图6的形式产生LDPC码的方法应用于新的第0列来产生第1到第5(=(M2-1))列。根据以图6的形式产生LDPC码的方法,通过将在第0列中的1的位置循环移位q=3(模(N1-K1)=9)来获得其余的列,如图8中所示。
参照图8,在列组801中的所有列的度都是3,并且行的度都是1。因此,图8在信息字部分的度分布上与图6相同。
参照图9,当在步骤3中使用等式(8)时,提供可以从图6的给定列组获得的新列组中的第0列的结构。
由于在图6的列组中的第0列中具有1的行的位置信息是0、5和7,所以当在步骤3中使用等式(8)时在新列组中的第0列中具有1的行的位置信息可以被表示成下列之一:{0,10,14}、{0,10,15}、{0,11,14}、{0,11,15}、{1,10,14}、{1,10,15}、{1,11,14}和{1,11,15}。
对于8个行的位置信息,列结构被顺序表示成如通过图9中的附图标记901所指示的。
假定在8个行的位置信息中,通过步骤4的满足条件(1)和(2)的序列是{0,10,15}或者第二候选903,则在新列组中的第0列可以被定义为其行长度是18并且其中1存在于第0行、第10行和第15行中的每一个中的列。
现在,将通过将以图3的形式产生LDPC码的方法应用于新的第0列来产生第1到第5(=(M2-1))列。根据以图3的形式产生LDPC码的方法,通过仅仅将在第0列中的1的位置循环移位q=3(模(N1-K1)=9)来获得其余的列,如图10中所示。
参照图10,在列组1001中的所有列的度都是3,而行的度都是1,即,图10和图6在信息字部分的度分布上相同。
现在将提供示出图5所示的方法满足规则(3)、(4)、(5)、(6)和(7)的描述。
在该方法的基本假设下,满足规则(3)和(4)。
参照规则(5),假定在步骤4中对于所有i和k,由于奇偶校验矩阵H1的结构以相同的方式应用于奇偶校验矩阵H2,所以H2在Tanner图上的循环特性上与H1相同。因此,在这种情况下,满足规则(5)。
然而,由于在步骤4中选择在Tanner图上具有最佳循环特性的序列,所以对于所有的i和k选择具有好于或等于的循环特性的序列。也就是说,应当注意:可能不发生其中循环特性恶化的最差情形,即使在确保循环特性相等时也是如此。因此,应当注意,通过步骤4来满足规则(5)。
参照规则(6),与表示奇偶校验矩阵H2的列组有关的信息被定义为(i=0,1,......,(N2-K2)/M2-1,k=1,2,......,Di)。当在步骤3中使用等式(7)时,对于某一整数l,等式(7)具有如的形式。由于N1和K1是已知值,则可以利用下面的等式(10)来从中提取
类似地,当在步骤3中使用等式(8)时,则对于某一整数l,具有如的形式。
应当注意:由于是q的倍数,所以即使的值是未知的,也可以从容易地提取这是因为而且,由于p和q是已知值,所以可以利用等式(11)从中容易地提取
参照等式(10)和(11),如果已知关于奇偶校验矩阵H2的列组的信息,则可以通过简单的操作来获得的值,而不需要单独地存储值。而且,由于,H1和H2即使在q上也是相等的,所以可以从由获得的来得到H1,由此满足规则(6)。
参照规则(7),通过H1和H2定义的所有LDPC码可以如以现有技术的规则所描述的那样来编码。当给出码字长度、信息字长度和q的值时,仅仅利用关于在信息字的每一列组中的在第0列具有1的行的信息来执行编码。由于可通过规则(6)来从获得所以满足规则(7)。
虽然通过举例方式在上面的描述从H1获得H2,但是可以通过重复该方法来获得更大的奇偶校验矩阵,如图5中所示。
综上所述,通过重复地将图5所示的方法应用于满足下面等式(12)、(13)和(14)的奇偶校验矩阵H1,H2,H3,...,和Hs,可以设计有效的奇偶校验矩阵,其中,Ni、Ki和Mi分别表示对于Hi的在规则(1)中的码字长度、信息字长度和列组的单位,对于特定整数pi(i=1,...,s-1),满足Ni+1=piNi,Ki+1=piKi,Mi+1=piMi。
N1|N2---|Ns…(12)
K1|K2---|Ks…(13)
M1|M2---|Ms…(14)
而且,如果仅仅给出关于通过图5的方法获得的奇偶校验矩阵Hs的信息,则也能产生所有的H1,H2,...,和Hs-1。
应当注意:通过满足规则(6),本发明实施例建议的LDPC码的奇偶校验矩阵可以从一个奇偶校验矩阵来产生具有各种尺寸的奇偶校验矩阵。还应当注意,由于奇偶校验矩阵的尺寸指示其LDPC码的码字长度,所以通过根据本发明实施例提出的方法产生的LDPC码可以支持利用等式(10)或等式(11)而具有各种块长度的LDPC码。与支持具有各种块长度的LDPC码无关,仅仅存储关于一个奇偶校验矩阵的信息,由此确保了高存储器效率。
根据本发明的实施例,通过将图5所示的方法应用于具有在下面的等式(15)到(20)给出的参数的奇偶校验矩阵H1来有效产生奇偶校验矩阵H2,并且在表1到6中表示所产生的奇偶校验矩阵H2。
M1=1,N1=48,K1=10,q=38
p1=90,M2=90,N2=4320,K2=900…(15)
M1=1,N1=48,K1=12,q=36
p1=90,M2=90,N2=4320,K2=1080…(16)
M1=1,N1=48,K1=16,q=32
p1=90,M2=90,N2=4320,K2=1440…(17)
M1=1,N1=48,K1=24,q=24
p1=90,M2=90,N2=4320,K2=2160…(18)
M1=1,N1=48,K1=30,q=18
p1=90,M2=90,N2=4320,K2=2700…(19)
M1=1,N1=48,K1=32,q=16
p1=90,M2=90,N2=4320,K2=2880…(20)
表1
表1示出了表示由10个列组组成的奇偶校验矩阵中的每一第0列中具有1的行的位置信息的奇偶校验矩阵的例子。{122,149,...,2773}表示在第0列组中的第0列中的具有1的行的位置,{167,279,...,2681}表示在第1列组中的第0列中的具有1的行的位置,以及{866,1229,2661}表示在第9列组中的第0列中的具有1的行的位置。也可以以相同方式构造通过下面的表2-41表示的奇偶校验矩阵。
表2
表3
表4
表5
表6
根据本发明的另一实施例,通过将图5的方法应用于具有在下面的等式(21)到(26)中给出的参数的奇偶校验矩阵H1而有效产生奇偶校验矩阵H2和H3,并且以表7到18来表示所产生的奇偶校验矩阵H2和H3。
M1=1,N1=48,K1=10,q=38
p1=30,M2=30,N2=1440,K2=300
p2=3,M3=90,N3=4320,K3=900…(21)
M1=1,N1=48,K1=12,q=36
p1=30,M2=30,N2=1440,K2=360
p2=3,M3=90,N3=4320,K3=1080…(22)
M1=1,N1=48,K1=16,q=32
p1=30,M2=30,N2=1440,K2=480
p2=3,M3=90,N3=4320,K3=1440…(23)
M1=1,N1=48,K1=24,q=24
p1=30,M2=30,N2=1440,K2=720
p2=3,M3=90,N3=4320,K3=2160…(24)
M1=1,N1=48,K1=30,q=18
p1=30,M2=30,N2=1440,K2=900
p2=3,M3=90,N3=4320,K3=2700…(25)
M1=1,N1=48,K1=32,q=16
p1=30,M2=30,N2=1440,K2=960
p2=90,M3=90,N3=4320,K3=2880…(26)
表7
表8
表9
表10
表11
表12
表13
表14
表15
表16
表17
表18
根据本发明的另一实施例,通过将图5的方法应用于具有在下面的等式(27)到(31)中给出的参数的奇偶校验矩阵H1而有效产生奇偶校验矩阵H2和H3,并且以表19到28来表示所产生的奇偶校验矩阵H2和H3。
M1=1,N1=48,K1=9,q=39
p1=30,M2=30,N2=1440,K2=270
p2=3,M3=90,N3=4320,K3=810
…(27)
M1=1,N1=48,K1=16,q=32
p1=30,M2=30,N2=1440,K2=480
p2=3,M3=90,N3=4320,K3=1440…(28)
M1=1,N1=48,K1=21,q=27
p1==30,M2=30,N2=1440,K2=630
p2=3,M3=90,N3=4320,K3=1890…(29)
M1=1,N1=48,K1=28,q=20
p1=30,M2=30,N2=1440,K2=840
p2=3,M3=90,N3=4320,K3=2520…(30)
M1=1,N1=48,K1=32,q=16
p1=30,M2=30,N2=1440,K2=960
p2=3,M3=90,N3=4320,K3=2880…(31)
表19
表20
表21
表22
表23
表24
表25
表26
表27
表28
根据本发明的另一实施例,通过将图5的方法应用于具有在下面的等式(32)到(35)中给出的参数的奇偶校验矩阵H1而有效产生奇偶校验矩阵H2,并且以表29到32来表示所产生的奇偶校验矩阵H2。
M1=1,N1=48,K1=16,q=32
p1=90,M2=90,N2=4320,K2=1440…(32)
M1=1,N1=48,K1=16,q=27
p1=90,M2=90,N2=4320,K2=1890…(33)
M1=1,N1=48,K1=28,q=20
p1=90,M2=90,N2=4320,K2=2520…(34)
M1=1,N1=48,K1=32,q=16
p1=90,M2=90,N2=4320,K2=2880…(35)
表29
表30
表31
表32
根据本发明的另一实施例,通过将图5的方法应用于具有在下面的等式(36)到(40)中给出的参数的奇偶校验矩阵H1而有效产生奇偶校验矩阵H2,并且以表33到37来表示所产生的奇偶校验矩阵H2。
M1=1,N1=48,K1=9,q=39
p1=90,M2=90,N2=4320,K2=810
…(36)
M1=1,N1=48,K1=16,q=32
p1=90,M2=90,N2=4320,K2=1440
…(37)
M1=1,N1=48,K1=21,q=27
p1=90,M2=90,N2=4320,K2=1890…(38)
M1=1,N1=48,K1=28,q=20
p1=90,M2=90,N2=4320,K2=2520…(39)
M1=1,N1=48,K1=32,q=16
p1=90,M2=90,N2=4320,K2=2880…(40)
表33
表34
表35
表36
表37
根据本发明的另一实施例,通过将图5的方法应用于具有在下面的等式(41)到(44)中给出的参数的奇偶校验矩阵H1而有效产生奇偶校验矩阵H2,并且以表38到41来表示所产生的奇偶校验矩阵H2。
M1=1,N1=60,K1=12,q=48
p1=72,M2=72,N2=4320,K2=864…(41)
M1=1,N1=60,K1=15,q=45
p1=72,M2=72,N2=4320,K2=1080…(42)
M1=1,N1=60,K1=20,q=40
p1=72,M2=72,N2=4320,K2=1440…(43)
M1=1,N1=60,K1=25,q=35
p1=72,M2=72,N2=4320,K2=1800…(44)
表38
表39
表40
表41
图11是图解根据本发明一实施例的利用线性分组码的通信系统的结构的方框图。
参照图11,在发送器1110中,通过LDPC编码器1111对消息u进行编码,输出信号c。通过调制器1113对输出信号c进行调制,输出在无线信道1120上传输的信号s。在接收器1130中,解调器1131对通过信道1120接收的信号r进行解调,并且输出解调信号x。LDPC解码器1133从解调信号x中提取消息的估计值。
LDPC编码器1111和LDPC解码器1133根据通信系统要求的块长度来选择奇偶校验矩阵,并且利用预定的编码/解码方案来对其执行编码和解码。具体地,根据本发明的一个实施例,LDPC编码器1111和LDPC解码器1133通过从小尺寸的LDPC码的奇偶校验矩阵产生大尺寸的LDPC码的奇偶校验矩阵或者通过从大尺寸的LDPC码的奇偶校验矩阵产生小尺寸的LDPC码的奇偶校验矩阵来支持LDPC码的各种块长度,或者可以利用具有最长的块长度的LDPC码的奇偶校验矩阵来支持各种块长度,而无需单独存储具有不同块长度的LDPC码的奇偶校验矩阵。
图12是图解利用根据本发明实施例产生的线性分组码的发送装置的方框图。
发送装置包括LDPC码奇偶校验矩阵提取器1210、控制器1230和LDPC编码器1250。
LDPC码奇偶校验矩阵提取器1210根据系统要求提取LDPC码奇偶校验矩阵。该LDPC码奇偶校验矩阵可以通过利用等式(10)或(11)从通过如图5所示的方法最终获得的序列信息中提取,可以从存储奇偶校验矩阵的存储器中提取,可以在发送装置中给定,或者可以在发送装置中产生。
控制器1230根据满足系统要求的码字长度或信息字长度来确定所需的奇偶校验矩阵。因此,控制器可以包括LDPC码奇偶校验矩阵提取器1210。
LDPC编码器1250根据由控制器1230和LDPC码奇偶校验矩阵提取器1210调用的关于LDPC码奇偶校验矩阵的信息来执行编码。
图13是图解根据本发明实施例的接收装置的方框图。具体地,在图13中示出的接收装置利用所设计的LDPC码来接收通过通信系统发送的信号,并且从接收的信号中恢复用户期望的数据。
接收装置包括解调器1310、奇偶校验矩阵确定器1330、控制器1350、LDPC码奇偶校验矩阵提取器1370、和LDPC解码器1390。
解调器1310接收和解调LDPC码,并且将该解调的信号传送给奇偶校验矩阵确定器1330和LDPC解码器1390。
在控制器1350的控制下,奇偶校验矩阵确定器1330从解调信号中确定在系统中使用的LDPC码的奇偶校验矩阵。
控制器1350向LDPC码奇偶校验矩阵提取器1370和LDPC解码器1390传送奇偶校验矩阵确定器1330的确定结果。
在控制器1350的控制下,LDPC码奇偶校验矩阵提取器1370提取系统要求的LDPC码的奇偶校验矩阵,并且LDPC解码器1390传送所提取的奇偶校验矩阵。可替换地,控制器1350可以包括奇偶校验矩阵确定器1330和LDPC码奇偶校验矩阵提取器1370中的至少一个。该LDPC码奇偶校验矩阵可以通过利用等式(10)或(11)从通过如图5所示的方法最终获得的序列信息中提取,可以从存储奇偶校验矩阵的存储器中提取,可以在接收装置中给定,或者可以在接收装置中产生。
在控制器1350的控制下,LDPC解码器1390根据从解调器1310传送的接收信号和从LDPC码奇偶校验矩阵提取器1370传送的关于LDPC码奇偶校验矩阵的信息来执行解码。
图14是图解了根据本发明实施例的接收装置的解码操作。
在步骤1410,奇偶校验矩阵确定器1330从接收信号确定在系统中使用的LDPC码的奇偶校验矩阵。在步骤1420,控制器1350向LDPC码奇偶校验矩阵提取器1370和LDPC解码器1390传送作为奇偶校验矩阵确定器1330的确定结果的关于LDPC码的奇偶校验矩阵的信息。在步骤1430,LDPC码奇偶校验矩阵提取器1370提取系统中要求的LDPC码的奇偶校验矩阵,并且传递给LDPC解码器1390。在步骤1440,LDPC解码器1390解码所接收的LDPC码的奇偶校验矩阵。
虽然已通过举例方式结合LDPC码描述了图11到14的示例,但是上述的发送/接收装置的结构和操作可以以相同方式不仅应用于LDPC码,而且应用于利用奇偶校验矩阵的其他线性分组码。
如从上面描述明显的是,根据上述的本发明的实施例,可以从小尺寸的奇偶校验矩阵有效设计具有非常长的码字长度的线性分组码的奇偶校验矩阵,同时保持Tanner图上的部分优化的循环特性。
而且,本发明可以利用关于在使用线性分组码的通信系统中给定的奇偶校验矩阵的信息来产生具有各种块长度的线性分组码。由于可以从一个奇偶校验矩阵支持具有各种块长度的线性分组码,所以可以有效存储奇偶校验矩阵信息,这有助于系统扩展。
虽然已经参照本发明的某些实施例描述了本发明,但是本领域技术人员应当理解,在不脱离由所附权利要求及其等效内容定义的本发明的精神和范围的情况下,可以在此进行形式上和细节上的各种改变。
Claims (12)
1.一种用于在利用低密度奇偶检验LDPC码的通信系统中对信道进行编码的方法,包括步骤:
确定所述LDPC码的奇偶校验矩阵;并且
利用所确定的奇偶校验矩阵来执行LDPC编码,
其中,码率是1/5,码字长度是4320,并且如下面表格中所定义的那样来形成所述奇偶校验矩阵:
2.如权利要求1所述的方法,其中,所述奇偶校验矩阵具有通过对与信息字对应的列进行分组而产生的多个列组,其中每一列组具有72个列,以及其中
在该表格中的每一行包括指示在所述奇偶校验矩阵的对应列组中的第0列中具有1的行的位置的信息。
3.如权利要求1所述的方法,其中,所述码率表示分别对应于所述奇偶校验矩阵的信息字的长度与码字长度之比。
4.一种用于在利用低密度奇偶检验LDPC码的通信系统中对信道进行解码的方法,包括步骤:
确定所述LDPC码的奇偶校验矩阵;并且
利用所确定的奇偶校验矩阵来执行LDPC解码,
其中,码率是1/5,码字长度是4320,并且如下面表格中所定义的那样来形成所述奇偶校验矩阵:
5.如权利要求4所述的方法,其中,所述奇偶校验矩阵具有通过对与信息字对应的列进行分组而产生的多个列组,其中每一列组具有72个列,以及其中
在该表格中的每一行包括指示在所述奇偶校验矩阵的对应列组中的第0列中具有1的行的位置的信息。
6.如权利要求4所述的方法,其中,所述码率表示分别对应于所述奇偶校验矩阵的信息字的长度与码字长度之比。
7.一种用于在利用低密度奇偶检验LDPC码的通信系统中对信道进行编码的装置,包括:
控制器,用于从存储器中确定所述LDPC码的奇偶校验矩阵;以及
编码器,用于利用所确定的奇偶校验矩阵来执行LDPC编码,
其中,码率是1/5,码字长度是4320,并且如下面表格中所定义的那样来形成所述奇偶校验矩阵:
8.如权利要求7所述的装置,其中,所述奇偶校验矩阵具有通过对与信息字对应的列进行分组而产生的多个列组,其中每一列组具有72个列,以及其中
在该表格中的每一行包括指示在所述奇偶校验矩阵的对应列组中的第0列中具有1的行的位置的信息。
9.如权利要求7所述的装置,其中,所述码率表示分别对应于所述奇偶校验矩阵的信息字的长度与码字长度之比。
10.一种用于在利用低密度奇偶检验LDPC码的通信系统中对信道进行解码的装置,包括:
控制器,用于从存储器中确定所述LDPC码的奇偶校验矩阵;以及
解码器,用于利用所确定的奇偶校验矩阵来执行LDPC解码,
其中,码率是1/5,码字长度是4320,并且如下面表格中所定义的那样来形成所述奇偶校验矩阵:
11.如权利要求10所述的装置,其中,所述奇偶校验矩阵具有通过对与信息字对应的列进行分组而产生的多个列组,其中每一列组具有72个列,以及其中
在该表格中的每一行包括指示在所述奇偶校验矩阵的对应列组中的第0列中具有1的行的位置的信息。
12.如权利要求10所述的装置,其中,所述码率表示分别对应于所述奇偶校验矩阵的信息字的长度与码字长度之比。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20090105092 | 2009-11-02 | ||
KR10-2009-0105092 | 2009-11-02 | ||
KR1020100027322A KR20110048443A (ko) | 2009-11-02 | 2010-03-26 | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호/복호 장치 및 방법 |
KR10-2010-0027322 | 2010-03-26 | ||
KR10-2010-0054388 | 2010-06-09 | ||
KR1020100054388A KR20110048448A (ko) | 2009-11-02 | 2010-06-09 | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법 |
KR1020100082182A KR101644656B1 (ko) | 2009-11-02 | 2010-08-24 | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법 |
KR10-2010-0082182 | 2010-08-24 | ||
PCT/KR2010/007679 WO2011053101A2 (en) | 2009-11-02 | 2010-11-02 | Apparatus and method for generating a parity check matrix in a communication system using linear block codes, and a transmission/reception apparatus and method using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102696175A CN102696175A (zh) | 2012-09-26 |
CN102696175B true CN102696175B (zh) | 2015-09-30 |
Family
ID=43426154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080060226.0A Expired - Fee Related CN102696175B (zh) | 2009-11-02 | 2010-11-02 | 在使用线性分组码的通信系统中产生奇偶校验矩阵的装置和方法、发送/接收装置以及使用其的方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8423860B2 (zh) |
EP (2) | EP2317656A1 (zh) |
JP (1) | JP5436688B2 (zh) |
KR (1) | KR101644656B1 (zh) |
CN (1) | CN102696175B (zh) |
AU (1) | AU2010313884B2 (zh) |
RU (1) | RU2537806C2 (zh) |
WO (1) | WO2011053101A2 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8677209B2 (en) * | 2009-11-19 | 2014-03-18 | Lsi Corporation | Subwords coding using different encoding/decoding matrices |
CN109395531A (zh) * | 2012-05-07 | 2019-03-01 | 唐纳森公司 | 用于硅氧烷污染物去除的材料、方法及设备 |
WO2014145217A1 (en) * | 2013-03-15 | 2014-09-18 | Hughes Network Systems, Llc | Low density parity check (ldpc) encoding and decoding for small terminal applications |
CN103312457B (zh) * | 2013-05-09 | 2016-04-13 | 西安电子科技大学 | 卷积码编码参数全盲识别方法 |
CN104270225B (zh) * | 2014-09-11 | 2017-11-03 | 山东大学 | 一种差错控制编码的码字类型盲识别方法 |
US10284230B2 (en) * | 2016-11-15 | 2019-05-07 | Western Digital Technologies, Inc. | Linked storage system and host system error correcting code |
WO2018227681A1 (zh) | 2017-06-15 | 2018-12-20 | 华为技术有限公司 | 信息处理的方法和通信装置 |
CN109150197B (zh) * | 2017-06-27 | 2024-05-14 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
WO2019031925A1 (ko) | 2017-08-10 | 2019-02-14 | 삼성전자 주식회사 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
KR102549344B1 (ko) * | 2017-08-10 | 2023-06-30 | 삼성전자주식회사 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
RU2743784C1 (ru) * | 2020-11-13 | 2021-02-26 | Акционерное Общество "Крафтвэй Корпорэйшн Плс" | Способ кодирования данных на основе LDPC кода |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2091156A2 (en) * | 2008-02-18 | 2009-08-19 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
EP2106635A2 (en) * | 2007-01-24 | 2009-10-07 | QUALCOMM Incorporated | Ldpc encoding and decoding of packets of variable sizes |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4320642A (en) * | 1979-12-28 | 1982-03-23 | The Eastern Company | Paddle locks with handle disconnect features |
US6695361B1 (en) * | 2001-03-30 | 2004-02-24 | Tri/Mark Corporation | Latch structure |
US6895547B2 (en) | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US6471260B1 (en) * | 2001-08-06 | 2002-10-29 | The Eastern Company | Rotary latches with enhanced service longevity |
EP1518328B1 (en) | 2002-07-03 | 2007-04-18 | The DIRECTV Group, Inc. | Encoding of low-density parity check (ldpc) codes using a structured parity check matrix |
KR100996029B1 (ko) | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
US7156430B2 (en) * | 2004-06-22 | 2007-01-02 | Tri/Mark Corporation | Latch assembly |
US7320488B2 (en) * | 2004-06-22 | 2008-01-22 | Tri/Mark Corporation | Latch assembly |
US7543212B2 (en) * | 2004-09-13 | 2009-06-02 | Idaho Research Foundation, Inc. | Low-density parity-check (LDPC) encoder |
US7996746B2 (en) * | 2004-10-12 | 2011-08-09 | Nortel Networks Limited | Structured low-density parity-check (LDPC) code |
KR101147768B1 (ko) | 2005-12-27 | 2012-05-25 | 엘지전자 주식회사 | 채널 코드를 이용한 복호화 방법 및 장치 |
WO2007075043A2 (en) * | 2005-12-27 | 2007-07-05 | Lg Electronics Inc. | Methods and apparatuses for decoding or encoding using channel code or ldpc |
US8029029B2 (en) * | 2006-01-06 | 2011-10-04 | PI Optima, Inc. | Rotary latch with joystick |
KR20090003164A (ko) | 2006-01-10 | 2009-01-09 | 미쓰비시덴키 가부시키가이샤 | 검사 행렬 생성 방법 |
JP5273054B2 (ja) * | 2007-11-26 | 2013-08-28 | ソニー株式会社 | データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法 |
PL2381583T3 (pl) * | 2007-12-06 | 2013-09-30 | Samsung Electronics Co Ltd | Sposób i urządzenie do dekodowania kanałowego w systemie telekomunikacyjnym z wykorzystaniem kodów kontroli parzystości o niskiej gęstości |
KR101192920B1 (ko) | 2008-02-18 | 2012-10-18 | 포항공과대학교 산학협력단 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 |
TWI387212B (zh) * | 2008-02-18 | 2013-02-21 | Samsung Electronics Co Ltd | 使用低密度同位檢查碼之通訊系統中用來將通道編碼與解碼的裝置及其方法 |
JP2012004873A (ja) * | 2010-06-17 | 2012-01-05 | Sony Corp | データ処理装置、及びデータ処理方法 |
-
2010
- 2010-08-24 KR KR1020100082182A patent/KR101644656B1/ko active IP Right Grant
- 2010-11-02 AU AU2010313884A patent/AU2010313884B2/en not_active Ceased
- 2010-11-02 EP EP10189685A patent/EP2317656A1/en not_active Ceased
- 2010-11-02 RU RU2012122774/08A patent/RU2537806C2/ru not_active IP Right Cessation
- 2010-11-02 WO PCT/KR2010/007679 patent/WO2011053101A2/en active Application Filing
- 2010-11-02 US US12/917,944 patent/US8423860B2/en not_active Expired - Fee Related
- 2010-11-02 CN CN201080060226.0A patent/CN102696175B/zh not_active Expired - Fee Related
- 2010-11-02 EP EP20120161283 patent/EP2472725A1/en not_active Ceased
- 2010-11-02 JP JP2012536707A patent/JP5436688B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2106635A2 (en) * | 2007-01-24 | 2009-10-07 | QUALCOMM Incorporated | Ldpc encoding and decoding of packets of variable sizes |
EP2091156A2 (en) * | 2008-02-18 | 2009-08-19 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
Also Published As
Publication number | Publication date |
---|---|
JP2013509132A (ja) | 2013-03-07 |
CN102696175A (zh) | 2012-09-26 |
EP2472725A1 (en) | 2012-07-04 |
WO2011053101A3 (en) | 2011-09-29 |
KR20110048450A (ko) | 2011-05-11 |
US8423860B2 (en) | 2013-04-16 |
AU2010313884A1 (en) | 2012-05-31 |
RU2537806C2 (ru) | 2015-01-10 |
KR101644656B1 (ko) | 2016-08-10 |
RU2012122774A (ru) | 2013-12-10 |
EP2317656A1 (en) | 2011-05-04 |
WO2011053101A2 (en) | 2011-05-05 |
JP5436688B2 (ja) | 2014-03-05 |
US20110107173A1 (en) | 2011-05-05 |
AU2010313884B2 (en) | 2014-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102696175B (zh) | 在使用线性分组码的通信系统中产生奇偶校验矩阵的装置和方法、发送/接收装置以及使用其的方法 | |
JP5120862B2 (ja) | 低密度パリティ検査符号を使用する通信システムのチャネル符号化装置及びその方法 | |
CN102714504B (zh) | 在通信系统中传送和接收数据的方法和装置 | |
JP5506099B2 (ja) | 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化方法及びその装置 | |
CN101889398B (zh) | 在使用低密度奇偶校验码的通信系统中用于信道编码和解码的方法和装置 | |
CN102017427B (zh) | 使用低密度奇偶校验码的通信系统中的信道编码和解码的方法和装置 | |
CN100568755C (zh) | 用于编码和解码具有可变编码率的块低密度奇偶校验码的装置和方法 | |
CN101689867B (zh) | 校验矩阵生成装置、校验矩阵生成方法、编码器、发送装置、解码器以及接收装置 | |
CN1993917B (zh) | 编码/译码具有可变块长度的块低密奇偶校验码的装置和方法 | |
US8495459B2 (en) | Channel-encoding/decoding apparatus and method using low-density parity-check codes | |
CN101340262B (zh) | 一类低密度奇偶校验码的实现方法及装置 | |
CN109417392A (zh) | Ldpc码的编解码方法及系统 | |
KR20170075627A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR102482110B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR101413783B1 (ko) | 가변 블록 길이의 저밀도 패리티 검사 부호를 이용한 채널 부호화/복호화 방법 및 장치 | |
KR20090093778A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 | |
KR101128804B1 (ko) | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 | |
CN110663190B (zh) | 在通信或广播系统中进行信道编码和解码的方法和装置 | |
KR20180122911A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
CN110100402A (zh) | 用于通信或广播系统中的信道编码/解码的装置和方法 | |
KR20110048448A (ko) | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법 | |
KR20110048443A (ko) | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호/복호 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150930 Termination date: 20161102 |
|
CF01 | Termination of patent right due to non-payment of annual fee |