JP2013509132A - 線形ブロック符号を使用する通信システムにおけるパリティ検査行列を生成する方法及び装置とそれを用いる送受信装置及び方法 - Google Patents
線形ブロック符号を使用する通信システムにおけるパリティ検査行列を生成する方法及び装置とそれを用いる送受信装置及び方法 Download PDFInfo
- Publication number
- JP2013509132A JP2013509132A JP2012536707A JP2012536707A JP2013509132A JP 2013509132 A JP2013509132 A JP 2013509132A JP 2012536707 A JP2012536707 A JP 2012536707A JP 2012536707 A JP2012536707 A JP 2012536707A JP 2013509132 A JP2013509132 A JP 2013509132A
- Authority
- JP
- Japan
- Prior art keywords
- parity check
- check matrix
- parity
- length
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6519—Support of multiple transmission or communication standards
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6552—DVB-T2
Abstract
本発明は、通信システムにおける線形ブロック符号を生成するために使用されるパリティ検査行列を生成する装置及び方法を提供する。その方法は、与えられた第1のパリティ検査行列に対して所定の規則を満足させる第2のパリティ検査行列の基本パラメータを決定するステップと、基本パラメータを用いて、第2のパリティ検査行列のパリティ部分に対応する部分行列を生成するステップと、第1のパリティ検査行列と前記基本パラメータを用いて、第2のパリティ検査行列の情報語部分に対応する部分行列を生成するステップとを有する。
Description
本発明は線形ブロック符号を使用する通信システムに関するもので、特に特定の形態の線形ブロック符号を生成する送受信装置及び方法に関する。
無線通信システムでは、リンクの性能は、チャンネルの色々な雑音、フェージング(fading)、及びシンボル間干渉(inter-symbol interference:ISI)によって顕著に低下する。したがって、次世代移動通信システム、デジタル放送システム、及び携帯インターネットシステムのように、高いデータスループットと信頼度を要求する高速デジタル通信システムを実現するために、雑音、フェージング、及びISIに対処する技術を開発することが重要である。最近、誤り訂正符号は、情報の歪みを効率的に復元して通信の信頼度を高めるために研究されている。
ここでは、LDPC(Low-Density Parity Check)符号が、線形ブロック符号のうち一例としていわれるが、本発明は、このLDPC符号に限定されるものではない。
LDPC符号は、通常、グラフ表現法を用いて表され、グラフ理論と代数学及び確率に基づいた方法により多くの特性を分析することができる。一般的に、チャンネル符号のグラフモデルは、符号記述(descriptions)に有用であるだけでなく、符号化されたビットに関する情報がグラフ内の頂点(vertex)と対応し、ビット間の関係がグラフ内のエッジに対応すると、頂点がエッジを通じてメッセージをやりとりする通信ネットワークとも見なされることができ、そのため、自然の復号アルゴリズムを引き出すことができる。例えば、グラフの一種であるトレリス(trellis)では、引き出された復号アルゴリズムは、よく知られているビタビ(Viterbi)アルゴリズムとBCJR(Bahl、Cocke、Jelinek and Raviv)アルゴリズムを含む。
LDPC符号は、一般的にパリティ検査行列(parity-check matrix)として定義され、タナーグラフとして呼ばれる2部(bipartite)グラフを用いて表現することができる。2部グラフでは、頂点が異なる2つのタイプに分けられ、LDPC符号は、変数ノードと検査ノードと呼ばれる頂点を含む2部グラフで表現される。この変数ノードは、符号化されたビットと一対一で対応する。
図1は、4行8列を有するLDPC符号のパリティ検査行列H1の一例を示す。
図1を参照すると、8列を有するため、パリティ検査行列H1は、LDPC符号で長さ8の符号語(codeword)を生成し、その列は、符号化された8ビットと1対1で対応する。
図2は、図1のパリティ検査行列H1に対応するタナーグラフを示す。
図2を参照すると、LDPC符号のタナーグラフは8個の変数ノードx1 202,x2 204、x3 206,x4 208,x5 210,x6 212,x7 214,x8 216と4個の検査ノード218,220,222,224を含む。LDPC符号のパリティ検査行列H1のi番目の列とj番目の行は、各々変数ノードxiとj番目の検査ノードに対応する。さらに、LDPC符号のパリティ検査行列H1のi番目の列とj番目の行が交差する位置で、1の値、すなわち0でない値は、図2に示すようにタナーグラフ上に変数ノードxiとj番目の検査ノードを接続するエッジが存在することを意味する。
LDPC符号のタナーグラフにおいて、変数ノード及び検査ノードの各次数(degree)は、ノードに接続されるエッジの個数を示し、LDPC符号のパリティ検査行列でノードに対応する列又は行で値が‘0’でないエントリの個数と同一である。例えば、図2で、変数ノードx1 202,x2 204、x3 206,x4 208,x5 210,x6 212,x7 214,x8 216の次数は、各々4,3,3,3,2,2,2,2であり、検査ノード218,220,222,224の次数は、各々6,5,5,5である。また、図2の変数ノードに対応する図1のパリティ検査行列H1の列で値が0でないエントリ個数は、各々その関連した次数4,3,3,3,2,2,2,2と同一であり、図2の検査ノードに対応する図1のパリティ検査行列H1の行で値が0でないエントリの個数は、各々その関連した次数6,5,5,5と同一である。
LDPC符号のノードに対する次数分布を表現するために、次数がiである変数ノードの個数と変数ノードの総個数との比率がfiであり、次数がjである検査ノードの個数と検査ノードの総個数との比率をgiであると仮定する。図1及び図2に該当するLDPC符号において、f2=4/8,f3=3/8,f4=1/8、i2,3,4に対してfi=0であり、g5=3/4,g6=1/4、j5,6に対してgi=0である。LDPC符号で符号語の長さ、すなわちパリティ検査行列の列の個数はNであり、行の個数はN/2であると、次数分布を有するパリティ検査行列の全体で値が0でないエントリの密度は、下記の<数式1>により計算される。
<数式1>において、‘1’の密度は、パリティ検査行列でNが増加するにつれて減少する。一般に、LDPC符号の場合、0でないエントリの密度は符号語長Nに反比例するので、Nに対して大きな値を有するLDPC符号は非常に低い密度を有する。LDPC符号の名称で‘低密度’との言葉は、このような原理から由来する。
図3は、LDPC符号の概略的構成を示す。特に、図3は、特定構成を有するLDPC符号のパリティ検査行列の特性を示す。参照のために、図3に示すLDPC符号は、DVB-S2、DVB-T2、及びDVB-C2のようなヨーロッパデジタル放送標準の標準技術として採択された。
図3を参照すると、N1はLDPC符号で符号語の長さを、K1は情報語の長さを、(N1-K1)はパリティビットの長さを、各々意味する。さらに、整数M1及びqはq=(N1-K1)/M1により定義される。また、K1/M1は整数である。説明の便宜上、図3のパリティ検査行列は、第1のパリティ検査行列H1であると仮定する。
図3のパリティ検査行列において、K1番目から(K1-1)番目までの列を含む(パリティビットに該当する)パリティ部分は、デュアル対角(dual diagonal)形態の構成を有する。したがって、パリティ部分に該当する列の次数分布について、すべての列は、次数1を有する最後の列を除き、次数2を有する。
パリティ検査行列で、0番目から(K1-1)番目の列までの構成を有する情報語部分は、次の規則のようになる。
規則(1):総K1/M1個の列グループは、パリティ検査行列で情報語に対するK1個の列をM1個のグループにグルーピングして生成される。各列グループの各列は、下記の規則(2)により形成される。
規則(2):まず、i番目の列グループの各0番目の列の位置1が決定される(ここで、i=0,1,…,K1/M1-1)。i番目の列グループの0番目の列の次数は、Diで表される。1を有する行の位置が
であると、i番目の列グループのj番目の列(ここで、j=1,2,…,M1-1)の1を有する行の位置
は、下記の<数式2>のように定義される。
上記の規則によると、i番目の列グループ内の列の次数は、すべてDiである。
より具体的な例としては、N1=30,K1=15,M1=5,q=3の場合に3個の各列グループの各0番目の列に対して、1を有する行の位置情報は、次のように示すことができる。例えば、{0,1,2}が0番目の列グループであると、{0,1,2}は、1が0番目の列グループで0番目の列の0番目の行、1番目の行、及び2番目の行に存在することを示す。
各列グループの各0番目の列に1を有する行に関する情報に対して、便宜上、次のように各列グループ別に該当位置情報のみが表記され得る。
012
0 11 13
0 10 14
0 11 13
0 10 14
すなわち、シーケンスは、i番目の列グループの0番目の列に対する1を有する行に関する情報を順次に示す。
上記具体的な例での情報と規則(1)及び(2)を使用してパリティ検査行列を構成することによって、図3の構成を有するLDPC符号と同一の概念のLDPC符号が、図4に示すように生成することが可能である。
次に、上記パリティ検査行列を用いてLDPC符号化を遂行するプロセスの各ステップについて説明する。
便宜のために、長さK1を有する情報ビットは、
で表され、長さN1-K1を有するパリティビットは
で表される。以下に詳細に説明するLDPC符号は、N1=16200,K1=10800,M1=360,及びq=15の特性を有する。
<LDPC符号の符号化方法>
ステップ1:パリティビットは初期化される。
ステップ1:パリティビットは初期化される。
ステップ2:情報語の最初の列グループ内で0番目の列の1を有する行に関する情報は、格納されているパリティ検査行列の情報から呼び出される。
呼び出された情報と情報ビットi0を用いて、特定パリティビットpxは、下記の<数式3>に示すようにアップデートされる。ここで、xは、それぞれの値を意味する。
ステップ3:i0後続の次の359個の情報ビットi1,i2,…,i359に対して下記の<数式4>の値が得られる。
<数式4>で獲得した値を用いて、<数式3>に類似した演算を遂行する。すなわち、p{x+(m mod M1)×q}mod(N1-K1)はimに対してアップデートされる。
例えば、m=1、すなわちi1に対して、p{x+q}mod(N1-K1)は、下記の<数式5>に示すようにアップデートされる。
<数式5>において、q=15であることに留意すべきである。上記プロセスは、m=1,2,…,359に対して同様の方式で遂行される。
ステップ4:ステップ2のように、R2.0 (k) (k=1,2,…,13)に関する情報は、361番目の情報ビットi=360に対して情報を呼び出して、特定のパリティビットpxをアップデートする。ここで、xは
を意味する。i=360後続の次の359個の情報ビットi361,i362,i719に対して、P{x+(mmodM1)×qmod(N1-K1)}(m=361,362,…,719)は、同様の方式で<数式4>を適用してアップデートする。
ステップ5:360個の情報ビットグループの各々に対して、ステップ2,3,4は反復される。最後に、パリティビットは、下記の<数式6>を用いて決定される。
<数式6>において、ビットpiは、LDPC符号化が完了したパリティビットである。
従って、上記したLDPC符号化方法を用いて、符号化は、ステップ1〜5を通じて遂行される。
通常のLDPC符号の性能はタナーグラフのサイクル特性と密接に関連されることがよく知られている。特に、タナーグラフで短い長さのサイクルが多い場合に、性能劣化が発生できることが実験を通じて決定される。したがって、優れた性能を有するLDPC符号を設計するために、タナーグラフ上のサイクル特性が考慮されなければならない。
サイクル特性は、簡略に説明すると、タナーグラフで、一つの変数ノードから開始するエッジが少なくとも一つの検査ノードと他の変数ノードを通過した後に、この変数ノードに戻る間に、エッジが通過したノードの個数を意味する。例えば、図2において、202→218→204→220→202の経路は、一つのサイクルとして解釈することができる。このようなサイクル特性があまり短くも長くもない最適の長さを有するようにLDPC符号を設計することが重要である。
しかしながら、符号語長が数万ビット程度である非常に大きいLDPC符号のパリティ検査行列を、タナーグラフ上のサイクル特性を考慮して設計することは非常に難しい問題である。実際に、図3の特定構成を有するLDPC符号のサイクル特性を向上させるための設計方法は、まだ提案されていない。実際に、上記した構成を有するLDPC符号において、LDPC符号は、タナーグラフのサイクル特性の最適化を考慮しないため、高い信号対雑音比(signal to Noise Ratio:SNR)で誤りフロア(error floor)現象が観察される。
したがって、図3の特定の構成を有するLDPC符号を設計する場合には、サイクル特性を改善しつつパリティ検査行列を設計する効率的な方法が要求される。
また、LDPC符号を使用するヨーロッパデジタル放送標準では、符号の制約的使用のため、LDPC符号の符号化ブロック(coded block)の長さが2個しかないだけでなく、2個のブロック長をサポートするためにも、異なるパリティ検査行列が格納される。
しかしながら、LDPC符号を実際の通信システムに適用するために、LDPC符号は、通信システムで要求されるデータスループットに適合するように設計されなければならない。特に、ハイブリッド自動再送要求(Hybrid Automatic Retransmission reQuest:HARQ)方式と適応型変調及び符号化(Adaptive Modulation and Coding:AMC)方式を使用する適応型通信システムだけでなく、多様なブロードキャストサービスをサポートする通信システムにおいて、多様なブロック長を有するLDPC符号は、ユーザーの要求によって多様なデータスループットをサポートするために要求される。
さらに、LDPC符号の各ブロック長に対して独立的なパリティ検査行列の格納はメモリ効率性を低下させるため、新たなパリティ検査行列を設計せずに、与えられた既存のパリティ検査行列から多様なブロック長を効率的にサポートする新たな方法に対する研究が必要である。
したがって、本発明は上記した従来技術の問題点に鑑みてなされたものであって、その目的は、通信システムにおける可変ブロック長を有する線形ブロック符号を生成するパリティ検査行列の生成方法を提供することにある。
また、本発明の目的は、通信システムにおける可変ブロック長を有する構造的なLDPC符号を生成するパリティ検査行列の生成方法を提供することにある。
本発明の他の目的は、パリティ検査行列を生成する方法を用いて送受信方法及び装置を提供することにある。
また、本発明の目的は、特定構成を有するLDPC符号の設計において、サイクル特性を準最適化(suboptimize)してLDPC符号のパリティ検査行列を効率的に生成する方法及び装置を提供することにある。
さらに、本発明の目的は、LDPC符号を用いる通信システムにおいて、一つのパリティ検査行列からサイクル特性を準最適化して多様なブロック長を有するLDPC符号を符号化及び復号化する方法及び装置を提供することにある。
加えて、本発明の目的は、LDPC符号を格納するためのメモリ効率性を向上させるために、サイクル特性を準最適化して設計したパリティ検査行列からブロック長が異なるLDPC符号を生成する方法及び装置を提供することにある。
上記のような目的を達成するために、本発明の一態様によれば、通信システムの送信器/受信器における線形ブロック符号を生成するために使用されるパリティ検査行列の生成方法を提供する。その方法は、与えられた第1のパリティ検査行列に対して所定の規則を満足させる第2のパリティ検査行列の基本パラメータを決定するステップと、基本パラメータを用いて、第2のパリティ検査行列のパリティ部分に対応する部分行列を生成するステップと、第1のパリティ検査行列と基本パラメータを用いて、第2のパリティ検査行列の情報語部分に対応する部分行列を生成するステップと、第2のパリティ検査行列を生成するために、第2のパリティ検査行列のパリティ部分に対応する部分行列と第2のパリティ検査行列の情報語部分に対応する部分行列を結合するステップとを有する。
本発明の他の態様によれば、上記方法に従って生成された第2のパリティ検査行列を用いて線形ブロック符号の符号化を遂行する方法が提供される。
また、本発明の他の態様によれば、上記方法に従って生成された第2のパリティ検査行列を用いて線形ブロック符号の復号化を遂行する方法が提供される。
本発明の他の態様によれば、通信システムにおける送信装置を提供する。その装置は、情報語を線形ブロック符号に符号化するエンコーダと、線形ブロック符号を送信する送信器と、第1のパリティ検査行列から線形ブロック符号によって第2のパリティ検査行列を決定し、第2のパリティ検査行列を用いて符号化を遂行するようにエンコーダを制御する制御器とを含み、制御器は、第1のパリティ検査行列に対して所定の規則を満足させる第2のパリティ検査行列の基本パラメータを決定し、基本パラメータを用いて第2のパリティ検査行列のパリティ部分に対応する部分行列を生成し、第1のパリティ検査行列と基本パラメータを用いて第2のパリティ検査行列の情報語部分に対応する部分行列を生成し、第2のパリティ検査行列を生成するために、第2のパリティ検査行列のパリティ部分に対応する部分行列と第2のパリティ検査行列の情報語部分に対応する部分行列を結合する。
さらに、本発明の他の態様によれば、通信システムにおける受信装置を提供する。その装置は、通信ネットワークを通じて伝送された信号を受信する受信器と、線形ブロック符号で符号化される受信信号を情報語に復号化するデコーダと、第1のパリティ検査行列から線形ブロック符号によって第2のパリティ検査行列を決定し、第2のパリティ検査行列を用いて復号化するようにデコーダを制御する制御器とを含み、制御器は、第1のパリティ検査行列に対して所定の規則を満足させる第2のパリティ検査行列の基本パラメータを決定し、基本パラメータを用いて第2のパリティ検査行列のパリティ部分に対応する部分行列を生成し、第1のパリティ検査行列と基本パラメータを用いて第2のパリティ検査行列の情報語部分に対応する部分行列を生成し、第2のパリティ検査行列を生成するために、第2のパリティ検査行列のパリティ部分に対応する部分行列と第2のパリティ検査行列の情報語部分に対応する部分行列を結合する。
本発明は、非常に長い符号語長を有する線形ブロック符号のパリティ検査行列を、準最適化したタナーグラフのサイクル特性を維持しつつ、小さいサイズのパリティ検査行列から効率的に設計することができる。
また、本発明は、線形ブロック符号を使用する通信システムに与えられたパリティ検査行列に関する情報を用いて多様なブロック長を有する線形ブロック符号を生成することができる。一つのパリティ検査行列から多様なブロック長を有する線形ブロック符号をサポートできるため、パリティ検査行列の情報は、効率的に格納され、システムの拡張に容易である。
本発明による実施形態の上記及び他の態様、特徴、及び利点は、添付の図面と共に述べる以下の詳細な説明から、一層明らかになるはずである。
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
添付の図面を参照した下記の説明は、特許請求の範囲の記載及びこれと均等なものの範囲内で定められるような本発明の実施形態の包括的な理解を助けるために提供するものであり、この理解を助けるための様々な特定の詳細を含むが、一つの実施形態に過ぎない。従って、本発明の範囲及び趣旨を逸脱することなく、ここに説明する実施形態の様々な変更及び修正が可能であるということは、当該技術分野における通常の知識を有する者には明らかである。また、明瞭性と簡潔性の観点から、当業者によく知られている機能や構成に関する具体的な説明は、省略する。
添付の図面を参照した下記の説明は、特許請求の範囲の記載及びこれと均等なものの範囲内で定められるような本発明の実施形態の包括的な理解を助けるために提供するものであり、この理解を助けるための様々な特定の詳細を含むが、一つの実施形態に過ぎない。従って、本発明の範囲及び趣旨を逸脱することなく、ここに説明する実施形態の様々な変更及び修正が可能であるということは、当該技術分野における通常の知識を有する者には明らかである。また、明瞭性と簡潔性の観点から、当業者によく知られている機能や構成に関する具体的な説明は、省略する。
本発明の実施形態によって、LDPC符号、例えば線形ブロック符号のパリティ検査行列を生成する方法が提案される。以下に説明されるパリティ検査行列の生成方法は、LDPC符号だけでなく、パリティ検査行列を使用する他の線形ブロック符号に同一の方式で適用できることに留意すべきである。
既知の基本的に小さいサイズのLDPC符号のパリティ検査行列から大きいサイズのLDPC符号のパリティ検査行列を生成する方法が、以下で提供される。さらに、特定形態のLDPC符号を使用する通信システムで可変ブロック長をサポートする装置、及びその制御方法も提案される。小さいサイズのLDPC符号のパリティ検査行列は、次の方法を使用して与えられた大きいサイズのLDPC符号のパリティ検査行列から生成することができることは、当該技術分野における通常の知識を持つ者には明らかである。しかしながら、本発明は、設計された可変ブロック長をすべてサポートすることに限定されるものではない。
説明の便宜のために、LDPC符号は、図3に示したように、従来技術の規則(1)、(2)に基づいて設計されたLDPC符号と同一の構成を有する。さらに、既定のLDPC符号のパリティ検査行列は第1のパリティ検査行列H1であり、その符号語(符号化ブロック)長及び情報語長はそれぞれN1及びK1である。したがって、パリティの長さは(N1-K1)である。また、M1及びqは、q=(N1-K1)/M1に対応するように決定され、K1/M1も整数である。
本発明の一実施形態によって、次の規則を満たす第2のパリティ検査行列H2の設計のための方法が提供される。パリティ検査行列H2の符号語長と情報語長は、各々N2とK2である。
規則(3):正の整数pに対して、N2=pN1,K2=pK1,M2=pM1である。したがって、K2/M2=K1/M1は、H2が情報語部分の列グループの個数のH1と同一であることを満足させる。また、(N2-K2)/M2=q=(N1-K1)/M1が与えられる。
規則(4):H2及びH1は、情報語部分に対する次数分布は同一である。パリティ検査行列H2のi番目の列グループ(i=0,1,…,K2/M2-1)の各0番目の列で1を有する行の位置は、
である。ここで、Diは、i番目の列グループの0番目の列の次数である。
規則(5)
H2のタナーグラフ上のサイクル特性は、H1のタナーグラフ上のサイクル特性と同一、あるいは上記特性より良くなければならない。
H2のタナーグラフ上のサイクル特性は、H1のタナーグラフ上のサイクル特性と同一、あるいは上記特性より良くなければならない。
規則(6):H1は、H2に関する情報から生成できるべきである。
規則(7):H1により定義されるLDPC符号は、H2に関する情報を用いて符号化できるべきである。
本発明の一実施形態によって、下記の方法は、図5のフローチャートに示すように、規則(3),(4),(5),(6),(7)を満たすLDPC符号のパリティ検査行列H2を生成するために提供される。説明の便宜上、規則(4)で、一般性を失わずに
を満たすと仮定する。
<LDPC符号のパリティ検査行列の生成方法>
図5は、本発明の実施形態により、線形ブロック符号のパリティ検査行列を生成する方法を示すフローチャートである。
図5は、本発明の実施形態により、線形ブロック符号のパリティ検査行列を生成する方法を示すフローチャートである。
図5を参照すると、ステップ510で、生成されるパリティ検査行列H2の基本パラメータが決定される。この基本パラメータは、LDPC符号の符号語(すなわち、符号化ブロック)の長さ、及び情報語がグルーピングされるサイズ、すなわちパリティ検査行列H2で列グループのサイズを含む。
ステップ520で、パリティ検査行列H2のパリティビットに対応する部分行列は、所定の構成で定義される。より具体的には、ステップ520の動作は、次のステップ1及び2を含む。
ステップ1:図3のパリティビットに対応する部分行列と同一の構成を有する(N2-K2)×(N2-K2)の行列は、H2のパリティ部分に対応する部分行列として設定される。
ステップ2:‘i’は0(i=0)に初期化される。
ステップ530で、与えられたパリティ検査行列H1の情報ビットに対応するシーケンスが呼び出される。より具体的に説明すると、ステップ530の動作は、次のステップ3を含む。
ステップ540で、パリティ検査行列H1を示すシーケンスから、情報ビットに対応するシーケンスは、下記のステップ4を用いて、パリティ検査行列H2で決定される。
ステップ4:パリティ検査行列H2で情報ビットに対応する(i+1)番目から((N2-K2)/M2-1)番目の列グループに該当する部分行列の成分はすべて0であると仮定し、次の条件を満足させるシーケンス
は順次に獲得される。
条件(2)
条件(1)を満たすシーケンスの中で、タナーグラフ上のサイクル特性が最も良いシーケンス、すなわち最上のシーケンスがいくつかある場合、それらのうちいずれか一つは任意に選択される。
条件(1)を満たすシーケンスの中で、タナーグラフ上のサイクル特性が最も良いシーケンス、すなわち最上のシーケンスがいくつかある場合、それらのうちいずれか一つは任意に選択される。
ステップ5:i=1,…,(N2-K2)/M2-1に対して、ステップ3及び4は反復される。すなわち、ステップ530及びステップ540は、図5に示されていないが、i=1,…,(N2-K2)/M2-1に対して反復される。
図5に示す方法のより容易に理解するために、実施形態を以下に説明される図6、図7、及び図8に示す。理解を助けるために、まず、ステップ3で<数式7>が使用される一例を説明する。
図6の例を説明するために使用される主要パラメータは、M1=3,p=2,M2=pM1=6,(N1-K1)=9、及びq=(N1-K1)/3=3であり、一つの列グループ601の0番目の列603に1を有する行の位置情報は、0,5,7である。言い換えれば、与えられた一つの列グループ601の0番目の列603で、1は、0番目、5番目、及び7番目の行に存在することがわかる。また、与えられた列グループ601の第1及び第2の列605,607は、0番目の列603の1の位置を、モジュロ(modulo)(N1-K1)=9に対してq=3だけ巡回シフト(cyclic shift)して容易に得られることがわかる。図6の列グループ601の列603,605,607の次数はすべて3であり、行の次数はすべて1であることがわかる。
図7を参照して、図6の与えられた列グループから獲得可能な新たな列グループの0番目の列の構成について説明する。
図6の列グループの0番目の列に1を有する行の位置情報が0,5,7であるため、新たな列グループの0番目の列に1を有する行の位置情報は、<数式7>のみがステップ3に使用される場合、{0,5,7},{0,5,16},{0,7,14},{0,14,16},{5,7,9},{5,9,16},{7,9,14},{9,14,16}のうちいずれか一つとして表すことができる。
これら8個の行の位置情報に対して、列の構成は、図7の参照番号701で表示したように順次に示される。
8個の行の位置情報の中で、ステップ4を通じて条件(1)及び(2)を満たすシーケンスが{0,5,16}又は第2の候補703であると仮定すると、新たな列グループの0番目の列は、行の長さが18であり、0番目、5番目、及び16番目の行の各々に1が存在する列として定義することができる。
これから、1番目から5=(M2-1)番目の列は、新たな0番目の列に対して、図6の形態のLDPC符号を生成する方法を適用して生成される。図6の形態のLDPC符号を生成する方法に従って、残りの列は、図8に示すように、0番目の列の1の位置をq=3だけモジュロ(N1-K1)=9に対して巡回シフトして獲得することができる。
図8を参照すると、列グループ801のすべての列の次数は、すべて3であり、行の次数はすべて1である。それによって、図8は、情報語部分の次数の分布が図6と同一である。
図9を参照すると、<数式8>がステップ3で使用される場合、図6の与えられた列グループから獲得可能な新たな列グループの0番目の列の構成が提供される。
図6の列グループに0番目の列に1を有する行の位置情報が0,5,7であるため、新たな列グループの0番目の列に1を有する行の位置情報は、<数式8>がステップ3で使用される場合、{0,10,14},{0,10,15},{0,11,14},{0,11,15},{1,10,14},{1,10,15},{1,11,14},{1,11,15}のうちいずれか一つで示すことができる。
これら8個の行の位置情報に対して、列の構成は、図9の参照番号901で表すように順次に示される。
8個の行の位置情報の中で、ステップ4を通じて条件(1)及び(2)を満たすシーケンスが{0,10,15}又は第2の候補903であると、新たな列グループの0番目の列は、行の長さが18であり、各々の0番目、10番目、及び15番目の行に1が存在する列として定義することができる。
1番目から5=(M2-1)番目の列は、新たな0番目の列に対して、図3の形態のLDPC符号を生成する方法を適用して生成される。図3の形態のLDPC符号を生成する方法に従って、残りの列は、図10に示すように、0番目の列の1の位置をq=3だけモジュロ(N1-K1)=9に対して巡回シフトして獲得することができる。
図10を参照すると、列グループ1001のすべての列の次数はすべて3であり、行の次数はすべて1であり、すなわち情報語部分の次数分布が図6と同一である。
図5に示した方法が規則(3),(4),(5),(6),(7)を満たす説明は、以下に示す。
規則(3)及び(4)は、上記方法の基本仮定に対して満足される。
規則(5)を参照すると、ステップ4ですべてのi,kに対して
であると仮定すると、パリティ検査行列H1の構成は、同一の方式でパリティ検査行列H2に適用され、H2は、タナーグラフ上のサイクル特性がH1と同一である。したがって、この場合に、規則(5)が満たされる。
しかしながら、タナーグラフに最も良いサイクル特性を有するシーケンスがステップ4で選択されるため、
である場合に対してより良く、あるいは同一であるサイクル特性を有するシーケンスはすべてのi,kに対して選択される。すなわち、サイクル特性が同一であることが保障されても、サイクル特性が悪くなる最悪の場合が発生しないことがわかる。したがって、規則(5)は、ステップ4により満たされることがわかる。
規則(6)を参照すると、パリティ検査行列H2を示す列グループに関する情報は、
として定義される。<数式7>がステップ3で使用される場合、一定の整数lに対して
のような形態を有する。N1及びK1は既知の値であるため、
は、次の<数式10>を用いて
から抽出できる。
<数式10>及び<数式11>を参照すると、パリティ検査行列H2の列グループに関する情報が知られていると、
の値は、その値を別途に格納せずに、簡単な演算を通じて得られる。さらに、H1とH2がqのみが同一であるため、H1は、
から得られた
から獲得され、それによって規則(6)を満たすことができる。
規則(7)を参照すると、H1及びH2により定義されるすべてのLDPC符号は、従来技術の規則で説明したように符号化することができる。符号語長、情報語長、qの値が与えられた場合、情報語の各列グループの0番目の列で1を有する行に関する情報のみを用いて、符号化が遂行される。
が規則(6)によって
から獲得できるので、規則(7)が満たされる。
上記した説明ではH2がH1から獲得されるが、一例として、大きいパリティ検査行列は、図5に示したように、上記方法を反復して獲得することができる。
要約すれば、効率的なパリティ検査行列は、下記の<数式12>、<数式13>、及び<数式14>を満足するパリティ検査行列H1,H2,H3,…,HSに対して図5に示した方法を反復的に適用して設計することができる。ここで、Ni,Ki,Miは、各々Hiの符号語長、情報語長、規則(1)での列グループの単位を意味し、Ni+1=piNi,Ki+1=piKi,Mi+1=piMiは、一定の整数pi(i=1,…,s-1)に対して満足される。
加えて、図5の方法により得られたパリティ検査行列HSに関する情報のみが与えられると、H1,H2,…,HS-1はすべて生成され得る。
規則(6)を満足することによって、本発明の一実施形態により提案されたLDPC符号のパリティ検査行列は、一つのパリティ検査行列から多様なサイズを有するパリティ検査行列を生成することがわかる。パリティ検査行列のサイズがそのLDPC符号の符号語長を示すため、本発明の一実施形態により提案される方法に従って生成されるLDPC符号は、<数式10>又は<数式11>を用いて多様なブロック長を有するLDPC符号をサポートすることがわかる。多様なブロック長を有するLDPC符号をサポートするにもかかわらず、一つのパリティ検査行列のみに関する情報は、格納されて高いメモリ効率性を保証する。
本発明の一実施形態によって、パリティ検査行列H2は、下記の<数式15>乃至<数式20>に与えられたパラメータを有するパリティ検査行列に対して図5に示した方法を適用して効率的に生成され、この生成されたパリティ検査行列H2は<表1>乃至<表6>に示される。
<表1>は、10個の列グループを構成するパリティ検査行列の各0番目の列に1を有する行の位置情報を示すパリティ検査行列の一例を示す。{122,149,…,2773}は0番目の列グループの0番目の列で1を有する行の位置を、{167,279,…,2681}は1番目の列グループの0番目の列で1を有する行の位置を、{866,1229,2661}は9番目の列グループの0番目の列で1を有する行の位置を、各々表す。下記の<表2>乃至<表41>により示されるパリティ検査行列は、同一の方式で解釈され得る。
本発明の他の実施形態によって、パリティ検査行列H2及びH3は、次の<数式21>乃至<数式26>に与えられたパラメータを有するパリティ検査行列H1に対して図5の方法を適用して効率的に生成され、この生成されたパリティ検査行列H2及びH3は<表7>乃至<表18>に示される。
本発明の他の実施形態によって、パリティ検査行列H2及びH3は、<数式27>乃至<数式31>に与えられたパラメータを有するパリティ検査行列H1に対して図5の方法を適用して効率的に生成され、この生成されたパリティ検査行列H2及びH3は<表19>乃至<表28>で示される。
本発明の他の実施形態によって、パリティ検査行列H2は、下記の<数式32>乃至<数式35>に与えられたパラメータを有するパリティ検査行列に対して図5の方法を適用して効率的に生成され、この生成されたパリティ検査行列H2は<表29>乃至<表32>で表示される。
本発明の他の実施形態によって、パリティ検査行列H2は、下記の<数式36>乃至<数式40>に与えられたパラメータを有するパリティ検査行列H1に対して図5の方法を適用して効率的に生成され、この生成されたパリティ検査行列H2は<表33>乃至<表37>で表示される。
本発明の他の実施形態によって、パリティ検査行列H2は、下記の<数式41>乃至<数式44>に与えられたパラメータを有するパリティ検査行列H1に対して図5の方法を適用して効率的に生成され、この生成されたパリティ検査行列H2は<表38>乃至<表41>で示される。
図11は、本発明の一実施形態による線形ブロック符号を用いる通信システムを示すブロック構成図である。
図11を参照すると、メッセージuは、信号cを出力するLDPCエンコーダ1111によって送信器1110で符号化される。出力信号cは、無線チャンネル1120を介して伝送される信号sを出力する変調器1113によって変調される。受信器1130で、復調器1131は、無線チャンネル1120を介して受信された信号rを復調し、復調された信号xを出力する。LDPCデコーダ1133は、復調された信号xからメッセージの推定値を抽出する。
LDPCエンコーダ1111及びLDPCデコーダ1133は、所定の符号化/復号化方式を用いて、通信システムにより要求されるブロック長に従ってパリティ検査行列を選択して符号化及び復号化を遂行する。特に、本発明の一実施形態によって、LDPCエンコーダ1111及びLDPCデコーダ1133は、多様なブロック長に対するLDPC符号のパリティ検査行列を別途に格納することなく、小さいサイズのLDPC符号のパリティ検査行列から大きいサイズのLDPC符号のパリティ検査行列を生成したり、あるいは大きいサイズのLDPC符号のパリティ検査行列から小さいサイズのLDPC符号のパリティ検査行列を生成したりしてLDPC符号で多様なブロック長をサポートし、または最も長いブロック長を有するLDPC符号のパリティ検査行列を使用する多様なブロック長をサポートすることができる。
図12は、本発明の一実施形態により生成されたLDPC符号を用いる送信装置を示すブロック構成図である。
この送信装置は、LDPC符号パリティ検査行列抽出部1210、制御部1230、及びLDPCエンコーダ1250を含む。
LDPC符号パリティ検査行列抽出部1210は、システムの要求事項によってLDPC符号パリティ検査行列を抽出する。このLDPC符号パリティ検査行列は、図5に示した方法により最終的に獲得されたシーケンス情報から<数式10>又は<数式11>を用いて抽出でき、そのパリティ検査行列を格納しているメモリから抽出でき、送信装置に与えられることもでき、あるいは送信装置で生成することもできる。
制御部1230は、システムの要求事項に合うように符号語の長さ又は情報語長によって必要なパリティ検査行列を決定する。したがって、制御部1230は、LDPC符号パリティ検査行列抽出部1210を含むことができる。
LDPCエンコーダ1250は、制御部1230とLDPC符号パリティ検査行列抽出部1210により呼び出されるLDPC符号パリティ検査行列に関する情報に基づいて符号化を遂行する。
図13は、本発明の実施形態による受信装置を示すブロック構成図である。特に、図13に示す受信装置は、設計されたLDPC符号を用いる通信システムによって伝送された信号を受信し、この受信信号からユーザーの所望するデータを復元する。
受信装置は、復調器1310、パリティ検査行列判断部1330、制御部1350、LDPC符号パリティ検査行列抽出部1370、及びLDPCデコーダ1390を備える。
復調器1310は、LDPC符号を受信して復調し、この復調した信号をパリティ検査行列判断部1330とLDPCデコーダ1390に伝送する。
パリティ検査行列判断部1330は、制御部1350の制御下に、復調された信号からシステムで使用されるLDPC符号のパリティ検査行列を判定する。
制御部1350は、パリティ検査行列判断部1330により判定された結果をLDPC符号パリティ検査行列抽出部1370とLDPCデコーダ1390に伝送する。
LDPC符号パリティ検査行列1370は、制御部1350の制御下に、上記システムにより要求されるLDPC符号のパリティ検査行列を抽出してLDPCデコータ1390に伝送する。あるいは、制御部1350は、パリティ検査行列判断部1330とLDPC符号パリティ検査行列抽出部1370のうち少なくとも一つを含む。LDPC符号パリティ検査行列は、図5に示した方法により最終的に獲得されたシーケンス情報から<数式10>又は<数式11>を用いて抽出でき、そのパリティ検査行列を格納しているメモリから抽出でき、送信装置に与えられることもでき、あるいは送信装置で生成することができる。
LDPCデコーダ1390は、制御部1350の制御下に、復調器1310から伝送された受信信号及びLDPC符号パリティ検査行列抽出部1370から伝送されたLDPC符号のパリティ検査行列に関する情報に基づいて復号化を遂行する。
図14は、本発明の一実施形態による受信装置の復号化動作を示す。
ステップ1410で、パリティ検査行列判断部1330は、受信された信号からシステムで使用されるLDPC符号のパリティ検査行列を判定する。ステップ1420で、制御部1350は、パリティ検査行列判断部1330により判断された結果として、LDPC符号のパリティ検査行列に関する情報をLDPC符号パリティ検査行列抽出部1370及びLDPCデコーダ1390に伝送する。ステップ1430で、LDPC符号パリティ検査行列抽出部1370は、システムで要求するLDPC符号のパリティ検査行列を抽出してLDPCデコーダ1390に伝送する。ステップ1440で、LDPCデコーダ1390は、受信したLDPC符号のパリティ検査行列を復号化する。
図11乃至図14の実施形態では、一例としてLDPC符号に関連して説明したが、上記した送信及び受信装置の構成及び動作は、LDPC符号だけでなくパリティ検査行列を用いる他の線形ブロック符号にも同一の方式で適用することができる。
以上、本発明の詳細な説明においては具体的な実施形態に関して説明したが、特許請求の範囲の記載及びこれと均等なものに基づいて定められる本発明の範囲及び趣旨を逸脱することなく、形式や細部の様々な変更が可能であることは、当該技術分野における通常の知識を持つ者には明らかである。
1110 送信機
1111 LDPCエンコーダ
1113 変調器
1120 チャンネル
1130 受信機
1131 復調器
1133 LCPCデコーダ
1111 LDPCエンコーダ
1113 変調器
1120 チャンネル
1130 受信機
1131 復調器
1133 LCPCデコーダ
図3のパリティ検査行列において、K1番目から(N 1 -1)番目までの列を含む(パリティビットに該当する)パリティ部分は、デュアル対角(dual diagonal)形態の構成を有する。したがって、パリティ部分に該当する列の次数分布について、すべての列は、次数1を有する最後の列を除き、次数2を有する。
Claims (14)
- 通信システムの送信器/受信器における線形ブロック符号を生成するために使用されるパリティ検査行列の生成方法であって、
与えられた第1のパリティ検査行列に対して所定の規則を満足させる第2のパリティ検査行列の基本パラメータを決定するステップと、
前記基本パラメータを用いて、第2のパリティ検査行列のパリティ部分に対応する部分行列を生成するステップと、
前記第1のパリティ検査行列と前記基本パラメータを用いて、前記第2のパリティ検査行列の情報語部分に対応する部分行列を生成するステップと、
前記第2のパリティ検査行列を生成するために、前記第2のパリティ検査行列のパリティ部分に対応する部分行列と第2のパリティ検査行列の情報語部分に対応する部分行列とを結合するステップと、
を有することを特徴とする方法。 - 前記第1のパリティ検査行列と前記第2のパリティ検査行列は、相互に異なるサイズを有することを特徴とする請求項1に記載の方法。
- 前記基本パラメータは、前記線形ブロック符号の符号語と情報語の長さ、及び前記第2のパリティ検査行列で前記情報語がグルーピングされるサイズのうち少なくとも一つを含むことを特徴とする方法。
- 前記パリティ部分に対応する部分行列を生成するステップは、
前記線形ブロック符号の符号語と情報語の長さを用いてサイズが決定される行列を、前記第2のパリティ検査行列で前記パリティ部分に対応する部分行列として設定するステップを有し、
前記パリティ部分に対応する部分行列は所定の構成で定義されることを特徴とする請求項3に記載の方法。 - 前記情報語部分に対応する部分行列を生成するステップは、
前記第1のパリティ検査行列で情報語部分に対応するシーケンスから、前記情報語がグルーピングされるサイズに対応するように前記第2のパリティ検査行列の情報語部分に対応するシーケンスを決定するステップを有することを特徴とする請求項3に記載の方法。 - 前記所定の規則は、
前記第1及び第2のパリティ検査行列が情報語部分の列グループの個数が同一である規則、
前記第1及び第2のパリティ検査行列の情報語部分の次数分布が同一である規則、
及び前記第2のパリティ検査行列で短い長さを有するサイクル個数がタナーグラフ上のサイクル特性を考慮する場合、前記第1のパリティ検査行列で短い長さを有するサイクル個数以下である規則のうち少なくとも一つを含むことを特徴とする請求項1に記載の方法。 - 前記第2のパリティ検査行列を用いて前記線形ブロック符号を符号化するステップをさらに有することを特徴とする請求項1に記載の方法。
- 前記第2のパリティ検査行列を用いて前記線形ブロック符号を復号化するステップをさらに有することを特徴とする請求項1に記載の方法。
- 通信システムにおける送信装置であって、
情報語を線形ブロック符号に符号化するエンコーダと、
前記線形ブロック符号を送信する送信器と、
第1のパリティ検査行列から前記線形ブロック符号によって第2のパリティ検査行列を決定し、前記第2のパリティ検査行列を用いて符号化を遂行するように前記エンコーダを制御する制御器と、を含み、
前記制御器は、前記第1のパリティ検査行列に対して所定の規則を満足させる第2のパリティ検査行列の基本パラメータを決定し、前記基本パラメータを用いて前記第2のパリティ検査行列のパリティ部分に対応する部分行列を生成し、前記第1のパリティ検査行列と前記基本パラメータを用いて前記第2のパリティ検査行列の情報語部分に対応する部分行列を生成し、前記第2のパリティ検査行列を生成するために、前記第2のパリティ検査行列のパリティ部分に対応する部分行列と第2のパリティ検査行列の情報語部分に対応する部分行列とを結合することを特徴とする送信装置。 - 通信システムにおける受信装置であって、
通信ネットワークを通じて伝送された信号を受信する受信器と、
線形ブロック符号で符号化される前記受信信号を情報語に復号化するデコーダと、
第1のパリティ検査行列から前記線形ブロック符号によって第2のパリティ検査行列を決定し、前記第2のパリティ検査行列を用いて復号化するように前記デコーダを制御する制御器と、を含み、
前記制御器は、前記第1のパリティ検査行列に対して所定の規則を満足させる第2のパリティ検査行列の基本パラメータを決定し、前記基本パラメータを用いて前記第2のパリティ検査行列のパリティ部分に対応する部分行列を生成し、前記第1のパリティ検査行列と前記基本パラメータを用いて前記第2のパリティ検査行列の情報語部分に対応する部分行列を生成し、前記第2のパリティ検査行列を生成するために、前記第2のパリティ検査行列のパリティ部分に対応する部分行列と第2のパリティ検査行列の情報語部分に対応する部分行列を結合することを特徴とする受信装置。 - 前記第1及び第2のパリティ検査行列は、下記の[数1]により与えられたパラメータ値を有する場合、
- 前記第1及び第2のパリティ検査行列は、下記の[数2]により与えられたパラメータ値を有する場合、
- 前記第1及び第2のパリティ検査行列は、下記の[数3]により与えられたパラメータ値を有する場合、
- 前記第1及び第2のパリティ検査行列は、下記の[数4]により与えられたパラメータ値を有する場合、
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20090105092 | 2009-11-02 | ||
KR10-2009-0105092 | 2009-11-02 | ||
KR10-2010-0027322 | 2010-03-26 | ||
KR1020100027322A KR20110048443A (ko) | 2009-11-02 | 2010-03-26 | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호/복호 장치 및 방법 |
KR1020100054388A KR20110048448A (ko) | 2009-11-02 | 2010-06-09 | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법 |
KR10-2010-0054388 | 2010-06-09 | ||
KR1020100082182A KR101644656B1 (ko) | 2009-11-02 | 2010-08-24 | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법 |
KR10-2010-0082182 | 2010-08-24 | ||
PCT/KR2010/007679 WO2011053101A2 (en) | 2009-11-02 | 2010-11-02 | Apparatus and method for generating a parity check matrix in a communication system using linear block codes, and a transmission/reception apparatus and method using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013509132A true JP2013509132A (ja) | 2013-03-07 |
JP5436688B2 JP5436688B2 (ja) | 2014-03-05 |
Family
ID=43426154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012536707A Expired - Fee Related JP5436688B2 (ja) | 2009-11-02 | 2010-11-02 | 線形ブロック符号を使用する通信システムにおけるパリティ検査行列を生成する方法及び装置とそれを用いる送受信装置及び方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8423860B2 (ja) |
EP (2) | EP2317656A1 (ja) |
JP (1) | JP5436688B2 (ja) |
KR (1) | KR101644656B1 (ja) |
CN (1) | CN102696175B (ja) |
AU (1) | AU2010313884B2 (ja) |
RU (1) | RU2537806C2 (ja) |
WO (1) | WO2011053101A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8677209B2 (en) * | 2009-11-19 | 2014-03-18 | Lsi Corporation | Subwords coding using different encoding/decoding matrices |
KR102268189B1 (ko) * | 2012-05-07 | 2021-06-23 | 도널드선 컴파니 인코포레이티드 | 실록산 오염물질 제거를 위한 물질, 방법 및 장치 |
WO2014145217A1 (en) * | 2013-03-15 | 2014-09-18 | Hughes Network Systems, Llc | Low density parity check (ldpc) encoding and decoding for small terminal applications |
CN103312457B (zh) * | 2013-05-09 | 2016-04-13 | 西安电子科技大学 | 卷积码编码参数全盲识别方法 |
CN104270225B (zh) * | 2014-09-11 | 2017-11-03 | 山东大学 | 一种差错控制编码的码字类型盲识别方法 |
US10284230B2 (en) * | 2016-11-15 | 2019-05-07 | Western Digital Technologies, Inc. | Linked storage system and host system error correcting code |
KR102549344B1 (ko) * | 2017-08-10 | 2023-06-30 | 삼성전자주식회사 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
US11258536B2 (en) | 2017-08-10 | 2022-02-22 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding/decoding channel in communication or broadcasting system |
RU2743784C1 (ru) * | 2020-11-13 | 2021-02-26 | Акционерное Общество "Крафтвэй Корпорэйшн Плс" | Способ кодирования данных на основе LDPC кода |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040054960A1 (en) * | 2002-07-03 | 2004-03-18 | Mustafa Eroz | Method and system for providing low density parity check (LDPC) encoding |
WO2008092040A2 (en) * | 2007-01-24 | 2008-07-31 | Qualcomm Incorporated | Ldpc encoding and decoding of packets of variable sizes |
WO2009069580A1 (ja) * | 2007-11-26 | 2009-06-04 | Sony Corporation | データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法 |
WO2009104898A2 (en) * | 2008-02-18 | 2009-08-27 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
WO2011158749A1 (ja) * | 2010-06-17 | 2011-12-22 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4320642A (en) * | 1979-12-28 | 1982-03-23 | The Eastern Company | Paddle locks with handle disconnect features |
US6695361B1 (en) * | 2001-03-30 | 2004-02-24 | Tri/Mark Corporation | Latch structure |
US6895547B2 (en) * | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US6471260B1 (en) * | 2001-08-06 | 2002-10-29 | The Eastern Company | Rotary latches with enhanced service longevity |
KR100996029B1 (ko) * | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
US7156430B2 (en) * | 2004-06-22 | 2007-01-02 | Tri/Mark Corporation | Latch assembly |
US7320488B2 (en) * | 2004-06-22 | 2008-01-22 | Tri/Mark Corporation | Latch assembly |
US7543212B2 (en) | 2004-09-13 | 2009-06-02 | Idaho Research Foundation, Inc. | Low-density parity-check (LDPC) encoder |
WO2006039801A1 (en) | 2004-10-12 | 2006-04-20 | Nortel Networks Limited | System and method for low density parity check encoding of data |
EP1966897A4 (en) | 2005-12-27 | 2012-05-30 | Lg Electronics Inc | DEVICES AND METHODS FOR DECODING USING A CHANNEL CODE OR LPDC |
KR101147768B1 (ko) * | 2005-12-27 | 2012-05-25 | 엘지전자 주식회사 | 채널 코드를 이용한 복호화 방법 및 장치 |
US8029029B2 (en) * | 2006-01-06 | 2011-10-04 | PI Optima, Inc. | Rotary latch with joystick |
WO2007080827A1 (ja) * | 2006-01-10 | 2007-07-19 | Mitsubishi Electric Corporation | 検査行列生成方法 |
EP2381582B1 (en) * | 2007-12-06 | 2013-04-10 | Samsung Electronics Co., Ltd. | Method and apparatus for channel encoding in a communication system using low-density parity-check codes |
SI2093887T1 (sl) * | 2008-02-18 | 2013-12-31 | Samsung Electronics Co., Ltd. | Naprava in postopek za kodiranje in dekodiranje kanala v komunikacijskem sistemu z uporabo paritetnih kod z nizko gostoto |
KR101192920B1 (ko) * | 2008-02-18 | 2012-10-18 | 포항공과대학교 산학협력단 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 |
-
2010
- 2010-08-24 KR KR1020100082182A patent/KR101644656B1/ko active IP Right Grant
- 2010-11-02 US US12/917,944 patent/US8423860B2/en not_active Expired - Fee Related
- 2010-11-02 AU AU2010313884A patent/AU2010313884B2/en not_active Ceased
- 2010-11-02 EP EP10189685A patent/EP2317656A1/en not_active Ceased
- 2010-11-02 CN CN201080060226.0A patent/CN102696175B/zh not_active Expired - Fee Related
- 2010-11-02 WO PCT/KR2010/007679 patent/WO2011053101A2/en active Application Filing
- 2010-11-02 JP JP2012536707A patent/JP5436688B2/ja not_active Expired - Fee Related
- 2010-11-02 EP EP20120161283 patent/EP2472725A1/en not_active Ceased
- 2010-11-02 RU RU2012122774/08A patent/RU2537806C2/ru not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040054960A1 (en) * | 2002-07-03 | 2004-03-18 | Mustafa Eroz | Method and system for providing low density parity check (LDPC) encoding |
WO2008092040A2 (en) * | 2007-01-24 | 2008-07-31 | Qualcomm Incorporated | Ldpc encoding and decoding of packets of variable sizes |
WO2009069580A1 (ja) * | 2007-11-26 | 2009-06-04 | Sony Corporation | データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法 |
WO2009069513A1 (ja) * | 2007-11-26 | 2009-06-04 | Sony Corporation | データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法 |
WO2009104898A2 (en) * | 2008-02-18 | 2009-08-27 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
WO2011158749A1 (ja) * | 2010-06-17 | 2011-12-22 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP2012004873A (ja) * | 2010-06-17 | 2012-01-05 | Sony Corp | データ処理装置、及びデータ処理方法 |
Non-Patent Citations (2)
Title |
---|
JPN6013034021; Yang Xiao et al.: 'Alternative good LDPC codes for DVB-S2' Signal Processing, 2008. ICSP 2008. 9th International Conference on , 20081029, pp.1959-1962 * |
JPN6013034023; ETSI TR 102 376 V1.1.1 , 200502, pp.63-65 * |
Also Published As
Publication number | Publication date |
---|---|
CN102696175B (zh) | 2015-09-30 |
CN102696175A (zh) | 2012-09-26 |
AU2010313884A1 (en) | 2012-05-31 |
WO2011053101A3 (en) | 2011-09-29 |
RU2012122774A (ru) | 2013-12-10 |
KR101644656B1 (ko) | 2016-08-10 |
RU2537806C2 (ru) | 2015-01-10 |
EP2472725A1 (en) | 2012-07-04 |
US8423860B2 (en) | 2013-04-16 |
KR20110048450A (ko) | 2011-05-11 |
JP5436688B2 (ja) | 2014-03-05 |
US20110107173A1 (en) | 2011-05-05 |
EP2317656A1 (en) | 2011-05-04 |
AU2010313884B2 (en) | 2014-07-17 |
WO2011053101A2 (en) | 2011-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5436688B2 (ja) | 線形ブロック符号を使用する通信システムにおけるパリティ検査行列を生成する方法及び装置とそれを用いる送受信装置及び方法 | |
JP5506878B2 (ja) | 低密度パリティ検査符号のパリティ検査行列生成方法 | |
JP5644011B2 (ja) | 低密度パリティ検査符号を使用するシステムにおけるチャネル符号化の方法並びにその装置 | |
JP5506099B2 (ja) | 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化方法及びその装置 | |
US8495459B2 (en) | Channel-encoding/decoding apparatus and method using low-density parity-check codes | |
JP2011507329A (ja) | 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化方法並びにその装置 | |
KR101503653B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR20170075627A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
KR101413783B1 (ko) | 가변 블록 길이의 저밀도 패리티 검사 부호를 이용한 채널 부호화/복호화 방법 및 장치 | |
KR101145673B1 (ko) | 특정 구조를 가지는 lt코드를 이용한 부호화 방법 및 이를 기반으로 하는 랩터 코드를 이용한 부호화 방법 | |
KR20090093778A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 | |
KR101128804B1 (ko) | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 | |
KR20090089253A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 | |
KR20110048448A (ko) | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법 | |
KR20110048443A (ko) | 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호/복호 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |