CN110663190B - 在通信或广播系统中进行信道编码和解码的方法和装置 - Google Patents

在通信或广播系统中进行信道编码和解码的方法和装置 Download PDF

Info

Publication number
CN110663190B
CN110663190B CN201880034919.9A CN201880034919A CN110663190B CN 110663190 B CN110663190 B CN 110663190B CN 201880034919 A CN201880034919 A CN 201880034919A CN 110663190 B CN110663190 B CN 110663190B
Authority
CN
China
Prior art keywords
base matrix
columns
index
matrix index
rows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880034919.9A
Other languages
English (en)
Other versions
CN110663190A (zh
Inventor
明世澔
金庆中
安硕基
郑鸿实
张珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN202410088969.2A priority Critical patent/CN117978328A/zh
Priority claimed from PCT/KR2018/007055 external-priority patent/WO2018236173A1/en
Publication of CN110663190A publication Critical patent/CN110663190A/zh
Application granted granted Critical
Publication of CN110663190B publication Critical patent/CN110663190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

提供了用于在诸如长期演进(LTE)的第4代(4G)通信系统之后支持更高的数据速率的预5G(pre‑5G)通信系统或5G通信系统。通信或广播系统中的信道编码方法包括：识别输入的比特大小；确定块大小(Z)；确定低密度奇偶校验(LDPC)序列以执行LDPC编码；以及基于LDPC序列和块大小执行LDPC编码。

Description

在通信或广播系统中进行信道编码和解码的方法和装置
技术领域
本公开涉及用于在通信或广播系统中进行信道编码和解码的方法和装置。更具体地，本公开涉及能够支持各种输入长度和编码率的低密度奇偶校验(LDPC)编码/解码方法和装置。
背景技术
为了满足对自第4代(4G)通信系统的部署以来已增加的无线数据业务的需求，已致力于开发改进的第5代(5G)或pre-5G通信系统。因此，5G或pre-5G通信系统也称为“超4G网络”或“后LTE系统'。
5G通信系统被认为实现于较高的频率(mm波)频段(例如，60GHz频段)中，以便实现较高的数据速率。为了减少无线电波的传播损耗并增加传输距离，在5G通信系统中讨论了波束成形、大规模多输入多输出(MIMO)、全维度MIMO(FD-MIMO)、阵列天线、模拟波束成形和大型天线技术。
此外，在5G通信系统中，正在基于先进的小型小区、云无线接入网络(RAN)、超密集网络、设备到设备(D2D)通信、无线回程、移动网络、协作通信、协同多点(CoMP)、接收端干扰消除等进行对系统网络改进的开发。
在5G系统中，已经开发了作为先进的编码调制(ACM)系统的混合频移键控(FSK)和正交幅度调制(QAM)(FQAM)和滑动窗口叠加编码(SWSC)，以及作为高级接入技术的滤波器组多载波(FBMC)、非正交多址接入(NOMA)和稀疏码多址接入(SCMA)。
在通信或广播系统中，链路性能可能会由于信道的各种噪声、衰落现象和符号间干扰(ISI)而显著地降低。因此，为了实现要求高数据吞吐量和可靠性的例如下一代移动通信、数字广播和移动互联网的高速数字通信或广播系统，需要开发用于克服噪声、衰落和ISI的技术。作为这样的技术之一，近来研究了能够高效地恢复失真信息并提高通信的可靠性的纠错码。
上述信息仅作为背景信息而提供，以帮助理解本公开。对于任意上述内容是否可作为本公开的现有技术没有任何判定也没有任何断言。
发明内容
技术问题
本公开的各个方面在于解决至少上述问题和/或缺点，并且提供至少下述优点。因此，本公开的一方面是提供能够支持各种输入长度和编码率的低密度奇偶校验(LDPC)编码/解码的方法和装置。
本公开的另一方面在于提供LDPC码设计方法，以及编码/解码方法和相关装置，它们适用于信息字具有大约100比特或以下的短长度并且编码率是预定的情况。
其它方面将部分地在后续描述中进行阐述，并且部分地根据后续描述是显而易见的，或者可以通过实践所示的实施例而获知。
本公开提出了通过同时考虑提升(lifting)技术和陷阱集特征来设计能够支持各种长度和编码率的LDPC码的方法。
本公开提出了设计专用LDPC码的方法，该方法适合于信息字比特的数量少并且编码率固定的情况。
问题的解决方案
根据本公开的一方面，提供了一种通信系统中的发射机的信道编码方法。所述信道编码方法包括：识别块大小(Z)和移位值序列；基于所述块大小和所述移位值序列对码块的比特序列执行LDPC编码；以及向接收机发送编码后的比特序列，其中与块的循环移位值相关联的所述移位值序列是预定的，并且其中所述块是大小为Z×Z的置换矩阵。
根据本公开的另一方面，提供了一种通信系统中的接收机的信道解码方法。所述信道解码方法包括：识别块大小(Z)和移位值序列；以及基于所述块大小(Z)和所述移位值序列，对解调出的所接收的信号执行LDPC解码，其中与块的所述循环移位值相关联的所述移位值序列是预定的，并且其中所述块是大小为Z×Z的置换矩阵。
根据本公开的另一方面，提供了一种通信系统中的发射机。所述发射机包括收发器和至少一个处理器，所述至少一个处理器与所述收发器耦接并且被配置为控制以：识别块大小(Z)和移位值序列；基于所述块大小和所述移位值序列对码块的比特序列执行LDPC编码；以及向接收机发送编码的比特序列，其中与块的循环移位值相关联的所述移位值序列是预定的，并且其中所述块是大小为Z×Z的置换矩阵。
根据本公开的另一方面，提供了一种通信系统中的接收机。所述接收机包括收发器和至少一个处理器，所述至少一个处理器与所述收发器耦接并且被配置为控制以：识别块大小(Z)和移位值序列；以及基于所述块大小(Z)和所述移位值序列，对解调出的所接收的信号执行LDPC解码，其中与块的所述循环移位值相关联的所述移位值序列是预定的，并且其中所述块是大小为Z×Z的置换矩阵。
本发明的有益效果
根据本公开的各种实施例，针对可变长度和可变速率，可以有效地支持LDPC码。
从以下结合附图的详细描述中，本公开的其它方面、优点和显著特征对于本领域技术人员将变得显而易见，所述详细描述披露了本公开的各种实施例。
附图说明
从以下结合附图的描述中，本公开的特定实施例的前述及其它方面、特征以及优点将更加显而易见，其中：
图1是示出根据本公开的实施例的系统化低密度奇偶校验(LDPC)码字的结构的图；
图2是示出根据本公开的实施例的LDPC码的图形表示方法的图；
图3A和图3B是示出根据本公开的各种实施方式的准循环低密度奇偶校验码(QC-LDPC)码的循环特征的图；
图4是示出了根据本公开的实施例的发射装置的框图；
图5是示出了根据本公开的实施例的接收装置的框图；
图6A和图6B是示出根据本公开的各种实施例的在用于LDPC解码的校验节点和变量节点处的消息传递操作的消息结构图；
图7是示出了根据本公开的实施例的LDPC编码器的框图；
图8是示出了根据本公开的实施例的LDPC解码器的框图；
图9是示出根据本公开的实施例的解码装置的配置的框图；
图10是示出根据本公开的实施例的传输块的结构的图；
图11是示出了根据本公开的实施例的LDPC编码过程的流程图；
图12是示出了根据本公开的实施例的LDPC解码过程的流程图；
图13是示出了根据本公开的实施例的LDPC编码过程的流程图；
图14是示出了根据本公开的实施例的LDPC解码过程的流程图；
图15是示出了根据本公开的实施例的LDPC编码过程的流程图；
图16是示出了根据本公开的实施例的LDPC解码过程的流程图；
图17是示出了根据本公开的实施例的LDPC编码过程的流程图；
图18是示出了根据本公开的实施例的LDPC解码过程的流程图；
图19A、图19B、图19C、图19D、图19E、图19F、图19G、图19H、图19I和图19J是示出根据本公开的各种实施例的LDPC码基矩阵的图；
图20A、图20B、图20C、图20D、图20E、图20F、图20G、图20H、图20I和图20J是示出根据本公开的各种实施例的LDPC码指数矩阵的图；
图21A、图21B、图21C和图21D是示出根据本公开的各种实施例的LDPC码指数矩阵的图；
图22A、图22B、图22C和图22D是示出根据本公开的各种实施例的LDPC码指数矩阵的图；
图23A、图23B、图23C和图23D是示出根据本公开的各种实施例的LDPC码指数矩阵的图；
图24A、图24B、图24C和图24D是示出根据本公开的各种实施例的LDPC码指数矩阵的图；以及
图25A、图25B、图25C和图25D是示出根据本公开的各种实施例的LDPC码指数矩阵的图。
应当注意的是，贯穿所述附图相似的附图标记用于描述相同或相似的元件、特征和结构。
具体实施方式
提供以下参考附图的描述是为了帮助全面了解由权利要求及其等同形式所限定的本公开的各种实施例。它包括各种具体的细节来帮助理解，但这些细节只能被视为示例性的。因此，本领域普通技术人员将认识到，在不脱离本公开的范围和精神的情况下，可以对本文所描述的各种实施例进行各种改变和修改。此外，为了清楚和简明，可能省略对公知功能和结构的描述。
以下描述和权利要求中所使用的术语和措辞并不限于书面含义，而是仅仅由发明人使用以使得能够清楚而一致地理解本公开。因此，本领域技术人员应当明白，以下对本公开的各种实施例的描述仅仅为了说明的目的，而不旨在限制由所附权利要求及其等同形式所限定的本公开。
应理解地是，除非上下文中另有明确指示，未指明数量的表述“一”、“一种”和“所述”也包括多个所指对象。因此，例如对“组件表面”的引述包括对一个或更多个这种表面的引述。
术语“基本上”指的是所述的特征、参数或者值不必是确切地实现的，而是在不排除该特征旨在提供的效果的量上可能出现对本领域技术人员已知的偏差或者变化，例如包括容差、测量误差、测量精度限制和其它因素。
参考下面将参考附图描述的各种实施例，本公开的优点和特征以及实现它们的方式将变得显而易见。然而，本公开可以以许多不同的形式实施，并且不应该被视为限于本文所陈述的各种实施例。相反，提供这些实施例是为了将本公开的主题充分传达给本领域技术人员。贯穿本公开，相似的附图标记表示相似的元件。
首次由Gallager在1960年代引入的低密度奇偶校验(LDPC)码由于实现的复杂性而在非常长的时间依然被遗忘。然而，由于Berrou、Glavieux和Thitimajshima在1993年提出的Turbo码显示性能接近香农(Shannon)信道容量，因此对Turbo码的性能和特征做出了许多解释，并且还基于迭代解码和图表进行了信道编码研究。因此，在1990年代后期再次研究了LDPC码。结果，发现当对与LDPC码相对应的Tanner图应用基于和积算法的迭代解码时，LDCP码也具有接近香农信道容量的性能。
通常，LDPC码被定义为奇偶校验矩阵，并且可以使用二分图来表示，该二分图通常被称为Tanner图。
图1是示出根据本公开的实施例的系统化LDPC码字的结构的图。
参考图1，对包括Kldpc个比特或符号的信息字102的输入执行LDPC编码，从而生成包括Nldpc个比特或符号的码字100。在下文中，为了便于解释，假定包括Nldpc个比特的码字100是通过接收包括Kldpc个比特的信息字102而生成的。例如，当对Kldpc个输入比特的信息字102进行LDPC编码时，生成码字100/>例如，信息字和码字中的每一个均是包括多个比特的比特串，因此，信息字比特或码字比特是指构成信息字或码字的每个比特。通常，当码字包含信息字(即)时，该码字称为系统码。在此，/>是奇偶校验比特104，并且奇偶校验比特的数量可以表示为Nparity＝Nldpc-Kldpc。
LDPC码是一种线性分组码，并且包括确定满足以下式1的码字的过程。
[式1]
在式1中，H表示的奇偶校验矩阵，C表示码字，Ci表示码字的第i个比特，NLDPC表示LDPC码字长度。在此，hi表示奇偶校验矩阵H的第i列。
奇偶校验矩阵H包括Nldpc列(其数目等于LDPC码字的比特数量)。式1表示的奇偶校验矩阵的第i列hi与第i个码字比特ci的乘积之和为零，从而表示该第i列hi与第i个码字比特ci相关。
现在，将参考图2描述LDPC码的图形表示方法。
图2示出了根据本公开实施例的包括四行八列的LDPC码的奇偶校验矩阵H1及其Tanner图。
参考图2，具有八列的奇偶校验矩阵H1生成长度为8的码字。通过H1生成的码表示LDPC码，并且每一列对应于编码的8个比特。
参考图2，用于基于奇偶校验矩阵H1进行编码和解码的LDPC码的Tanner图包括八个变量节点(即，x1 202、x2 204、x3 206、x4 208、x5 210、x6 212、x7 214和x8 216)，以及四个校验节点218、220、222和224。在此，LDPC码的奇偶校验矩阵H1的第i列和第j行分别对应于变量节点xi和第j校验节点。LDPC码的奇偶校验矩阵H1中第i列与第j行的交点处的值1(即0以外的值)，表示存在连接Tanner图中的变量节点xi和第j个校验节点的边缘(或称为段)。
图3A和图3B是示出根据本公开的各种实施方式的准循环低密度奇偶校验码(QC-LDPC)码的循环特征的图。
参考图3A和图3B，在LDPC码的Tanner图中，变量节点和校验节点中的每一个的度数是指连接到每个节点的边缘的数量，这等于与LDPC码的奇偶校验矩阵中相关节点对应的列或行中的非零条目(或称为非零元素)的数量。例如，在图2中，变量节点202、204、206、208、210、212、214和216的度数分别为4、3、3、3、2、2、2和2，并且校验节点218、220、222和224的度数分别为6、5、5和5。此外，在图2中，奇偶校验矩阵H1的各个列中的与变量节点相对应的非零条目的数量分别等于上述度数4、3、3、3、2、2和2。奇偶校验矩阵H1的各行中与校验节点相对应的非零项的数量分别等于上述度数6、5、5和5。
可以通过使用基于图2所示的二分图上的和积算法的迭代解码算法对LDPC码进行解码。在此，和积算法是一种消息传递算法，其表示一种用于通过二分图上的边缘交换消息并通过从输入到变量节点或校验节点的消息中计算输出消息来执行更新的算法。
在此，可以基于第i个变量节点的消息来确定第i个编码比特的值。第i个编码比特的值可用于硬判决和软判决。因此，LDPC码字的第i比特ci的性能与Tanner图的第i个变量节点的性能相对应，这可以根据奇偶校验矩阵的第i列中1s的位置和数量来确定。例如，码字的Nldpc个码字比特的性能可能取决于奇偶校验矩阵的1s的位置和数量。这表示奇偶校验矩阵对该LDPC码的性能有很大的影响。因此，需要设计良好的奇偶校验矩阵的方法来设计性能优异的LDPC码。
在通信或广播系统中，使用准循环形式的奇偶校验矩阵的准循环LDPC码(QC-LDPC码)被通常使用，以易于实现。
QC-LDPC码的特征在于具有奇偶校验矩阵，该奇偶校验矩阵包括零矩阵或循环置换矩阵，它们具有小方阵形式。在此，置换矩阵是指其中每一行或每一列仅包含一个条目1以及其他条目0的矩阵。循环置换矩阵是指通过将单位矩阵的所有条目向右循环移位而获得的矩阵。
在下文中，将描述QC-LDPC码。
首先，如式2所示，定义大小为L×L的循环置换矩阵P＝(Pij)。在此，Pij(0≤i，j<L)表示矩阵P中第i行和第j列的条目(或称为元素)。
[式2]
关于如上定义的置换矩阵P，Pi(0≤i＜L)是通过将具有L×L的大小的单位矩阵的各个条目向右循环移位i次而获得的循环置换矩阵。
可以以如下式3的形式表示最简单的QC-LDPC码的奇偶校验矩阵H。
[式3]
如果将Pi定义为大小为L×L的零矩阵，则式3中循环置换矩阵或零矩阵的每个指数aij都具有值{-1，0，1，2，...，L-1}。此外，由于具有n个列块和m个行块，所以式3的奇偶校验矩阵H的大小为mL×nL。
如果式3的奇偶校验矩阵具有满秩，则与奇偶校验矩阵相对应的QC-LDPC码的信息字比特的大小变为(nm)×L。为了便于描述，将与信息字比特相对应的(nm)个列块称为信息字列块，并将与其余奇偶校验比特相对应的m个列块称为奇偶校验列块。
通常，将式3的奇偶校验矩阵中的循环置换矩阵和零矩阵分别替换为1和0而获得的大小为m×n的二进制矩阵称为母矩阵或基矩阵M(H)。另外，如式4所示通过选择循环置换矩阵和零矩阵的指数而获得的大小为m×n的整数矩阵被称为奇偶校验矩阵H的指数矩阵E(H)。
[式4]
结果，指数矩阵中包括的一个整数与奇偶校验矩阵中的循环置换矩阵相对应，因此为了便于描述，指数矩阵可以表示为整数序列。将该序列称为LDPC序列或LDPC码序列，以将其与另一序列区分开。通常，奇偶校验矩阵不仅可以表示为指数矩阵，而且可以表示为具有相同代数特征的序列。在本公开中，奇偶校验矩阵被表示为指示奇偶校验矩阵中1s的位置的指数矩阵或序列。但是，由于存在多种用于区分奇偶校验矩阵中包括的1s或0s的位置的序列标记方法，因此可以代数地表示表现出相同效果的多种序列形式。
另外，设备的发射/接收装置可以直接生成奇偶校验矩阵以执行LDPC编码和解码。然而，依据实现方式的特征，可以使用具有与奇偶校验矩阵相同的代数效果的指数矩阵或序列来执行LDPC编码和解码。因此，尽管在本公开中为了方便而描述了使用奇偶校验矩阵的编码和解码，但是本公开实际上可在设备中实现能够实现与奇偶校验矩阵相同的效果的各种方法。
作为参考，相同的代数效果表示两个或多个不同的表示形式完全相同，或在逻辑上或数学上彼此转换。
尽管在本公开中仅描述了与一个块相对应的循环置换矩阵是一个情况，但是本公开可以等同地应用于在一个块中包括多个循环置换矩阵的另一情况。例如，当两个循环置换矩阵之和被包括在如式5所示的第i行块和第j列块的一个位置时，可以如式6所示来表达指数矩阵。从式6可以看出，在与包含循环置换矩阵之和的上述位置相对应的第i行和第j列的位置中包含两个整数。
[式5]
[式6]
尽管如上所述，QC-LDPC码通常允许多个循环置换矩阵与奇偶校验矩阵中的一个行/列块相对应，但是本公开将仅描述一个循环置换矩阵与一个块相对应的情况。然而，这不应被解释为限制。作为参考，将其中循环置换矩阵在一个行/列块中重叠的大小为L×L的矩阵称为循环矩阵或循环。
同时，式5和式6的奇偶校验矩阵和指数矩阵的母矩阵或基矩阵是指通过分别用1和0替换循环置换矩阵和零矩阵而获得的二进制矩阵(类似于式3中所使用的定义)。另外，一个块中包括的多个循环置换矩阵(即循环矩阵)的总和被简单地替换为1。
因为LDPC码的性能是根据奇偶校验矩阵来确定的，所以有必要针对性能优异的LDPC码设计奇偶校验矩阵。此外，需要能够支持各种输入长度和编码率的LDPC编码或解码方法。
提升是指不仅用于有效地设计QC-LDPC码而且用于根据给定的指数矩阵生成各种长度的奇偶校验矩阵或LDPC码字的方法。例如，提升可以应用于根据特定值根据给定小的母矩阵通过设置L值(其确定循环置换矩阵或零矩阵的大小)来有效地设计非常大的奇偶校验矩阵；或者可以用于通过对给定的指数矩阵或对应的序列应用合适的L值来生成奇偶校验矩阵或具有各种长度的LDPC码字。
下面参考以下参考文献[Myung2006]描述典型的提升方法和通过提升设计的QC-LDPC码的特征：
参考文献[Myung2006]
S.Myung、K.Yang和Y.Kim，“Lifting Methods for Quasi-Cyclic LDPC Codes”，IEEE Communications Letters，第10卷，第489-491页，2006年6月。
当给出LDPC码C0时，假定要通过提升方法设计的S QC-LDPC码为C1，...，CS，并且每个QC-LDPC码的奇偶校验矩阵的行块和列块的大小值为Lk。在此，C0对应于作为奇偶校验矩阵的具有C1，...，CS码的母矩阵最小LDPC码，并且与行块和列块的大小相对应的L0的值是1。此外，每个码Ck的奇偶校验矩阵Hk具有大小为m×n的指数矩阵并且每个指数被选择为值{-1、0、1、2，...，Lk-1}中的一个。
典型的提升方法包括操作C0→C1→...→CS，并且具有满足条件Lk+1＝qk+1Lk(qk+1是正整数，k＝0，1，...，S-1)的特征。如果根据提升过程的特征仅存储CS的奇偶校验矩阵HS，则所有QC-LDPC码C0，C1，...，CS可以根据提升方法使用以下式7表示。
[式7]
或者
[式8]
E(Hk)≡E(HS)modLk
不仅从C0设计大QC-LDPC码C1，...，CS的方法，而且通过使用诸如式7或式8的适当技术从大码Ck设计小码Ci(i＝k-1，k-2，...，1，0)的方法，均被被称为提升。
根据式7或式8的提升方法，与每个QC-LDPC码Ck的奇偶校验矩阵中的行块或列块的大小相对应的Lk彼此具有多重关系，并且还具有通过特定方式选择的指数矩阵。典型的提升方法通过提升改善了设计的每个奇偶校验矩阵的代数或图形特征，从而更容易地设计具有改进的误码平台特性的QC-LDPC码。
但是，由于各个Lk值呈倍数关系，所以存在极大地限制每个码的长度的缺点。例如，当假设最小提升方案，诸如Lk+1＝2×Lk被应用于每个Lk值时，每个QC-LDPC码的奇偶校验矩阵的大小可以仅为2km×2kn。例如，当在10次操作(S＝10)中应用了提升时，可以生成十个大小的奇偶校验矩阵。这意味着可以支持具有十种长度的QC-LDPC码。
因此，典型的提升方法在设计支持各种长度的QC-LDPC码时有些不利。但是，基于各种类型的数据传输，常用的通信系统需要非常高的长度兼容性。因此，基于典型提升方法的LDPC编码技术具有难以应用于通信系统的问题。
为了解决这样的问题，本公开使用以下提升方法。
通常，可以考虑提升来针对各种L值来改变式4的指数矩阵中条目的值，以便将其用于LDPC编码和解码。例如，当式4的指数矩阵为E＝(ai，j)时，并且当根据L值转换的指数矩阵为时，通常可以应用诸如式9之类的转换式。
[式9]
或者
在式9中，f(x，L)可以以各种形式定义。例如，可以使用以下式10中所示的定义。
[式10]
或者
或者
在式10中，mod(a，b)表示a的取模b运算，D表示一个常数，该常数是预定义的正整数。
尽管为了方便起见在式9中用于应用转换式“f”的标准使用零，但是可以根据要支持的块大小L来不同地设置标准值。
图4是示出了根据本公开的实施例的发射装置的框图。
参考图4，为了处理可变长度输入比特，发射装置(或发射机)400可以包括分段单元410、零填充单元420、LDPC编码器430、速率匹配单元440和调制器450。速率匹配单元440可以包括交织器441和打孔/重复/零消除单元442。
图4中所示的元件被配置为对可变长度输入比特执行编码和调制。这些元件中的某些元件可以省略或替换，也可以添加任何其他元件。
同时，发射装置400可以确定所需的参数(例如，输入比特长度、调制和编码率(ModCod)、用于零填充(或缩短)的参数、LDPC码的编码率和/或码字长度、用于交织的参数、用于重复和打孔的参数、调制方案)，并在发送到接收装置500之前基于所确定的参数执行编码。
输入比特的数量是可变的。因此，如果输入比特的数量大于预定值，则输入比特可被分段以具有等于或小于预定值的长度。此外，每个分段的块可以对应于一个LDPC编码的块。如果输入比特的数量等于或小于预定值，则不执行分段。在这种情况下，输入比特可以对应于一个LDPC编码块。
发射装置400可以存储用于编码、交织和调制的各种参数。用于编码的参数可以是LDPC码的编码率、码字长度以及关于奇偶校验矩阵的信息。用于交织的参数可以是关于交织规则的信息，并且用于调制的参数可以是关于调制方案的信息。此外，关于打孔的信息可以是打孔长度，并且关于重复的信息可以是重复长度。当使用本公开中提出的奇偶校验矩阵时，关于奇偶校验矩阵的信息可以包括循环矩阵的指数值。
在这种情况下，构成发射装置400的各个元件可以使用上述参数来执行操作。
尽管未示出，但是发射装置400还可以包括用于控制发射装置400的操作的控制器(未示出)。
图5是示出了根据本公开的实施例的接收装置的框图。
参考图5，为了处理可变长度信息，接收装置(或接收机)500可以包括解调器510、速率解匹配单元520、LDPC解码器530、零消除单元540和去分段单元550。速率解匹配单元520可以包括对数似然比(LLR)插入单元522、LLR组合器523和解交织器524等。
图5中所示的元件被配置为执行接收装置的功能。这些元件中的某些元件可以省略或替换，也可以添加任何其他元件。
这里公开的奇偶校验矩阵可以使用存储器读取，可以在发射装置或接收装置中预先给出，或者可以由发射装置或接收装置直接生成。此外，发射装置可以存储或生成与奇偶校验矩阵相对应的序列或指数矩阵，并将其应用于编码。类似地，接收装置可以存储或生成与奇偶校验矩阵相对应的序列或指数矩阵，并将其应用于解码。
在下文中，将参考图5描述接收机操作。
解调器510对从发射装置400接收的信号进行解调。
具体地，作为与发射装置400的调制器450相对应的元件的解调器510对从发射装置400接收的信号进行解调，然后生成与从发射装置400发送的比特相对应的值。
为此，接收装置500可以依据模式预先存储关于由发射装置400使用的调制方案的信息。因此，依据模式，解调器510可以对从发射装置400接收的信号进行解调，并且生成与LDPC码字比特相对应的值。
同时，与从发射装置400发送的比特相对应的值可以是LLR值。
具体地，LLR值可以由从发射装置400发送的比特为零的概率与该比特为一的概率之比的对数来表示。或者，LLR值可以是比特值本身，或者是根据从发射装置400发送的比特为0或1的概率所属的间隔确定的代表值。
解调器510具有对LLR值执行复用(未示出)的功能。具体地，作为与发射装置400的比特解复用器(deMUX)(未示出)相对应的元件的复用器(MUX)可以执行与比特deMUX的操作相对应的操作。
为此，接收装置500可以预先存储关于用于由发射装置400进行解复用和块交织的参数的信息。因此，MUX(未示出)可以针对与单元字(即，指示作为矢量值的LDPC码字的接收符号的信息)相对应的LLR值对由比特deMUX执行的操作执行解复用和块交织操作，并以比特为单位复用与单元字相对应的LLR值。
速率解匹配单元520可以将某个LLR值插入到解调器510的LLR值输出中。例如，速率解匹配单元520可以在从解调器510输出的LLR值之间插入预定的LLR值。
具体地，速率解匹配单元520是与发射装置400的速率匹配单元440相对应的元件，并且可以执行与交织器441和打孔/重复/零消除单元442相对应的操作。
速率解匹配单元520的LLR插入单元522可以在LDPC码字中已经填充了零比特的位置中插入与零比特相对应的LLR值。在这种情况下，与填充的零比特(即缩短的零比特)相对应的LLR值可以为正无穷大(∞)或负无穷大(-∞8)。然而，这是理论上的，而实际上与填充的零比特相对应的LLR值可以是在接收装置500中使用的LLR值的最大值或最小值。
为此，接收装置500可以预先存储关于用于由发射装置400填充零比特的参数的信息。因此，速率解匹配单元520可以识别在LDPC码字中已经填充零比特的位置，然后在所识别的位置中插入与缩短的零比特相对应的LLR值。
另外，速率解匹配单元520的LLR插入单元522可以在LDPC码字中的打孔的比特的位置中插入与打孔的比特相对应的LLR值。在这种情况下，与打孔的比特相对应的LLR值可以为零。
为此，接收装置500可以预先存储关于用于由发射装置400打孔的参数的信息。因此，LLR插入单元522可以将对应的LLR值插入到对LDPC奇偶比特进行打孔的位置。
速率解匹配单元520的LLR组合器523可以将从LLR插入单元522和解调器510输出的LLR值进行组合(即，求和)。具体地，作为与发射装置400的打孔/重复/零消除单元442相对应的元素的LLR组合器523可以执行与重复相对应的操作。首先，LLR组合器523可以将与重复的比特相对应的LLR值与其他LLR值组合。在此，其他LLR值可以是用于由发射装置400生成重复比特的基础的比特的LLR值，即对于已经被选择用于重复的LDPC奇偶比特的LLR值。
例如，如上所述，发射装置400从LDPC奇偶比特中选择比特，在LDPC信息字比特和LDPC奇偶比特之间重复选择的比特，并且向接收装置500发送重复的比特。
因此，用于LDPC奇偶比特的LLR值可以包括用于重复的LDPC奇偶比特的LLR值和用于未重复的LDPC奇偶比特(即，通过编码生成的LDPC奇偶比特)的LLR值。因此，LLR组合器523可以将LLR值与相同的LDPC奇偶比特组合。
为此，接收装置500可以预先存储关于用于由发射装置400重复的参数的信息。因此，LLR组合器523可以识别用于重复的LDPC奇偶比特的LLR值，并且将所识别的LLR值与用于重复的LDPC奇偶比特的LLR值进行组合。
另外，LLR组合器523可以将与重新传输或增量冗余(IR)比特相对应的LLR值与其他LLR值组合。在此，其他LLR值可以是发射装置400中生成LDPC码字比特(基于该LDPC码字比特生成重新传输或IR比特)所选择的比特的LLR值。
例如，当针对混合自动重新传输请求(HARQ)发生了非确认(NACK)时，发射装置400可以向接收装置500发送一些或全部码字比特。
因此，LLR组合器523可以将经由重新传输或IR接收的比特的LLR值与经由先前帧接收的LDPC码字比特的另一LLR值组合。
为此，接收装置500可以预先存储关于用于由发射装置400生成重新传输或IR比特的参数的信息。因此，LLR组合器523可以识别用于重新传输或IR比特的数量的LLR值，并且将所识别的LLR值与用于重新传输比特的生成所基于的LDPC奇偶比特的LLR值进行组合。
速率解匹配单元520的解交织器524可以对从LLR组合器523输出的LLR值进行解交织。
具体地，解交织器524是与发射装置400的交织器441相对应的元件，并且可以执行与交织器441相对应的操作。
为此，接收装置500可以预先存储关于用于由发射装置400交织的参数的信息。因此，解交织器524可以通过对与LDPC码字比特对应的LLR值执行交织器441所执行的交织操作，来对与LDPC码字比特对应的LLR值进行解交织。
LDPC解码器530可以基于从速率解匹配单元520输出的LLR值来执行LDPC解码。
具体地，LDPC解码器530是与发射装置400的LDPC编码器430相对应的元件，并且可以执行与LDPC编码器430相对应的操作。
为此，接收装置500可以根据模式来预先地存储关于由发射装置400使用的调制方案的信息。因此，根据模式，LDPC解码器530可以基于从速率解匹配单元520输出的LLR值来执行LDPC解码。
例如，LDPC解码器530可以根据基于和积算法的迭代解码方案，基于从速率解匹配单元输出的LLR值来执行LDPC解码，并且可以根据LDPC解码来输出纠错比特。
零消除单元540可以从LDPC解码器530输出的比特中去除零比特。
具体地，零消除单元540是与发射装置400的零填充单元420相对应的元件，并且可以执行与零填充单元420相对应的操作。
为此，接收装置500可以预先存储关于用于由发射装置400填充零比特的参数的信息。因此，零消除单元540可以从由LDPC解码器530输出的比特中去除由零填充单元420填充的零比特。
去分段单元550是与发射装置400的分段单元410相对应的元件，并且可以执行与分段单元410相对应的操作。
为此，接收装置500可以预先存储关于用于由发射装置400分段的参数的信息。因此，去分段单元550可以通过组合从零消除单元540输出的比特(即，用于可变长度输入比特的分段)来恢复分段之前的比特。
同时，可以通过使用基于和积算法的迭代解码算法对图2所示的二分图中的LDPC码进行解码。如上所述，和积算法是一种消息传递算法。
在下文中，将参考图6A和图6B描述通常在LDPC解码中使用的消息传递操作。
图6A和图6B示出了根据本公开的各种实施例的在用于LDPC解码的校验节点和变量节点处的消息传递操作。
参考图6A，校验节点m 600和连接到校验节点m 600的多个变量节点610、620、630和640。此外，Tn'，m表示从变量节点n'610传递至校验节点m 600的消息，而En，m表示从校验节点m 600传递至变量节点n 630的消息。在此，将连接到校验节点m 600的所有变量节点的集合定义为N(m)，并且通过从N(m)中排除变量节点n 630而获得的集合定义为N(m)\n。
在这种情况下，基于和积算法的消息更新规则可以由式11表示。
[式11]
在此，Sign(En，m)表示消息En，m的符号，|En，m|表示消息En，m的大小。函数Φ(x)可以由下面的式12表示。
[式12]
参考图6B，变量节点x 650和连接到变量节点x 650的多个校验节点660、670、680和690。在这种情况下，Ey'，x表示从校验节点y'660传递到变量节点x 650的消息，而Ty，x表示从变量节点x 650传递到校验节点y 680的消息。在此，将连接到变量节点x 650的所有校验节点的集合定义为M(x)，并且通过从M(x)中排除校验节点y 680而获得的集合定义为M(x)\y。在这种情况下，基于和积算法的消息更新规则可以由式13表示。
[式13]
在此，Ex表示变量节点x的初始消息值。
在确定节点x的比特值的情况下，可以使用以下式14。
[式14]
在这种情况下，可以根据Px值来确定与节点x相对应的编码比特。
因为图6A和图6B示出了一般的解码方法，所以将省略详细描述。除了图6A和图6B所示的方法之外，可以应用其他方法来确定在变量节点和校验节点之间传递的消息的值。在“Frank R.Kschischang、Brendan J.Frey和Hans-Andrea Loeliger，‘Factor Graphsand the Sum-Product Algorithm’，IEEE TRANSACTIONS ON INFORMATION THEORY，第47卷，第2期，2001年二月，第498-519页”中公开了相关描述。
图7是示出了根据本公开的实施例的LDPC编码器的框图。
Kldpc个比特可以构成用于LDPC编码器710的Kldpc个LDPC信息比特I＝(i0，i1，...，)。LDPC编码器710可以对Kldpc个LDPC信息比特执行系统化LDPC编码，从而生成包括Nldpc个比特的LDPC码字Λ＝(c0，c1，...，cNldpc-1)＝(i0，i1，...，iKldpc-1，p0，p1，...，pNldpc-Kldpc-1)。
如以上在式1中所述，确定码字，以使得LDPC码字和奇偶校验矩阵的乘积变为零向量。
参考图7，编码装置700包括LDPC编码器710。LDPC编码器710可以基于奇偶校验矩阵或对应的指数矩阵或序列，通过对输入比特执行LDPC编码来生成LDPC码字。在这种情况下，LDPC编码器710可以通过使用根据编码率(即，LDPC码的编码率)不同地定义的奇偶校验矩阵来执行LDPC编码。
编码装置700还可以包括用于存储的LDPC码、码字长度以及关于奇偶校验矩阵的编码率的信息的存储器(未示出)。使用这样的信息，LDPC编码器710可以执行LDPC编码。当使用本公开中提出的奇偶校验矩阵时，关于奇偶校验矩阵的信息可以包括关于循环矩阵的指数值的信息。
图8是示出了根据本公开的实施例的LDPC解码器的框图。
参考图8，解码装置800可以包括LDPC解码器810。
LDPC解码器810基于奇偶校验矩阵或者对应的指数矩阵或序列，对LDPC码字执行LDPC解码
例如，LDPC解码器810可以通过将与LDPC码字比特相对应的LLR值通过迭代解码算法传递然后执行LDPC解码来生成信息字比特。
在此，LLR值是与LDPC码字比特相对应的信道值，并且可以以各种方式表示。
例如，LLR值可以由通过信道从发送侧发送的比特为零的概率与该比特为一的概率之比的对数来表示。或者，LLR值可以是根据硬判决比特值本身，或者是根据从发送侧发送的比特为0或1的概率所属的间隔确定的代表值。
在这种情况下，发送侧可以通过使用如图7所示的LDPC编码器710来生成LDPC码字。
此外，LDPC解码器810可以通过使用根据编码率(即，LDPC码的编码率)不同地定义的奇偶校验矩阵来执行LDPC解码。
图9是示出根据本公开的实施例的解码装置的配置的框图。
如上所述，LDPC解码器810可以通过使用迭代解码算法来执行LDPC解码。在这种情况下，LDPC解码器810可以被配置为如图9所示。
参考图9，解码装置900包括输入处理器901、存储器902、变量节点计算器904、控制器906、校验节点计算器908和输出处理器910。
输入处理器901存储输入值。具体地，输入处理器901可以存储通过无线电信道接收的信号的LLR值。
基于与块大小(即，码字长度)相对应的奇偶校验矩阵和接收信号的编码率，控制器906确定输入到变量节点计算器904的值的数量和存储器902中的该相应数量的地址值，以及输入到校验节点计算器908的值的数量以及存储器902中的该相应数量的地址值。
存储器902存储变量节点计算器904和校验节点计算器908中的每一个的输入和输出数据。
变量节点计算器904基于关于从控制器906接收的输入数据的数量和地址的信息从存储器902接收数据，并且执行变量节点操作。然后，基于关于从控制器906接收的输出数据的数量和地址的信息，变量节点计算器904将变量节点操作的结果存储在存储器902中。此外，基于从输入处理器901和存储器902输入的数据，变量节点计算器904将变量节点操作的结果输入至输出处理器910。在此，变量节点操作如以上参考图6A和图6B所述。
校验节点计算器908基于关于从控制器906接收的输入数据的数量和地址的信息从存储器902接收数据，并且执行校验节点操作。然后，基于关于从控制器906接收的输出数据的数量和地址的信息，校验节点计算器908将校验节点操作的结果存储在存储器902中。在此，校验节点操作如以上参考图6A和图6B所述。
输出处理器910基于从变量节点计算器904接收的数据来执行硬判决，以确定发送侧的码字的信息字比特是零还是一。然后，输出处理器910输出硬判决的结果，并且输出处理器910的该输出值成为最终解码的值。在这种情况下，可以基于输入到图6A和图6B中的一个变量节点的所有消息值(初始消息值和从校验节点输入的所有消息值)之和来执行硬判决。
同时，解码装置900的存储器902可以预先存储关于LDPC码的编码率、码字长度和奇偶校验矩阵的信息。使用这样的信息，LDPC解码器810可以执行LDPC解码。但是，这种信息可以由发送侧提供。
图10是示出根据本公开的实施例的传输块的结构的图。
参考图10，<Null>可以添加比特，以使分段的长度彼此相等。
另外，<Null>可以添加比特以匹配LDPC码的信息长度。
上文描述了用于在支持各种长度的LDPC码的通信或广播系统中基于QC-LDPC码应用各种块大小的方法。现在，将描述用于进一步改善上述方法中的编码性能的方法。
通常，在从一个LDPC指数矩阵或序列中针对各种块大小L适当地转换和使用序列的情况下，如式9和10式中所述的提升方法，在系统实现中有很多优点，因为它只需要用一个或几个序列来实现。然而，随着要支持的块大小的类型数量的增加，设计对所有块大小都具有良好性能的LDPC码是非常困难的。
为了解决这样的问题，提出了如下的QC LDPC码的有效设计方法。本公开中提出了基于式9和式10的提升方法以及LDPC码的奇偶校验矩阵或Tanner图上的陷阱集特征来设计具有优异性能的奇偶校验矩阵的方法。为了便于描述，尽管假设基于式10的但本公开不限于此。
现在，将描述可变长度LDPC码的第一设计方法。
第一操作：通过在确定用于成功解码信道码的噪声阈值时更改密度演化的收敛规则和迭代解码次数的同时执行密度演化分析，找到基矩阵的权重分布(即矩阵的行或列中包含的1s的分布)。
第二操作：当可以通过爬山(Hill Climbing)方法改善在第一操作中获得的权重分布时，将改善的权重分布设置为基矩阵的权重分布。
第三操作：根据第二操作获得的权重分布，获得一个基矩阵。在该操作中，可以通过各种已知技术来设计用于获得基矩阵的方法。
第四操作：假设提升是基于式10的例如，假设针对满足范围为2k≤L＜2k+1的L个值使用相同的指数矩阵来执行编码和解码。
第五操作：在根据满足上述范围的L值确定指数矩阵时，将周长最大化(即Tanner图上的周期长度的最小值)，然后确定按预定去除顺序最大去除了陷阱集的指数矩阵。在此，去除陷阱集的预定顺序如下。
第一优先级：(4，0)陷阱集
第二优先级：(3，1)陷阱集
第三优先级：(2，2)陷阱集
第四优先级：(3，2)陷阱集
第五优先级：(4，1)陷阱集
第六优先级：(4，2)陷阱集
第六操作：重复第一操作至第五操作给定次数，然后最终通过计算实验为每个获得的码根据L值选择具有最佳平均性能的码。在此，可以以各种方式定义平均性能。例如，可以在改变L值的同时找到实现系统所需的误块率(BLER)所需的最小信噪比(SNR)，然后最终选择平均SNR最小的码。
可以根据信道码的要求来修改设计可变长度QC LDPC码的上述方法。例如，可以通过考虑要在系统中应用的提升方法来改变第四操作。另外，在第五操作中，可以根据系统中所需的信道码的特征来改变去除陷阱集的顺序。同时，通过从第四操作和第五操作中仅去除提升过程，上述用于可变长度QC LDPC码的设计方法也可以应用于固定长度。
例如，可以在以下情况下设计码：将信息字比特的数量设置为小数量，并且在低编码率的情况下，基于两个复杂度和性能重复发送信道编码之后获得的一些码字比特。在这种情况下，在上述设计可变长度QC LDPC码的方法中的第一操作中，通过将用于密度演化分析的初始值的一部分增加重复传输的数量来确定噪声阈值。此外，如果编码率或长度是固定的，则可以从第四和第五操作中排除提升过程。
同时，由于密度演化分析方法和陷阱集的特征在本领域中是众所周知的，因此在此省略详细描述，并用以下参考文献代替：
参考文献[RSU2001]:
T.J.Richardson、M.A.Shokrollahi和R.L.Urbanke，"Design of capacity-approaching irregular low-density parity-check codes"，IEEE Trans.Inf.Theory，第47卷，第二期，第619-637页，2001二月。
Reference[KaBa2012]:
M.Karimi和A.H.Banihashemi，"Efficient algorithm for finding dominanttrapping sets of LDPC codes"，IEEE Trans.Inf.Theory，第58卷，第11期，第6942-6958页，2012年11月。
作为本公开的另一实施例，提出了在将多个指数矩阵或LDPC序列应用于给定的单基矩阵的情况下设计指数矩阵或LDPC码序列的方法。例如，单个基矩阵是固定的，并且确定在该基矩阵上定义的指数矩阵或LDPC码序列。然后，从确定的指数矩阵或序列中，应用提升来满足每个块大小组中包含的块大小。以这种方式，执行可变长度的LDPC编码和解码。在该设计方法中，尽管构成LDPC码的指数矩阵或LDPC序列的条目或数字可以具有不同的值，但是相应的条目或数字具有位置恰好一致的特征。各个指数矩阵或LDPC序列是指循环置换矩阵的指数，即，用于比特的循环移位值。通过将条目或数字的位置设置为彼此相等，容易知道与循环置换矩阵相对应的比特的位置。作为参考，因为本公开中提出的指数矩阵或LDPC序列对应于与块大小Z相对应的比特的循环移位值，所以该指数矩阵可以被称为移位矩阵、移位值矩阵、移位序列或移位值序列。
如以下式15所示，可以将要支持的块大小Z划分为多个块大小组(或集合)。注意，块大小Z是与LDPC码的奇偶校验矩阵中的循环排列矩阵或循环矩阵的大小Z×Z相对应的值。
[式15]
Z1＝{2,4,8,16,32,64,128,256}
Z2＝{3,6,12,24,48,96,192,384}
Z3＝{5,10,20,40,80,160,320}
Z4＝{7,14,28,56,112,224}
Z5＝{9,18,36,72,144,288}
Z6＝{11,22,44,88,176,352}
Z7＝{13,26,52,104,208}
Z8＝{15,30,60,120,240}
可以使用在式15的块大小组中包括的所有块大小Z的值，或者可以使用如下面的式16所示在特定子集中包括的块大小值。此外，某些值可以添加到式15或式16的块大小组(或集合)中或从中排除。
[式16]
Z1'＝{8,16,32,64,128,256}
Z2'＝{12,24,48,96,192,384}
Z3'＝{10,20,40,80,160,320}
Z4'＝{14,28,56,112,224}
Z5'＝{9,18,36,72,144,288}
Z6'＝{11,22,44,88,176,352}
Z7'＝{13,26,52,104,208}
Z8'＝{15,30,60,120,240}
式15和式16的块大小组具有不同粒度和相邻块大小的相同比率的特征。例如，一组中包括的块大小是除数或倍数的关系。当与第p(p＝1，2，...，8)组对应的指数矩阵为时，并且当与第p组中包括的Z值相对应的指数矩阵为EP(Z)＝(ei，j(Z))时，假设应用式9中所示的序列转换方法fP(x，Z)＝x(modZ)。例如，当块大小Z被确定为Z＝28时，对于与包括Z＝28的第四块大小组相对应的Z＝28的指数矩阵/>可以如式17所示获得指数矩阵(或LDPC序列)E4(28)＝(ei，j(28))的每个条目ei，j(28)。
[式17]
如式17中所示的转换可以简单地如式18中所示表示。
[式18]
Ep(Z)＝Ep(modZ)，Z∈Zp
尽管以上描述了将式9、式10或式15至式18的提升或乘幂矩阵转换方法应用于与奇偶校验矩阵相对应的整个指数矩阵，但是也可以部分地应用于指数矩阵。例如，与奇偶校验矩阵的奇偶校验比特相对应的部分矩阵通常具有用于有效编码的特殊结构。在这种情况下，编码方法或复杂度可能由于提升而改变。因此，为了维持相同的编码方法或复杂度，对于与奇偶校验矩阵中的奇偶性相对应的部分矩阵，可以不对指数矩阵的一部分应用提升，也可以将除提升方案以外的提升应用于与信息字比特相对应的部分矩阵的指数矩阵。例如，在指数矩阵中，可以不同地设置应用于与信息字比特相对应的序列的提升方案和应用于与奇偶校验比特相对应的序列的提升方案。此外，通过不对与奇偶校验比特相对应的整个或部分序列施加提升，可以使用固定值而无需序列转换。
作为本公开的另一实施例，如下提出用于当基于上述式15至式18给出基矩阵时设计LDPC指数矩阵或序列的方法。尽管在以下实施例中描述的是用于设计与一个块大小组相对应的指数矩阵或序列的方法，但是可以以相同的方式将其应用于各种块大小组以设计另一指数矩阵或序列。
现在，将描述可变长度LDPC码的第二设计方法。
第一操作：给出了基矩阵。
第二操作：块大小组中包含的块大小(Z)具有以下值：L1＜L2＜L3...＜Ls。
为了方便描述，假设基于f(x，Z)＝x(modZ)执行提升(通常，其他提升方法也适用)。
第三操作：通过将Lk(Lk>L1)设置为提升的起点来开始设计。为了根据Lk值确定指数矩阵或序列，首先将周长(即Tanner图上的循环长度的最小值)最大化，然后以预定的移除顺序最大程度地移除陷阱集。在此，去除陷阱集的预定顺序如下。
第一优先级：(4，0)陷阱集
第二优先级：(3，1)陷阱集
第三优先级：(2，2)陷阱集
第四优先级：(3，2)陷阱集
第五优先级：(4，1)陷阱集
第六优先级：(4，2)陷阱集
当根据去除陷阱集的顺序确定指数矩阵的指数值时，如果可能，则从候选指数值中选择较小的值。此外，可以获得多个指数矩阵或序列。
第四操作：通过根据Lk+1值应用与第三操作相同的规则来确定指数矩阵。此时，指数矩阵或序列的值应满足以下条件。
[条件]当在第三操作中确定的Lk的指数矩阵为Ep(Lk)＝(ei，j(Lk))时，并且当在第四次运算中要确定的指数矩阵是Ep(Lk+1)＝(ei，j(Lk+1))时，ei，j(Lk+1)的价值应该确定为以下之一：ei，j(Lk)，ei，j(Lk)+Lk，...，
第五操作：重复第一到第四次操作给定的次数，并确定Lk，Lk+1，...，LS的LDPC指数矩阵或序列。同时，可能存在满足第三操作的陷阱集去除顺序和第四操作的上述条件的大量LDPC指数矩阵或序列。在这种情况下，通过计算实验确定具有优异平均性能的多个LDPC指数矩阵或序列。在此，可以以各种方式定义平均性能。例如，可以在改变L值的同时找到实现系统所需的BLER所需的SNR，然后最终选择平均SNR最小的码。
第六操作：如式18所示，对确定的多个LDPC指数矩阵或序列Ep(LS)＝(ei，j(LS))应用Ep(L1)≡Ep(LS)(modL1)，Ep(L2)≡Ep(LS)(modL2)，...，Ep(Lk-1)≡Ep(LS)(modLk-1)，来生成多个Ep(L1)，Ep(L2)，...，Ep(Lk-1)。然后，通过考虑相对于一组生成的指数矩阵Ep(L1)，Ep(L2)，...，E p(L k-1)的第三操作的陷阱集去除顺序，确定多个指数矩阵或序列，其中生成的不良陷阱集更少。
第七操作：确定在第六操作确定的一组指数矩阵或序列中提供稳定性能的一组指数矩阵或序列，然后将其确定为最终的LDPC指数矩阵或序列EP(LS)＝(ei，j(LS))(可以生成确定的集合)。
在此，稳定的性能表示用于实现特定目标BLER的SNR值不会明显偏离任何预定义值。
与现有设计方案相比，可变长度QC LDPC码的第二种设计方法的不同之处在于，通过区分要支持的块大小之间的重要优先级来设计LDPC码的奇偶校验矩阵或指数矩阵。例如，在Z≥Lk的情况下，该系统的重要性很高，并且指数矩阵的代数性质应保证在一定水平以上。另一方面，在Z＜Lk的情况下，系统的重要性稍低。因此，上述设计方法可以使更适合于系统化LDPC码的容易设计。
图11至图18是根据本公开的各种实施例的基于通过式15至式18的上述方法设计的LDPC码的基矩阵或指数矩阵(或LDPC序列)的LDPC编码或解码过程的各种实施例的流程图。
图11是示出根据本公开的实施例的LDPC编码过程的实施例的图。
参考图11，在操作1110，发射机(或发射装置)确定信息字的长度。在本公开中，信息字的长度可以被称为码块大小(CBS)。接下来，发射机在操作1120确定与确定的CBS匹配的LDPC指数矩阵或序列，然后在操作1130基于确定的指数矩阵或序列来执行LDPC编码。
图12是示出了根据本公开的实施例的LDPC解码过程的流程图。
参考图12，LDPC解码过程可以与以上相似。图12是示出LDPC解码过程的实施例的图。当在操作1210确定CBS时，接收机(或接收装置)可以在操作1220确定合适的指数矩阵或序列，并且在操作1230通过使用所确定的指数矩阵或序列来执行LDPC解码。
基于设计的基矩阵或指数矩阵的LDPC编码和解码过程的另一个实施例中的流程图如图13和图14所示。
图13是示出根据本公开的实施例的LDPC编码过程的实施例的图。
参考图13，在操作1310，发射机确定要发送的传输块的大小(即，传输块大小(TBS))。如果根据系统中给出的信道码一次可以对其进行编码的最大信息字的长度称为最大CBS，并且如果TBS的大小大于最大CBS，则发射机应通过将传输块分段为多个信息块(或码块)来执行编码。因此，在操作1320，发射机确定TBS是否大于最大CBS。如果TBS大于最大CBS，则在操作1330，发射机对传输块进行分段并重新确定CBS。如果TBS不大于最大CBS，则在操作1340，发射机将TBS确定不分段CBS，然后根据TBS或CBS的值确定合适的LDPC指数矩阵或序列。然后，在操作1350中，发射机执行基于所确定的指数矩阵或序列来执行LDPC编码。
例如，假设在操作1310中将TBS确定为9216，并且系统中给定的最大CBS为8448。由于在操作1320确定TBS大于最大CBS，因此在操作1330应用适当的分段，从而获得两个信息块(或码块)，每个信息块CBS为4608。因此，在操作1340，发射机确定适合于CBS为4608的指数矩阵或序列，然后在操作1350，通过使用确定的指数矩阵或序列来执行LDPC编码。
图14是示出了根据本公开的实施例的LDPC解码过程的流程图。
参考图14，当在操作1410将TBS确定为9216时，接收机在操作1420确定TBS大于最大CBS，然后在操作1430将分段的CBS大小确定为4608。如果在操作1420确定TBS不大于最大CBS，则确定TBS等于CBS。此后，接收机在操作1440确定LDPC码的指数矩阵或序列，然后在操作1450通过使用所确定的指数矩阵或序列来执行LDPC解码。
基于设计的基矩阵或指数矩阵的LDPC编码和解码过程的另一个实施例中的流程图如图15和图16所示。
图15是示出根据本公开的实施例的LDPC编码过程的实施例的图。
参考图15，首先，在操作1510，发射机确定要发送的传输块的TBS。然后，在操作1520，发射机确定TBS是否大于最大CBS。如果TBS大于最大CBS，则在操作1530，发射机对传输块进行分段并重新确定CBS。如果TBS不大于最大CBS，则在操作1540，发射机基于CBS将TBS确定为没有分段的CBS，然后确定要应用于LDPC编码的块大小(Z)。然后，在操作1550，发射机根据块大小(Z)的值确定合适的LDPC指数矩阵或序列。然后，在操作1560中，发射机执行基于所确定的块大小和所确定的指数矩阵或序列来执行LDPC编码。操作1560可以包括基于所确定的块大小来转换所确定的LDPC指数矩阵或序列的过程。
图16是示出了根据本公开的实施例的LDPC解码过程的流程图。
参考图16，当TBS被在操作1610确定时，接收机在操作1620确定TBS是否大于最大的CBS。如果TBS大于最大的CBS，则在操作1630，接收机确定分段的CBS大小。如果在操作1620确定TBS不大于最大CBS，则确定TBS等于CBS。此后，接收机在操作1640确定要应用于LDPC解码的块大小(Z)，然后在操作1650确定适合TBS、CBS的LDPC指数矩阵或序列或块大小(Z)。然后，在操作1660中，接收机通过使用所确定的块大小和所确定的指数矩阵或序列来执行LDPC解码。操作1660可以包括基于所确定的块大小来转换所确定的LDPC指数矩阵或序列的过程。
尽管在以上实施例中描述了在图11至图16的操作1120、1220、1340、1440、1550或1650中基于TBS、CBS或块大小(Z)之一来确定LDPC码的指数矩阵或序列，但是可替代地使用任何其他方法。
基于设计的基矩阵或指数矩阵的LDPC编码和解码过程的另一个实施例中的流程图如图17和图18所示。
图17是示出根据本公开的实施例的LDPC编码过程的实施例的图。
参考图17，首先，在操作1710，发射机确定用于传输的CBS。然后，在操作1720，发射机根据CBS确定与LDPC指数矩阵中的CBS相对应的块大小(Z)以及列块大小(KB)。通常，与信息字比特相对应的列数在LDPC码的指数矩阵中是固定的。然而，为了在编码中应用于各种CBS并提供优化的性能，不使用与信息字比特相对应的所有列，并且可以根据CBS被适当地缩短(零填充)。Kb的值是基于该缩短而确定的值。在操作1730，发射机根据CBS、列块大小(Kb)或块大小(Z)确定合适的LDPC指数矩阵或序列。然后，在操作1740，发射机可以基于所确定的块大小和所确定的指数矩阵或序列来执行转换所确定的LDPC指数矩阵或序列的过程。在操作1750中，发射机执行基于所确定的块大小和所确定的指数矩阵或序列来执行LDPC编码。
图18是示出了根据本公开的实施例的LDPC解码过程的流程图。
参考图18，首先，在操作1810，接收机确定所接收的数据的CBS。然后，在操作1820，接收机根据CBS确定与LDPC指数矩阵中的CBS相对应的块大小(Z)以及列块大小(KB)。然后，在操作1830，接收机根据CBS、列块大小(Kb)或块大小(Z)确定合适的LDPC指数矩阵或序列。然后，在操作1840，接收机可以基于所确定的块大小和所确定的指数矩阵或序列来执行转换所确定的LDPC指数矩阵或序列的过程。在操作1850中，接收机通过使用所确定的块大小和所确定的指数矩阵或序列来执行LDPC解码。
在如图11至图18所示的基于LDPC码的基矩阵和指数矩阵(或序列)的LDPC编码和解码过程的上述实施例中，通过针对LDPC编码适当地缩短一部分信息字比特并打孔一部分码字比特，可以以各种编码率和长度来支持LDPC编码和解码。例如，通过对在图11至图18中为LDPC编码和解码确定的基矩阵或指数矩阵中的一部分信息字比特进行缩短，可以支持各种信息字长度(或码块长度)和各种编码率，然后总是打孔与前两列对应的信息字比特，并打孔一部分奇偶校验。
另外，当使用LDPC码的缩短或零填充来支持可变信息字长度或可变编码率时，可以根据缩短的顺序或方法来提高编码性能。如果已经设置了缩短顺序，则可以通过重新排列给定基矩阵的全部或一部分来提高编码性能。此外，可以通过针对特定信息字长度(或码块长度)适当地确定要应用缩短的块大小或列块的大小来提高性能。
例如，当在给定的LDPC基矩阵或指数矩阵中LDPC编码和解码所需的列数为Kb时，可以通过应用如下所示的适当缩短规则并确定Kb和块大小(Z)的值来获得更好的性能。
if(CBS>A)
Kb＝10；
elseif(CBS>B)
Kb＝9；
elseif(CBS>C)
Kb＝8；
else
Kb＝6；
end
当在上面的示例中确定Kb的值时，块大小(Z)值可以被确定为满足Z×Kb>＝CBS的最小值。当确定Kb值的自由度较高时，性能会提高，但是系统实现的复杂性会降低。因此，需要应用适当级别的规则以实现更好的性能和更好的系统实现效率。例如，如果如下所述更精确地创建规则，则性能得到改善，但是实现复杂度增加。因此，根据系统要求应用适当的规则。
if(CBS>A)
Kb＝10；
elseif(CBS>B)
Kb＝9；
elseif(CBS>C)
Kb＝8；
Else
If(CBS is member of[48,96,176,184,192])
Kb＝7；
else
Kb＝6；
end
end
作为参考，如果块大小(Z)值确定为最小值，当确定Kb的值其满足Z×Kb>＝CBS，可以如式19所示确定Kb和块的大小(Z)。
[式19]
CBS＝40＝>Kb＝6＝>Z＝7
CBS＝48＝>Kb＝7＝>Z＝7
CBS＝56＝>Kb＝6＝>Z＝10
CBS＝64＝>Kb＝6＝>Z＝11
CBS＝72＝>Kb＝6＝>Z＝12
CBS＝80＝>Kb＝6＝>Z＝14
CBS＝200＝>Kb＝8＝>Z＝26
CBS＝640＝>Kb＝9＝>Z＝72
CBS＝1024＝>Kb＝10＝>Z＝104
仅用于确定Kb和块大小的这种方法，并且可以可替代地应用任何其他方法。
在图19A至19J、20A至20J和21A中示出了与使用基于式15至18提出的LDPC码设计方法设计的LDPC码的奇偶校验矩阵相对应的基矩阵或指数矩阵的各种实施例。在图19A所示的基矩阵中，空块表示零的条目。在如图20A和21A所示的指数矩阵中，空块表示与Z×Z大小的零矩阵相对应的部分，并且可以由诸如-1的特定值表示。图20A和图21A所示的LDPC码的指数矩阵具有相同的基矩阵。
图19B至图19J是示出从图19A所示的基矩阵划分的各个部分的放大图。在图19A中表示各个部分的附图标记表示矩阵的相应放大图。因此，图19B至图19J的组合等于图19A中所示的一个基矩阵。这样的描述可以类似地应用于图20A和21A所示的指数矩阵。在图20A和21A的指数矩阵中，空块表示对应于Z×Z大小的零矩阵的部分。
图20B至图20J是示出从图20A所示的指数矩阵划分的各个部分的放大图。在图20A中表示各个部分的附图标记表示矩阵的相应放大图。因此，图20B至图20J的组合等于图20A中所示的一个指数矩阵。此外，图21B至图21D仅示出了图21A的一些部分，其分别对应于图20B、图20E和图20H。尽管未示出，但是图21A的其他部分与图20C、图20D、图20F、图20G、图20I和图20J相同。因此，通过将图21B至21D与图20C、图20D、图20F、图20G、图20I和20J组合，获得了图21A的新指数矩阵。
图19A至图19J、图20A至图20J、以及图21A至图21D是示出根据本公开的各种实施例的42×52大小的基矩阵或LDPC指数矩阵的图。
参考图19A至图19J、图20A至图20J以及图21A至图21D，在该基矩阵或指数矩阵中，由高4行和前14列形成的部分矩阵不具有度数为1的列。例如，这表示可以通过将提升应用于上述部分矩阵而生成的奇偶校验矩阵不具有等级为1的列或列块。此外，图19A至图19J、图20A至图20J以及图21A至图21D所示的基矩阵或指数矩阵具有从第15列到第52列的所有列的度数为1的特征。例如，在指数矩阵中包括从第5行到第42行的行的38×52大小的基矩阵或指数矩阵对应于单个奇偶校验码。
图20A和图21A所示的指数矩阵与基于式15和式16中定义的块大小组设计的LDPC码相对应。但是，根据系统要求，不一定要支持块大小组中包括的所有块大小。作为参考，图20A的指数矩阵被设计为对应于式15或16中的组Z1或Z1'，图21A的指数矩阵被设计为对应于式15或16中的组Z7或Z7'。
根据系统，可以原样使用如图19A至图19J、图20A至图20J、或图21A至图21D所示的基矩阵或指数矩阵，或者可以仅使用其一部分。例如，在图19A至19J、图20A至图20J、或图21A至图21D的基矩阵或指数矩阵，可以通过将包括上部22行的部分矩阵与20×52大小的指数矩阵连接来生成新的指数矩阵以用于应用LDPC编码和解码。
类似地，在如图19A至19J、图20A至图20J、或图21A至图21D所示的基矩阵或指数矩阵中，可以通过将包括从第23行至最后一行的行的部分矩阵与22×52大小的另一局部矩阵来生成新的指数矩阵以执行LDPC编码和解码。
通常，通过适当地选择图19A至图19J的基矩阵中的行和列而形成的部分矩阵可以被用作新的基矩阵以执行LDPC编码和解码。同样地，通过适当地选择图20A至图20J或图21A至图21D的指数矩阵中的行和列而形成的部分矩阵可以被用作新的指数矩阵以执行LDPC编码和解码。此外，通过适当地重新排列图19A至图19J的基矩阵中的行和列而形成的新矩阵可以被认为是用于LDPC编码和解码的基矩阵。同样，通过适当地重新布置图20A至图20J或图21A至图21D的指数矩阵中的行和列而形成的新矩阵可以被认为是用于LDPC编码和解码的指数矩阵。
另外，可以通过根据编码率不同地施加码字比特的打孔来调整LDPC码的编码率。当基于图19A至图19J、图20A至图20J、或图21A至图21D所示的基矩阵或指数矩阵在LDPC码中打孔与度数为1的列对应的奇偶校验比特时，LDPC解码器可以执行解码而无需使用对应的奇偶校验矩阵中的部分。因此，具有降低解码复杂度的优点。然而，在考虑编码性能的情况下，存在通过调整奇偶校验比特的打孔顺序或所生成的LDPC码字的传输顺序来改善LDPC码的性能的方法。
例如，当对应于与图19A至19J、图20A至图20J、或图21A至图21D对应的基矩阵或指数矩阵的前两列的信息字比特被打孔时，并且当所有奇偶校验比特的度数为1并且从第18列到第52列的对应列被打孔时，可以发送编码率为10/15的LDPC码字。通常，通过在使用与图19A至19J、图20A至图20J或图21A至图21D相对应的基矩阵或指数矩阵生成LDPC码字之后适当地应用速率匹配，可以进一步提高性能。当然，通过基于速率匹配适当地重新排列基矩阵或指数矩阵中的列顺序，可以将其应用于LDPC编码和解码。
通常，在LDPC编码过程中，发射机确定将对其应用LDPC编码的输入比特大小(或CBS)，确定将对其应用LDPC编码的块大小(Z)，确定合适的LDPC指数矩阵或序列，然后基于确定的块大小(Z)和确定的指数矩阵或LDPC序列执行LDPC编码。在这种情况下，可以将LDPC指数矩阵或序列应用于LDPC编码而不进行转换，或者根据块大小(Z)适当地对其进行转换。
类似地，在LDPC解码过程中，接收机确定要发送的LDPC码字的输入比特大小(或CBS)，确定将对其应用LDPC解码的块大小(Z)，确定合适的LDPC指数矩阵或序列，并基于确定的块大小(Z)和确定的指数矩阵或LDPC序列执行LDPC解码。在这种情况下，可以将LDPC指数矩阵或序列应用于LDPC解码而不进行转换，或者根据块大小(Z)适当地对其进行转换。
图19A至图19J所示的基矩阵可以以各种形式表述。例如，有可能通过使用如示于以下式20的序列来表述基矩阵。式20表示图19A至图19J的基矩阵的每一行中的条目1的位置。例如，在式20中，第二序列的第二个值3表示条目1存在于基矩阵中第二行的第二列。在此示例中，序列和矩阵中条目的起始顺序从零开始计数。
[式20]
/>
类似地，图20A至图20J、或图21A至图21D所示的指数矩阵可以以各种形式表示，例如，使用以下式21或式22所示的序列。式21或22表示图20A至20J、或图21A至图21D所示的具有42×52大小的指数矩阵的各行中的条目。在指数矩阵中，可以排除与Z×Z大小的零矩阵相对应的特定条目值(例如，-1)。例如，在式21中，第二序列的第二值251表示与图20A至图20J的指数矩阵的第二行中的Z×Z大小的零矩阵不对应的第二循环置换矩阵的指数值(或比特的圆移位值)。在此示例中，序列和矩阵中条目的起始顺序从零开始计数。
[式21]
/>
[式22]
/>
/>
在式23至式35中示出了与使用基于式15至18提出的LDPC码设计方法设计的LDPC码的奇偶校验矩阵相对应的指数矩阵的另一实施例。
式23至式35均表示具有42×52大小的指数矩阵的各行中的条目。在式23中，第二序列的第二值245表示与指数矩阵的第二行中的Z×Z大小的零矩阵不对应的第二循环置换矩阵的指数值(或比特的圆移位值)。在此示例中，序列和矩阵中条目的起始顺序从零开始计数。
[式23]
/>
[式24]
/>
/>
[式25]
/>
[式26]
/>
/>
[式27]
/>
[式28]
/>
/>
[式29]
/>
[式30]
/>
/>
[式31]
/>
[式32]
/>
/>
[式33]
/>
[式34]
/>
/>
[式35]
/>
式23的指数矩阵被优化以适合与式15或式16中的组Z1或Z1'或其子集相对应的块大小，并且被定义为在将Z＝256设置为最大值时提供更好的性能。
式24的指数矩阵被优化以适合与式15或式16中的组Z2或Z2'或其子集相对应的块大小，并且被定义为在将Z＝192设置为最大值时提供更好的性能。
式25的指数矩阵被优化以适合与式15或式16中的组Z3或Z3'或其子集相对应的块大小，并且被定义为在将Z＝160设置为最大值时提供更好的性能。
式26的指数矩阵被优化以适合与式15或16中的组Z4或Z4'或其子集相对应的块大小，并且被定义为在将Z＝224设置为最大值时提供更好的性能。
式27的指数矩阵被优化以适合与式15或式16中的组Z5或Z5'或其子集相对应的块大小，并且被定义为在将Z＝144设置为最大值时提供更好的性能。
式28的指数矩阵被优化以适合与式15或式16中的组Z6或Z6'或其子集相对应的块大小，并且被定义为在将Z＝176设置为最大值时提供更好的性能。
式29的指数矩阵被优化以适合与式15或式16中的组Z7或Z7'或其子集相对应的块大小，并且被定义为在将Z＝208设置为最大值时提供更好的性能。
式30的指数矩阵被优化以适合与式15或16中的组Z8或Z8'或其子集相对应的块大小，并且被定义为在将Z＝240设置为最大值时提供更好的性能。
式31的指数矩阵被优化以适合与式15或式16中的组Z2或Z2'或其子集相对应的块大小，并且被定义为在将Z＝384设置为最大值时提供更好的性能。可以看出，式31的指数矩阵的特征在于，对于块大小192，通过式18的模运算，可以生成与式24相同的指数矩阵。
式32的指数矩阵被优化以适合与式15或式16中的组Z3或Z3'或其子集相对应的块大小，并且被定义为在将Z＝320设置为最大值时提供更好的性能。可以看出，式32的指数矩阵的特征在于，对于块大小160，通过式18的模运算，可以生成与式25相同的指数矩阵。
式33的指数矩阵被优化以适合与式15或16中的组Z5或Z5'或其子集相对应的块大小，并且被定义为在将Z＝288设置为最大值时提供更好的性能。可以看出，式33的指数矩阵的特征在于，对于块大小144，通过式18的模运算，可以生成与式27相同的指数矩阵。
式34的指数矩阵被优化以适合与式15或16中的组Z6或Z6'或其子集相对应的块大小，并且被定义为在将Z＝352设置为最大值时提供更好的性能。可以看出，式34的指数矩阵的特征在于，对于块大小176，通过式18的模运算，可以生成与式28相同的指数矩阵。
式35的指数矩阵被优化以适合与式15或16中的组Z7或Z7'或其子集相对应的块大小，并且被定义为在将Z＝208设置为最大值时提供更好的性能。作为参考，式35的指数矩阵具有与式29的指数矩阵相同的设计参数。但是，这种指数矩阵是通过略微更改设计所需的BLER值或要求特定性能的最小SNR得出的。
在图22A至图22D以及图23A至图23D中示出了将以上式的序列表示为指数矩阵的示例。
图22A、图22B、图22C和图22D是示出根据本公开的各种实施例的LDPC码指数矩阵的图。
图23A、图23B、图23C和图23D是示出根据本公开的各种实施例的LDPC码指数矩阵的图。
参考图22A至图22D以及图23A至图23D，空块表示与Z×Z大小的零矩阵相对应的部分，并且可以由诸如-1的特定值表示。图22A至图22D、以及图23A至图23D所示的LDPC码的指数矩阵与图19A至图19J所示的LDPC码的指数矩阵具有相同的基矩阵。
图22B至图22D仅示出了图22A的一些部分，其分别对应于图20B、图20E和图20H。尽管未示出，但是图22A的其他部分与图20C、图20D、图20F、图20G、图20I和图20J相同。因此，通过将图22B至22D与图20C、图20D、图20F、图20G、图20I和20J组合，获得了图22A的新指数矩阵。类似地，图23B至图23D仅示出了图23A的一些部分，其分别对应于图20B、图20E和图20H。尽管未示出，但是图23A的其他部分与图20C、图20D、图20F、图20G、图20I和图20J相同。因此，通过将图23B至23D与图20C、图20D、图20F、图20G、图20I和20J组合，获得了图23A的新指数矩阵。
与图20A至图20J、以及图21A至图21D所示的LDPC指数矩阵类似，当图21A至图22D、以及图23A至23D、或者式23至式35所示的指数矩阵在LDPC码中打孔对应于度数为1的列的奇偶校验比特时LDPC解码器可以执行解码而无需使用对应的奇偶校验矩阵中的部分。因此，具有降低解码复杂度的优点。然而，在考虑编码性能的情况下，存在通过调整奇偶校验比特的打孔顺序或所生成的LDPC码字的传输顺序来改善LDPC码的性能的方法。
通常，通过在使用与图19A至图19J、图20A至图20J、图21A至图21D、图22A至图22D以及图23A至图23D，或者式20至式35相对应的基矩阵和指数矩阵生成LDPC码字之后适当地应用速率匹配，可以进一步提高性能。速率匹配可以包括码字比特的交织。当然，通过基于速率匹配适当地重新排列基矩阵或指数矩阵中的列顺序，可以将其应用于LDPC编码和解码。
作为用于表示图19A至图19J、图20A至图20J、图21A至图21D、图22A至图22D以及图23A至图23D，或式20至式35的基矩阵或指数矩阵的另一方法，存在逐列表示每个矩阵的条目的位置或值的方法。如果对于矩阵(例如图19A至图19J、图20A至图20J、图21A至图21D、图22A至图22D以及图23A至图23D，或者式20至式35的基矩阵或指数矩阵或式20至35)的一部分有特定规则，则基矩阵或指数矩阵可以更简单地表达。例如，在从第15列(或列块)到最后一列(或列块)的列具有对角线结构(例如图19A至图19J、图20A至图20J、图21A至21D、图22A至图22D以及图23A至图23D，或者式20至式35的基矩阵或指数矩阵)的情况下，假设发射和接收装置知道该规则，则可以省略条目的位置或其指数值。
如上所述，基矩阵和指数矩阵可以以各种方式表述。如果在基矩阵或指数矩阵中应用列或行的置换，则可以通过适当地更改式20至35中的序列或序列中数字的位置来实现相同的表述。
在图24A至图24D中示出了通过给定指数矩阵中的列或行的置换可以获得的转换后的指数矩阵的示例。
图24A、图24B、图24C和图24D是示出根据本公开的各种实施例的LDPC码指数矩阵的图。
参考图24A至图24D，通过将与式35相对应的指数矩阵的第二列块中包括的所有指数值(或移位值)加11，从在第四列块中包括的指数值减去7，将第七列块中包括的指数值加53、将第12行块中包括的指数值加32，从第23行块中包括的指数值减去25来获得指数矩阵。将相同列块或行块中包括的指数值加上或减去预定的整数值的方法是用于在具有准循环结构的奇偶校验矩阵简单地重新排列列或行的方法。在这种情况下，图24A中的B、C、E、F、H和I部分的值被固定为0而没有变化。这是因为这样的部分包括次数为1的列，因此该列始终可以正确地重新排列以使其指数值为零，而无需改变码的对数性质。
与式23至式35的指数矩阵一样，图24A至图24D的指数矩阵也可以使用式36中所示的序列表示。
[式36]
/>
应当注意的是，通过从图19A至图19J、图20A至图20J、图21A至图21D、图22A至图22D、图23A至图23D以及图24A至图24D的基矩阵和指数矩阵中适当选择行和列而形成的部分矩阵可以是应用于新的基矩阵和指数矩阵，并用于LDPC编码和解码方法和装置。
此外，根据系统，可以原样使用如图19A至图19J、图20A至图20J、图21A至图21D、图22A至图22D、图23A至图23D以及图24A至图24D，或式20至式36所示的基矩阵和指数矩阵，或者可以仅使用其一部分。例如，可以通过将上述矩阵中包括高25行的部分矩阵与对应于一个奇偶校验码的大小为21×68的另一个基矩阵或指数矩阵级联来生成新的基矩阵或指数矩阵，以应用LDPC编码和解码。作为参考，图19A至图19F可以形成一个部分矩阵，并且图20A至图20J、图21A至图21D、图22A至图22D、图23A至图23D和图24A至图24D可以形成部分矩阵。即，然而，这不应被解释为限制。
图25A、图25B、图25C和图25D是示出根据本公开的各种实施例的LDPC码指数矩阵的图。
参考图25A、图25B、图25C和图25D，通过适当地改变式35的指数矩阵中的较低的九行而保留较高的33行来形成指数矩阵。未将图25A至25D中的九个更改的行设计为针对式35的指数矩阵的高33行进行优化。然而，即使根据系统的目的适当地改变行，系统的性能也不会显著下降。但是，如果在不考虑优化过程的情况下更改了太多行，则系统性能可能会下降。
与式23至式36的指数矩阵一样，图25A至图25D的指数矩阵也可以使用式37中所示的序列表示。
[式37]
/>
由图19A至图19J、图20A至图20J、图21A至图21D、图22A至图22D、图23A至图23D、图24A至图24D以及图25A至图25D所示的基矩阵和指数矩阵定义的LDPC码的奇偶校验矩阵可以是被认为与具有38×52大小的部分矩阵的单个奇偶校验码相对应，该部分矩阵由底部的38行组成。应用具有单个奇偶校验码的级联方案的奇偶校验矩阵易于扩展，因此在应用IR技术方面是有利的。因为IR技术对于支持HARQ很重要，所以高效且高性能的IR技术提高了HARQ系统的效率。基于奇偶校验矩阵的LDPC码可以通过使用从单个奇偶校验码扩展的一部分生成和发送新奇偶校验来应用高效且高性能的IR技术。
虽然已经参考本公开的各种实施例对本公开进行了说明和描述，但是本领域技术人员将会理解的是，在不脱离由所附权利要求及其等同形式所限定的本发明的主旨和范围的前提下，可以对本发明进行形式和细节上的各种改变。

Claims (12)

1.一种由通信系统中的发射机执行的方法，所述方法包括：
识别块大小Z、基矩阵和移位值序列；
基于所述块大小Z、所述基矩阵和所述移位值序列获得奇偶校验矩阵H；
基于所述奇偶校验矩阵H对码块的比特序列进行准循环低密度奇偶校验QC-LDPC编码；以及
向接收机发送编码后的比特序列的至少一部分，
其中，所述奇偶校验矩阵是通过以下方式获得的：用大小为Z×Z的、使用基于所述移位值序列的循环移位值的循环移位单位矩阵替换所述基矩阵中的1，并且用大小为Z×Z的零矩阵替换所述基矩阵中的0，并且
其中，所述块大小Z被识别为13、26、52、104或208中的一者，并且所述移位值序列包括针对基矩阵中的每个1的下述值：
针对基矩阵的索引为0的行的143、19、176、165、196、13、0和0，其中，143针对基矩阵的索引为0的列，19针对基矩阵的索引为1的列，176针对基矩阵的索引为2的列，165针对基矩阵的索引为3的列，196针对基矩阵的索引为6的列，13针对基矩阵的索引为9的列，0针对基矩阵的索引为10的列，并且0针对基矩阵的索引为11的列，
针对基矩阵的索引为1的行的18、27、3、102、185、17、14、180、0和0，其中，18针对基矩阵的索引为0的列，27针对基矩阵的索引为3的列，3针对基矩阵的索引为4的列，102针对基矩阵的索引为5的列，185针对基矩阵的索引为6的列，17针对基矩阵的索引为7的列，14针对基矩阵的索引为8的列，180针对基矩阵的索引为9的列，0针对基矩阵的索引为11的列，并且0针对基矩阵的索引为12的列，
针对基矩阵的索引为2的行的126、163、47、183、132、1、0和0，其中，126针对基矩阵的索引为0的列，163针对基矩阵的索引为1的列，47针对基矩阵的索引为3的列，183针对基矩阵的索引为4的列，132针对基矩阵的索引为8的列，1针对基矩阵的索引为10的列，0针对基矩阵的索引为12的列，并且0针对基矩阵的索引为13的列，
针对基矩阵的索引为3的行的36、48、18、111、203、3、191、160、0和0，其中，36针对基矩阵的索引为1的列，48针对基矩阵的索引为2的列，18针对基矩阵的索引为4的列，111针对基矩阵的索引为5的列，203针对基矩阵的索引为6的列，3针对基矩阵的索引为7的列，191针对基矩阵的索引为8的列，160针对基矩阵的索引为9的列，0针对基矩阵的索引为10的列，并且0针对基矩阵的索引为13的列，
针对基矩阵的索引为4的行的43、27、117和0，其中，43针对基矩阵的索引为0的列，27针对基矩阵的索引为1的列，117针对基矩阵的索引为11的列，并且0针对基矩阵的索引为14的列，
针对基矩阵的索引为5的行的136、49、36、132、62和0，其中，136针对基矩阵的索引为0的列，49针对基矩阵的索引为1的列，36针对基矩阵的索引为5的列，132针对基矩阵的索引为7的列，62针对基矩阵的索引为11的列，并且0针对基矩阵的索引为15的列，
针对基矩阵的索引为6的行的7、34、198、168、12和0，其中，7针对基矩阵的索引为0的列，34针对基矩阵的索引为5的列，198针对基矩阵的索引为7的列，168针对基矩阵的索引为9的列，12针对基矩阵的索引为11的列，并且0针对基矩阵的索引为16的列，
针对基矩阵的索引为7的行的163、78、143、107、58和0，其中，163针对基矩阵的索引为1的列，78针对基矩阵的索引为5的列，143针对基矩阵的索引为7的列，107针对基矩阵的索引为11的列，58针对基矩阵的索引为13的列，并且0针对基矩阵的索引为17的列，
针对基矩阵的索引为8的行的101、177、22和0，其中，101针对基矩阵的索引为0的列，177针对基矩阵的索引为1的列，22针对基矩阵的索引为12的列，并且0针对基矩阵的索引为18的列，
针对基矩阵的索引为9的行的186、27、205、81和0，其中，186针对基矩阵的索引为1的列，27针对基矩阵的索引为8的列，205针对基矩阵的索引为10的列，81针对基矩阵的索引为11的列，并且0针对基矩阵的索引为19的列，
针对基矩阵的索引为10的行的125、60、177、51和0，其中，125针对基矩阵的索引为0的列，60针对基矩阵的索引为1的列，177针对基矩阵的索引为6的列，51针对基矩阵的索引为7的列，并且0针对基矩阵的索引为20的列，
针对基矩阵的索引为11的行的39、29、35、8和0，其中，39针对基矩阵的索引为0的列，29针对基矩阵的索引为7的列，35针对基矩阵的索引为9的列，8针对基矩阵的索引为13的列，并且0针对基矩阵的索引为21的列，
针对基矩阵的索引为12的行的18、155、49和0，其中，18针对基矩阵的索引为1的列，155针对基矩阵的索引为3的列，49针对基矩阵的索引为11的列，并且0针对基矩阵的索引为22的列，
针对基矩阵的索引为13的行的32、53、95、186和0，其中，32针对基矩阵的索引为0的列，53针对基矩阵的索引为1的列，95针对基矩阵的索引为8的列，186针对基矩阵的索引为13的列，并且0针对基矩阵的索引为23的列，
针对基矩阵的索引为14的行的91、20、52、109和0，其中，91针对基矩阵的索引为1的列，20针对基矩阵的索引为6的列，52针对基矩阵的索引为11的列，109针对基矩阵的索引为13的列，并且0分别针对基矩阵的索引为24的列，
针对基矩阵的索引为15的行的174、108、102和0，其中，174针对基矩阵的索引为0的列，108针对基矩阵的索引为10的列，102针对基矩阵的索引为11的列，并且0针对基矩阵的索引为25的列，
针对基矩阵的索引为16的行的125、31、54、176和0，其中，125针对基矩阵的索引为1的列，31针对基矩阵的索引为9的列，54针对基矩阵的索引为11的列，176针对基矩阵的索引为12的列，并且0针对基矩阵的索引为26的列，
针对基矩阵的索引为17的行的57、201、142、35和0，其中，57针对基矩阵的索引为1的列，201针对基矩阵的索引为5的列，142针对基矩阵的索引为11的列，35针对基矩阵的索引为12的列，并且0针对基矩阵的索引为27的列，
针对基矩阵的索引为18的行的129、203、140和0，其中，129针对基矩阵的索引为0的列，203针对基矩阵的索引为6的列，140针对基矩阵的索引为7的列，并且0针对基矩阵的索引为28的列，
针对基矩阵的索引为19的行的110、124、52和0，其中，110针对基矩阵的索引为0的列，124针对基矩阵的索引为1的列，52针对基矩阵的索引为10的列，并且0针对基矩阵的索引为29的列，
针对基矩阵的索引为20的行的196、35、114和0，其中，196针对基矩阵的索引为1的列，35针对基矩阵的索引为4的列，114针对基矩阵的索引为11的列，并且0针对基矩阵的索引为30的列，
针对基矩阵的索引为21的行的10、122、23和0，其中，10针对基矩阵的索引为0的列，122针对基矩阵的索引为8的列，23针对基矩阵的索引为13的列，并且0针对基矩阵的索引为31的列，
针对基矩阵的索引为22的行的202、126和0，其中，202针对基矩阵的索引为1的列，126针对基矩阵的索引为2的列，并且0针对基矩阵的索引为32的列，
针对基矩阵的索引为23的行的52、170、13和0，其中，52针对基矩阵的索引为0的列，170针对基矩阵的索引为3的列，13针对基矩阵的索引为5的列，并且0针对基矩阵的索引为33的列，
针对基矩阵的索引为24的行的113、161、88和0，其中，113针对基矩阵的索引为1的列，161针对基矩阵的索引为2的列，88针对基矩阵的索引为9的列，并且0针对基矩阵的索引为34的列，
针对基矩阵的索引为25的行的197、194和0，其中，197针对基矩阵的索引为0的列，194针对基矩阵的索引为5的列，并且0针对基矩阵的索引为35的列，
针对基矩阵的索引为26的行的164、172、49、161和0，其中，164针对基矩阵的索引为2的列，172针对基矩阵的索引为7的列，49针对基矩阵的索引为12的列，161针对基矩阵的索引为13的列，并且0针对基矩阵的索引为36的列，
针对基矩阵的索引为27的行的168、193和0，其中，168针对基矩阵的索引为0的列，193针对基矩阵的索引为6的列，并且0针对基矩阵的索引为37的列，
针对基矩阵的索引为28的行的14、186、46和0，其中，14针对基矩阵的索引为1的列，186针对基矩阵的索引为2的列，46针对基矩阵的索引为5的列，并且0针对基矩阵的索引为38的列，
针对基矩阵的索引为29的行的50、27和0，其中，50针对基矩阵的索引为0的列，27针对基矩阵的索引为4的列，并且0针对基矩阵的索引为39的列，
针对基矩阵的索引为30的行的70、17、50、6和0，其中，70针对基矩阵的索引为2的列，17针对基矩阵的索引为5的列，50针对基矩阵的索引为7的列，6针对基矩阵的索引为9的列，并且0针对基矩阵的索引为40的列，
针对基矩阵的索引为31的行的115、189和0，其中，115针对基矩阵的索引为1的列，189针对基矩阵的索引为13的列，并且0针对基矩阵的索引为41的列，以及
针对基矩阵的索引为32的行的110、0、163和0，其中，110针对基矩阵的索引为0的列，0针对基矩阵的索引为5的列，163针对基矩阵的索引为12的列，并且0针对基矩阵的索引为42的列。
2.根据权利要求1所述的方法，其中，所述循环移位值是基于使用所述移位值序列的值和所述块大小Z的取模运算来获得的。
3.根据权利要求1所述的方法，其中，所述码块的比特序列的一部分不被包括在所述编码后的比特序列中，并且
其中，所述比特序列的所述一部分的长度是2×Z。
4.一种由通信系统中的接收机执行的方法，所述方法包括：
识别块大小Z、基矩阵和移位值序列；
基于所述块大小Z、所述基矩阵和所述移位值序列获得奇偶校验矩阵H；以及
基于所述奇偶校验矩阵H对解调出的接收信号进行准循环低密度奇偶校验QC-LDPC解码，以获得码块的比特序列，
其中，所述奇偶校验矩阵是通过以下方式获得的：用大小为Z×Z的、使用基于所述移位值序列的循环移位值的循环移位单位矩阵替换所述基矩阵中的1，并且用大小为Z×Z的零矩阵替换所述基矩阵中的0，并且
其中，所述块大小Z被识别为13、26、52、104或208中的一者，并且所述移位值序列包括针对基矩阵中的每个1的下述值：
针对基矩阵的索引为0的行的143、19、176、165、196、13、0和0，其中，143针对基矩阵的索引为0的列，19针对基矩阵的索引为1的列，176针对基矩阵的索引为2的列，165针对基矩阵的索引为3的列，196针对基矩阵的索引为6的列，13针对基矩阵的索引为9的列，0针对基矩阵的索引为10的列，并且0针对基矩阵的索引为11的列，
针对基矩阵的索引为1的行的18、27、3、102、185、17、14、180、0和0，其中，18针对基矩阵的索引为0的列，27针对基矩阵的索引为3的列，3针对基矩阵的索引为4的列，102针对基矩阵的索引为5的列，185针对基矩阵的索引为6的列，17针对基矩阵的索引为7的列，14针对基矩阵的索引为8的列，180针对基矩阵的索引为9的列，0针对基矩阵的索引为11的列，并且0针对基矩阵的索引为12的列，
针对基矩阵的索引为2的行的126、163、47、183、132、1、0和0，其中，126针对基矩阵的索引为0的列，163针对基矩阵的索引为1的列，47针对基矩阵的索引为3的列，183针对基矩阵的索引为4的列，132针对基矩阵的索引为8的列，1针对基矩阵的索引为10的列，0针对基矩阵的索引为12的列，并且0针对基矩阵的索引为13的列，
针对基矩阵的索引为3的行的36、48、18、111、203、3、191、160、0和0，其中，36针对基矩阵的索引为1的列，48针对基矩阵的索引为2的列，18针对基矩阵的索引为4的列，111针对基矩阵的索引为5的列，203针对基矩阵的索引为6的列，3针对基矩阵的索引为7的列，191针对基矩阵的索引为8的列，160针对基矩阵的索引为9的列，0针对基矩阵的索引为10的列，并且0针对基矩阵的索引为13的列，
针对基矩阵的索引为4的行的43、27、117和0，其中，43针对基矩阵的索引为0的列，27针对基矩阵的索引为1的列，117针对基矩阵的索引为11的列，并且0针对基矩阵的索引为14的列，
针对基矩阵的索引为5的行的136、49、36、132、62和0，其中，136针对基矩阵的索引为0的列，49针对基矩阵的索引为1的列，36针对基矩阵的索引为5的列，132针对基矩阵的索引为7的列，62针对基矩阵的索引为11的列，并且0针对基矩阵的索引为15的列，
针对基矩阵的索引为6的行的7、34、198、168、12和0，其中，7针对基矩阵的索引为0的列，34针对基矩阵的索引为5的列，198针对基矩阵的索引为7的列，168针对基矩阵的索引为9的列，12针对基矩阵的索引为11的列，并且0针对基矩阵的索引为16的列，
针对基矩阵的索引为7的行的163、78、143、107、58和0，其中，163针对基矩阵的索引为1的列，78针对基矩阵的索引为5的列，143针对基矩阵的索引为7的列，107针对基矩阵的索引为11的列，58针对基矩阵的索引为13的列，并且0针对基矩阵的索引为17的列，
针对基矩阵的索引为8的行的101、177、22和0，其中，101针对基矩阵的索引为0的列，177针对基矩阵的索引为1的列，22针对基矩阵的索引为12的列，并且0针对基矩阵的索引为18的列，
针对基矩阵的索引为9的行的186、27、205、81和0，其中，186针对基矩阵的索引为1的列，27针对基矩阵的索引为8的列，205针对基矩阵的索引为10的列，81针对基矩阵的索引为11的列，并且0针对基矩阵的索引为19的列，
针对基矩阵的索引为10的行的125、60、177、51和0，其中，125针对基矩阵的索引为0的列，60针对基矩阵的索引为1的列，177针对基矩阵的索引为6的列，51针对基矩阵的索引为7的列，并且0针对基矩阵的索引为20的列，
针对基矩阵的索引为11的行的39、29、35、8和0，其中，39针对基矩阵的索引为0的列，29针对基矩阵的索引为7的列，35针对基矩阵的索引为9的列，8针对基矩阵的索引为13的列，并且0针对基矩阵的索引为21的列，
针对基矩阵的索引为12的行的18、155、49和0，其中，18针对基矩阵的索引为1的列，155针对基矩阵的索引为3的列，49针对基矩阵的索引为11的列，并且0针对基矩阵的索引为22的列，
针对基矩阵的索引为13的行的32、53、95、186和0，其中，32针对基矩阵的索引为0的列，53针对基矩阵的索引为1的列，95针对基矩阵的索引为8的列，186针对基矩阵的索引为13的列，并且0针对基矩阵的索引为23的列，
针对基矩阵的索引为14的行的91、20、52、109和0，其中，91针对基矩阵的索引为1的列，20针对基矩阵的索引为6的列，52针对基矩阵的索引为11的列，109针对基矩阵的索引为13的列，并且0分别针对基矩阵的索引为24的列，
针对基矩阵的索引为15的行的174、108、102和0，其中，174针对基矩阵的索引为0的列，108针对基矩阵的索引为10的列，102针对基矩阵的索引为11的列，并且0针对基矩阵的索引为25的列，
针对基矩阵的索引为16的行的125、31、54、176和0，其中，125针对基矩阵的索引为1的列，31针对基矩阵的索引为9的列，54针对基矩阵的索引为11的列，176针对基矩阵的索引为12的列，并且0针对基矩阵的索引为26的列，
针对基矩阵的索引为17的行的57、201、142、35和0，其中，57针对基矩阵的索引为1的列，201针对基矩阵的索引为5的列，142针对基矩阵的索引为11的列，35针对基矩阵的索引为12的列，并且0针对基矩阵的索引为27的列，
针对基矩阵的索引为18的行的129、203、140和0，其中，129针对基矩阵的索引为0的列，203针对基矩阵的索引为6的列，140针对基矩阵的索引为7的列，并且0针对基矩阵的索引为28的列，
针对基矩阵的索引为19的行的110、124、52和0，其中，110针对基矩阵的索引为0的列，124针对基矩阵的索引为1的列，52针对基矩阵的索引为10的列，并且0针对基矩阵的索引为29的列，
针对基矩阵的索引为20的行的196、35、114和0，其中，196针对基矩阵的索引为1的列，35针对基矩阵的索引为4的列，114针对基矩阵的索引为11的列，并且0针对基矩阵的索引为30的列，
针对基矩阵的索引为21的行的10、122、23和0，其中，10针对基矩阵的索引为0的列，122针对基矩阵的索引为8的列，23针对基矩阵的索引为13的列，并且0针对基矩阵的索引为31的列，
针对基矩阵的索引为22的行的202、126和0，其中，202针对基矩阵的索引为1的列，126针对基矩阵的索引为2的列，并且0针对基矩阵的索引为32的列，
针对基矩阵的索引为23的行的52、170、13和0，其中，52针对基矩阵的索引为0的列，170针对基矩阵的索引为3的列，13针对基矩阵的索引为5的列，并且0针对基矩阵的索引为33的列，
针对基矩阵的索引为24的行的113、161、88和0，其中，113针对基矩阵的索引为1的列，161针对基矩阵的索引为2的列，88针对基矩阵的索引为9的列，并且0针对基矩阵的索引为34的列，
针对基矩阵的索引为25的行的197、194和0，其中，197针对基矩阵的索引为0的列，194针对基矩阵的索引为5的列，并且0针对基矩阵的索引为35的列，
针对基矩阵的索引为26的行的164、172、49、161和0，其中，164针对基矩阵的索引为2的列，172针对基矩阵的索引为7的列，49针对基矩阵的索引为12的列，161针对基矩阵的索引为13的列，并且0针对基矩阵的索引为36的列，
针对基矩阵的索引为27的行的168、193和0，其中，168针对基矩阵的索引为0的列，193针对基矩阵的索引为6的列，并且0针对基矩阵的索引为37的列，
针对基矩阵的索引为28的行的14、186、46和0，其中，14针对基矩阵的索引为1的列，186针对基矩阵的索引为2的列，46针对基矩阵的索引为5的列，并且0针对基矩阵的索引为38的列，
针对基矩阵的索引为29的行的50、27和0，其中，50针对基矩阵的索引为0的列，27针对基矩阵的索引为4的列，并且0针对基矩阵的索引为39的列，
针对基矩阵的索引为30的行的70、17、50、6和0，其中，70针对基矩阵的索引为2的列，17针对基矩阵的索引为5的列，50针对基矩阵的索引为7的列，6针对基矩阵的索引为9的列，并且0针对基矩阵的索引为40的列，
针对基矩阵的索引为31的行的115、189和0，其中，115针对基矩阵的索引为1的列，189针对基矩阵的索引为13的列，并且0针对基矩阵的索引为41的列，以及
针对基矩阵的索引为32的行的110、0、163和0，其中，110针对基矩阵的索引为0的列，0针对基矩阵的索引为5的列，163针对基矩阵的索引为12的列，并且0针对基矩阵的索引为42的列。
5.根据权利要求4所述的方法，其中，所述循环移位值是基于使用所述移位值序列的值和所述块大小Z的取模运算来获得的。
6.根据权利要求4所述的方法，其中，与所述码块的比特序列的一部分对应的值不被包括在解调出的接收信号的值中，并且
其中，所述比特序列的所述一部分的长度是2×Z。
7.一种通信系统中的发射机，所述发射机包括：
收发器；以及
至少一个处理器，所述至少一个处理器与所述收发器耦接并且被配置为控制以：
识别块大小Z、基矩阵和移位值序列，
基于所述块大小Z、所述基矩阵和所述移位值序列获得奇偶校验矩阵H，
基于所述奇偶校验矩阵H对码块的比特序列进行准循环低密度奇偶校验QC-LDPC编码，以及
向接收机发送编码后的比特序列的至少一部分，
其中，所述奇偶校验矩阵是通过以下方式获得的：用大小为Z×Z的、使用基于所述移位值序列的循环移位值的循环移位单位矩阵替换所述基矩阵中的1，并且用大小为Z×Z的零矩阵替换所述基矩阵中的0，并且
其中，所述块大小Z被识别为13、26、52、104或208中的一者，并且所述移位值序列包括针对基矩阵中的每个1的下述值：
针对基矩阵的索引为0的行的143、19、176、165、196、13、0和0，其中，143针对基矩阵的索引为0的列，19针对基矩阵的索引为1的列，176针对基矩阵的索引为2的列，165针对基矩阵的索引为3的列，196针对基矩阵的索引为6的列，13针对基矩阵的索引为9的列，0针对基矩阵的索引为10的列，并且0针对基矩阵的索引为11的列，
针对基矩阵的索引为1的行的18、27、3、102、185、17、14、180、0和0，其中，18针对基矩阵的索引为0的列，27针对基矩阵的索引为3的列，3针对基矩阵的索引为4的列，102针对基矩阵的索引为5的列，185针对基矩阵的索引为6的列，17针对基矩阵的索引为7的列，14针对基矩阵的索引为8的列，180针对基矩阵的索引为9的列，0针对基矩阵的索引为11的列，并且0针对基矩阵的索引为12的列，
针对基矩阵的索引为2的行的126、163、47、183、132、1、0和0，其中，126针对基矩阵的索引为0的列，163针对基矩阵的索引为1的列，47针对基矩阵的索引为3的列，183针对基矩阵的索引为4的列，132针对基矩阵的索引为8的列，1针对基矩阵的索引为10的列，0针对基矩阵的索引为12的列，并且0针对基矩阵的索引为13的列，
针对基矩阵的索引为3的行的36、48、18、111、203、3、191、160、0和0，其中，36针对基矩阵的索引为1的列，48针对基矩阵的索引为2的列，18针对基矩阵的索引为4的列，111针对基矩阵的索引为5的列，203针对基矩阵的索引为6的列，3针对基矩阵的索引为7的列，191针对基矩阵的索引为8的列，160针对基矩阵的索引为9的列，0针对基矩阵的索引为10的列，并且0针对基矩阵的索引为13的列，
针对基矩阵的索引为4的行的43、27、117和0，其中，43针对基矩阵的索引为0的列，27针对基矩阵的索引为1的列，117针对基矩阵的索引为11的列，并且0针对基矩阵的索引为14的列，
针对基矩阵的索引为5的行的136、49、36、132、62和0，其中，136针对基矩阵的索引为0的列，49针对基矩阵的索引为1的列，36针对基矩阵的索引为5的列，132针对基矩阵的索引为7的列，62针对基矩阵的索引为11的列，并且0针对基矩阵的索引为15的列，
针对基矩阵的索引为6的行的7、34、198、168、12和0，其中，7针对基矩阵的索引为0的列，34针对基矩阵的索引为5的列，198针对基矩阵的索引为7的列，168针对基矩阵的索引为9的列，12针对基矩阵的索引为11的列，并且0针对基矩阵的索引为16的列，
针对基矩阵的索引为7的行的163、78、143、107、58和0，其中，163针对基矩阵的索引为1的列，78针对基矩阵的索引为5的列，143针对基矩阵的索引为7的列，107针对基矩阵的索引为11的列，58针对基矩阵的索引为13的列，并且0针对基矩阵的索引为17的列，
针对基矩阵的索引为8的行的101、177、22和0，其中，101针对基矩阵的索引为0的列，177针对基矩阵的索引为1的列，22针对基矩阵的索引为12的列，并且0针对基矩阵的索引为18的列，
针对基矩阵的索引为9的行的186、27、205、81和0，其中，186针对基矩阵的索引为1的列，27针对基矩阵的索引为8的列，205针对基矩阵的索引为10的列，81针对基矩阵的索引为11的列，并且0针对基矩阵的索引为19的列，
针对基矩阵的索引为10的行的125、60、177、51和0，其中，125针对基矩阵的索引为0的列，60针对基矩阵的索引为1的列，177针对基矩阵的索引为6的列，51针对基矩阵的索引为7的列，并且0针对基矩阵的索引为20的列，
针对基矩阵的索引为11的行的39、29、35、8和0，其中，39针对基矩阵的索引为0的列，29针对基矩阵的索引为7的列，35针对基矩阵的索引为9的列，8针对基矩阵的索引为13的列，并且0针对基矩阵的索引为21的列，
针对基矩阵的索引为12的行的18、155、49和0，其中，18针对基矩阵的索引为1的列，155针对基矩阵的索引为3的列，49针对基矩阵的索引为11的列，并且0针对基矩阵的索引为22的列，
针对基矩阵的索引为13的行的32、53、95、186和0，其中，32针对基矩阵的索引为0的列，53针对基矩阵的索引为1的列，95针对基矩阵的索引为8的列，186针对基矩阵的索引为13的列，并且0针对基矩阵的索引为23的列，
针对基矩阵的索引为14的行的91、20、52、109和0，其中，91针对基矩阵的索引为1的列，20针对基矩阵的索引为6的列，52针对基矩阵的索引为11的列，109针对基矩阵的索引为13的列，并且0分别针对基矩阵的索引为24的列，
针对基矩阵的索引为15的行的174、108、102和0，其中，174针对基矩阵的索引为0的列，108针对基矩阵的索引为10的列，102针对基矩阵的索引为11的列，并且0针对基矩阵的索引为25的列，
针对基矩阵的索引为16的行的125、31、54、176和0，其中，125针对基矩阵的索引为1的列，31针对基矩阵的索引为9的列，54针对基矩阵的索引为11的列，176针对基矩阵的索引为12的列，并且0针对基矩阵的索引为26的列，
针对基矩阵的索引为17的行的57、201、142、35和0，其中，57针对基矩阵的索引为1的列，201针对基矩阵的索引为5的列，142针对基矩阵的索引为11的列，35针对基矩阵的索引为12的列，并且0针对基矩阵的索引为27的列，
针对基矩阵的索引为18的行的129、203、140和0，其中，129针对基矩阵的索引为0的列，203针对基矩阵的索引为6的列，140针对基矩阵的索引为7的列，并且0针对基矩阵的索引为28的列，
针对基矩阵的索引为19的行的110、124、52和0，其中，110针对基矩阵的索引为0的列，124针对基矩阵的索引为1的列，52针对基矩阵的索引为10的列，并且0针对基矩阵的索引为29的列，
针对基矩阵的索引为20的行的196、35、114和0，其中，196针对基矩阵的索引为1的列，35针对基矩阵的索引为4的列，114针对基矩阵的索引为11的列，并且0针对基矩阵的索引为30的列，
针对基矩阵的索引为21的行的10、122、23和0，其中，10针对基矩阵的索引为0的列，122针对基矩阵的索引为8的列，23针对基矩阵的索引为13的列，并且0针对基矩阵的索引为31的列，
针对基矩阵的索引为22的行的202、126和0，其中，202针对基矩阵的索引为1的列，126针对基矩阵的索引为2的列，并且0针对基矩阵的索引为32的列，
针对基矩阵的索引为23的行的52、170、13和0，其中，52针对基矩阵的索引为0的列，170针对基矩阵的索引为3的列，13针对基矩阵的索引为5的列，并且0针对基矩阵的索引为33的列，
针对基矩阵的索引为24的行的113、161、88和0，其中，113针对基矩阵的索引为1的列，161针对基矩阵的索引为2的列，88针对基矩阵的索引为9的列，并且0针对基矩阵的索引为34的列，
针对基矩阵的索引为25的行的197、194和0，其中，197针对基矩阵的索引为0的列，194针对基矩阵的索引为5的列，并且0针对基矩阵的索引为35的列，
针对基矩阵的索引为26的行的164、172、49、161和0，其中，164针对基矩阵的索引为2的列，172针对基矩阵的索引为7的列，49针对基矩阵的索引为12的列，161针对基矩阵的索引为13的列，并且0针对基矩阵的索引为36的列，
针对基矩阵的索引为27的行的168、193和0，其中，168针对基矩阵的索引为0的列，193针对基矩阵的索引为6的列，并且0针对基矩阵的索引为37的列，
针对基矩阵的索引为28的行的14、186、46和0，其中，14针对基矩阵的索引为1的列，186针对基矩阵的索引为2的列，46针对基矩阵的索引为5的列，并且0针对基矩阵的索引为38的列，
针对基矩阵的索引为29的行的50、27和0，其中，50针对基矩阵的索引为0的列，27针对基矩阵的索引为4的列，并且0针对基矩阵的索引为39的列，
针对基矩阵的索引为30的行的70、17、50、6和0，其中，70针对基矩阵的索引为2的列，17针对基矩阵的索引为5的列，50针对基矩阵的索引为7的列，6针对基矩阵的索引为9的列，并且0针对基矩阵的索引为40的列，
针对基矩阵的索引为31的行的115、189和0，其中，115针对基矩阵的索引为1的列，189针对基矩阵的索引为13的列，并且0针对基矩阵的索引为41的列，以及
针对基矩阵的索引为32的行的110、0、163和0，其中，110针对基矩阵的索引为0的列，0针对基矩阵的索引为5的列，163针对基矩阵的索引为12的列，并且0针对基矩阵的索引为42的列。
8.根据权利要求7所述的发射机，其中，所述循环移位值是基于使用所述移位值序列的值和所述块大小Z的取模运算来获得的。
9.根据权利要求7所述的发射机，其中，所述码块的比特序列的一部分不被包括在所述编码后的比特序列中，并且
其中，所述比特序列的所述一部分的长度是2×Z。
10.一种通信系统中的接收机，所述接收机包括：
收发器；以及
至少一个处理器，所述至少一个处理器与所述收发器耦接并且被配置为控制以：
识别块大小Z、基矩阵和移位值序列，
基于所述块大小Z、所述基矩阵和所述移位值序列获得奇偶校验矩阵H，以及
基于所述奇偶校验矩阵H对解调出的接收信号进行准循环低密度奇偶校验QC-LDPC解码，以获得码块的比特序列，
其中，所述奇偶校验矩阵是通过以下方式获得的：用大小为Z×Z的、使用基于所述移位值序列的循环移位值的循环移位单位矩阵替换所述基矩阵中的1，并且用大小为Z×Z的零矩阵替换所述基矩阵中的0，并且
其中，所述块大小Z被识别为13、26、52、104或208中的一者，并且所述移位值序列包括针对基矩阵中的每个1的下述值：
针对基矩阵的索引为0的行的143、19、176、165、196、13、0和0，其中，143针对基矩阵的索引为0的列，19针对基矩阵的索引为1的列，176针对基矩阵的索引为2的列，165针对基矩阵的索引为3的列，196针对基矩阵的索引为6的列，13针对基矩阵的索引为9的列，0针对基矩阵的索引为10的列，并且0针对基矩阵的索引为11的列，
针对基矩阵的索引为1的行的18、27、3、102、185、17、14、180、0和0，其中，18针对基矩阵的索引为0的列，27针对基矩阵的索引为3的列，3针对基矩阵的索引为4的列，102针对基矩阵的索引为5的列，185针对基矩阵的索引为6的列，17针对基矩阵的索引为7的列，14针对基矩阵的索引为8的列，180针对基矩阵的索引为9的列，0针对基矩阵的索引为11的列，并且0针对基矩阵的索引为12的列，
针对基矩阵的索引为2的行的126、163、47、183、132、1、0和0，其中，126针对基矩阵的索引为0的列，163针对基矩阵的索引为1的列，47针对基矩阵的索引为3的列，183针对基矩阵的索引为4的列，132针对基矩阵的索引为8的列，1针对基矩阵的索引为10的列，0针对基矩阵的索引为12的列，并且0针对基矩阵的索引为13的列，
针对基矩阵的索引为3的行的36、48、18、111、203、3、191、160、0和0，其中，36针对基矩阵的索引为1的列，48针对基矩阵的索引为2的列，18针对基矩阵的索引为4的列，111针对基矩阵的索引为5的列，203针对基矩阵的索引为6的列，3针对基矩阵的索引为7的列，191针对基矩阵的索引为8的列，160针对基矩阵的索引为9的列，0针对基矩阵的索引为10的列，并且0针对基矩阵的索引为13的列，
针对基矩阵的索引为4的行的43、27、117和0，其中，43针对基矩阵的索引为0的列，27针对基矩阵的索引为1的列，117针对基矩阵的索引为11的列，并且0针对基矩阵的索引为14的列，
针对基矩阵的索引为5的行的136、49、36、132、62和0，其中，136针对基矩阵的索引为0的列，49针对基矩阵的索引为1的列，36针对基矩阵的索引为5的列，132针对基矩阵的索引为7的列，62针对基矩阵的索引为11的列，并且0针对基矩阵的索引为15的列，
针对基矩阵的索引为6的行的7、34、198、168、12和0，其中，7针对基矩阵的索引为0的列，34针对基矩阵的索引为5的列，198针对基矩阵的索引为7的列，168针对基矩阵的索引为9的列，12针对基矩阵的索引为11的列，并且0针对基矩阵的索引为16的列，
针对基矩阵的索引为7的行的163、78、143、107、58和0，其中，163针对基矩阵的索引为1的列，78针对基矩阵的索引为5的列，143针对基矩阵的索引为7的列，107针对基矩阵的索引为11的列，58针对基矩阵的索引为13的列，并且0针对基矩阵的索引为17的列，
针对基矩阵的索引为8的行的101、177、22和0，其中，101针对基矩阵的索引为0的列，177针对基矩阵的索引为1的列，22针对基矩阵的索引为12的列，并且0针对基矩阵的索引为18的列，
针对基矩阵的索引为9的行的186、27、205、81和0，其中，186针对基矩阵的索引为1的列，27针对基矩阵的索引为8的列，205针对基矩阵的索引为10的列，81针对基矩阵的索引为11的列，并且0针对基矩阵的索引为19的列，
针对基矩阵的索引为10的行的125、60、177、51和0，其中，125针对基矩阵的索引为0的列，60针对基矩阵的索引为1的列，177针对基矩阵的索引为6的列，51针对基矩阵的索引为7的列，并且0针对基矩阵的索引为20的列，
针对基矩阵的索引为11的行的39、29、35、8和0，其中，39针对基矩阵的索引为0的列，29针对基矩阵的索引为7的列，35针对基矩阵的索引为9的列，8针对基矩阵的索引为13的列，并且0针对基矩阵的索引为21的列，
针对基矩阵的索引为12的行的18、155、49和0，其中，18针对基矩阵的索引为1的列，155针对基矩阵的索引为3的列，49针对基矩阵的索引为11的列，并且0针对基矩阵的索引为22的列，
针对基矩阵的索引为13的行的32、53、95、186和0，其中，32针对基矩阵的索引为0的列，53针对基矩阵的索引为1的列，95针对基矩阵的索引为8的列，186针对基矩阵的索引为13的列，并且0针对基矩阵的索引为23的列，
针对基矩阵的索引为14的行的91、20、52、109和0，其中，91针对基矩阵的索引为1的列，20针对基矩阵的索引为6的列，52针对基矩阵的索引为11的列，109针对基矩阵的索引为13的列，并且0分别针对基矩阵的索引为24的列，
针对基矩阵的索引为15的行的174、108、102和0，其中，174针对基矩阵的索引为0的列，108针对基矩阵的索引为10的列，102针对基矩阵的索引为11的列，并且0针对基矩阵的索引为25的列，
针对基矩阵的索引为16的行的125、31、54、176和0，其中，125针对基矩阵的索引为1的列，31针对基矩阵的索引为9的列，54针对基矩阵的索引为11的列，176针对基矩阵的索引为12的列，并且0针对基矩阵的索引为26的列，
针对基矩阵的索引为17的行的57、201、142、35和0，其中，57针对基矩阵的索引为1的列，201针对基矩阵的索引为5的列，142针对基矩阵的索引为11的列，35针对基矩阵的索引为12的列，并且0针对基矩阵的索引为27的列，
针对基矩阵的索引为18的行的129、203、140和0，其中，129针对基矩阵的索引为0的列，203针对基矩阵的索引为6的列，140针对基矩阵的索引为7的列，并且0针对基矩阵的索引为28的列，
针对基矩阵的索引为19的行的110、124、52和0，其中，110针对基矩阵的索引为0的列，124针对基矩阵的索引为1的列，52针对基矩阵的索引为10的列，并且0针对基矩阵的索引为29的列，
针对基矩阵的索引为20的行的196、35、114和0，其中，196针对基矩阵的索引为1的列，35针对基矩阵的索引为4的列，114针对基矩阵的索引为11的列，并且0针对基矩阵的索引为30的列，
针对基矩阵的索引为21的行的10、122、23和0，其中，10针对基矩阵的索引为0的列，122针对基矩阵的索引为8的列，23针对基矩阵的索引为13的列，并且0针对基矩阵的索引为31的列，
针对基矩阵的索引为22的行的202、126和0，其中，202针对基矩阵的索引为1的列，126针对基矩阵的索引为2的列，并且0针对基矩阵的索引为32的列，
针对基矩阵的索引为23的行的52、170、13和0，其中，52针对基矩阵的索引为0的列，170针对基矩阵的索引为3的列，13针对基矩阵的索引为5的列，并且0针对基矩阵的索引为33的列，
针对基矩阵的索引为24的行的113、161、88和0，其中，113针对基矩阵的索引为1的列，161针对基矩阵的索引为2的列，88针对基矩阵的索引为9的列，并且0针对基矩阵的索引为34的列，
针对基矩阵的索引为25的行的197、194和0，其中，197针对基矩阵的索引为0的列，194针对基矩阵的索引为5的列，并且0针对基矩阵的索引为35的列，
针对基矩阵的索引为26的行的164、172、49、161和0，其中，164针对基矩阵的索引为2的列，172针对基矩阵的索引为7的列，49针对基矩阵的索引为12的列，161针对基矩阵的索引为13的列，并且0针对基矩阵的索引为36的列，
针对基矩阵的索引为27的行的168、193和0，其中，168针对基矩阵的索引为0的列，193针对基矩阵的索引为6的列，并且0针对基矩阵的索引为37的列，
针对基矩阵的索引为28的行的14、186、46和0，其中，14针对基矩阵的索引为1的列，186针对基矩阵的索引为2的列，46针对基矩阵的索引为5的列，并且0针对基矩阵的索引为38的列，
针对基矩阵的索引为29的行的50、27和0，其中，50针对基矩阵的索引为0的列，27针对基矩阵的索引为4的列，并且0针对基矩阵的索引为39的列，
针对基矩阵的索引为30的行的70、17、50、6和0，其中，70针对基矩阵的索引为2的列，17针对基矩阵的索引为5的列，50针对基矩阵的索引为7的列，6针对基矩阵的索引为9的列，并且0针对基矩阵的索引为40的列，
针对基矩阵的索引为31的行的115、189和0，其中，115针对基矩阵的索引为1的列，189针对基矩阵的索引为13的列，并且0针对基矩阵的索引为41的列，以及
针对基矩阵的索引为32的行的110、0、163和0，其中，110针对基矩阵的索引为0的列，0针对基矩阵的索引为5的列，163针对基矩阵的索引为12的列，并且0针对基矩阵的索引为42的列。
11.根据权利要求10所述的接收机，其中，所述循环移位值是基于使用所述移位值序列的值和所述块大小Z的取模运算来获得的。
12.根据权利要求10所述的接收机，其中，与所述码块的比特序列的一部分对应的值不被包括在解调出的接收信号的值中，并且
其中，所述比特序列的所述一部分的长度是2×Z。
CN201880034919.9A 2017-06-23 2018-06-22 在通信或广播系统中进行信道编码和解码的方法和装置 Active CN110663190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410088969.2A CN117978328A (zh) 2017-06-23 2018-06-22 在通信或广播系统中进行信道编码和解码的方法和装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2017-0079497 2017-06-23
KR20170079497 2017-06-23
KR10-2017-0080773 2017-06-26
KR20170080773 2017-06-26
KR10-2017-0151743 2017-11-14
KR1020170151743A KR102378706B1 (ko) 2017-06-23 2017-11-14 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
PCT/KR2018/007055 WO2018236173A1 (en) 2017-06-23 2018-06-22 METHOD AND APPARATUS FOR CHANNEL ENCODING AND DECODING IN A COMMUNICATION OR BROADCASTING SYSTEM

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410088969.2A Division CN117978328A (zh) 2017-06-23 2018-06-22 在通信或广播系统中进行信道编码和解码的方法和装置

Publications (2)

Publication Number Publication Date
CN110663190A CN110663190A (zh) 2020-01-07
CN110663190B true CN110663190B (zh) 2024-02-09

Family

ID=65022197

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410088969.2A Pending CN117978328A (zh) 2017-06-23 2018-06-22 在通信或广播系统中进行信道编码和解码的方法和装置
CN201880034919.9A Active CN110663190B (zh) 2017-06-23 2018-06-22 在通信或广播系统中进行信道编码和解码的方法和装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410088969.2A Pending CN117978328A (zh) 2017-06-23 2018-06-22 在通信或广播系统中进行信道编码和解码的方法和装置

Country Status (5)

Country Link
US (3) US11502781B2 (zh)
EP (2) EP3613148B1 (zh)
KR (1) KR102378706B1 (zh)
CN (2) CN117978328A (zh)
AU (1) AU2018288953B2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102378706B1 (ko) 2017-06-23 2022-03-28 삼성전자 주식회사 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1960190A (zh) * 2006-10-20 2007-05-09 北京泰美世纪科技有限公司 Ldpc码校验矩阵构造方法及利用该方法的编码解码装置
CN101335596A (zh) * 2006-06-14 2008-12-31 北京新岸线移动多媒体技术有限公司 一类低密度奇偶校验码的实现装置
EP2091156A2 (en) * 2008-02-18 2009-08-19 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes
CN101965687A (zh) * 2008-03-03 2011-02-02 三星电子株式会社 用于在使用低密度奇偶校验码的通信系统中的信道编码和解码的设备和方法
CN105284053A (zh) * 2013-06-14 2016-01-27 三星电子株式会社 用于对低密度奇偶校验码进行编码和解码的方法和设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831883B2 (en) * 2004-04-02 2010-11-09 Nortel Networks Limited LDPC encoders, decoders, systems and methods
US7343548B2 (en) * 2004-12-15 2008-03-11 Motorola, Inc. Method and apparatus for encoding and decoding data
CN100486150C (zh) * 2005-01-23 2009-05-06 中兴通讯股份有限公司 基于非正则低密度奇偶校验码的编译码器及其生成方法
CN101325474B (zh) * 2007-06-12 2012-05-09 中兴通讯股份有限公司 Ldpc码的混合自动请求重传的信道编码及调制映射方法
EP2099135B1 (en) 2008-03-03 2018-02-28 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
KR101497618B1 (ko) * 2008-09-04 2015-03-03 삼성전자주식회사 무선통신 시스템에서 스크램블링 장치 및 방법
US8392789B2 (en) * 2009-07-28 2013-03-05 Texas Instruments Incorporated Method and system for decoding low density parity check codes
US8321746B2 (en) * 2009-07-30 2012-11-27 Lsi Corporation Systems and methods for quasi-cyclic LDPC code production and decoding
CN104868925B (zh) * 2014-02-21 2019-01-22 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
CN104917536B (zh) * 2014-03-11 2019-11-12 中兴通讯股份有限公司 一种支持低码率编码的方法及装置
KR102178262B1 (ko) * 2014-07-08 2020-11-12 삼성전자주식회사 패리티 검사 행렬 생성 방법, 그를 이용한 부호화 장치, 부호화 방법, 복호화 장치 및 복호화 방법
US10050816B2 (en) * 2014-07-18 2018-08-14 Samsung Electronics Co., Ltd. Method and apparatus for peak to average power reduction in wireless communication systems using spectral mask filling
US10340953B2 (en) * 2015-05-19 2019-07-02 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding low density parity check codes
WO2017091018A1 (en) * 2015-11-24 2017-06-01 Samsung Electronics Co., Ltd. Method and apparatus for channel encoding/decoding in a communication or broadcasting system
US10484010B2 (en) * 2016-12-20 2019-11-19 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding/decoding in communication or broadcasting system
WO2018236173A1 (en) * 2017-06-23 2018-12-27 Samsung Electronics Co., Ltd. METHOD AND APPARATUS FOR CHANNEL ENCODING AND DECODING IN A COMMUNICATION OR BROADCASTING SYSTEM
KR102378706B1 (ko) * 2017-06-23 2022-03-28 삼성전자 주식회사 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335596A (zh) * 2006-06-14 2008-12-31 北京新岸线移动多媒体技术有限公司 一类低密度奇偶校验码的实现装置
CN1960190A (zh) * 2006-10-20 2007-05-09 北京泰美世纪科技有限公司 Ldpc码校验矩阵构造方法及利用该方法的编码解码装置
EP2091156A2 (en) * 2008-02-18 2009-08-19 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes
CN101965687A (zh) * 2008-03-03 2011-02-02 三星电子株式会社 用于在使用低密度奇偶校验码的通信系统中的信道编码和解码的设备和方法
CN105284053A (zh) * 2013-06-14 2016-01-27 三星电子株式会社 用于对低密度奇偶校验码进行编码和解码的方法和设备

Also Published As

Publication number Publication date
EP4050804A1 (en) 2022-08-31
EP3613148A1 (en) 2020-02-26
EP3613148A4 (en) 2020-06-10
US20210391946A1 (en) 2021-12-16
US20230388048A1 (en) 2023-11-30
EP4050804B1 (en) 2023-10-04
AU2018288953A1 (en) 2019-11-14
CN117978328A (zh) 2024-05-03
KR102378706B1 (ko) 2022-03-28
US20230063850A1 (en) 2023-03-02
KR20190000768A (ko) 2019-01-03
AU2018288953B2 (en) 2022-11-10
CN110663190A (zh) 2020-01-07
US11502781B2 (en) 2022-11-15
US11722247B2 (en) 2023-08-08
EP3613148B1 (en) 2022-05-11

Similar Documents

Publication Publication Date Title
US20200162196A1 (en) Apparatus and method of transmission using harq in communication or broadcasting system
US11646818B2 (en) Method and apparatus for encoding/decoding channel in communication or broadcasting system
US11101926B2 (en) Method and apparatus for channel encoding and decoding in communication or broadcasting system
US11233604B2 (en) Method and apparatus for channel encoding/decoding in a communication or broadcasting system
CN111357218B (zh) 用于在通信或广播系统中对信道进行编码和解码的方法和设备
US11791845B2 (en) Method and apparatus for channel encoding and decoding in communication or broadcasting system
CN114270710A (zh) 通信或广播系统中的数据解码方法和装置
KR20180088423A (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
US20230388048A1 (en) Method and apparatus for channel encoding and decoding in communication or broadcasting system
US20230421177A1 (en) Apparatus and method for channel encoding/decoding in communication or broadcasting system
KR102302366B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR102445150B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
KR20230107872A (ko) 통신 또는 방송 시스템에서 데이터 복호화 방법 및 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant