CN102693967A - 半导体存储卡 - Google Patents

半导体存储卡 Download PDF

Info

Publication number
CN102693967A
CN102693967A CN2012100670748A CN201210067074A CN102693967A CN 102693967 A CN102693967 A CN 102693967A CN 2012100670748 A CN2012100670748 A CN 2012100670748A CN 201210067074 A CN201210067074 A CN 201210067074A CN 102693967 A CN102693967 A CN 102693967A
Authority
CN
China
Prior art keywords
mentioned
chip
electrode pad
wire
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100670748A
Other languages
English (en)
Other versions
CN102693967B (zh
Inventor
土井一英
奥村尚久
西山拓
渡边胜好
生田武史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102693967A publication Critical patent/CN102693967A/zh
Application granted granted Critical
Publication of CN102693967B publication Critical patent/CN102693967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明涉及半导体存储卡，其具备：具备外部连接端子、引线部、芯片零件装载部和半导体芯片装载部的引线框；在芯片零件装载部装载的芯片零件；在半导体芯片装载部上配置的存储器芯片；和控制器芯片。在存储器芯片的表面形成有再布线层。对引线框进行树脂密封。引线框上的控制器芯片和/或存储器芯片的电气电路具有引线部、再布线层以及与芯片的电极焊盘、引线部、再布线层连接的金属线。

Description

半导体存储卡
相关申请的交叉引用
本申请基于2011年3月24日提交的日本专利申请No.2011-065473和2011年11月4日提交的日本专利申请No.2011-242191，并要求其优先权，其全部内容在此包含作为参考。
技术领域
在此公开的实施方式一般涉及半导体存储卡。
背景技术
在内置NAND型闪速存储器等的半导体存储卡中，小型化和高容量化已取得进展。为了谋求半导体存储卡的低成本化，正在研究将构成半导体存储卡的存储器芯片和/或控制器芯片等半导体芯片装载在具有外部连接端子的引线框上。在引线框上除了半导体芯片外，还装载有电容器和/或熔丝等芯片零件。在使用了引线框的半导体存储卡中，除去外部连接端子的表面，引线框整体和半导体芯片和/或芯片零件一起被树脂密封。
在使用引线框作为半导体存储卡的电路基材的情况下，有可能根据引线框的结构发生异常。例如，引线框与布线基板相比，由于电路的形成受到限制，因此，有可能只以引线框和焊线形成存储器芯片和/或控制器芯片的电路变得困难。进一步地，对于按各种规格规定半导体存储卡的厚度，半导体芯片和/或芯片零件的高度不一样，一般是芯片零件的高度比半导体芯片的高度高。在这种条件下，如果将引线框和半导体芯片和/或芯片零件一起进行树脂密封，则有可能由于芯片零件的密封树脂层而导致覆盖性降低，或者在树脂密封时发生半导体存储卡的翘起和/或引线框的位置偏移。
发明内容
根据一个实施方式，提供一种半导体存储卡，其具备引线框、存储器芯片、控制器芯片、以及密封芯片零件、存储器芯片、控制器芯片和引线框的密封树脂层。引线框具备多个外部连接端子、具有至少一部分与外部连接端子连接的多个引线的引线部、在引线部设置的芯片零件装载部、和半导体芯片装载部。芯片零件被装载在引线框的芯片零件装载部上，并且与引线电气连接。存储器芯片具有芯片主体、在芯片主体形成的第1电极焊盘、以使第1电极焊盘露出并且覆盖芯片主体的表面的方式形成的绝缘树脂膜、和在绝缘树脂膜上形成的再布线层。控制器芯片具有第2电极焊盘。引线框上的存储器芯片和控制器芯片的电气电路具有引线、再布线层、以及与从第1电极焊盘、第2电极焊盘、引线和再布线层中选择的至少一个连接的金属线。
附图说明
图1是表示第1实施方式的半导体存储卡的顶面透过图。
图2是表示图1所示的半导体存储卡的底面图。
图3是表示图1所示的半导体存储卡的剖面图。
图4是表示第1比较例的半导体存储卡中的引线框的剖面构成的图。
图5是表示第2比较例的半导体存储卡中的引线框的剖面构成的图。
图6是表示第1实施方式的半导体存储卡中的引线框的剖面构成的图。
图7是表示第2实施方式的半导体存储卡的顶面透过图。
图8是表示第3实施方式的半导体存储卡的顶面透过图。
图9是表示图8所示的半导体存储卡中的存储器芯片的再布线层的第1构成例子的剖面图。
图10是表示图8所示的半导体存储卡中的存储器芯片的再布线层的第2构成例子的剖面图。
图11是表示图10所示的再布线层的变形例的剖面图。
图12是表示图8所示的半导体存储卡中的存储器芯片的再布线层的第3构成例子的剖面图。
图13是表示图8所示的半导体存储卡的变形例的剖面图。
图14是表示第4实施方式的半导体存储卡的顶面透过图。
图15是表示图14所示的半导体存储卡的剖面图。
图16是表示第5实施方式的半导体存储卡的顶面透过图。
具体实施方式
第1实施方式
图1至图3是表示第1实施方式的半导体存储卡的图。图1是第1实施方式的半导体存储卡的顶面图，是透过半导体存储卡的构成而示出的图(顶面透过图)，图2是第1实施方式的半导体存储卡的底面图，图3是在长方向(插入卡槽的方向)上切断第1实施方式的半导体存储卡的剖面图。这些图所示的半导体存储卡1作为各种规格的存储卡使用。
存储卡1具备兼作端子部件、布线部件和元件装载部件的作为引线电路部件的引线框2。引线框2具备多个外部连接端子3、具有至少一部分与外部连接端子3连接的多个引线的引线部4、在引线部4设置的芯片零件装载部5和半导体芯片装载部6。在芯片零件装载部5装载有芯片零件(无源零件)7。在半导体芯片装载部6上配置有控制器芯片8和如NAND型闪速存储器那样的存储器芯片9。控制器芯片8是进行向存储器芯片9写入数据和/或读出在存储器芯片9中存储的数据等的半导体芯片。
引线框2用密封树脂10进行密封。密封树脂层10通过例如对环氧树脂等密封树脂进行传递模塑(transfer mold)以使外部连接端子3的表面露出并且将引线框2和芯片零件7、控制器芯片8、存储器芯片9等一同密封而形成。密封树脂层10具有大致矩形的外形，构成存储卡1的整体形状。密封树脂层10的外部连接端子3露出的第1面10a(图2)相当于存储卡1的背面。与密封树脂层10的第1面10a相反一侧的第2面10b(图1)相当于存储卡1的表面。
密封树脂层10的外形边10中接近外部连接端子3的第1短边11A相当于存储卡1的前端部。在密封树脂层10的前端设有表示存储卡1的前方的倾斜部10c。密封树脂层10的第2短边11B相当于存储卡1的后方部。在密封树脂层10的后方设置有在第2面10b一侧堆积其一部分的把手部10d。在密封树脂层10的第1长边11C形成有缺口部12和/或凹部13，以表示存储卡1的前后和/或表面背面的方向。密封树脂层10的第2长边11D被设为直线形状。
多个外部连接端子3的前端分别配置在密封树脂层10内。在外部连接端子3的前端设有吊线。由此，防止在密封树脂层10的前端残留有吊线。如果在密封树脂层10的前端存在吊线，则可能在将存储卡1插入卡槽时成为障碍，对卡槽造成损害。但是，由于多个外部连接端子3与未图示的框分离，因此，在其上粘着有固定带14A。多个外部连接端子3通过固定带14A保持。
引线部4具有与外部连接端子3直接连接的引线41以及与外部连接端子3电气独立的引线42。这些引线41、42中第1、第2和第3引线41A、41B、41C的一个端部直接与外部连接端子3连接。第1引线41A的另一个端部被配置在控制器芯片8的附近区域。在第2引线41B和与其电气独立的第4引线42A上分别设置有第1芯片零件装载部5A。在第1芯片零件装载部5A，熔丝等第1芯片零件7A与第2引线41B和第4引线42A电气连接地装载。第4引线42A进一步经由控制器芯片8的附近区域而被引出到存储器芯片9附近。
第3引线41C在被引出到控制器芯片8附近区域后分支。在第3引线41C的一个分支部41C1和与其电气独立的第5引线42B上分别设置第2芯片零件装载部5B。在第2芯片零件装载部5B，电容器等第2芯片零件7B与第3引线41C的分支部41C1和第5引线42B电气连接地装载。第5引线42B进一步被引出到存储器芯片9的附近。
第3引线41C的另一个分支部41C2与第4引线42A一样被引出到存储器芯片9的附近。在第3引线41C的分支部41C2和第4引线42A上设置第3芯片零件装载部5C。在第3芯片零件装载部5C，电容器等第3和第4芯片零件7C、7D与第3引线41C的分支部41C2和第4引线42A电气连接地装载。第3引线41C的分支部41C2和第4引线42A经由第3芯片零件装载部5C的形成位置被引出到存储器芯片9的附近。
半导体芯片装载部6向密封树脂层10的短边11B和两个长边11C、11D扩展。在这些扩展部6a上分别设有与未图示的框连接的吊线15。半导体芯片装载部6被吊线15支撑。引线41A、41B、41C、42A、42B与框分离。这些引线41A、41B、41C、42A、42B通过与被设置了吊线15的扩展部6a粘着的固定带14B保持。固定带14B从扩展部6a到引线41A、41B、41C、42A、42B地粘着，并将这些引线固定在被吊线15支撑的扩展部6a上。
在半导体芯片装载部6上配置的控制器芯片8和存储器芯片9分别具有矩形的外形。控制器芯片8被配置在外部连接端子3和存储器芯片9之间。控制器芯片8被配置在比存储器芯片9更接近外部连接端子3的一侧。控制器芯片8具有沿着其两个长边排列的电极焊盘16。沿着控制器芯片8的一个长边排列的电极焊盘16经由第1金属线17与第1、第3和第4引线41A、41C、42A电气连接。
存储器芯片9具有沿着靠近控制芯片8的一侧的长边排列的连接焊盘18a。存储器芯片9的连接焊盘18a经由第2条金属线19与沿着控制器芯片8的另一个长边排列的电极焊盘16电气连接。存储器芯片9的连接焊盘18a的一部分经由第2金属线19与第3、第4和第5引线41C、42A、42B电气连接。在存储器芯片9的表面设置有再布线层20。沿着远离控制器芯片8的一侧的长边排列的电极焊盘18b通过再布线层被引出到沿着靠近控制器芯片8的一侧的长边排列的连接焊盘18a。
在构成引线框2的各部中，外部连接端子3在密封树脂层10的第1面(背面)10a露出。连接到外部连接端子3的引线部4和/或半导体芯片装载部6等被埋设在密封树脂层10内。因此，引线框2如图3所示，具有对外部连接端子3和引线部4的连接部分进行弯曲加工的第1加工部21。第1加工部21被设置为使外部连接端子3露出，并且将引线部4和/或半导体芯片装载部6等配置在密封树脂层10内。第1加工部21，通过压印加工等对外部连接端子3和引线部4的连接部分进行薄壁化并且进行弯曲加工，以只使外部连接端子3露出到外部。
第1加工部21进行的引线框2的加工高度，即在将外部连接端子3和引线部4的连接部分暂时向上方弯曲后弯回到水平方向的高度，基本上根据对引线框2进行树脂密封时的半导体芯片装载部6的设定位置而决定。以密封树脂层10的从半导体芯片装载部6到第1面10a的树脂厚度T1与从控制器芯片8和/或存储器芯片9的顶面到第2面10b的树脂厚度T2大致相等的方式设定树脂密封用的金属模内的半导体芯片装载部6等的位置。这是因为如果树脂厚度T1和树脂厚度T2的差大，则在采用传递模塑法的树脂密封工序中发生半导体芯片装载部6的位置偏移(所谓底座移位)，并且在树脂密封后在密封树脂层10容易发生翘起。
芯片零件7的高度一般比控制器芯片8和/或存储器芯片9的高度高。因此，如图4所示，如果将芯片零件装载部5的高度(从密封树脂层10的第1面10a开始的高度)设为与半导体芯片装载部6的高度相同，则从密封树脂层10的芯片零件部7到第2面10b的树脂厚度T3变薄。由密封树脂层层10形成的芯片零件7的覆盖性降低，根据情况可能发生芯片零件7露出到外部。另一方面，如图5所示，如果以充分覆盖芯片零件7得到的芯片零件装载部5的高度为基准，使半导体芯片装载部6的高度与该高度一致，则密封树脂层10的从半导体芯片装载部6到第1面10a的树脂厚度T1变薄。引线框2的覆盖性降低，容易发生在上述的树脂密封工序中的半导体芯片装载部6的位置偏移和/或密封树脂层10的翘起。
为了抑制芯片零件7的覆盖不良的发生或者树脂密封工序中的位置偏移和/或翘起的发生，在本实施方式中，将半导体芯片装载部6的高度(从密封树脂层10的第1面10a开始的高度)设定成密封树脂层10的从半导体芯片装载部6到第1面10a的树脂厚度T1与从控制器芯片8和/或存储器芯片9的顶面到第2面10b的树脂厚度T2大致相等，然后，将芯片零件装载部5配置在比半导体芯片装载部6更接近密封树脂层10的第1面10a的位置。在实现这样的构成后，引线框2具有对引线部4和芯片零件装载部5的连接部分进行弯曲加工的第2加工部。
第2加工部22对引线部4和芯片零件装载部5的连接部分进行弯曲加工，以致芯片零件装载部5被配置在比半导体芯片装载部6更靠近密封树脂层10的第1面10a的位置。通过设置这样的第2加工部22，能够将半导体芯片装载部6配置在如树脂厚度T1和树脂厚度T2大致相等那样的位置，并且将芯片零件装载部5配置在芯片零件7被密封树脂层10充分覆盖的位置。因此，在防止芯片零件7的覆盖性下降和/或随之而来的芯片零件7向外部的露出的基础上，可以抑制树脂密封工序中的半导体芯片装载部6的位置偏移和/或密封树脂层10的翘起的发生。由此，能够提高使用引线框2的存储卡1的制造性和/或可靠性。
第2加工部22被设置成只有设置有芯片零件装载部5的区域(根据情况，包含其周边区域)被配置在比半导体芯片装载部6更靠近密封树脂层10的第1面10a的位置。通过适用这种第2加工部22，引线部4的除去设置有芯片零件装载部5的区域(根据情况，包含其周边区域)的区域被配置在与半导体芯片装载部6相同的高度。除了被设定得比第2加工部22高的芯片零件装载部5或者除了芯片零件装载部5及其周边区域，引线部4以及半导体芯片装载部6被配置在通过第1加工部21设定的高度。
如果以第2引线41B为例子进行说明，则在第2引线41B和外部连接端子3的连接部分设置有第1加工部21。第2引线41B的高度通过第1加工部21设为与半导体芯片装载部6的高度相同。在第2引线41B和芯片零件装载部5A的两端的连接部分设置有第2加工部22。通过这些第2加工部22，将芯片零件装载部5A配置在预定高度，并且将第2引线41B弯回到半导体芯片装载部6的高度。被设置了芯片零件装载部5A、5B、5C的第3、第4和第5引线41C、42A、42B也具有同样的构成。
第3引线41C通过在与外部连接端子3的连接部分设置的第1加工部21被设为与半导体芯片装载部6的高度相同。第3引线41C通过设置在与芯片零件装载部5B、5C的连接部分的第2加工部22来将芯片零件装载部5B、5C配置在预定高度，并且被弯回到半导体芯片装载部6的高度。第4和第5引线42A、42B被配置在半导体芯片装载部6的高度，芯片零件装载部5B、5C及其周边区域通过第2加工部被配置在预定高度。对于第4引线42A，芯片零件装载部5C的周边区域也通过第2加工部22进行弯曲加工。这是在金属模加工的情况下对与芯片零件装载部5C的距离近的部分进行弯曲加工。
通过将引线部4的除去设置有芯片零件装载部5的区域及其周边区域的区域配置在与半导体芯片装载部6相同的高度，在对引线部4的各引线41A～41C、42A～42B和控制器芯片8和/或存储器芯片9进行金属线焊接时，能够抑制由于引线部4的高度变化而引起的金属线焊接性降低和/或焊接不良的发生。进一步地，能够提高上述的固定带14B进行的引线部4的保持性。
固定带14B从半导体芯片装载部6的扩展部6a到引线41A、41B、41C、42A、42B地粘着。各引线的被粘着固定带14B的部分被配置在与半导体芯片装载部6相同的高度。固定带14B被粘着在各引线的被配置为与半导体芯片6相同的高度的区域上。因此，固定带14B对扩展部6a和各引线的粘着性提高，能够进一步提高固定带14B进行的各引线41、42的保持性。
第2实施方式
以下参照图7说明第2实施方式的存储卡。对于与第1实施方式相同的部分，付与相同的符号并部分省略其说明。在图7所示的存储卡31中，引线部4和/或芯片零件装载部5的构成基本上被设为与第1实施方式的存储卡1相同。第2引线41B经由第1芯片零件装载部5A被引出到控制器芯片8的附近区域。第2引线41B经由第3金属线32与设置有第3芯片零件装载部5C的第6引线42C电气连接。
在第2实施方式的存储卡31中，引线框2具有沿着密封树脂层10的两个长边11C、11D设置的固定部33。在固定部33设置有吊线15。半导体芯片装载部6与固定部33电气独立。半导体芯片装载部6通过与设置有吊线15的固定部33粘着的固定带14C保持。固定带14C从固定部33到半导体芯片装载部6和/或引线部4的一部分被粘着，并将半导体芯片装载部6和/或引线部4的一部分固定在被吊线15支撑的固定部33。
第2实施方式中的半导体芯片装载部6在具有密封树脂层10的长边11C、11D的两个侧面之间电气独立。半导体芯片装载部6与设置在密封树脂层10的两个侧面的吊线15不导通。在密封树脂层10的两个侧面设置的吊线15之间在密封树脂层10内电气独立。通过适用这样的半导体芯片装载部6，即使在密封树脂层10的两个侧面与外部的导电部件等接触的情况下，半导体芯片装载部6也不会短路。因此，即使在密封树脂层10的两个侧面之间短路的情况下，由于控制器芯片8和/或存储器芯片9的短路不良得到抑制，因此，可以提高存储卡31的可靠性。
第3实施方式
以下参照图8说明第3实施方式的存储卡。图8所示的存储卡51与第1和第2实施方式一样，具备：具有外部连接端子3、引线部4、芯片零件装载部5、半导体芯片装载部6等的引线框2；在芯片零件装载部5上装载的芯片零件(无源零件)7；在半导体芯片装载部6上配置的控制器芯片8和存储器芯片9。构成存储卡51的引线框2具有与第2实施方式的引线框2相同的形状。存储卡51的基本构成与第1和第2种实施方式一样。基于同样构成的效果与第1和第2种实施方式一样。付与了与第1和第2实施方式相同符号的部分是同一部分，部分省略其说明。
在半导体芯片装载部6上配置的控制器芯片8和存储器芯片9分别具有矩形的外形。控制器芯片8被配置在外部连接端子3和存储器芯片9之间。控制器芯片8具有沿着靠近外部连接端子3的一侧的长边排列的电极焊盘16A和沿着靠近存储器芯片9的一侧的长边排列的电极焊盘16B。控制芯片8的靠近外部连接端子3的一侧的电极焊盘16A经由金属线52与第1、第2和第3引线41A、41B、41C电气连接。
存储器芯片9，如图9所示，具有：具有省略了图示的半导体元件部的芯片主体53；在芯片主体53上形成的电极焊盘54；以使电极焊盘54露出并且覆盖芯片主体53的表面的方式形成的绝缘树脂膜55；在绝缘树脂膜55上形成的再布线层56。根据控制器芯片8和存储器芯片9的电极焊盘16、54的排列和/或种类，需要再配置存储器芯片9的电极焊盘54。在含有聚酰亚胺树脂等的绝缘树脂膜(保护膜)55上设置的再布线层56将电极焊盘54再配置在存储器芯片9上的所期望的位置。例如，再布线层56的一个端部与电极焊盘54电气连接，另一个端部具有成为金属线的焊接部的连接焊盘57。
考虑金属线相对再布线层56的焊接性，优选地，再布线层56的至少最表面层用Al和/或Al-0.5质量％Cu合金等的Al合金或者Au和/或Pd等贵金属材料形成。进一步地，如果考虑相对再布线层56的绝缘树脂膜55上的形成性和密合性，优选地，再布线层56的最下层用Ti和/或Cr等形成。作为再布线层56的具体构成，可以列举如Al/Ti层叠膜和/或Au/Ni/Cu/Ti层叠膜那样的层叠膜。在以具有含有Al层(包含Al合金层)的最表面层的层叠膜形成再布线层56时，优选地，最表面层的厚度在确保焊接性的基础上设为大于等于2μm。由于即使将最表面层设得过厚也不能得到更高的效果，因此，优选地，其厚度设为小于等于5μm。
构成再布线层56的多个再布线中至少一部分再布线56A，如图8所示，其一个端部与电极焊盘54电气连接，并且在另一个端部形成有连接焊盘57。在形成在再布线56A的端部的连接焊盘57焊接了金属线58的一个端部。金属线58的另一个端部被焊接在控制器芯片8的电极焊盘16B和/或引线41C、42B、42C上。再布线56A经由金属线58与控制器芯片8的电极焊盘16B和/或引线41C、42B、42C电气连接。
再布线56A和电极焊盘54的电气连接构造可以是如图9所示的直接连接的构造，也可以是如图10和图11所示的经由金属线59连接的构造。例如，当在连接再布线56A的电极焊盘54的附近存在不同电位的电极焊盘54a等时，如图10和/或图11所示，以跨过不同电位的电极焊盘54a的方式配置金属线59。由此，不会由于不同电位的电极焊盘54a而导致电路不良，能够在电极焊盘54上连接再布线56A。金属线59可以如图10所示直接焊接在电极焊盘54上，也可以如图11所示焊接在电极焊盘54上用再布线层56形成的连接焊盘56B上。
金属线59的跨越构造并不限于跨越不同电位的电极焊盘54a，对于跨越不同电位的再布线的构造也有效。如图12所示，当在没有配置再布线56A的位置存在不同电位的再布线56C时，以跨越不同电位的再布线56C的方式配置金属线59。由此，能够良好地连接同电位的再布线56A之间。通过适用金属线59的跨越构造，能够提高再布线层56的电路的形成性。如果将再布线层56设为多层布线构造，则虽然能够形成同样的电路，但在这种情况下，再布线层56的形成成本增大。因此，优选地，再布线层56设为单层构造。通过适用金属线59的跨越构造，能够以单层构造的再布线层56形成各种电路。
金属线59的跨越构造并不限于再布线层56，对于引线部4也有效。第2引线41B经由以跨越不同电位的第1引线41A的方式配置的金属线60，与同电位的第6引线42C电气连接。通过适用金属线60的跨越构造，能够提高引线部4的电路的形成性。通过组合引线部4、再布线层56和金属线52、59、60，能够在引线框2上容易地形成控制器芯片8和/或存储器芯片9的电气电路。进一步地，通过适用金属线59、60的跨越构造，提高电气电路的形成性。
在第3实施方式的存储卡51中也与第2实施方式一样，引线框2与半导体芯片装载部6电气独立，并且具有设置有吊线15的固定部33。半导体芯片装载部6通过粘着在固定部33上的固定带14C保持。固定带14C从固定部33到半导体芯片装载部6和/或引线部4的一部分被粘着，并将半导体芯片装载部6和/或引线部4的一部分固定在被吊线15支撑的固定部33上。通过适用这样的半导体芯片装载部6，即使在密封树脂层10的两个侧面与外部的导电构件等接触的情况下，半导体芯片装载部6也不会短路。因此，能够抑制控制器芯片8和/或存储器芯片9的不良发生。
在第3实施方式的存储卡51中，通过引线部4、再布线层56和金属线52、59、60构成引线框2上的控制器芯片8和存储器芯片9的电气电路。与只用引线和金属线形成控制器芯片8和存储器芯片9的电气电路的情况相比，通过适用再布线层56作为电气电路的构成要素，能够提高控制器芯片8和存储器芯片9的电气电路的形成性。在使用引线框2谋求存储卡51的低成本化方面，能够提高控制器芯片8和存储器芯片9的电路形成性。在混搭了控制器芯片8的情况下的电路形成性提高。因此，能够便宜地提供在实用性和/或可靠性方面优异的存储卡51。
在第3实施方式的存储卡51中，与第1和第2实施方式一样，适用了在引线部4和芯片零件装载部5的连接部分设置第2加工部22的引线框2。但是，根据芯片零件7的形状和/或半导体芯片装载部6的形成位置，如图13所示，能够适用只具有在外部连接端子3和引线部4的连接部分设置的第1加工部21的引线框2A。外部连接端子3以外的部分也可以适用平坦的引线框2A。
第4实施方式
以下，参照图14和图15说明第4实施方式的存储卡。对于与第3实施方式一样的部分付与相同的符号，并部分省略其说明。图14和图15所示的存储卡61除了层叠两个存储器芯片9A、9B并在半导体芯片装载部6配置以外，具有与第3实施方式相同的构成。引线框2中的引线部4、芯片零件装载部5、半导体芯片装载部6的构成、芯片零件7相对芯片零件装载部5的装载构造、外部连接端子3和控制器芯片8的连接构造、引线部4和/或半导体芯片装载部6的保持构造具有与第3实施方式相同的构造。
当在半导体芯片装载部6上层叠配置多个存储器芯片9A、9B时，只在最上层的存储器芯片9A的表面设置再布线层56。最上层的存储器芯片9A的电极焊盘54A与第3实施方式一样，经由再布线层56和/或金属线58与控制器芯片8的电极焊盘16B和/或引线41C、42B、42C电气连接。在上层一侧的存储器芯片9A以在下层一侧的存储器芯片9B的电极焊盘54B露出的方式层叠成阶梯状。在下层一侧的存储器芯片9B的电极焊盘54B经由金属线62与在上层一侧的存储器芯片9A的同电位的电极焊盘54A电气连接。元件选择(芯片选择)用端子(电极焊盘54B)等经由金属线63与再布线层56电气连接。
在第4实施方式的存储卡61中也用引线部4、再布线层56、金属线52、59、60、62、63等构成电气电路。即使在引线框2上装载多个存储器芯片9A、9B的情况下，用于控制器芯片8和/或存储器芯片9A、9B的电路的形成性也提高。在使用引线框2谋求存储卡61的低成本化方面，能够提高控制器芯片8和/或存储器芯片9A、9B的电路形成性。因此，能够便宜地提供在实用性和/或可靠性方面优异的构造。在此虽然对层叠两个存储器芯片9A、9B的构造进行了说明，但层叠大于等于3个存储芯片9的情况也是一样的，再布线层56只设置在最上层的存储器芯片9的表面。
第5实施方式
以下，参照图16说明第5实施方式的存储卡。对于与第1至第3实施方式相同的部分，付与相同符号并部分省略其说明。图16所示的存储卡71除了控制器芯片8在存储器芯片9上配置之外，基本上具有与第3实施方式的存储卡51一样的构成。引线框2具备多个外部连接端子3、具有至少一部分与外部连接端子3连接的多个引线的引线部4、在引线部4设置的芯片零件装载部5、半导体芯片装载部6。
引线框2具有对外部连接端子3和引线部4的连接部分进行弯曲加工的第1加工部21。第1加工部21使外部连接端子3露出到外部，并且将引线部4和/或半导体芯片装载部6等配置在密封树脂层10内。引线框2具有对引线部4和芯片零件装载部5的连接部分进行弯曲加工的第2加工部22。第2加工部22对引线部4和芯片零件装载部5的连接部分进行弯曲加工，以致芯片零件装载部5被配置在比半导体芯片装载部6更靠近密封树脂层10的第1面10a的位置。
在芯片零件装载部5装载有芯片零件7。在半导体芯片装载部6上配置有存储器芯片9。控制器芯片8被配置在存储器芯片9上。在存储器芯片9的表面，与第3实施方式一样，形成有再布线层56。再布线层56的一个端部与存储器芯片9的电极焊盘54电气连接。再布线层56的另一个端部经由金属线58与控制器芯片8的电极焊盘16和/或引线部4电气连接。控制器芯片8的电极焊盘16进一步经由再布线层56和/或金属线58与引线部4电气连接。第5实施方式的存储卡71也与第3实施方式一样，具有跨越不同电位的再布线和/或电极焊盘的金属线59。
当将控制器芯片8配置在存储器芯片9上时，用引线部4、再布线层56、金属线58、59等构成电气电路，不仅控制器芯片8和存储器芯片9的连接，而且外部连接端子3和控制器芯片8的连接也适用再布线层56。由此，能够容易地形成用于控制器芯片8和/或存储器芯片9的电气电路。在使用引线框2谋求存储卡71的低成本化的方面，能够提高存储器芯片9和/或在其上形成的控制器芯片8的电路形成性。因此，能够便宜地提供在实用性和/或可靠性方面优异的存储卡71。
在第4和第5实施方式的存储卡61、71中，与第1和第2实施方式一样，适用在引线部4和芯片零件装载部5的连接部分设置第2加工部22的引线框2。但是，根据芯片零件7的形状和/或半导体芯片装载部6的形成位置，与图13所示的第3实施方式的存储卡51的变形例一样，能够适用只具有在外部连接端子3和引线部4的连接部分设置的第1加工部21的引线框2A。第4和第5实施方式的存储卡61、71也可以具有外部连接端子3以外的部分平坦的引线框2A。
虽然对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提出的，并不意味着限定本发明的范围。这些新的实施方式可以采用其它各种形式实施，在不脱离本发明的主旨的范围下能够进行各种省略、替换、变更。这些实施方式和/或其变形包含在本发明的范围和/或主旨中，同时也包含在权利要求的范围所记载的发明及其等同的范围中。

Claims (20)

1.一种半导体存储卡，具备：
引线框，其具备：多个外部连接端子、具有至少一部分与上述外部连接端子连接的多个引线的引线部、在上述引线部设置的芯片零件装载部、以及半导体芯片装载部；
芯片零件，其装载在上述芯片零件装载部上，并与上述引线部电气连接；
存储器芯片，其配置在上述半导体芯片装载部上，具有芯片主体、在上述芯片主体形成的第1电极焊盘、以使上述第1电极焊盘露出并且覆盖上述芯片主体的表面的方式形成的绝缘树脂膜、以及在上述绝缘树脂膜上形成的再布线层；
控制器芯片，其配置在上述半导体芯片装载部上或者上述存储器芯片上，具有第2电极焊盘；以及
密封树脂层，其使上述外部连接端子露出，并且密封上述芯片零件、上述存储器芯片、上述控制器芯片以及上述引线框；
其中，上述引线框上的上述存储器芯片和上述控制器芯片的电气电路具有上述引线、上述再布线层、与从上述第1电极焊盘、上述第2电极焊盘、上述引线和上述再布线层中选择的至少一个连接的金属线。
2.根据权利要求1所述的存储卡，其中，
上述再布线层具有多个再布线；
上述多个再布线的至少一部分具有：与上述第1电极焊盘电气连接的第1端部、经由上述金属线与上述第2电极焊盘或上述引线电气连接的第2端部。
3.根据权利要求2所述的半导体存储卡，其中，
上述再布线的第1端部直接或者经由上述金属线与上述第1电极焊盘电气连接。
4.根据权利要求1所述的半导体存储卡，其中，
上述再布线层具有多个再布线；
相同电位的上述再布线经由以跨越不同电位的其它再布线或者电极焊盘的方式配置的上述金属线而电气连接。
5.根据权利要求1所述的半导体存储卡，其中，
上述再布线层至少具有Al层、Al合金层、Au层或者Pd层作为最表面层。
6.根据权利要求2所述的半导体存储卡，其中，
上述控制器芯片在上述半导体芯片装载部上被配置为位于上述外部连接端子和上述存储器芯片之间。
7.根据权利要求6所述的半导体存储卡，其中，
上述第2电极焊盘的至少一部分经由上述金属线与上述引线电气连接。
8.根据权利要求1所述的半导体存储卡，其中，
上述存储器芯片具备：在上述半导体芯片装载部上配置的第1存储器芯片、在上述第1存储器芯片上层叠的第2存储器芯片；
上述再布线层只在上述第2存储器芯片上设置。
9.根据权利要求8所述的半导体存储卡，其中，
上述第2存储器芯片以上述第1存储器芯片的上述第1电极焊盘露出的方式阶梯状地层叠，
上述第1存储器芯片的上述第1电极焊盘经由上述金属线与上述第2存储器芯片的上述第1电极焊盘或者上述再布线层电气连接，上述第2存储器芯片的上述第1电极焊盘与上述再布线层电气连接。
10.根据权利要求8所述的半导体存储卡，其中，
上述第2存储器芯片具备：具有多个存储器芯片的芯片层叠体。
11.根据权利要求1所述的半导体存储卡，其中，
上述控制器芯片被配置在上述存储器芯片上，上述第2电极焊盘的一部分经由上述再布线层和上述金属线与上述引线电气连接。
12.根据权利要求1所述的半导体存储卡，其中，
上述引线框具备：具有吊线的固定部；
上述半导体芯片装载部与上述固定部电气独立，并且通过在上述固定部上粘着的第1固定带保持。
13.根据权利要求12所述的半导体存储卡，其中，
上述引线部通过在上述固定部上粘着的第2固定带保持。
14.根据权利要求13所述的半导体存储卡，其中，
上述外部连接端子通过第3固定带保持。
15.根据权利要求1所述的半导体存储卡，其中，
上述密封树脂层具有：上述外部连接端子露出的第1面、与上述第1面相反一侧的第2面；
上述引线框具有第1加工部，上述第1加工部通过对上述引线框进行弯曲加工以使上述外部连接端子在上述第1面露出并且上述半导体芯片装载部被配置在上述密封树脂层内而形成。
16.根据权利要求15所述的半导体存储卡，其中，
上述引线框具有第2加工部，上述第2加工部通过对上述引线框进行弯曲加工以致上述芯片零件装载部被配置在比上述半导体芯片装载部更靠近上述密封树脂层的上述第1面而形成。
17.根据权利要求16所述的半导体存储卡，其中，
上述第2加工部被设置为上述引线部的除去上述芯片零件装载部及其周边部的部分被配置在与上述半导体芯片装载部大致相同的高度；
上述引线通过在上述引线部的配置在与上述半导体芯片装载部大致相同高度的部分粘着的固定带保持。
18.一种半导体存储卡，具备：
引线框，其具备多个外部连接端子、具有至少一部分与上述外部连接端子连接的多个引线的引线部、在上述引线部设置的芯片零件装载部、以及半导体芯片装载部；
芯片零件，其装载在上述芯片零件装载部上，并与上述引线部电气连接；
存储器芯片，其配置在上述半导体芯片装载部上，并具有第1电极焊盘；
控制器芯片，其配置在上述半导体芯片装载部上或者上述存储器芯片上，并具有第2电极焊盘；
金属线，其电气连接上述引线和上述第1电极焊盘、上述引线和上述第2电极焊盘、以及上述第1电极焊盘和上述第2电极焊盘；以及
密封树脂层，其使上述外部连接端子露出，并且密封上述芯片零件、上述存储器芯片、上述控制器芯片、上述金属线以及上述引线框；
其中，上述密封树脂层具有：上述外部连接端子露出的第1面、与上述第1面相反一侧的第2面；
上述引线框具有第1加工部和第2加工部，上述第1加工部通过对上述引线框进行弯曲加工以使上述外部连接端子在上述第1面露出并且上述半导体芯片装载部被配置在上述密封树脂层内而形成，上述第2加工部通过对上述引线框进行弯曲加工以致上述芯片零件装载部被配置在比上述半导体芯片装载部更靠近上述密封树脂层的上述第1面而形成。
19.根据权利要求18所述的半导体存储芯片，其中，
第2加工部被设置为上述引线部的除去上述芯片零件装载部的部分被配置在与上述半导体芯片装载部大致相同的高度；
上述引线通过在上述引线部的配置在与上述半导体芯片装载部大致相同高度的部分粘着的固定带保持。
20.一种半导体存储卡，具备：
引线框，其具备多个外部连接端子、具有至少一部分与上述外部连接端子连接的多个引线的引线部、在上述引线部设置的芯片零件装载部、具有吊线的固定部、以及半导体芯片装载部；
芯片零件，其装载在上述芯片零件装载部上，并与上述引线电气连接；
存储器芯片，其配置在上述半导体芯片装载部上，并具有第1电极焊盘；
控制器芯片，其配置在上述半导体芯片装载部上或者上述存储器芯片上，并具有第2电极焊盘；
金属线，其电气连接上述引线和上述第1电极焊盘、上述引线和上述第2电极焊盘、以及上述第1电极焊盘和上述第2电极焊盘；以及
密封树脂层，其使上述外部连接端子露出，并且密封上述芯片零件、上述存储芯片、上述控制器芯片以及上述引线框；
其中，上述半导体芯片装载部与上述固定部电气独立，并且通过在上述固定部上粘着的固定带保持。
CN201210067074.8A 2011-03-24 2012-03-14 半导体存储卡 Active CN102693967B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP065473/2011 2011-03-24
JP2011065473 2011-03-24
JP2011242191A JP2012212417A (ja) 2011-03-24 2011-11-04 半導体メモリカード
JP242191/2011 2011-11-04

Publications (2)

Publication Number Publication Date
CN102693967A true CN102693967A (zh) 2012-09-26
CN102693967B CN102693967B (zh) 2015-04-15

Family

ID=46859323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210067074.8A Active CN102693967B (zh) 2011-03-24 2012-03-14 半导体存储卡

Country Status (4)

Country Link
US (1) US8575738B2 (zh)
JP (1) JP2012212417A (zh)
CN (1) CN102693967B (zh)
TW (1) TWI471996B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
JP6653235B2 (ja) * 2016-09-29 2020-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
DE112018007478T5 (de) 2018-06-20 2021-01-14 Rohm Co., Ltd. Halbleitervorrichtung
CN112448561B (zh) * 2019-08-30 2022-04-15 台达电子企业管理（上海）有限公司 电源模块及电源模块的制备方法
US11756882B2 (en) * 2020-12-31 2023-09-12 Texas Instruments Incorporated Semiconductor die with blast shielding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020735A1 (en) * 2000-03-09 2001-09-13 Yasunori Chikawa Semiconductor device
JP2004193628A (ja) * 1998-10-14 2004-07-08 Renesas Technology Corp 半導体装置
CN101958293A (zh) * 2009-07-13 2011-01-26 大日本印刷株式会社 半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09327990A (ja) 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
JP4171246B2 (ja) 2002-06-10 2008-10-22 株式会社ルネサステクノロジ メモリカードおよびその製造方法
JP3866178B2 (ja) * 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
DE102004049356B4 (de) * 2004-10-08 2006-06-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
JP5198030B2 (ja) * 2007-10-22 2013-05-15 株式会社東芝 半導体素子
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
JP4776675B2 (ja) * 2008-10-31 2011-09-21 株式会社東芝 半導体メモリカード
JP5032623B2 (ja) 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
JP5337110B2 (ja) 2010-06-29 2013-11-06 株式会社東芝 半導体記憶装置
JP5242644B2 (ja) 2010-08-31 2013-07-24 株式会社東芝 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193628A (ja) * 1998-10-14 2004-07-08 Renesas Technology Corp 半導体装置
US20010020735A1 (en) * 2000-03-09 2001-09-13 Yasunori Chikawa Semiconductor device
CN101958293A (zh) * 2009-07-13 2011-01-26 大日本印刷株式会社 半导体装置用布线构件、半导体装置用复合布线构件及树脂密封型半导体装置

Also Published As

Publication number Publication date
TWI471996B (zh) 2015-02-01
US20120241933A1 (en) 2012-09-27
JP2012212417A (ja) 2012-11-01
CN102693967B (zh) 2015-04-15
TW201244038A (en) 2012-11-01
US8575738B2 (en) 2013-11-05

Similar Documents

Publication Publication Date Title
CN102693967B (zh) 半导体存储卡
CN103681571B (zh) 半导体存储卡及其制造方法
JP4498403B2 (ja) 半導体装置と半導体記憶装置
JP4776675B2 (ja) 半導体メモリカード
US7511371B2 (en) Multiple die integrated circuit package
JP5337110B2 (ja) 半導体記憶装置
CN100524739C (zh) 半导体器件及其制造方法
US8395268B2 (en) Semiconductor memory device
JPH05109975A (ja) 樹脂封止型半導体装置
JP5150243B2 (ja) 半導体記憶装置
KR101835483B1 (ko) 멀티-칩 패키지 및 그의 제조 방법
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
JP5275019B2 (ja) 半導体装置
KR101486423B1 (ko) 반도체 패키지
JP2009111062A (ja) 半導体装置及びその製造方法
KR100788341B1 (ko) 칩 적층형 반도체 패키지
KR20110055985A (ko) 스택 패키지
JP5166903B2 (ja) 半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
KR20210128295A (ko) 반도체 칩과 커패시터를 포함한 반도체 패키지
JP2009194294A (ja) 積層型半導体装置
JP4745205B2 (ja) 半導体装置
KR20230106410A (ko) 반도체 패키지
CN111725199A (zh) 半导体装置
KR20150125960A (ko) 통합된 칩 구조들을 갖는 마이크로전자 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220112

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.