CN102687254B - 用于形成nmos外延层的方法 - Google Patents

用于形成nmos外延层的方法 Download PDF

Info

Publication number
CN102687254B
CN102687254B CN201080059624.0A CN201080059624A CN102687254B CN 102687254 B CN102687254 B CN 102687254B CN 201080059624 A CN201080059624 A CN 201080059624A CN 102687254 B CN102687254 B CN 102687254B
Authority
CN
China
Prior art keywords
substrate
silicon
chamber
layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080059624.0A
Other languages
English (en)
Other versions
CN102687254A (zh
Inventor
米切尔·C·泰勒
苏珊·B·费尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102687254A publication Critical patent/CN102687254A/zh
Application granted granted Critical
Publication of CN102687254B publication Critical patent/CN102687254B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供具有受控沟道应变和结电阻的NMOS晶体管及NMOS晶体管的制造方法。在一些实施方式在中，用于形成NMOS晶体管的方法可以包括(a)提供具有p型硅区域的衬底；(b)在所述p型硅区域上沉积硅晶种层；(c)所述硅晶种层上沉积含硅体层，所述含硅体层包含硅，硅和晶格调整元素，或者硅和n型掺杂剂；(d)在所述含硅体层中注入所述晶格调整元素或者所述n型掺杂剂中的至少一种，所述晶格调整元素或者所述n型掺杂剂中的至少一种不在步骤(c)中沉积的所述含硅体层中；和(e)在步骤(d)注入之后，使用能量光束对所述含硅体层进行退火。在一些实施方式中，所述衬底可包含部分制造的NMOS晶体管器件，在所述NMOS晶体管器件中限定有源极区域/漏极区域。

Description

用于形成NMOS外延层的方法
背景
技术领域
本发明的实施方式大体上涉及半导体制造工艺和半导体器件领域，尤其涉及沉积含硅膜以形成半导体器件的方法。
现有技术的描述
随着晶体管制造得越小，生产诸如含硅金属氧化物半导体场效应晶体管(MOSFET)器件这样的低于100nm的互补金属氧化物半导体(CMOS)器件的源极区域/漏极区域就变得越困难。这类MOSFET晶体管可以包括p沟道MOS(PMOS)晶体管和n沟道MOS(NMOS)晶体管。PMOS晶体管具有由n型沟道分隔开的p型源极区域/漏极区域(例如，空穴在源极区域/漏极区域之间的沟道的导电中起主要作用)。NMOS晶体管具有由p型沟道分隔开的n型源极区域/漏极区域(例如，电子在源极/漏极区域之间的沟道的导电中起主要作用)。
在NMOS的应用中，可通过蚀刻硅衬底以制成凹部来形成源极区域/漏极区域，所述凹部可用选择性生长的含硅层来填充，所述含硅层例如是硅碳层，这里碳可看作是用于调整硅晶格的晶格常数的晶格调整元素。然后，用掺杂剂元素来掺杂所述硅碳层以形成n型源极/漏极区域。遗憾的是，传统的处理技术目前无法形成在单晶的选择性生长层中加入硅、晶格调整元素和n型掺杂剂元素的外延层。
发明内容
本发明提供具有受控沟道应变(channel strain)和结电阻的NMOS晶体管及制造所述NMOS晶体管的方法。在一些实施方式中，用于形成NMOS晶体管的方法可包括(a)提供具有p型硅区域的衬底；(b)在所述p型硅区域上沉积硅晶种层；(c)在所述硅晶种层上沉积含硅体层(bulk layer)，所述含硅体层包含硅，硅和晶格调整元素，或者硅和n型掺杂剂；(d)在所述含硅体层中注入所述晶格调整元素或者所述n型掺杂剂中的至少一种，在步骤(c)中沉积的所述含硅体层中不存在所述晶格调整元素或者所述n型掺杂剂；和(e)在步骤(d)中的注入之后使用能量光束对所述含硅体层进行退火。在一些实施方式中，所述衬底可以包含部分制造的NMOS晶体管器件，在所述部分制造的NMOS晶体管器件中限定有源极区域/漏极区域。
在一些实施方式中，NMOS晶体管可以包括晶体管层叠(stack)，所述晶体管层叠包含：形成在半导体衬底的p型硅区域上的栅极电介质和栅极电极；和源极区域/漏极区域，所述源极区域/漏极区域设置在所述晶体管层叠的两侧上，并且所述源极区域/漏极区域在所述源极区域和所述漏极区域之间且在所述晶体管层叠下面限定沟道区域，所述源极区域、漏极区域包含硅晶种层，在所述硅晶种层上沉积有含硅体层，其中所述含硅体层包含硅、晶格调整元素以及n型掺杂剂。在一些实施方式中，所述NMOS晶体管可以使用这里所述的方法制造。
在一些实施方式中，这里所述的方法可在为所述方法特别构造的半导体处理设备中执行。在一些实施方式中，用于处理半导体衬底的半导体处理设备可包括：真空传递室，在所述真空传递室中设置有一或多个衬底传递机械手；外延沉积室，所述外延沉积室耦合至所述真空传递室；注入反应器，所述注入反应器耦合至所述真空传递室；聚焦光束退火室，所述聚焦光束退火室耦合至所述真空传递室；装载锁定室，所述装载锁定室耦合至所述真空处理室；以及控制器，所述控制器用于控制所述真空处理室的操作。
其它和进一步的实施方式将在下文的详细描述中进行描述。
附图说明
以能够详细理解实现本发明的上述特征的方式，可参考实施方式获得上文简要概述的本发明的更具体描述，一些实施方式在附图中图示。然而，应注意的是，附图仅图示本发明的典型实施方式，因此不应视为对本发明的范围的限制，因为本发明可允许其它等效的实施方式。
图1描绘了根据本发明的一些实施方式的源极区域/漏极区域的沉积方法的流程图。
图2A至图2F示意性描绘了根据图1的方法的一些实施方式的源极区域/漏极区域的示例性制造阶段。
图3描绘了适用于执行本发明的部分的半导体衬底处理室的示意性剖面图。
图4描绘了适用于执行本发明的部分的半导体衬底处理室的示意性剖面图。
图5描绘了适用于执行本发明的部分的半导体衬底处理室的示意性剖面图。
图6描绘了适用于执行本发明的部分的多腔集成设备。
为便于理解，在可能的情况下使用相同的元件符号来表示所有附图共有的的相同元件。上述附图并非按比例，并且可以出于说明的目的而简化。
详细描述
这里提供具有受控沟道应变和结电阻的NMOS晶体管器件及所述NMOS晶体管器件的制造方法。这里公开的NMOS晶体管器件及所述NMOS晶体管器件的制造方法有利地允许在NMOS器件的源极区域/漏极区域中的单晶层中加入硅、晶格调整元素和n型掺杂剂元素。本发明的方法可以进一步提供NMOS器件，所述NMOS器件具有高沟道应变和在源极区域/漏极区域中的低结电阻。还提供了适合于制造这类器件的装置。
图1描绘了根据本发明的一些实施方式的制造NMOS晶体管器件中的源极区域/漏极区域的方法100。参照图2A至图2F来图示性描述方法100，图2A至图2F示意性描绘了根据方法100的实施方式的NMOS晶体管器件的制造阶段。这里所述的涉及沉积的方法可以在适当的外延沉积室或其它适当的沉积室中执行，所述外延沉积室诸如为RP 处理室，可从位于加利福尼亚州圣克拉拉市的应用材料公司(Applied Materials，Inc.)获得，所述其他适当的沉积室诸如为下文参照图3所描述的沉积室。这里所述的涉及离子注入的方法可以在适当的等离子体注入室(诸如 处理室，同样可从应用材料公司获得)或者在另一适当的离子注入室(诸如下文参照图4所描述的离子注入室)中执行。这里所描述的涉及退火的方法可以在适当的退火室中进行，所述退火室诸如为被构造用于快速热处理(RTP)、快速退火(flash annealing)、聚焦光束退火(如激光退火)或类似处理的退火室。一种适当的激光退火室是 处理室(同样可从应用材料公司获得)，或者是诸如下文参照图5所描述的另一适当的聚焦光束退火室。沉积室、等离子体注入室以及聚焦光束退火室与适用于制造NMOS晶体管器件的其它室(例如，蚀刻室、清洁室和类似物)一起可以是多腔集成设备的一部分，诸如多腔集成设备的 线中的一个，所述 线同样可从应用材料公司获得。下文参照图6描述适当的多腔集成设备的一个实例。
工艺100大体上开始于步骤102，在步骤102可提供衬底200(如图2A中所示)。衬底200可以包含材料，所述材料诸如晶体硅(例如硅<100>或者硅<111>)、氧化硅、应变硅、硅锗、掺杂或者未掺杂多晶硅、掺杂或者未掺杂硅晶片、图案化的或者未图案化的晶片、绝缘体上的硅(SOI)、掺碳硅氧化物、氮化硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石或类似物。在一些实施方式中，衬底200包含硅。
在一些实施方式中，衬底200可包括其它结构或者层，所述其它结构或者层至少部分地形成在所述衬底200上。例如，如图2A中所示，衬底200可包括p型区域204，所述p型区域204限定在衬底200中，并且所述p型区域204具有n型金属氧化物半导体(NMOS)器件250，所述n型金属氧化物半导体器件250部分地制成在p型区域204上。在诸如一或多个晶体管正被形成在衬底200上的一些实施方式中，多个场隔离区域202可形成在衬底200中以使具有不同导电类型(例如，n型或者p型)的阱隔离，和/或使相邻的晶体管隔离。场隔离区域202可以是浅沟槽隔离(STI)结构，例如，通过在衬底200中蚀刻沟槽，然后用诸如氧化硅(氧化物)、氮化硅(氮化物)或类似物这样的适当的绝缘体填充所述沟槽来形成所述浅沟槽隔离结构。
p型区域204可以通过一或多个注入工艺使用诸如硼、铟或类似物这样的适当的掺杂剂注入到衬底200中来形成。p型区域204还可以通过其它方式来形成，所述其它方式包括提供初始掺杂的衬底、或者沉积具有所需导电率的原位掺杂的半导体材料。p型区域204可以具有例如介于大约5×1016个原子/cm3至大约5×1019个原子/cm3之间的导电率。
部分地制造的NMOS器件250可以包括栅极电介质层206，所述栅极电介质层206形成在衬底200的p型区域204上。栅极电介质层206可以包含例如一或多个氧化硅层、氮化硅层或者氮氧化硅层，所述栅极电介质层206例如可沉积厚度介于大约0.5nm至大约20nm之间。栅极电极208可以形成在栅极电介质层206上。栅极电极208可以由适当的导电材料形成，所述导电材料诸如为金属、多晶硅或类似物。在一些实施方式中，栅极电极的厚度可以介于大约100nm至大约350nm之间。硬掩模层(hard mask layer)209可以沉积在栅极电极208上以保护栅极电极208隔离下文所述的蚀刻工艺。
侧壁间隔物(sidewall spacer)210可以沿硬掩模层209、栅极电极208以及栅极电介质层206的外侧壁形成。侧壁间隔物210例如可以形成厚度介于大约5nm至30nm之间，或者形成适合于使栅极电极208与随后沉积的材料之间电隔离的任何其它的厚度。侧壁间隔物210可以包含适当的绝缘材料，例如氮化硅、氧化硅、氮氧化硅、碳化硅或类似物。侧壁间隔物210可以通过诸如化学气相沉积(chemical vapor deposition)这样的任何适当的工艺来沉积，并且如图2A中所示，可以形成侧壁间隔物210以致侧壁间隔物210的外边缘靠近栅极电极和硬掩模层209的顶端表面渐缩(taper)。
在例如源极区域/漏极区域未被限定在衬底200中的一些实施方式中，可以蚀刻衬底200(如步骤104以及图2B中所示)。具体地说，可以蚀刻衬底200的p型区域204以形成源极区域/漏极区域214，所述源极区域/漏极区域214设置在栅极电极208相对的侧部上并且与侧壁间隔物210相邻，从而在所述源极区域和所述漏极区域之间限定晶体管的沟道212。在其中蚀刻衬底200的实施方式中，硬掩模层209保护栅极电极208不被蚀刻。
在一些实施方式中，可以各向同性地蚀刻衬底200，以形成垂直进入p型区域204中的源极区域/漏极区域214。在一些实施方式中，并且如图2B中所示，衬底200可以被至少部分水平地或横向地蚀刻(例如使用各向异性蚀刻工艺)，以形成源极区域/漏极区域214，既垂直进入p型区域204中又在侧壁间隔物210和栅极电介质层206的下面水平地延伸。如图2B中所示，水平的蚀刻促进在衬底200中产生在栅极电介质层206下面延伸的源极凹部/漏极凹部216。
如图2B中所示，源极区域/漏极区域214(以及可选择地，源极凹部/漏极凹部216)可以具有源极区域/漏极区域214的大体上垂直的侧壁以及大体上平坦的水平底部。或者，源极区域/漏极区域214(以及可选择地，源极凹部/漏极凹部216)可以具有凹形(未示出)或者其它所需的几何形状。源极区域/漏极区域214(以及可选择地，源极凹部/漏极凹部216)可以具有任何适当的尺寸，例如深度为介于大约5nm至大约150nm之间，宽度可以和隔离结构202到栅极电介质层206之间的距离一样大，或者根据需要宽度小于所述距离(诸如，举例来说，宽度介于大约25nm至大约2500nm之间)。
在一些实施方式中，在如下文所述的源极材料/漏极材料沉积之前，可以清洁源极区域/漏极区域214(以及可选择地，源极凹部/漏极凹部216)以去除蚀刻剂材料，和/或可以对源极区域/漏极区域214进行退火以修复源极区域/漏极区域214(以及可选择地，源极凹部/漏极凹部216)的受损表面。清洁工艺和/或退火工艺可以是能够去除蚀刻剂材料和/或修复源极区域/漏极区域214(以及可选择地，源极凹部/漏极凹部216)的受损表面的任何适当的工艺。举例来说，在一些实施方式中，清洁工艺可以是在存在诸如氢气(H2)或类似物这样的含氢气体的情况下的(例如，如下文所述，在适当的处理室内)低温烘焙(bake)。在一些实施方式中，处理气体是氢气(H2)。
在清洁工艺期间可以调节处理室内的温度和压力以保持适合于清洁工艺的环境。
在源极区域/漏极区域214的表面以及可选择地，源极凹部/漏极凹部216的表面可能由于蚀刻工艺损坏的实施方式中，可以执行退火以修复所述表面。例如，在一些实施方式中，退火工艺可以是(例如，如下文所述，在适当的处理室内)高温烘焙或者快速热处理(RTP)。在一些实施方式中，退火工艺可以包括与如上所述的用于清洁工艺的相同的处理气体及所述处理气体的含量。
在退火工艺期间可以调节处理室内的温度和压力以保持适合于退火工艺的环境。
接下来，在步骤104，可以在衬底200上的源极/漏极区域214内以及源极/漏极凹部216内沉积硅晶种层218(如图2C中所示)。硅晶种层218可以沉积在源极区域/漏极区域214内以及源极凹部/漏极凹部216内(当存在源极凹部/漏极凹部216时)。硅晶种层218可以形成适当的厚度以提供均匀的覆盖(coverage)。在一些实施方式中，硅晶种层218可以形成厚度介于大约50埃至大约100埃之间。
可以通过诸如硅晶种层的外延生长这样的任何适当的工艺来沉积硅晶种层218。例如，在一些实施方式中，可以通过提供第一处理气体混合物来(例如，如下文所述，在适当的处理室内)外延生长硅晶种层218，所述第一处理气体混合物包含含硅气体，以及可选地包含载气。
含硅气体可以包括但不局限于硅烷类、卤代硅烷类以及有机硅烷类中的一或多种。硅烷类包括硅烷(SiH4)以及具有经验式SixH(2x+2)的高价态的硅烷(higher silanes)，诸如乙硅烷(Si2H6)、丙硅烷(Si3H8)、四硅烷(Si4H10)以及其它。卤代硅烷类包括具有经验式Xy’SixH(2x+2-y)的化合物，这里X’＝F、Cl、Br或者I，所述卤代硅烷类诸如为六氯乙硅烷(Si2Cl6)、四氯化硅(SiCl4)、二氯甲硅烷(Cl2SiH2)以及三氯甲硅烷(Cl3SiH)。有机硅烷类包括具有经验式RySixH(2x+2-y)的化合物，这里R＝甲基、乙基、丙基或者丁基，所述化合物诸如为甲基硅烷((CH3)SiH3)、二甲基硅烷((CH3)2SiH2)、乙基硅烷((CH3CH2)SiH3)、甲基乙硅烷((CH3)Si2H5)、二甲基乙硅烷((CH3)2Si2H4)以及六甲基乙硅烷((CH3)6Si2)。
载气可以包括氮气(N2)、氢气(H2)、氩气、氦气以及上述气体的组合。可以基于外延工艺期间的含硅气体的同一性(identity)和/或处理温度来选择载气。
用于沉积硅晶种层218的第一处理气体混合物可以以任何适当的气体流量供给，并且所述第一处理气体混合物可以使用一定的组成范围，例如，诸如含硅气体与载气的任何适当的百分比组成和/或流量。
在处理期间可以调节处理室内的温度和压力以保持适合于沉积硅晶种层218的环境。
接下来，在步骤106，可以在源极区域/漏极区域214以及源极凹部/漏极凹部216(当存在凹部源极/漏极凹部216时)中的硅晶种层218上沉积含硅体层(例如，图2D中描绘的含硅体层222)。含硅体层222的厚度可以根据需要而改变以填充源极区域/漏极区域214以及源极凹部/漏极凹部216(当存在源极凹部/漏极凹部216时)。
含硅体层222可以包含硅，硅和晶格调整元素，或者硅和n型掺杂剂元素。例如，晶格调整元素可以包括碳或类似物。在一些实施方式中，晶格调整元素是碳。n型掺杂剂元素可以包括磷、砷或类似物。在一些实施方式中，n型掺杂剂元素是磷。
例如，在一些实施方式中，可以通过提供第二处理气体混合物来(例如，如下文所述，在适当的处理室内)外延生长含硅体层222，所述第二处理气体混合物包含含硅气体，或者含硅气体与含晶格调整元素气体或者含n型掺杂剂元素气体两者中的任一种。可选择地，第二处理气体混合物还可包含载气。含硅气体可以包含上述公开的用于沉积硅晶种层的任何一或多种含硅气体。
含晶格调整元素气体可以包括但不局限于碳源，诸如含乙基、丙基和丁基的有机硅烷类、烷基类、烯烃类以及炔类中的一或多种。这类碳源包括甲基硅烷(CH3SiH3)、二甲基硅烷((CH3)2SiH2)、三甲基硅烷((CH3)3SiH)、乙基硅烷(CH3CH2SiH3)、甲烷(CH4)、乙烯(C2H4)、乙炔(C2H2)、丙烷(C3H8)、丙烯(C3H6)、丁炔(C4H6)以及其它。
含n型掺杂剂气体可以包括砷化氢(AsH3)、三氢化磷(PH3)或者烷基膦(诸如具有经验式RxPH(3-x)，这里R＝甲基、乙基、丙基或者丁基，并且x＝1、2或3)中的至少一种。烷基膦可以包括三甲基膦((CH3)3P)、二甲基膦((CH3)2PH)、三乙基膦((CH3CH2)3P)、二乙基膦((CH3CH2)2PH)或类似物。
载气可以包括上述公开的用于沉积硅晶种层的任何载气。用于沉积含硅体层222的第二处理气体混合物可以以任何适当的气体流量供给，并且所述第二处理气体混合物可以使用一定的组成范围，例如，诸如任何含硅气体、含晶格调整元素气体、含n型掺杂剂气体或者载气的任何适当的百分比组成和/或流量。
在步骤110，并且在一些实施方式中，含硅体层222包含硅和晶格调整元素。在一些实施方式中，晶格调整元素可以包含碳，从而形成硅碳膜。具有晶格调整元素的含硅体层222可以促进提供在源极区域/漏极区域214以及源极凹部/漏极凹部216(当存在源极凹部/漏极凹部216时)中增加的应变，从而有利地增加晶体管的沟道212中的应变。
在一些实施方式中，例如在步骤112，含硅体层222包含硅和n型掺杂剂元素。在一些实施方式中，n型掺杂剂元素可以包含磷，从而形成硅磷膜。具有n型掺杂剂元素的含硅体层222可以促进提供在源极区域/漏极区域214中以及源极凹部/漏极凹部216(当存在源极凹部/漏极凹部216时)中的低结串联电阻，从而有利地减小在NMOS晶体管器件中的结串联电阻。
在处理期间可以调节处理室内的温度和压力以保持适合于沉积含硅体层222的环境。
然后，在步骤114，如图2E中所描绘的，可以在含硅体层222中注入含硅体层222缺少的元素221(即晶格调整元素、n型掺杂剂元素或者两者)。例如，如果含硅体层222只是硅，那么可以注入晶格调整元素和n型掺杂剂；如果含硅体层222是硅和晶格调整元素，那么可以注入n型掺杂剂；以及如果含硅体层222是硅和n型掺杂剂，那么可以注入晶格调整元素。这些元素可以通过任何适当的工艺注入，所述适当的工艺诸如为在含硅体层222中缺少的元素221的等离子体浸没离子注入(plasma immersion ion implantation)。等离子体浸没离子注入可以有利地限制注入的等离子体离子可能在硅晶种层218中造成的损坏，并且可以进一步限制在含硅体层222中及下面的非晶化。
例如，在一些实施方式中，可以通过由第三处理气体混合物形成等离子体来(例如，如下文所述，在适当的处理室内)注入含硅体层222缺少的元素221，所述第三处理气体混合物包含含晶格调整元素气体或者含n型掺杂剂元素气体以及可选择地载气中的至少一种。含晶格调整元素气体可以包含上述公开的任何含晶格调整元素气体。含n型掺杂剂元素气体可以包含上述公开的任何n型掺杂剂气体。载气可以包含上述公开的任何载气。
第三处理气体混合物可以以任何适当的气体流量供给，并且第三处理气体混合物可以使用一定的组成范围，诸如任何含晶格调整元素气体、含n型掺杂剂气体或载气的任何适当的百分比组成和/或流量。
例如，在步骤116，在含硅体层222包含硅的一些实施方式中，可以通过由第三处理气体混合物形成等离子体来注入晶格调整元素和n型掺杂剂元素两者，所述第三气体混合物包含含n型掺杂剂元素气体、含晶格调整元素气体以及载气。
例如，在步骤118，在含硅体层222包含硅和晶格调整元素的一些实施方式中，可以通过由第三处理气体混合物形成等离子体来注入n型掺杂剂元素，所述第三处理气体混合物包含含n型掺杂剂元素气体和载气。
例如，在步骤120，在含硅体层222包含硅和n型掺杂剂元素的一些实施方式中，可以通过由第三处理气体混合物形成等离子体来注入晶格调整元素，所述第三处理气体混合物包含含晶格调整元素气体和载气。
在步骤108，如图2E中所示，可以由如上所述的第三处理气体混合物产生等离子体，以便将晶格调整元素或者n型掺杂剂元素中的至少一种注入到含硅体层222中。所述等离子体可以使用远程等离子体源在处理室中形成。或者，考虑其它适当的处理室，例如，在所述处理室中等离子体为脉冲式的。一个这种示例性的室是如下文参照图4所描述的环形源等离子体离子浸没注入反应器，在这种示例性的室中，等离子体远程地产生。
等离子体可以通过在适当的频率(例如，在MHz或者GHz范围内)下施加源功率来形成。在注入期间等离子体可以远程地形成，或者可选择地，等离子体可为脉冲式的。
在注入期间可以偏置衬底200以控制向含硅体层222的离子通量，并且，在一些实施方式中，在注入过程中可以偏置衬底200以控制离子渗入到所述层222中的深度。
等离子体可以在低压力工艺中形成，从而减少硅晶种层218中的污染引起的缺陷和/或含硅体层222的非晶化的可能性。例如，在一些实施方式中，可以在介于大约1mTorr至大约500mTorr之间的压力下执行离子注入。而且，通过使用如下文参照图5所描述的远程等离子体源，或者可选择的通过脉冲等离子体源功率，可以限制或防止在这种低压力水平下可能会发生的离子轰击引起的缺陷。
可选择地，在注入缺少的元素之前，可以在含硅层222上沉积氧化硅层(图2D中的虚线所描绘的层225)。可通过任何适当的方式，例如，诸如在步骤106沉积含硅体层222之后外延生长这样的方式来沉积氧化硅层225。氧化硅层可以有利地允许在增加的等离子密度或者增加的等离子通量下进行注入，所述增加的等离子密度或者增加的等离子流量可以使在氧化硅层(未示出)的界面处的含硅体层222的表面223光滑。而且，所述氧化硅层可以允许元素(即晶格调整元素或者n型掺杂剂元素)更深地渗入到含硅层222中，同时防止由于离子注入造成的硅晶种层218中的损坏或者缺陷形成。氧化硅层可以在步骤110退火之前或之后去除。
接下来，在步骤122，在存在包含氢气的处理气体的情况下，可以使用激光(或者其它聚焦能量源)对包括含硅层222的衬底200的至少部分进行退火，以消除和/或去除衬底200和/或含硅体层222(如图2F中所描绘的)中的缺陷和/或污染物。可以对衬底200的整个表面进行退火，或者可仅对包括含硅体层222的衬底200的表面的选定部分进行退火。在氢气气氛中的退火工艺促进含硅体层222的再结晶，所述含硅体层222在步骤114的离子注入期间可能已被非晶化。在退火工艺期间，硅晶种层218可以起到用于再结晶的模板的作用。例如通过局部加热和硅迁移，退火工艺进一步促进消除表面缺陷，和/或例如通过硅氧升华和碳解吸(carbon desorption)，退火处理进一步促进去除污染物，而不会产生热烘焙工艺中出现的热预算问题。而且，退火工艺促进n型掺杂元素的激活。如图2F中图示的，退火包含，在存在至少一种环境气体的情况下，使用由激光(例如，激光光束或者其它聚焦的能量光束)发射的辐射光束224扫描衬底200的至少一部分。退火操作用于再结晶含硅体层222并且用于消除和/或去除任何缺陷，和/或用于去除出现在衬底200的表面上或接近衬底200的表面的任何污染物。可以在如下文参照图5所描述的聚焦光束退火室中或者在其它适当的室中对衬底200进行退火。
在一些实施方式中，可以使用光束224通过在衬底表面上连续扫描光束224来对衬底200的表面的选定部分或者衬底200的整个表面进行退火。在一些实施方式中，扫描可以是连续的，例如，光束224可以在衬底表面横向移动，在正在退火的表面的任何部分都不停顿。在一些实施方式中，在遍及表面上扫描的激光光束的移动速度可以介于大约10mm/s至大约100mm/s之间。在一些实施方式中，扫描可以是逐步的(stepwise)，例如，可以将光束224定位于衬底表面的第一部分上期望的第一时间周期，然后移动光束224至衬底表面的第二部分并且在所述第二部分上保持期望的第二时间周期。每个连续的时间周期(例如第一周期、第二周期等)可以相同或者不同。在一些实施方式中，光束224可以照射衬底表面的特定部分达大约1毫秒至大约10秒之间范围的时间。
光束224可以具有适当的尺寸，从而在任何时刻被辐射的衬底表面的部分的表面积可以介于大约100μm2至大约100mm2之间。可以预见的是，能够相对于例如离子掺杂区域的平均大小(即源极区域/漏极区域214的大小)或者设置在衬底200中的其它此类特征，来调整能量光束224的尺寸。
在一些实施方式中，光束224可以具有一定波长或者从大约150纳米至大约1100纳米范围的波长的组合。光束224的波长可以基于衬底200的同一性以及随后的吸收特性而选择。例如，可选择这样的波长，以致所述波长不会被衬底强烈吸收，从而限制衬底温度的显著增加(衬底温度要么局部地接近光束224的温度，要么在大部分中是普遍的)。在一些实施方式中，使用上述波长范围的衬底200或者含硅体层222的吸收系数(absorption coefficient)(还称作消光系数、分子消光系数、吸收剖面或类似物)可以介于大约 至大约 之间。而且，衬底材料或者含硅体层材料的弱吸收性质可以将由于光束224的照射所导致的温度增加的深度限制为接近衬底表面。在一些实施方式中，衬底可以被加热至深度大约 或者小于 (从而促进退火至深度大约 或者小于 )。在一些实施方式中，含硅层222可以被加热至深度大约 (从而促进退火至深度大约 或者小于 )。而且，可以预见的是，可以调整激光源的强度以控制衬底的正在退火的部分的温度或者深度。例如，在一些实施方式中，激光源以较低强度多次经过衬底的同一部分可以提供相同的处理深度和处理效果，或者较深的总处理深度，而不会增加衬底的整体温度。
可以以连续光束或者脉冲光束供给光束224。在对整个衬底进行退火的期间，可以连续地或者脉冲地提供光束206。或者，在一些实施方式中，可以在衬底的一些部分上连续地提供光束，而在衬底的其它部分上脉冲地提供光束。
在一些实施方式中，如果正在退火的材料是弱吸收性的，那么可以选择连续光束，因而，为达到促进再结晶或者消除缺陷或者去除污染物所必需的温度，连续光束可需要较多的输入辐射。在一些实施方式中，可以选择连续光束以使正在退火的衬底的每个部分快速达到所需温度，从而能够保持最大的产量，同时仍保持每个衬底减少的热预算并且限制在每个衬底中的掺杂剂扩散。在一些实施方式中，连续光束可以在介于大约10kW/cm2至大约100kW/cm2之间的强度或者功率提供。
在一些实施方式中，如果正在退火的衬底的材料是强吸收性的，那么可以选择脉冲光束，因而，为达到消除缺陷或者去除污染物所必需的温度，脉冲光束可需要较少的输入辐射。这种输入辐射可以在比将被分散在体材料上的热量所需的时间周期更短的时间周期或者脉冲持续时间中发出。在光束224被脉冲的实施方式中，可以将光束224的每个脉冲提供至衬底200上的不同位置(例如，提供脉冲，然后移动激光光束至新的位置)，或者在移动激光光束至衬底200上新的位置之前可以将多个脉冲提供至特定位置。在一些实施方式中，激光光束可以返回至先前已经经受光束224的衬底200的特定位置，以便提供额外的脉冲或者多个脉冲(例如，以使衬底局部地降温同时仍对衬底的不同部分进行退火)。
根据衬底材料的同一性或者衬底材料的状况，可通过改变激光波长、脉冲持续时间或者光束直径中的至少一个，来调整每个脉冲传递至衬底的部分的能量。在一些实施方式中，每个脉冲所传递的能量介于大约20mJ/cm2至大约2000mJ/cm2之间。在一些实施方式中，脉冲持续时间介于大约100飞秒至大约100纳秒之间。在一些实施方式中，光束直径介于大约10μm至大约10000μm之间。
每个脉冲可以包括光束224开启的周期(第一周期)，并且包括光束224关闭的周期(第二周期)。第一周期和第二周期一起限定总脉冲周期或频率。在一些实施方式中，每个脉冲之间的频率(例如，到达衬底表面的连续脉冲之间的时间)可以介于大约1Hz至大约100Hz之间的范围。可以调整脉冲频率以控制衬底的正在退火的部分的温度或者深度中的至少一个。在一些实施方式中，根据衬底的初始状况可以改变应用于处理的脉冲的总数。衬底的初始状况包括，例如预备步骤(pre-steps)或历史、缺陷密度、表面粗糙度、污染物的同一性及浓度、表面材料的同一性和类似物。
在一些实施方式中，可以在衬底的正在退火的部分所施加的脉冲之间改变脉冲能量。在一些实施方式中，在衬底的正在退火的部分所施加的初始脉冲和最终脉冲之间一致地改变脉冲能量。可进一步预见的是，能够使用任何适当的分布改变脉冲能量，以便减少缺陷密度、减小表面粗糙度、去除污染物或之类。在一个特定实施方式中，在初始脉冲和最终脉冲之间改变脉冲能量以减小衬底表面的粗糙度，例如，从大于 RMS的粗糙度减小至大约 RMS或者更小的粗糙度。
在一些实施方式中，衬底的正在退火的部分可以达到介于大约700摄氏度至大约1200摄氏度之间范围的温度。衬底200的大部分(例如，表面以下至少 的部分)的温度以及衬底200未被光束224辐射的部分中的温度可以保持在介于大约50摄氏度至大约300摄氏度之间。
在存在包括氢气的处理气体的情况下执行上述退火。在一些实施方式中，处理气体可以进一步包括一或多种惰性气体，诸如氦气、氮气、氩气或类似物。
在一些实施方式中，可以以大约100sccm至大约1000sccm的总气体流量，或者在一些实施方式中，以大约1000sccm至大约10000sccm的总气体流量供给用于退火工艺的处理气体。处理气体可以使用一定的组成范围。在一个实施方式中，处理气体可以包含大约5％至100％的氢气。在一个实施方式中，处理气体可以包含约高达大约95％的惰性气体。在一个特定的实施方式中，以介于大约5000sccm至大约9000sccm之间的流量提供氢气，以介于大约1000sccm至大约5000sccm之间的流量提供氩气。在一些实施方式中，退火可在退火室中的介于大约1Torr至大约700Torr之间范围的环境压力下执行。
可以继续进行上述退火工艺直到整个衬底或者所述衬底的至少部分被处理，从而根据需要在步骤114离子注入之后再结晶含硅层222、消除任何缺陷或者去除任何污染物。在步骤122退火一完成，所述方法便大体上结束了，可以执行额外的制造步骤以完成正在形成的结构或器件的制造。例如，进一步的制造步骤可以包括沉积第二组侧壁间隔物(未示出)以进一步将栅极电极208与源极区域/漏极区域隔离。源极区域/漏极区域包含由硅晶种层218和含硅体层222的沉积所形成的那些区域。可以由与侧壁间隔物210所描述的相同工艺和相同材料来沉积第二组侧壁间隔物。可以在第二组侧壁间隔物沉积之前蚀刻源极区域/漏极区域，从而为栅极电极208提供充分隔离。
在一些实施方式中，可选择的制造步骤(未示出)可以包含硅化工艺，以在已退火的含硅体层222上形成低电阻硅化物。硅化物形成工艺可以是本领域惯用已知的，诸如沉积并退火钴和氮化钛以形成钴硅化物。这里可以使用诸如镍硅化物的镍这样的其它材料以及适合于硅化物形成的其它金属来形成硅化物。可选择地，当在如上所述的离子注入期间使用氧化硅层时，所述氧化硅层可以在硅化物形成之前去除。
尽管这里描述的方法涉及NMOS晶体管器件，所述方法还可以应用于PMOS器件。例如，在PMOS源极/漏极层中，可以将硅晶种层沉积在PMOS器件的源极区域/漏极区域中，或者可选择地，将硅晶种层沉积在栅极电极的源极凹部/漏极凹部或者蚀刻凹部(当存在所述栅极电极的源极/漏极凹部或者蚀刻凹部时)中。包含硅，硅和晶格调整元素，或者硅和p型掺杂剂元素的含硅体层可以沉积在硅晶种层上。例如，用于PMOS器件的晶格调整元素可以是锗(Ge)，并且p型掺杂剂元素可以是硼(B)。与上文所述方法的步骤相似，可以通过离子注入在含硅体层中注入含硅体层中缺少的元素(即晶格调整元素、p型掺杂剂或者两者)，并且可以对含硅体层进行退火从而再结晶含硅体层。
上文描述的方法100可以在用于沉积和离子注入的任何适当的处理室(如下文参照图3和图4描述的处理室)中分别进行。此外，退火可以在用于聚焦光束退火的任何适当的室(如下文参照图5所描述的室)中进行。适当的沉积室的一个实例是RP 处理室(可从加利福尼亚州圣克拉拉市的应用材料公司(Applied Materials，Inc.)获得)。可以使用其它适当的层沉积室，诸如化学气相沉积室、物理气相沉积室或类似物。适当的离子注入室的一个实例是 处理室(可从加利福尼亚州圣克拉拉市的应用材料公司获得)。适当的聚焦光束退火室的一个实例是 处理室(可从加利福尼亚州圣克拉拉市的应用材料公司获得)。这些处理室可以单独使用，或者可以为多腔集成设备的一部分，诸如 线多腔集成设备中的一个，所述 线同样可从应用材料公司获得。将聚焦光束退火室和层沉积室两者集成在单一平台(例如多腔集成设备)上可以有利地防止在在室与室之间的衬底交换期间已退火衬底的再污染。下文参照图6描述适当的多腔集成设备的实例。
这里公开的本发明的沉积工艺可以在适配于执行外延硅沉积工艺的任何适当的半导体处理室(如 反应器，可从加利福尼亚州圣克拉拉市的应用材料公司获得)中执行。下文参照图3描述示例性的处理室，图3描绘了适用于执行本发明的部分的半导体衬底处理室300的示意性剖面图。处理室300可以适配于执行如上文讨论的外延硅沉积工艺，并且处理室300图示性地包含室主体310、支撑系统330以及控制器340。
室主体310一般包括上部302、下部304以及外壳320。上部302设置在下部304上，并且上部302包括盖306、压紧环308、衬垫316、底板312、一或多个上部灯336、一或多个下部灯338以及上部高温计356。在一个实施方式中，盖306具有圆顶状外形(dome-like form factor)，然而也可考虑具有其它外形的盖(例如平坦形或者反向曲线形(reversecurve)的盖)。下部304耦合至处理气体进气口314和排气口318，并且下部304包含底板组件321、下圆顶332、衬底支撑件324、预热环322、衬底升降组件360、衬底支撑组件364、一或多个上部灯352、一或多个下部灯354以及下部高温计358。尽管术语“环”用于描述处理室的某些部件(如预热环322)，可以预见的是，这些部件的形状并不需要呈环形，并且这些部件的形状可以包括任何形状，包括但不局限于矩形、多边形、椭圆形以及类似形状。
在处理期间，衬底325设置在衬底支撑件324上。灯336、338、352和354是红外(IR)辐射(即热量)源，并且在操作中，灯336、338、352和354产生遍及衬底325的预定温度分布。盖306、压紧环316以及下圆顶332由石英形成；然而，还可使用其它红外透明且工艺兼容的材料来形成这些部件。
衬底支撑组件364一般包括支撑架334，所述支撑架334具有耦合至衬底支撑件324的多个支撑销366。衬底升降组件360包含衬底升降轴326和多个升降销模块361，所述多个升降销模块选择性地置于衬底升降轴326的各个垫(pad)327上。在一个实施方式中，升降销模块361包含升降销328的可选择的上部，所述升降销328的可选择的上部通过衬底支撑件324中的第一开口362可移动地设置。在操作中，移动衬底升降轴326以啮合升降销328。当啮合升降销328时，升降销328可以升高衬底325于衬底支撑件324的上方或者降低衬底325至衬底支撑件324上。
支撑系统330包括用于执行和监视处理室300中预先设定的工艺(例如，生长外延硅膜)的部件。这些部件一般包括处理室300的各种子系统(例如，气体面板、气体分配导管、真空子系统、排气子系统和类似物)以及器件(例如，电源、工艺控制仪器和类似物)。这些部件对于本领域技术人员是熟知的，为了清晰起见在附图中省略这些部件。
控制器340一般包含中央处理单元(CPU)342、存储器344和支持电路346，控制器340耦合至处理室300和支撑系统330，并且控制器340直接(如图3中所示)或者可选择地通过与处理室和/或支撑系统相联的电脑(或者控制器)控制处理室300和支撑系统340。
本发明的实施方式可以在环形源等离子体离子浸没注入反应器(例如但不局限于应用材料公司的 反应器)中执行。美国专利第7,166,524号(已转让给本发明的受让人)对这种适当的反应器及其操作方法进行了阐述，通过参考将该专利并入本文。
参照图4，在上文参考的申请案中公开的类型的环形源等离子体浸没离子注入(″P3i″)反应器400具有由圆柱形侧壁404和圆盘形顶406限定的圆柱形真空室402。在室的底板上的衬底支撑基座408支撑待处理的衬底410(例如，上面设置有膜层叠440的衬底402)。在顶406上的气体分配板或者喷头412在所述气体分配板或者喷头412的气体歧管414中容纳来自气体分配面板416的处理气体，气体分配面板416的气体输出能够是来自一或多个单独气体供应器418的任何一种气体或气体的混合物。真空泵420耦合至泵环面(pumpannulus)422，所述泵环面422限定在衬底支撑基座408与侧壁404之间。处理区域424限定在衬底410与气体分配板412之间。
一对外部回流导管(reentrant conduit)426、428为穿过处理区域的等离子体电流建立回流环形路径，所述环形路径在处理区域424中交叉。导管426、428中的每个都具有耦合至室的相对侧的一对端口430。每个导管426、428都是空心导电管。每个导管426、428都具有直流绝缘环432，防止在导管的两端之间形成闭环导电路径。
每个导管426、428的环形部分被环形磁芯434包围。包围所述芯434的励磁线圈(excitation coil)436通过阻抗匹配器件440耦接至RF功率源438。耦接至各个所述芯436的两个RF功率源438可以具有两个略微不同的频率。从RF功率产生器438耦接的RF功率产生在闭环路径中的等离子体离子电流，所述闭环路径通过各个导管426、428延伸并穿过处理区域424。这些离子电流在各个RF功率源426、428的频率下振荡。由偏置功率产生器442通过阻抗匹配电路444向衬底支撑基座408施加偏置功率。
通过经由气体分配板412向室424中引入处理气体或者处理气体的混合物，并且向回流导管426、428施加来自产生器438的足够的源功率，以在导管中以及在处理区域424中产生环形等离子体电流，来执行等离子体的形成以及随后的氧化物层的形成。接近晶片表面的等离子体通量由RF偏置功率产生器442施加的晶片偏置电压来决定。等离子体速率或通量(晶片表面每平方厘米每秒采样的离子的数量)由等离子体的密度来决定，所述等离子体的密度受RF源极功率产生器438施加的RF功率水平来控制。在晶片410上累积的离子剂量(个离子/平方厘米)由通量以及所述通量保持的总时间来决定。
如果晶片支撑基座408是静电卡盘，那么在晶片支撑基座的绝缘板448内提供有掩埋电极446，并且掩埋电极446通过阻抗匹配电路444耦接至偏置功率产生器442。
在操作中，例如，通过在衬底支撑基座408上布置衬底410，向室402中引入一或多种处理气体以及撞击来自处理气体的等离子体，来实现在衬底410上选择性形成氧化物层。
在操作中，等离子体可以由反应器400内的处理气体产生，以在衬底410上选择性地形成氧化物层。根据上文所述的工艺，通过向回流导管426、428施加来自产生器438的足够的源功率以在导管426、428中以及在处理区域424中产生等离子体离子电流，来在处理区域424中形成等离子体。在一些实施方式中，能够调整由RF偏置功率产生器442输送的晶片偏置电压，从而控制流向晶片表面的离子通量，于是可能地控制形成的氧化物层的厚度。在一些实施方式中，没有施加偏置功率。
本发明的实施方式可以在动态表面退火(DSA)(例如，聚焦光束退火或者激光退火)室(例如但不局限于应用材料公司的 室)中执行。美国专利第7,005,061号(已转让给本发明的受让人)阐述了这种适当的室及其操作方法，通过参考将该专利并入本文。
图5描绘了如上文所述的适用于执行本发明的退火工艺的聚焦光束退火室500。聚焦光束退火室500包含反应室502、气体喷射器518、能量源504(诸如激光源)、转移机构516以及平台514，所述平台514构造用于在平台514上容纳衬底，所述气体喷射器518用于将一或多种气体引入反应室502中。在本发明的实施方式中，能量源504包含至少连续波电磁辐射源或者脉冲电磁辐射源。聚焦光学器件507可以设置在能量源504与平台514之间。在聚焦光束退火室500的一些变型中，能量源504和聚焦光学器件507可以布置在室的外部，辐射经由透明窗(未示出)进入到室中。
在一些实施方式中，能量源504可以包含多激光二极管，每个所述激光二极管以同一波长产生大体上一致的并且空间相干(spatially coherent)的光。激光二极管的功率范围可以从0.5kW到50kW。适当的激光二极管由加利福尼亚州圣克拉拉市的Coherent公司、加利福尼亚州的Spectra-Physics of MountainView或者密苏里州圣查尔斯市的Cutting Edge Optronics公司制造。
聚焦光学器件507可以包含一或多个准直仪508，以将来自能量源504的辐射506校准成大体上平行的光束510。然后，这种已校准的辐射510可以由至少一个透镜512在衬底200的表面处聚焦成线辐射515。
透镜512可以是能将辐射聚焦成线的任何适当的透镜或系列透镜。透镜512可以是圆柱形透镜。或者，透镜512可以是一或多个凹透镜、凸透镜、平面镜、凹面镜、凸面镜、折射透镜、衍射透镜、菲涅尔透镜、梯度折射率透镜或类似物。
平台514可以是在如下文所说明的在平移过程中能够牢固地保持衬底(诸如衬底200)的任何平台或卡盘。平台514可以包括用于抓紧衬底的工具，例如摩擦系统、重力系统、机械系统或者电气系统。用于抓紧的适当的工具的实例包括机械夹具、静电卡盘或真空卡盘或类似物。
聚焦光束退火室500进一步包含转移机构516，所述转移机构516可以被构造用于使平台514和线辐射515相对于彼此转移。转移机构516可以耦合至平台514，以相对于能量源504和/或聚焦光学器件507移动平台514。或者，转移机构516可以耦合至能量源504和/或聚焦光学器件507，以相对于平台514移动能量源504和/或聚焦光学器件507。在替代的实施方式中，转移机构516可以移动能量源504和平台514。可以使用任何适当的转移机构，诸如传送带系统、齿轮和齿条系统或类似物。
转移机构516可以耦合至控制器517以控制扫描速度，平台514和线辐射515以所述扫描速度相对于彼此移动。此外，平台514和线辐射515相对于彼此的转移可以沿垂直于线辐射515并且平行于衬底200的表面的路径进行。在一些实施方式中，对于35微米宽的线，转移机构316以大约2cm/s的恒定速度移动。在一些实施方式中，转移机构516可以将线辐射515定位于衬底200的第一部分上方所需时间，然后移动线辐射515至衬底200的第二部分并且保持线辐射515在所述第二部分上所需时间。
可以使用至少一个气体喷射器518以向反应室502中引入或射入一或多种气体。气体喷射器518包含至少一个气体源520，所述气体源520经由气体分配系统522流体地耦合至气体歧管526中的一或多个气体入口524。一或多个气体入口524可以位于反应室502内的任何适当的位置。例如，气体可以在反应室的侧部注入，并且气体与线辐射和衬底200的表面之间的相对移动的方向正交地遍及衬底的表面流动。
聚焦光束退火处理室的工艺可以使用控制器实施。控制器528一般包含中央处理单元(CPU)530、存储器532以及支持电路534，控制器528耦合至聚焦光束退火处理室500和支撑系统536，并且控制器528直接(如图5中所示)或者可选择地经由与处理室和/或支撑系统536相联的电脑(或者控制器)来控制聚焦光束退火处理室500和支撑系统536。
支撑系统536包括用于执行和监视处理室500中预先设定的工艺(例如，退火衬底200)的部件。这些部件大体上包括处理室500的各种子系统(例如，气体面板、气体分配导管、真空子系统和排气子系统，和类似物)以及器件(例如，电源、工艺控制仪器和类似物)。这些部件对于本领域技术人员来说是熟知的，为了清晰起见在附图中省略这些部件。
图6描绘了适用于执行本发明的部分的多腔集成设备。一般地说，多腔集成设备是包括多个室(例如，处理室590A至590D、维护室591A至591B或类似物)的模块化系统，所述多个室执行各种功能，包括衬底中心查找和定位、除气、退火、沉积和/或蚀刻。根据本发明的实施方式，多腔集成设备可以至少包括半导体衬底处理室，用于执行本发明的源极/漏极区域的外延生长，并且多腔集成设备可以进一步包括诸如离子注入室、蚀刻室和类似物这样的室。多腔集成设备的多个室被安装到中央传递室，所述中央传递室容纳有机械手，所述机械手适配于在室之间来回移动衬底。传递室通常保持在真空状态，并且提供中间平台，以便从一个室到另一个室和/或位于多腔集成设备的前端的装载锁定室来回移动衬底。
通过图示的方式，图6中示出了特定多腔集成设备680的平面图。多腔集成设备680一般包括多个室和机械手，优选地，多腔集成设备装配有微处理控制器681，所述微处理控制器681被编程用于实现在多腔集成设备680中执行的各种处理方法。前端环境(front-end environment)683被示出置于与一对装载锁定室584选择性连通。设置在前端环境683中的舱装载器(pod loader)685能够线性和旋转移动(箭头682)从而在装载锁定件684和安装在前端环境683上的多个舱687之间来回移动衬底的晶片盒(cassette)。装载锁定件684提供在前端环境683和传递室688之间的第一真空接口。提供两个装载锁定件684以便通过与传递室688和前端环境683交替地连通来增加产量。因此，当一个装载锁定件684与传递室688连通时，第二装载锁定件684与前端环境683连通。机械手689设置在传递室688的中央以将衬底从装载锁定件684传递至各种处理室690A至690D和维护室691A至691B中的一个。处理室690A至690D可以执行诸如物理气相沉积、化学气相沉积、蚀刻以及类似工艺这样的各种工艺，而维护室691可以适配于除气、定位、冷却和类似操作。
出于实践本发明的实施方式的目的，至少一个处理室(例如690A)可被构造成与图3中图示的示例性沉积室300相似。另外至少一个处理室(例如690B)可以适配于离子注入，与图4中图示的示例性的环形源等离子体离子浸没注入反应器400相似。然而，另外至少一个处理室(例如690C)可以适配于聚焦光束退火，与图5中图示的示例性聚焦光束退火室500相似。可选择地，另一个至少一个处理室(例如690D)可以是等离子体蚀刻室，适于根据本发明的实施方式在p型区域中蚀刻源极区域/漏极区域和源极凹部/漏极凹部。因此，在源极区域/漏极区域和源极凹部/漏极凹部蚀刻之后，衬底可以由机械手689从等离子体蚀刻室移出并且运送至处理室690A以形成第一硅层和一或多个第二硅层。
因此，这里已经提供了NMOS晶体管及NMOS晶体管的形成方法。本发明的NMOS晶体管和方法可以有利地在单晶的源极区域/漏极区域中加入硅、晶格调整元素和n型掺杂剂元素，促进改善晶体管器件中的电子迁移率和结电阻。因而，本发明的工艺可以促进更大的处理窗口和处理类型，可以利用所述更大的处理窗口和处理类型以在NMOS晶体管中生长源极区域/漏极区域，所述NMOS晶体管既具有施加于沟道区域的增加的拉伸应力又具有在源极区域/漏极区域和晶体管器件的其它部件的界面处的改善的结电阻的有利特征。
尽管前面针对本发明的实施方式，但可以设计本发明的其它以及进一步的实施方式而不背离本发明的基本范围。

Claims (10)

1.一种用于形成n型金属氧化物半导体(NMOS)晶体管的方法，所述方法包含以下步骤：
(a)提供具有p型硅区域的衬底；
(b)使用具有第一处理气体的第一工艺在所述p型硅区域上沉积硅晶种层；
(c)使用具有第二处理气体的第二工艺在所述硅晶种层上沉积含硅体层，所述含硅体层包含硅和n型掺杂剂，且不具有晶格调整元素，所述第二处理气体不同于所述第一处理气体；
(d)在所述含硅体层上沉积氧化硅层；
(e)在包含硅和n型掺杂剂且不具有所述晶格调整元素的所述含硅体层中注入所述晶格调整元素；和
(f)在步骤(e)注入之后，使用能量光束对所述含硅体层进行退火,
其中所述氧化硅层是在步骤(f)之前或之后去除。
2.根据权利要求1所述的方法，其中所述晶格调整元素是碳。
3.根据权利要求1或2所述的方法，其中所述n型掺杂剂包含磷、砷或者上述元素的组合。
4.根据权利要求1所述的方法，其中步骤(e)注入进一步包含提供由处理气体混合物远程地形成的等离子体，所述处理气体混合物包含含晶格调整元素气体。
5.根据权利要求1所述的方法，其中该方法包含下述至少一个步骤：
所述含硅体层沉积厚度介于大约300埃至400埃之间；或者
所述硅晶种层沉积厚度大约50埃。
6.根据权利要求1所述的方法，其中所述硅晶种层和所述含硅体层是外延生长的。
7.根据权利要求1所述的方法，所述方法进一步包含以下步骤：
在步骤(b)沉积所述硅晶种层之前在所述p型硅区域中蚀刻凹部以限定源极区域/漏极区域。
8.根据权利要求1所述的方法，所述方法进一步包含以下步骤：
在步骤(b)之前使用包含氢气(H2)的处理气体来清洁所述衬底。
9.一种用于处理半导体衬底的半导体处理设备，所述半导体处理设备包含：
真空传递室，具有设置在所述真空传递室中的一或多个衬底传递机械手；
外延沉积室，所述外延沉积室耦合至所述真空传递室；
注入反应器，所述注入反应器耦合至所述真空传递室；
聚焦光束退火室，所述聚焦光束退火室耦合至所述真空传递室；
装载锁定室，所述装载锁定室耦合至所述真空处理室；和
控制器，所述控制器用于控制所述真空处理室的操作，
其中所述控制器包括指令，当所述指令被执行时，所述控制器使所述设备执行方法，所述方法包含如权利要求1至8中所述的任意方法。
10.根据权利要求9所述的半导体处理设备，其中所述注入反应器是等离子体离子浸没注入反应器。
CN201080059624.0A 2009-12-17 2010-12-16 用于形成nmos外延层的方法 Expired - Fee Related CN102687254B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US28735109P 2009-12-17 2009-12-17
US61/287,351 2009-12-17
US12/968,528 2010-12-15
US12/968,528 US8999798B2 (en) 2009-12-17 2010-12-15 Methods for forming NMOS EPI layers
PCT/US2010/060708 WO2011084575A2 (en) 2009-12-17 2010-12-16 Methods for forming nmos epi layers

Publications (2)

Publication Number Publication Date
CN102687254A CN102687254A (zh) 2012-09-19
CN102687254B true CN102687254B (zh) 2016-11-16

Family

ID=44276940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080059624.0A Expired - Fee Related CN102687254B (zh) 2009-12-17 2010-12-16 用于形成nmos外延层的方法

Country Status (5)

Country Link
US (1) US8999798B2 (zh)
JP (1) JP2013514673A (zh)
KR (1) KR101800741B1 (zh)
CN (1) CN102687254B (zh)
WO (1) WO2011084575A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
KR101789592B1 (ko) * 2010-11-08 2017-10-25 삼성전자주식회사 반도체 소자의 제조 방법
WO2012102755A1 (en) * 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
US9512520B2 (en) * 2011-04-25 2016-12-06 Applied Materials, Inc. Semiconductor substrate processing system
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
CN103311099B (zh) * 2013-06-04 2015-12-02 上海华力微电子有限公司 降低激光峰值退火工艺缺陷的方法
US9245971B2 (en) * 2013-09-27 2016-01-26 Qualcomm Incorporated Semiconductor device having high mobility channel
US9263522B2 (en) * 2013-12-09 2016-02-16 Qualcomm Incorporated Transistor with a diffusion barrier
US10665693B2 (en) * 2015-04-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
EP4138121A1 (en) * 2015-10-09 2023-02-22 Applied Materials, Inc. Diode laser for wafer heating for epi processes
CN107785313B (zh) * 2016-08-26 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
EP3513426A4 (en) * 2016-09-14 2020-06-10 Applied Materials, Inc. DEGASSING CHAMBER FOR ARSENIC ASSOCIATED PROCESSES
KR102312122B1 (ko) * 2016-09-15 2021-10-14 어플라이드 머티어리얼스, 인코포레이티드 반도체 프로세스를 위한 통합 시스템
US9960084B1 (en) * 2016-11-01 2018-05-01 United Microelectronics Corp. Method for forming semiconductor device
US10861722B2 (en) * 2018-11-13 2020-12-08 Applied Materials, Inc. Integrated semiconductor processing
US20200411342A1 (en) * 2019-06-27 2020-12-31 Applied Materials, Inc. Beamline architecture with integrated plasma processing
US20220271162A1 (en) * 2021-02-19 2022-08-25 Qualcomm Incorporated P-type field effect transistor (pfet) on a silicon germanium (ge) buffer layer to increase ge in the pfet source and drain to increase compression of the pfet channel and method of fabrication
CN114657515A (zh) * 2022-05-24 2022-06-24 成都高真科技有限公司 一种用于dram蒸镀工艺的去除籽晶层杂质方法

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4940505A (en) * 1988-12-02 1990-07-10 Eaton Corporation Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation
JP3104689B2 (ja) * 1998-09-28 2000-10-30 日本電気株式会社 シリサイド層の形成方法および半導体装置の製造方法
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
JP3161450B2 (ja) 1999-02-02 2001-04-25 日本電気株式会社 基板処理装置、ガス供給方法、及び、レーザ光供給方法
US6303450B1 (en) * 2000-11-21 2001-10-16 International Business Machines Corporation CMOS device structures and method of making same
JP4802364B2 (ja) * 2000-12-07 2011-10-26 ソニー株式会社 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
US6358806B1 (en) 2001-06-29 2002-03-19 Lsi Logic Corporation Silicon carbide CMOS channel
US6756276B1 (en) 2002-09-30 2004-06-29 Advanced Micro Devices, Inc. Strained silicon MOSFET having improved source/drain extension dopant diffusion resistance and method for its fabrication
US7045401B2 (en) 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
US7208362B2 (en) * 2003-06-25 2007-04-24 Texas Instruments Incorporated Transistor device containing carbon doped silicon in a recess next to MDD to create strain in channel
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US6849527B1 (en) 2003-10-14 2005-02-01 Advanced Micro Devices Strained silicon MOSFET having improved carrier mobility, strained silicon CMOS device, and methods of their formation
US7303949B2 (en) * 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US20050145956A1 (en) * 2004-01-05 2005-07-07 Taiwan Semiconductor Manufacturing Co. Devices with high-k gate dielectric
US7045432B2 (en) * 2004-02-04 2006-05-16 Freescale Semiconductor, Inc. Method for forming a semiconductor device with local semiconductor-on-insulator (SOI)
US7226842B2 (en) * 2004-02-17 2007-06-05 Intel Corporation Fabricating strained channel epitaxial source/drain transistors
US7528051B2 (en) 2004-05-14 2009-05-05 Applied Materials, Inc. Method of inducing stresses in the channel region of a transistor
US7413957B2 (en) 2004-06-24 2008-08-19 Applied Materials, Inc. Methods for forming a transistor
US7078317B2 (en) * 2004-08-06 2006-07-18 Silicon Genesis Corporation Method and system for source switching and in-situ plasma bonding
JP4888118B2 (ja) 2004-09-16 2012-02-29 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
US7402872B2 (en) 2004-11-18 2008-07-22 Intel Corporation Method for forming an integrated circuit
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7479431B2 (en) 2004-12-17 2009-01-20 Intel Corporation Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain
US7195985B2 (en) * 2005-01-04 2007-03-27 Intel Corporation CMOS transistor junction regions formed by a CVD etching and deposition sequence
US20060228843A1 (en) 2005-04-12 2006-10-12 Alex Liu Method of fabricating semiconductor devices and method of adjusting lattice distance in device channel
US7566900B2 (en) * 2005-08-31 2009-07-28 Applied Materials, Inc. Integrated metrology tools for monitoring and controlling large area substrate processing chambers
US7612389B2 (en) * 2005-09-15 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded SiGe stressor with tensile strain for NMOS current enhancement
US7947546B2 (en) * 2005-10-31 2011-05-24 Chartered Semiconductor Manufacturing, Ltd. Implant damage control by in-situ C doping during SiGe epitaxy for device applications
US20070108529A1 (en) * 2005-11-14 2007-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strained gate electrodes in semiconductor devices
JP5128767B2 (ja) * 2005-11-14 2013-01-23 株式会社ジャパンディスプレイイースト 表示装置とその製造方法
US7678662B2 (en) 2005-12-13 2010-03-16 Applied Materials, Inc. Memory cell having stressed layers
US7608515B2 (en) 2006-02-14 2009-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion layer for stressed semiconductor devices
US20070224745A1 (en) 2006-03-21 2007-09-27 Hui-Chen Chang Semiconductor device and fabricating method thereof
EP2024531A2 (en) 2006-05-01 2009-02-18 Applied Materials, Inc. A method of ultra-shallow junction formation using si film alloyed with carbon
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
JP2009543355A (ja) * 2006-07-03 2009-12-03 アプライド マテリアルズ インコーポレイテッド 進歩型フロントエンド処理のためのクラスターツール
US7585711B2 (en) * 2006-08-02 2009-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator (SOI) strained active area transistor
US7554110B2 (en) 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
US7965180B2 (en) * 2006-09-28 2011-06-21 Semiconductor Energy Laboratory Co., Ltd. Wireless sensor device
DE102006046376B4 (de) * 2006-09-29 2011-03-03 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Feldeffekttransistoren mit Technik zum lokalen Anpassen von Transistoreigenschaften durch Verwenden fortschrittlicher Laser/Blitzlichtausheizverfahren geeignet auch für die Herstellung von Transistorelementen von SRAM-Zellen
US8008157B2 (en) * 2006-10-27 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device with raised source and drain regions
WO2008054678A1 (en) * 2006-10-31 2008-05-08 Advanced Micro Devices Inc. A semiconductor device comprising nmos and pmos transistors with embedded si/ge material for creating tensile and compressive strain
US20080138955A1 (en) 2006-12-12 2008-06-12 Zhiyuan Ye Formation of epitaxial layer containing silicon
US8394196B2 (en) 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
US7897495B2 (en) 2006-12-12 2011-03-01 Applied Materials, Inc. Formation of epitaxial layer containing silicon and carbon
US8217423B2 (en) * 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
US20080217686A1 (en) * 2007-03-09 2008-09-11 International Business Machines Corporation Ultra-thin soi cmos with raised epitaxial source and drain and embedded sige pfet extension
US8450165B2 (en) * 2007-05-14 2013-05-28 Intel Corporation Semiconductor device having tipless epitaxial source/drain regions
KR20080102065A (ko) * 2007-05-18 2008-11-24 삼성전자주식회사 에피택시얼 실리콘 구조물 형성 방법 및 이를 이용한 반도체 소자의 형성 방법
US8039375B2 (en) * 2007-05-21 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow junction formation and high dopant activation rate of MOS devices
EP2009679A1 (en) * 2007-06-25 2008-12-31 Interuniversitair Microelektronica Centrum (IMEC) Semiconductor device
TW200910526A (en) * 2007-07-03 2009-03-01 Renesas Tech Corp Method of manufacturing semiconductor device
JP2009064875A (ja) 2007-09-05 2009-03-26 Toshiba Corp 半導体装置
US7781799B2 (en) * 2007-10-24 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain strained layers
JP5211647B2 (ja) * 2007-11-01 2013-06-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20090178751A1 (en) 2007-12-11 2009-07-16 Micro Foundry Inc. Integrated miniature microfluidics device factory and method for use
JP2009147265A (ja) 2007-12-18 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
KR100909562B1 (ko) * 2007-12-21 2009-07-27 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US7932136B2 (en) * 2008-04-24 2011-04-26 International Business Machines Corporation Source/drain junction for high performance MOSFET formed by selective EPI process
US7838431B2 (en) * 2008-06-14 2010-11-23 Applied Materials, Inc. Method for surface treatment of semiconductor substrates
US8681472B2 (en) * 2008-06-20 2014-03-25 Varian Semiconductor Equipment Associates, Inc. Platen ground pin for connecting substrate to ground
JP2010010587A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 半導体素子及び半導体素子の製造方法
US7915067B2 (en) * 2008-07-09 2011-03-29 Eastman Kodak Company Backside illuminated image sensor with reduced dark current
US8501624B2 (en) * 2008-12-04 2013-08-06 Varian Semiconductor Equipment Associates, Inc. Excited gas injection for ion implant control
US7994015B2 (en) 2009-04-21 2011-08-09 Applied Materials, Inc. NMOS transistor devices and methods for fabricating same
US8041451B2 (en) * 2009-04-21 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for bin-based control
US20100279479A1 (en) * 2009-05-01 2010-11-04 Varian Semiconductor Equipment Associates, Inc. Formation Of Raised Source/Drain On A Strained Thin Film Implanted With Cold And/Or Molecular Carbon
US8082055B2 (en) * 2009-07-08 2011-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method for a bin ratio forecast at new tape out stage
WO2011006354A1 (en) * 2009-07-14 2011-01-20 Versitech Limited Polymeric based and surface treated metallic hybrid materials and fabrication methods thereof
US8084309B2 (en) * 2009-08-17 2011-12-27 International Business Machines Corporation Extremely thin silicon on insulator (ETSOI) complementary metal oxide semiconductor (CMOS) with in-situ doped source and drain regions formed by a single mask
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers

Also Published As

Publication number Publication date
US20110175140A1 (en) 2011-07-21
CN102687254A (zh) 2012-09-19
US8999798B2 (en) 2015-04-07
WO2011084575A3 (en) 2011-12-01
KR101800741B1 (ko) 2017-12-20
WO2011084575A2 (en) 2011-07-14
JP2013514673A (ja) 2013-04-25
KR20120107496A (ko) 2012-10-02

Similar Documents

Publication Publication Date Title
CN102687254B (zh) 用于形成nmos外延层的方法
CN105659395B (zh) 使用离子注入制造太阳能电池发射极区
US8501605B2 (en) Methods and apparatus for conformal doping
US9536773B2 (en) Mechanism of forming a trench structure
TWI298948B (en) Pmos transistor strain optimization with raised junction regions
JP5508982B2 (ja) シャロートレンチアイソレーションプロセス
US7858503B2 (en) Ion implanted substrate having capping layer and method
TWI512792B (zh) 選擇性磊晶製程控制
TW201027783A (en) Methods of making an emitter having a desired dopant profile
KR20180087426A (ko) 기판 내로의 도펀트 확산의 무손상 향상
JP2008211222A (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
US8890247B2 (en) Extremely thin semiconductor-on-insulator with back gate contact
US8598020B2 (en) Plasma-enhanced chemical vapor deposition of crystalline germanium
US20130023111A1 (en) Low temperature methods and apparatus for microwave crystal regrowth
JP2010021525A (ja) 半導体装置の製造方法
CN111987073B (zh) 一种基于中子辐照的抗辐照加固soi器件及其制备方法
CN108807272A (zh) 用于n型掩埋层集成的穿过屏蔽层的高剂量锑注入
CN106910715A (zh) 一种半导体器件及其制造方法
CN109148373A (zh) 半导体结构及其形成方法
CN108538716A (zh) 降低自掺杂效应的方法及半导体结构
JP2010192758A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161116

Termination date: 20181216