CN102683297A - 密封用树脂片及用其的半导体装置、该半导体装置的制法 - Google Patents

密封用树脂片及用其的半导体装置、该半导体装置的制法 Download PDF

Info

Publication number
CN102683297A
CN102683297A CN2012100331715A CN201210033171A CN102683297A CN 102683297 A CN102683297 A CN 102683297A CN 2012100331715 A CN2012100331715 A CN 2012100331715A CN 201210033171 A CN201210033171 A CN 201210033171A CN 102683297 A CN102683297 A CN 102683297A
Authority
CN
China
Prior art keywords
layer
sealing resin
resin sheet
semiconductor element
inorganic filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100331715A
Other languages
English (en)
Inventor
小田高司
盛田浩介
千岁裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102683297A publication Critical patent/CN102683297A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Sealing Material Composition (AREA)
  • Wire Bonding (AREA)

Abstract

提供改善由半导体元件·布线电路基板间的热膨胀系数差引起的连接不良、更确实地抑制半导体元件·布线电路基板的端子间的无机填充剂的咬入、使连接可靠性提高的密封用树脂片及用其的半导体装置、该半导体装置的制法。用于对布线电路基板与半导体元件之间的空隙进行树脂密封的密封用树脂片(1)，该树脂片(1)为含无机填充剂层(3)与不含无机填充剂层(2)的二层结构的环氧树脂组合物片，所述(3)的熔融粘度为1.0×102～2.0×104Pa·s、所述(2)的熔融粘度为1.0×103～2.0×105Pa·s、两层的粘度差为1.5×104Pa·s以上、所述(2)的厚度为设置于半导体元件的连接用电极部的高度的1/3～4/5。

Description

密封用树脂片及用其的半导体装置、该半导体装置的制法
技术领域
本发明涉及将具有连接用电极部的半导体元件组装在母板等布线电路基板上时所使用的密封用树脂片、及作为使用其的组装体的半导体装置、以及该半导体装置的制法。
背景技术
在半导体封装领域、特别是面向移动设备等需要高密度组装的半导体封装领域中，通常采用属于可实现小型·薄型化的组装方法的倒装片组装(flip-chip mounting)。倒装片组装是使半导体元件(芯片)的端子与布线电路基板的端子相向连接的组装方式，容易产生由半导体元件·布线电路基板间的热膨胀系数差带来的热应力导致的连接不良。因此，在倒装片组装中，通常，通过在半导体元件与布线电路基板之间封入含有无机填充剂的热固化性树脂来进行增强，从而使集中在半导体元件·布线电路基板间的端子连接部的应力分散，提高连接可靠性。
作为将上述热固化性树脂填充在半导体元件与布线电路基板之间的方法，现在主要使用的方法为，在布线电路基板上接合(bonding)半导体元件之后，将液态的底部填充剂(underfill)注入至半导体元件与布线电路基板之间的方法。然而，该方法存在如下问题：由于近年来伴随半导体封装的低高度化(heightreduction)、引线脚的多数化而产生的狭窄间隙，在上述注入时容易产生空隙。因此，作为解决这种问题的方法，近年来提出了一种树脂密封方法，该方法在半导体元件与布线电路基板之间夹入含有无机填充剂的密封用树脂片，使其加热熔融来形成密封树脂层，并通过加压来对半导体元件·布线电路基板的端子间进行压接接合(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开平10-242211号公报
发明内容
发明要解决的问题
然而，在上述使用密封用树脂片来进行树脂密封的方法中，将密封用树脂片夹入半导体元件与布线电路基板之间时，由于密封用树脂片中的无机填充剂咬入到半导体元件与布线电路基板的端子间而导致导通特性降低，结果，有可能会使连接可靠性下降。
作为解决这种问题的方法，日本专利第3999840号中，本申请人等已经提出了一种抑制半导体元件与布线电路基板的端子间的无机填充剂咬入的方法，其中，对如下方面进行了研究，将密封用树脂片形成为含无机填充剂层与不含无机填充剂层的层叠体，在使用其进行树脂密封时，使得半导体元件·布线电路基板间的端子连接部位于不含无机填充剂层处。然而，如上述，在半导体元件与布线电路基板的端子间确实地创造出不存在无机填充剂的状态、使接合可靠性提高实际上是困难的。因此，在上述专利发明中也还存在改善的空间。
本发明是鉴于上述事实而成的，其目的在于，提供改善由半导体元件·布线电路基板间的热膨胀系数差导致的连接不良、并且更确实地抑制半导体元件·布线电路基板的端子间的无机填充剂的咬入、使连接可靠性提高的密封用树脂片及使用其的半导体装置、以及该半导体装置的制法。
用于解决问题的方案
为了解决上述的问题，本发明的第一要点在于一种密封用树脂片，其是以半导体装置为对象、用于对其布线电路基板与半导体元件之间的空隙进行树脂密封的密封用树脂片，所述半导体装置是在使设置于半导体元件的连接用电极部与设置于布线电路基板的连接用端子相向的状态下，在上述布线电路基板上搭载半导体元件而成的，上述密封用树脂片包括(α)含有无机填充剂的环氧树脂组合物层与(β)不含有无机填充剂的环氧树脂组合物层的二层结构，且所述(α)层与(β)层具有下述的特性(x)～(z)。
(x)上述(α)层的、选自60～125℃的层压温度下的熔融粘度为1.0×102～2.0×104Pa·s，上述(β)层的、选自60～125℃的层压温度下的熔融粘度为1.0×103～2.0×105Pa·s。
(y)上述(β)层的熔融粘度与(α)层的熔融粘度的差[(β)层-(α)层]为1.5×104Pa·s以上。
(z)上述密封用树脂片的(β)层的厚度以上述连接用电极部的高度(h)为基准，为1/3h～4/5h。
另外，本发明的第二要点在于一种半导体装置，其是在使设置于半导体元件的连接用电极部与设置于布线电路基板的连接用端子相对的状态下，在所述布线电路基板上搭载半导体元件而成的半导体装置，通过包括含无机填充剂层与不含无机填充剂层的二层结构的密封树脂层，上述布线电路基板与半导体元件之间的空隙以上述含无机填充剂层位于半导体元件侧的方式来进行树脂密封，所述密封树脂层由上述第1要点的密封用树脂片形成。
另外，本发明的第三要点在于一种半导体装置的制法，其具备如下工序：准备带剥离片的密封用树脂片的工序，所述带剥离片的密封用树脂片是在剥离片的单面以上述第一要点的密封用树脂片的(β)层直接层叠的方式层叠上述密封用树脂片而成的；在设有连接用电极部的半导体元件面上贴附所述带剥离片的密封用树脂片、加压，从而将带剥离片的密封用树脂片贴合于设有连接用电极部的半导体元件上的工序；将所述剥离片剥离后，在设有连接用端子的布线电路基板上，以使所述设置于半导体元件的连接用电极部与设置于布线电路基板的连接用端子相向的方式在所述布线电路基板之上载置带密封用树脂片的半导体元件，进行加压的工序；通过将所述密封用树脂片加热固化，从而对所述布线电路基板与半导体元件之间的空隙进行树脂密封的工序。
即，本发明人等为解决前述课题反复进行了深入的研究。在其过程中，本发明人等以之前的日本专利第3999840号的专利发明为基础，以更确实地不会发生由无机填充剂的咬入引起的连接可靠性的降低为目的，反复进行了密封用树脂片的改良。并且，本发明人等将密封用树脂片制成为含无机填充剂层与不含无机填充剂层的二层结构的环氧树脂组合物片，并着眼于其各层的融解粘度(层压温度下的熔融粘度)与厚度的关系，反复进行了各种实验，结果发现，将它们设定在本发明所规定的特定范围内时，得到了良好结果。即，本发明人等将如上所述的、各层的融解粘度、厚度经设定的密封用树脂片的含无机填充剂层侧贴附在设有连接用电极部(凸块)的半导体元件面上、进行加压，使密封用树脂片贴合在半导体元件上，使得凸块前端部贯通含无机填充剂层而位于不含无机填充剂层内，从而创造出在端子接合时凸块前端部附近确实没有无机填充剂的状态，在该状态下，上述密封用树脂片的不含无机填充剂层侧与设有连接用端子的布线电路基板贴合。并且，与日本专利第3999840号的专利发明同样地，可以通过上述密封用树脂片的加热熔融、以及半导体元件·布线电路基板间的压接接合，而在进行树脂密封时将半导体元件的连接用电极部与布线电路基板的连接用端子之间的无机填充剂的咬入更确实地抑制，结果发现，会提高连接可靠性、并且还会改善由半导体元件·布线电路基板间的热膨胀系数差引起的连接不良，从而完成了本发明。
发明的效果
如以上所述，本发明的密封用树脂片为含无机填充剂层与不含无机填充剂层的二层结构的环氧树脂组合物片，其各层的融解粘度(选自60～125℃的层压温度下的熔融粘度)在特定的范围内、两层的融解粘度差在特定的范围内、且不含无机填充剂层的厚度在特定的范围内。而且，在本发明中，由于使上述密封用树脂片以规定的配置介于布线电路基板与半导体元件之间、且通过上述密封用树脂片的加热熔融以及半导体元件·布线电路基板间的压接接合来进行树脂密封，因此可以更加确实地抑制半导体元件的连接用电极部与布线电路基板的连接用端子之间的无机填充剂的咬入，其结果，会提高连接可靠性、还会改善由半导体元件·布线电路基板间热膨胀系数差引起的连接不良。因此，半导体元件与布线电路基板之间的导通特性的下降得到抑制，可以得到可靠性高的半导体装置。
附图说明
图1为表示本发明的密封用树脂片的一例的剖面图。
图2为表示本发明的半导体装置的制造工序的剖面说明图。
图3为表示上述半导体装置的制造工序的剖面说明图。
图4为表示上述半导体装置的制造工序的剖面说明图。
图5为表示上述半导体装置的制造工序的剖面说明图。
图6为表示本发明的半导体装置的一例的剖面图。
附图标记说明
1  密封用树脂片
2  不含无机填充剂层
3  含无机填充剂层
具体实施方式
接着，对本发明的实施方式进行详细说明。
如上所述，本发明的密封用树脂片是以半导体装置为对象、用于对其布线电路基板与半导体元件之间的空隙进行树脂密封的片，所述半导体装置是在使设置于半导体元件的连接用电极部与设置于布线电路基板的连接用端子相向的状态下，在上述布线电路基板上搭载半导体元件而成的。并且，如图1所示，本发明的密封用树脂片1的特征在于，包括(α)含有无机填充剂的环氧树脂组合物层(含无机填充剂层3)与(β)不含有无机填充剂的环氧树脂组合物层(不含无机填充剂层2)的二层结构，且上述(α)层与(β)层具有下述的特性(x)～(z)。其中，下述的特性(x)中的熔融粘度可以使用通常的流变仪测定，但也可以如下导出：例如，使用旋转粘度计(HAKKE公司制造、RHEOSTRESS RS1)，在间隙100μm、转子(rotating cone)直径20mm、旋转速度10s-1的条件下进行测定，从而导出。
(x)上述(α)层的、选自60～125℃的层压温度下的熔融粘度为1.0×102～2.0×104Pa·s，上述(β)层的、选自60～125℃的层压温度下的熔融粘度为1.0×103～2.0×105Pa·s。
(y)上述(β)层的熔融粘度与(α)层的熔融粘度的差[(β)层-(α)层]为1.5×104Pa·s以上。
(z)上述密封用树脂片的(β)层的厚度以上述连接用电极部的高度(h)为基准，为1/3h～4/5h。
在使用上述密封用树脂片时，从更确实地抑制半导体元件·布线电路基板的端子间的无机填充剂的咬入、使连接可靠性提高的观点出发，上述特性(x)中的(α)层的熔融粘度优选为5.0×102～1.0×103Pa·s的范围、(β)层的熔融粘度优选为1.0×104～2.0×105Pa·s的范围。
另外，从与上述同样的观点出发，上述特性(y)中的(β)层的熔融粘度与(α)层的熔融粘度之差[(β)层-(α)层]优选为1.5×104～2.0×105Pa·s的范围。
另外，从与上述同样的观点出发，优选的是，上述特性(z)中的(β)层的厚度以设置于半导体元件的连接用电极部的高度(h)为基准，为1/2h～2/3h的范围。
进而，在本发明的密封用树脂片中，从与上述同样的观点出发，优选的是，该(α)层的厚度以上述连接用电极部的高度(h)为基准，为1/2h～2/3h。
此外，上述连接用电极部的高度(h)通常为10～200μm的范围。因此，根据该值来决定上述(α)层与(β)层的厚度。
作为上述(α)层的形成材料，优选的是，使用含有环氧树脂、酚醛树脂、弹性体成分和无机填充剂的环氧树脂组合物，作为上述(β)层的形成材料，优选的是，使用含有环氧树脂、酚醛树脂和弹性体成分的环氧树脂组合物。另外，在各层的形成材料中，根据需要，可以适当配混固化促进剂、阻燃剂、以炭黑为首的颜料等其他的添加剂。
作为上述环氧树脂，具体而言，可以使用萘型环氧树脂、三苯酚甲烷型环氧树脂、双酚A型环氧树脂等。另外，作为上述酚醛树脂，具体而言，可列举出芳烷基型酚醛树脂、苯酚酚醛清漆树脂等。另外，作为弹性体成分，具体而言，可以使用丙烯酸乙酯和丙烯酸丁酯和丙烯腈的共聚聚合物等。作为上述无机填充剂，具体而言，可以使用石英玻璃、滑石、二氧化硅(熔融二氧化硅、结晶性二氧化硅等)、氧化铝、氮化铝、氮化硅等粉末等。
并且，如前述特性(x)所示，作为调节(α)层与(β)层的熔融粘度的方法，例如，可列举出通过各层的形成材料中的弹性体量、无机填充剂量来进行调节的方法，但从用于热应力可靠性的低热线性膨胀化的观点出发，优选以弹性体量进行调节。并且，为了满足前述特性(x)，从容易调节粘度的观点出发，优选将(α)层的形成材料中的弹性体量设定为1重量％以上且小于20重量％、将(β)层的形成材料中的弹性体量设定为20重量％以上且小于50重量％。
本发明的密封用树脂片例如可以如以下所述地制造。
即，首先，分别将作为(α)层和(β)层的材料的树脂组合物混合至其各配混成分均匀分散混合，进行制备。接着，将上述制备的树脂组合物形成为片状。作为该形成方法，例如可列举出：将上述制备的树脂组合物挤出成形来形成为片状的方法；将上述制备的树脂组合物溶解或分散在有机溶剂等中来制备清漆，将该清漆涂覆在聚酯等基材上使其干燥，由此得到树脂组合物片的方法等。其中，从可以简便地得到厚度均一的片的观点出发，通过涂覆清漆来形成的方法是优选的。此外，在如上所述形成的树脂组合物片的表面，根据需要，可以贴合用于保护树脂组合物片的表面的聚酯薄膜等剥离片，在密封时将其剥离。另外，也可以将上述聚酯等基材作为该剥离片。
作为制备上述清漆时使用的有机溶剂，例如可以使用甲乙酮、丙酮、环己酮、二噁烷、二乙酮、甲苯、醋酸乙酯等。它们可以单独使用或组合使用两种以上。另外，通常优选的是，以清漆的固形成分浓度在30～60重量％范围内的方式使用有机溶剂。
将如上所述得到的、相当于(α)层和(β)层的片状环氧树脂组合物层叠，作为本发明的密封用树脂片。
本发明的半导体装置可以使用上述密封用树脂片，例如如下所述地进行制造。即，首先，准备带剥离片的密封用树脂片，其是在剥离片的一个面以上述密封用树脂片的(β)层直接层叠的方式层叠上述密封用树脂片而成的。接着，在设有连接用电极部的半导体元件面上贴附上述带剥离片的密封用树脂片、加压，从而在设有连接用电极部的半导体元件上贴合上述带剥离片的密封用树脂片。接着，将上述剥离片剥离之后，在设有连接用端子的布线电路基板上，以使上述设置于半导体元件的连接用电极部与设置于布线电路基板上的连接用端子相向的方式在上述布线电路基板之上载置带密封用树脂片的半导体元件，进行加压。接着，通过将上述密封用树脂片加热固化，从而对上述布线电路基板与半导体元件之间的空隙进行树脂密封。
如上所述地得到的本发明的半导体装置是在使设置于半导体元件的连接用电极部与设置于布线电路基板的连接用端子相向的状态下，在所述布线电路基板上搭载半导体元件而成的半导体装置，通过包括含无机填充剂层与不含无机填充剂层的二层结构的密封树脂层，上述布线电路基板与半导体元件之间的空隙以上述含无机填充剂层位于半导体元件侧的方式来进行树脂密封，所述密封树脂层由上述密封用树脂片形成。
以上所述的本发明的半导体装置的制造工序具体而言以图2～图6所示的工序顺序进行。
即，首先，如图2所示，通过辊层压机(辊9)将上述密封用树脂片1的含无机填充剂层3[(α)层]的表面贴合于工作台上载置的半导体元件5的连接用电极部4设置面。该贴合时的工作台温度为本发明所规定的层压温度，为含无机填充剂层3[(α)层]和不含无机填充剂层2[(β)层]显示特定粘度范围的选自60～125℃的任意温度。其中，含无机填充剂层3[(α)层]的表面有剥离片(聚酯薄膜等)时，在剥离之后进行贴合。另外，为使半导体元件5的连接用电极部4的前端部贯通含无机填充剂层3而位于不含无机填充剂层2处，层压压力优选为0.1～1MPa。
如上所述地贴合、进行密封用树脂片1的裁切时，会成为如图3所示的状态。其中，上述密封用树脂片1的裁切可以在上述贴合之前进行，进而，也可以如后面所述，在半导体元件5为晶元的情况下，在切割工序的过程中同时进行。接着，将如上述所述贴合的密封用树脂片1的、不含无机填充剂层2侧的剥离片10(聚酯薄膜等)剥离，如图4所示，将由此露出的不含无机填充剂层2的表面贴合于布线电路基板7上的连接用端子6设置面。接着，使用倒装片接合机(flip-chip bonder、PanasonicCorporation制造)等装置，施加规定的压力和热，如图5所示，进行上述半导体元件5的连接用电极部4与布线电路基板7的连接用端子6的接合。作为接合条件，接合(bonding)压力(每一个连接用电极部的负载)为0.0196～0.98N/bump(0.002～0.1kgf/bump)、接合温度为260～290℃、接合时间为2～20秒钟是优选的。由此，上述密封用树脂片1熔融，之后热固化进行树脂密封，如图6所示，形成树脂固化体8。如上所述，将半导体元件5与布线电路基板7接合，得到半导体装置。
其中，在半导体元件5为晶元的情况下，背面磨削(backgrinding)工序、切割工序会追加到图3所示的工序与图4所示的工序中间。即，进行相对于晶元的背面磨削处理和切割处理之后，将不含无机填充剂层2侧的剥离片10剥离。
实施例
接着，结合比较例来对实施例进行说明。但是，本发明并不受这些实施例限定。
首先，作为密封用树脂片的形成材料，准备如下所示的环氧树脂、酚醛树脂、弹性体、固化促进剂和无机填充剂。
环氧树脂A
环氧当量为142g/eq的萘型环氧树脂(制品名：HP4032D(DIC))
环氧树脂B
环氧当量为169g/eq的三苯酚甲烷型环氧树脂(制品名：EPPN501HY(日本化药株式会社制造))
环氧树脂C
环氧当量为185g/eq的双酚A型环氧树脂(制品名：YL-980(Japan Epoxy Resins Co.，Ltd.制造))
酚醛树脂A
羟基当量为175g/eq的芳烷基型酚醛树脂(制品名：MEHC-7800S(Meiwa Plastic Industries，Ltd.制造))
酚醛树脂B
羟基当量为105g/eq的苯酚酚醛清漆树脂(制品名：CS-180(Gun Ei Chemical Industry Co.，Ltd.制造))
弹性体A
重均分子量450000的、丙烯酸乙酯和丙烯酸丁酯和丙烯腈的共聚聚合物(玻璃化转变温度：-15℃)
弹性体B
重均分子量450000的、丙烯酸乙酯和丙烯酸丁酯和丙烯腈的共聚聚合物(玻璃化转变温度：15℃)
固化促进剂
三苯基膦(制品名：TPP-K(Hokko Chemical Industry Co.，Ltd.制造))
无机填充剂
平均粒径0.5μm的球状熔融二氧化硅(制品名：SE-2050(Admatechs Co.，Ltd.制造))
热固化性树脂组合物片的制作
将上述各材料以下述表1所示的比例(在表1中为组成1～11所示的各材料的比例)配混，向其中添加甲乙酮并混合溶解，将该混合溶液涂布在经脱模处理的聚酯薄膜上。接着，在110℃下使涂布有上述混合溶液的聚酯薄膜干燥，除去甲乙酮。由此，在上述聚酯薄膜上制作由组成1～11的任意一个形成的、具有所期望厚度的热固化性树脂组合物片。其中，如下述表1所示，由组成1～5形成的片是构成含无机填充剂层(α层)的物质、由组成6～11形成的片是构成不含无机填充剂层(β层)的物质。
表1
(重量份)
Figure BDA0000135599000000121
实施例1～9、比较例1～10
在带有聚酯薄膜的状态下，以后述表2和表3所示的α层与β层的组合(各层的厚度如表2和表3所示。)的方式使上述制作的热固化性树脂组合物片的面之间进行贴合，制作二层结构的密封用树脂片。
将如上所述制作的密封用树脂片的α层侧的聚酯薄膜(剥离片)剥离，使用辊层压机(辊速度：0.1m/分钟、辊压力：0.5MPa、制品名：DR3000II(Nitto Seiki Co.，Ltd.制造))，将由此露出的α层的表面以与载置于工作台上的半导体元件的凸块(连接用电极部)设置面相接的方式贴合(参照图2)。其中，上述贴合所使用的密封用树脂片被裁切至与半导体元件同尺寸。另外，贴合时的工作台温度(层压温度)如表2、表3所示。另外，该层压温度下的α层和β层的熔融粘度是使用旋转粘度计(HAKKE公司制、RHEOSTRESS RS1)，在测定温度130℃、间隙100μm、转子直径20mm、旋转速度10s-1的条件下测定的。该测定结果也一并示于后述的表2和表3。另外，半导体元件的凸块为焊料凸块，其凸块高度为60μm。
接着，将如上述所述贴合的密封用树脂片的β层侧的聚酯薄膜(参照图3)剥离，将由此露出的β层的表面与布线电路基板上的连接用端子设置面贴合(参照图4)。接着，使用PanasonicCorporation制造的倒装片接合机(接合(bonding)压力：0.029N/bump(0.003kgf/bump)、接合温度：280℃×10秒钟、工作台温度：140℃)进行半导体元件的凸块与布线电路基板的连接用端子的接合(参照图5)，进行树脂密封，由此得到半导体装置(参照图6)。
如上所述进行半导体装置的制造过程，根据下述基准，评价是否得到充分满足本发明的基准的装置。其结果一并示于后述的表2和表3。
“贴合”评价
在半导体元件上贴合密封用树脂片之后，使用显微镜(KEYENCE CORPORATION制造的数字显微镜VHX-500)放大1000倍来对其截面进行观察。其结果，将凸块前端没有无机填充剂的情况评价为○、将凸块完全没入β层的情况评价为◎、将在凸块前端确认到无机填充剂层的情况评价为×。
“接合”评价
将半导体元件与布线电路基板接合之后，使用显微镜(KEYENCE CORPORATION制造的数字显微镜VHX-500)，放大1000倍来对其截面进行观察。其结果，将半导体元件的凸块与布线电路基板的连接用端子的接合部没有无机填充剂的情况评价为○、将在上述接合部确认到无机填充剂层的情况评价为×。
表2
Figure BDA0000135599000000141
表3
Figure BDA0000135599000000151
根据上述表的结果可知，在实施例中，由于密封用树脂片的α层(含无机填充剂层)与β层(不含无机填充剂层)满足本发明的规定(α层的熔融粘度为1.0×102～2.0×104Pa·s、β层的熔融粘度为1.0×103～2.0×105Pa·s、两层的粘度差为1.5×104Pa·s以上、β层的厚度为20～48μm(凸块高度的1/3～4/5)。)，因此在上述的“贴合”与“接合”评价中得到了良好的结果，可以防止由无机填充剂的咬入引起的半导体元件·布线电路基板间的连接可靠性的下降。
与此相对，在比较例中，虽然使用与实施例同样的、包括α层(含无机填充剂层)与β层(不含无机填充剂层)的密封用树脂片来进行半导体密封，但由于α层、β层中的其一或两者不满足上述本发明的规定，因此“贴合”与“接合”评价的结果差。

Claims (5)

1.一种密封用树脂片，其特征在于，其是以半导体装置为对象、用于对其布线电路基板与半导体元件之间的空隙进行树脂密封的密封用树脂片，所述半导体装置是在使设置于半导体元件的连接用电极部与设置于布线电路基板的连接用端子相向的状态下，在所述布线电路基板上搭载半导体元件而成的，所述密封用树脂片包括(α)含有无机填充剂的环氧树脂组合物层与(β)不含有无机填充剂的环氧树脂组合物层的二层结构，且所述(α)层与(β)层具有下述的特性(x)～(z)，
(x)所述(α)层的、选自60～125℃的层压温度下的熔融粘度为1.0×102～2.0×104Pa·s，所述(β)层的、选自60～125℃的层压温度下的熔融粘度为1.0×103～2.0×105Pa·s，
(y)所述(β)层的熔融粘度与(α)层的熔融粘度的差[(β)层-(α)层]为1.5×104Pa·s以上，
(z)所述密封用树脂片的(β)层的厚度以所述连接用电极部的高度(h)为基准，为1/3h～4/5h。
2.根据权利要求1所述的密封用树脂片，其中，所述密封用树脂片的(α)层的厚度以所述连接用电极部的高度(h)为基准，为1/2h～2/3h。
3.根据权利要求1或2所述的密封用树脂片，其中，所述(α)层由含有环氧树脂、酚醛树脂、弹性体成分和无机填充剂的环氧树脂组合物形成，所述(β)层由含有环氧树脂、酚醛树脂和弹性体成分的环氧树脂组合物形成。
4.一种半导体装置，其特征在于，其是在使设置于半导体元件的连接用电极部与设置于布线电路基板的连接用端子相向的状态下，在所述布线电路基板上搭载半导体元件而成的半导体装置，通过包括含无机填充剂层与不含无机填充剂层的二层结构的密封树脂层，所述布线电路基板与半导体元件之间的空隙以所述含无机填充剂层位于半导体元件侧的方式来进行树脂密封，所述密封树脂层由权利要求1～3中的任一项所述的密封用树脂片形成。
5.一种半导体装置的制法，其特征在于，其具备如下工序：准备带剥离片的密封用树脂片的工序，所述带剥离片的密封用树脂片是在剥离片的单面以权利要求1～3中的任一项所述的密封用树脂片的(β)层直接层叠的方式层叠所述密封用树脂片而成的；在设有连接用电极部的半导体元件面上贴附所述带剥离片的密封用树脂片、加压，从而将带剥离片的密封用树脂片贴合于设有连接用电极部的半导体元件上的工序；将所述剥离片剥离后，在设有连接用端子的布线电路基板上，以使所述设置于半导体元件的连接用电极部与设置于布线电路基板的连接用端子相向的方式在所述布线电路基板之上载置带密封用树脂片的半导体元件，进行加压的工序；通过将所述密封用树脂片加热固化，从而对所述布线电路基板与半导体元件之间的空隙进行树脂密封的工序。
CN2012100331715A 2011-02-14 2012-02-14 密封用树脂片及用其的半导体装置、该半导体装置的制法 Pending CN102683297A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011028470A JP5802400B2 (ja) 2011-02-14 2011-02-14 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法
JP2011-028470 2011-02-14

Publications (1)

Publication Number Publication Date
CN102683297A true CN102683297A (zh) 2012-09-19

Family

ID=46636276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100331715A Pending CN102683297A (zh) 2011-02-14 2012-02-14 密封用树脂片及用其的半导体装置、该半导体装置的制法

Country Status (5)

Country Link
US (1) US20120205820A1 (zh)
JP (1) JP5802400B2 (zh)
KR (1) KR20120093085A (zh)
CN (1) CN102683297A (zh)
TW (1) TW201243967A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826278A (zh) * 2015-01-23 2016-08-03 日东电工株式会社 中空型电子器件密封用片
CN114096412A (zh) * 2019-07-12 2022-02-25 日东电工株式会社 密封用多层树脂片

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法
US9330993B2 (en) * 2012-12-20 2016-05-03 Intel Corporation Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby
JP6222941B2 (ja) * 2013-02-21 2017-11-01 日東電工株式会社 アンダーフィルシート、裏面研削用テープ一体型アンダーフィルシート、ダイシングテープ一体型アンダーフィルシート及び半導体装置の製造方法
JP6066856B2 (ja) * 2013-08-01 2017-01-25 日東電工株式会社 半導体装置の製造方法、及び、封止用シート
US20150371916A1 (en) * 2014-06-23 2015-12-24 Rohm And Haas Electronic Materials Llc Pre-applied underfill
EP3275014B1 (en) 2015-03-27 2020-12-09 Hewlett-Packard Development Company, L.P. Circuit package
JP6933463B2 (ja) * 2016-12-28 2021-09-08 日東電工株式会社 樹脂シート

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981313A (en) * 1996-10-02 1999-11-09 Nec Corporation Structure and method for packaging a semiconductor device
US6049038A (en) * 1997-08-01 2000-04-11 Nec Corporation Flip-chip resin sealing structure and resin sealing method
TW434758B (en) * 1998-03-03 2001-05-16 Nippon Electric Co Resin film and method for connecting electronic parts by using resin film
US20020056906A1 (en) * 2000-11-10 2002-05-16 Ryoichi Kajiwara Flip chip assembly structure for semiconductor device and method of assembling therefor
CN1577821A (zh) * 2003-07-11 2005-02-09 日东电工株式会社 层压片
CN1806326A (zh) * 2004-03-15 2006-07-19 日立化成工业株式会社 切割用芯片粘贴薄膜
CN101714513A (zh) * 2004-04-20 2010-05-26 日立化成工业株式会社 粘着片、半导体装置及半导体装置的制造方法
WO2010137442A1 (ja) * 2009-05-29 2010-12-02 日立化成工業株式会社 接着剤組成物、接着剤シート及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998028788A1 (en) * 1996-12-24 1998-07-02 Nitto Denko Corporation Manufacture of semiconductor device
JP3999840B2 (ja) * 1997-04-16 2007-10-31 日東電工株式会社 封止用樹脂シート
JP3325000B2 (ja) * 1999-05-28 2002-09-17 ソニーケミカル株式会社 半導体素子の実装方法
JP2003512201A (ja) * 1999-10-15 2003-04-02 スリーエム イノベイティブ プロパティズ カンパニー 順応性多層フィルム
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP3718190B2 (ja) * 2002-07-31 2005-11-16 富士通株式会社 面実装構造体の形成方法および面実装構造体
JP5702733B2 (ja) * 2009-12-01 2015-04-15 株式会社クラレ 多層構造体及びその製造方法
KR101560021B1 (ko) * 2010-05-28 2015-10-15 주식회사 엘지화학 용융 가공 수지 성형품
TW201220977A (en) * 2010-07-01 2012-05-16 Sumitomo Bakelite Co Preppreg, circuit board, and semiconductor device
KR101351617B1 (ko) * 2010-12-23 2014-01-15 제일모직주식회사 이방 도전성 필름

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981313A (en) * 1996-10-02 1999-11-09 Nec Corporation Structure and method for packaging a semiconductor device
US6049038A (en) * 1997-08-01 2000-04-11 Nec Corporation Flip-chip resin sealing structure and resin sealing method
TW434758B (en) * 1998-03-03 2001-05-16 Nippon Electric Co Resin film and method for connecting electronic parts by using resin film
US20020056906A1 (en) * 2000-11-10 2002-05-16 Ryoichi Kajiwara Flip chip assembly structure for semiconductor device and method of assembling therefor
CN1577821A (zh) * 2003-07-11 2005-02-09 日东电工株式会社 层压片
CN1806326A (zh) * 2004-03-15 2006-07-19 日立化成工业株式会社 切割用芯片粘贴薄膜
CN101714513A (zh) * 2004-04-20 2010-05-26 日立化成工业株式会社 粘着片、半导体装置及半导体装置的制造方法
WO2010137442A1 (ja) * 2009-05-29 2010-12-02 日立化成工業株式会社 接着剤組成物、接着剤シート及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826278A (zh) * 2015-01-23 2016-08-03 日东电工株式会社 中空型电子器件密封用片
CN105826278B (zh) * 2015-01-23 2020-02-21 日东电工株式会社 中空型电子器件密封用片
CN114096412A (zh) * 2019-07-12 2022-02-25 日东电工株式会社 密封用多层树脂片

Also Published As

Publication number Publication date
TW201243967A (en) 2012-11-01
KR20120093085A (ko) 2012-08-22
JP2012169414A (ja) 2012-09-06
US20120205820A1 (en) 2012-08-16
JP5802400B2 (ja) 2015-10-28

Similar Documents

Publication Publication Date Title
CN102683297A (zh) 密封用树脂片及用其的半导体装置、该半导体装置的制法
JP5581576B2 (ja) フラックス活性剤、接着剤樹脂組成物、接着ペースト、接着フィルム、半導体装置の製造方法、及び半導体装置
JP2000003922A (ja) 半導体装置の製法
TWI552237B (zh) A semiconductor wafer bonding method, a semiconductor wafer bonding method, a semiconductor device manufacturing method, and a semiconductor device
JP6018967B2 (ja) 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
KR101856914B1 (ko) 필름상 접착제, 필름상 접착제를 사용한 반도체 패키지 및 그 제조 방법
JP2008285593A (ja) 封止用熱硬化型接着シート
JP2003100779A (ja) マウント材、半導体装置及び半導体装置の製造方法
EP1557880A1 (en) Resin composition for encapsulating semiconductor
CN102282660A (zh) 半导体封装的制造方法、半导体封装方法和溶剂型半导体封装环氧树脂组合物
JP4994743B2 (ja) フィルム状接着剤及びそれを使用する半導体パッケージの製造方法
US20100035381A1 (en) Method of manufacturing stacked semiconductor device
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
CN113292957B (zh) 一种芯片封装用底部填充胶及芯片封装结构
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
TW200945457A (en) Semiconductor device and method for manufacturing the same
JP5509461B2 (ja) パワー半導体装置およびその製造方法
TWI384592B (zh) 半導體元件固定用薄膜狀接著劑、使用該接著劑之半導體裝置及該半導體裝置之製造方法
JP3779091B2 (ja) 封止用樹脂組成物
JP2008109115A (ja) 半導体チップ積層体及びその製造方法
CN103681530B (zh) 电子部件密封用热固化性树脂片、树脂密封型半导体装置及该半导体装置的制造方法
JP2001207031A (ja) 半導体封止用樹脂組成物及び半導体装置
CN100462402C (zh) 半导体封装用环氧树脂组合物、半导体器件及其制造方法
JP5043494B2 (ja) 封止用熱硬化型接着シート
JP2000036506A (ja) 半導体装置の製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170201

C20 Patent right or utility model deemed to be abandoned or is abandoned