CN102656671A - 半导体晶体管的制造方法、使用了由该方法制造的半导体晶体管的驱动电路、包括该驱动电路和显示元件的像素电路、该像素电路配置成行列状的显示面板、以及具有该显示面板的显示装置 - Google Patents

半导体晶体管的制造方法、使用了由该方法制造的半导体晶体管的驱动电路、包括该驱动电路和显示元件的像素电路、该像素电路配置成行列状的显示面板、以及具有该显示面板的显示装置 Download PDF

Info

Publication number
CN102656671A
CN102656671A CN2010800208033A CN201080020803A CN102656671A CN 102656671 A CN102656671 A CN 102656671A CN 2010800208033 A CN2010800208033 A CN 2010800208033A CN 201080020803 A CN201080020803 A CN 201080020803A CN 102656671 A CN102656671 A CN 102656671A
Authority
CN
China
Prior art keywords
semiconductor transistor
layer
electrode
resist layer
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800208033A
Other languages
English (en)
Other versions
CN102656671B (zh
Inventor
奥本有子
宫本明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102656671A publication Critical patent/CN102656671A/zh
Application granted granted Critical
Publication of CN102656671B publication Critical patent/CN102656671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种半导体晶体管的制造方法，包括：第1工序，在包括基板的基底层上形成含有抗蚀剂材料的抗蚀剂层(4)；第2工序，对抗蚀剂层(4)进行局部图案形成，在抗蚀剂层(4)形成多个开口；第3工序，在抗蚀剂层(4)上及抗蚀剂层(4)的多个开口的内部形成含有构成源电极及漏电极的金属材料的金属层(5)；第4工序，对由于金属层(5)的表面部分被氧化而形成的金属氧化物层(6)，使用清洗液进行清洗处理由此将其除去；第5工序，在第4工序之后，使用与所述清洗液不同的溶解液除去抗蚀剂层(4)，由此形成由在抗蚀剂层(4)的多个开口形成的金属层构成的源电极(7)及漏电极(8)；和第6工序，覆盖源电极(7)及漏电极(8)地形成半导体层(9)。

Description

半导体晶体管的制造方法、使用了由该方法制造的半导体晶体管的驱动电路、包括该驱动电路和显示元件的像素电路、该像素电路配置成行列状的显示面板、以及具有该显示面板的显示装置
技术领域
本发明涉及半导体晶体管的制造方法、使用了由该方法制造的半导体晶体管的驱动电路、包括该驱动电路和显示元件的像素电路、该像素电路配置成行列状的显示面板、以及具有该显示面板的显示装置。
背景技术
以往，作为半导体晶体管公知有薄膜晶体管(以下，也记作“TFT”。)。TFT是场效应晶体管的一种，例如使用于在近年来进行研究开发的EL显示面板的驱动电路。
说明通常的薄膜晶体管的构造。该晶体管中，在玻璃基板上形成有栅电极，在玻璃基板上覆盖栅电极形成栅极绝缘层。而且，在栅极绝缘层上，源电极及漏电极(以下，也将这些电极一并记作“SD电极”。)形成在相互分离开的位置，以覆盖SD电极的方式在栅极绝缘层上形成半导体层(例如，参照专利文献1)。作为SD电极的材料，例如使用金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、钨(W)等。
在形成TFT中的SD电极时，有时采用剥离工艺(lift off process)。在该工艺中，首先，在栅极绝缘层上形成抗蚀剂层。接着，在抗蚀剂层中的SD电极的形成预定区域形成开口。其后，对抗蚀剂层上及抗蚀剂层的开口的内部进行由电极材料构成的金属层的成膜，最后除去抗蚀剂层。此时，抗蚀剂层上的金属层与抗蚀剂层一起被除去，仅残留抗蚀剂层的开口的金属层。该金属层成为SD电极。
金属层的成膜使用例如蒸镀法、溅射法，但是在剥离工艺中，由于在栅极绝缘层上的半导体层的形成预定区域形成有抗蚀剂层，因此能够不会对该形成预定区域造成溅射引起的损伤而形成金属层。
专利文献1：日本特开2007-5698号公报
发明内容
根据采用上述剥离工艺制造的半导体晶体管，能够不会对栅极绝缘层上的半导体层的形成预定区域造成损伤而形成金属层。
但是，对于半导体晶体管的阈值电压的变化，希望进一步改进。
因此，本发明的目的在于提供一种减少伴随对晶体管的通电时间的经过的阈值电压的变化量(ΔVth)的半导体晶体管的制造方法。
为了解决上述课题，本发明的一方案的半导体晶体管的制造方法，是具有栅电极、栅极绝缘层、源电极、漏电极及半导体层的半导体晶体管的制造方法，包括：第1工序，在包括基板的基底层上形成含有抗蚀剂材料的抗蚀剂层；第2工序，对所述抗蚀剂层进行局部图案形成，在抗蚀剂层形成多个开口；第3工序，在所述抗蚀剂层上及所述抗蚀剂层的多个开口的内部，形成含有构成源电极及漏电极的金属材料的金属层；第4工序，对由于所述金属层的表面部分被氧化而形成的金属氧化物层，通过使用清洗液进行清洗处理而除去；第5工序，在所述第4工序之后，使用与所述清洗液不同的溶解液除去所述抗蚀剂层，由此形成由在所述抗蚀剂层的多个开口形成的金属层构成的源电极及漏电极；和第6工序，覆盖所述源电极及所述漏电极而形成半导体层。
在本发明的一方案的半导体晶体管的制造方法中，作为通过使用溶解液除去抗蚀剂层从而形成源电极及漏电极的第5工序的前工序，设置对由于金属层的表面部分被氧化而形成的金属氧化物层通过使用与溶解液不同的清洗液进行清洗处理而除去的第4工序。
在第5工序之前，预先除去金属氧化物层，因此能够减少在第5工序中在使用溶解液除去抗蚀剂层时溶解在该溶解液中的金属氧化物的量。结果，减少了金属氧化物残渣量，因此能够减少在第5工序后附着于沟道区域上的抗蚀剂残渣量。
如上所述，能够减少在第5工序后附着于沟道区域上的抗蚀剂残渣量，因此能够减少阈值电压的变化量。
附图说明
图1是抗蚀剂残渣量(C1s)与阈值电压(Vth)变化量(ΔVth)的相关图。
图2是表示将抗蚀剂残渣量(C1s)抑制为1000cps以下时的漏极电流(Id)-栅极电压(Vgs)特性的图。
图3(a)是表示应力施加时间(t)、阈值电压(Vth)、阈值电压变化量(ΔVth)的关系的图。图3(b)是表示应力施加时间(t)与阈值电压变化量(ΔVth)的关系的图。
图4是钼氧化物的残渣量(Mo3d)与抗蚀剂残渣量(C1s)的相关图。
图5(a)是表示本发明的实施方式1的显示装置100的电结构的框图。图5(b)是表示EL显示面板105所具有的一像素电路的电路结构及与其周边电路的连接的图。
图6是表示本实施方式的驱动晶体管204的结构的图。
图7是表示驱动晶体管204的制造工序的一例的图。
图8是表示驱动晶体管204的制造工序中的图7所示工序的后续部分的一例的图。
图9是表示驱动晶体管204的制造工序中的图8所示工序的后续部分的一例的图。
图10是表示驱动晶体管204的制造工序的一部的示意图。
图11是表示根据有无前清洗，在栅极绝缘层3上的源电极7与漏电极8之间的区域的抗蚀剂残渣量(C1s)的变化的图。
图12是表示不进行前清洗时的漏极电流(Id)-栅极电压(Vgs)特性的图。
图13是表示进行了前清洗时的漏极电流(Id)-栅极电压(Vgs)特性的图。
图14(a)是表示不进行前清洗时的应力施加时间、阈值电压、阈值电压变化量的关系的图。图14(b)是表示进行了前清洗时的应力施加时间、阈值电压、阈值电压变化量的关系的图。图14(c)是表示应力施加时间与阈值电压变化量的关系的图。
图15是表示根据有无前清洗，在栅极绝缘层3上的源电极7与漏电极8之间的区域的抗蚀剂残渣量(C1s)的变化的图
图16是表示不进行前清洗时的漏极电流(Id)-栅极电压(Vgs)特性的图。
图17是表示进行了前清洗时的漏极电流(Id)-栅极电压(Vgs)特性的图。
图18(a)是表示不进行前清洗时的应力施加时间、阈值电压、阈值电压变化量的关系的图。图18(b)是表示进行了前清洗时的应力施加时间、阈值电压、阈值电压变化量的关系的图。图18(c)是表示应力施加时间与阈值电压变化量的关系的图。
图19是示意表示实施方式1的EL显示面板105的要部的局部剖面图。
图20是表示显示装置100的外观的图。
具体实施方式
[得到本发明的一方案的原委]
以下，在具体说明本发明的方案之前，说明得到本发明的方案的原委。
本发明人为了调查形成源电极及漏电极时的抗蚀剂残渣量与伴随对晶体管的通电时间的经过的阈值电压的变化量的关系而进行了如下实验。首先，使用卟啉作为有机半导体材料，作为SD电极的电极材料，使用对卟啉具有良好的电荷注入特性的金(Au)，通过剥离工艺在栅极绝缘层上形成SD电极。然后，用X射线光电子分光装置(XPS：X-ray photo electronspectroscopy，X射线光电子谱)测定栅极绝缘层上的源电极与漏电极之间的区域的抗蚀剂残渣量。以C1s的cps(counts per second，每秒钟计数)量评价抗蚀剂残渣量。其后，以覆盖SD电极的方式在栅极绝缘层上形成有机半导体层后，对半导体晶体管施加应力电压(stress voltage)(以下，也简称为“应力”)(栅极电压(Vgs)为-40V，漏极-漏极之间的电压(Vds)为-40V)20000s，测定阈值电压的变化量。而且改变清洗时间，进行2次与上述同样的实验。将其结果示于图1。图1是抗蚀剂残渣量(C1s)与阈值电压(Vth)变化量(ΔVth)的相关图。横轴表示C1s的cps量，纵轴表示阈值电压(Vth)变化量(ΔVth)。本发明人确认到：如图1所示，抗蚀剂残渣量越多则阈值电压的变化量越大。
图2是表示在使用金(Au)作为SD电极的电极材料时、将抗蚀剂残渣量抑制为1000cps以下时的漏极电流(Id)-栅极电压(Vgs)特性的图。图2中，横轴表示栅极电压(Vgs)，纵轴表示漏极电流(Id)，示出每个应力施加时间(0s、100s、200s、1000s、2000s、10000s)的漏极电流(Id)-栅极电压(Vgs)特性。其中，关于应力电压，栅极电压(Vgs)为-40V，源极-漏极电压(Vds)为-40V。本发明人确认到：如图2所示，随着应力施加时间变长，阈值电压向负侧变化，但其变化量小。在此，阈值电压是指使栅极电压从0V变化为负侧时，开始流动预定电流-Ith的电压。另外，具体的计算方法是在纵轴为
Figure BDA0000107649920000051
Id、横轴为Vg的曲线图中，将从
Figure BDA0000107649920000052
Id的斜率最大的点引出的切线与横轴Vg的交点设定为阈值电压Vth。图2中，例示了应力施加时间为0s、10000s的阈值电压(Vth0、Vth10000)，应力施加时间从0到10000s的阈值电压的变化量是1V左右。
使用图3进一步详细说明阈值电压的变化量。图3(a)是表示应力施加时间、阈值电压、阈值电压变化量的关系的图。使应力施加中的某时间点(0s、100s、200s、1000s、2000s、10000s)的阈值电压与自0s时间点起的阈值电压的变化量对应地表示。图3(b)是表示应力施加时间与阈值电压变化量的关系的图，用对数显示图3(a)所示的应力施加时间与阈值电压的变化量。横轴表示应力施加时间，纵轴表示阈值电压的变化量。如图3(b)所示，随着应力施加时间变长，阈值电压的变化量变大。应力施加时间为例如4000小时(以下，记作“4kh”)时的阈值电压的变化量是3V。
如上所述，本发明人通过上述实验确认到：通过使抗蚀剂残渣量为1000cps以下，将应力施加时间为4kh时的阈值电压的变化量减少至3V。公知在使用非晶硅(以下，记作“a-Si”。)的半导体晶体管中，在应力施加时间为4kh时发生约45V的阈值电压的变化，在本次的实验中，成功得到了比使用a-Si的半导体晶体管高的稳定性。
但是，金(Au)较昂贵，未必适于量产化，因此本发明人使用比金(Au)价格低廉且适于量产化的钼(Mo)作为电极材料，重新进行上述实验。结果，确认到与使用金(Au)作为电极材料的情况相比，抗蚀剂残渣量极度增加。在剥离工艺中，在栅极绝缘层与半导体层的界面(沟道区域)形成抗蚀剂层，因此对于本领域技术人员而言推定为工艺残渣的就是抗蚀剂残渣。
但是，为了探寻抗蚀剂残渣量的增加原因而详细研究基板，在栅极绝缘层上发现了使用金(Au)作为电极材料时不存在的金属(钼)氧化物的残渣。
本发明人考察了钼氧化物残渣量与抗蚀剂残渣量的关系，结果进行了关于钼氧化物残渣量与抗蚀剂残渣量的新实验。其结果示于图4。图4是钼氧化物的残渣量与抗蚀剂残渣量的相关图。横轴表示来源于钼氧化物的Mo3d的cps量，纵轴表示来源于抗蚀剂材料的C1s的cps量。本发明人查明了：如图4所示，钼氧化物残渣量与抗蚀剂残渣量存在相关(比例关系)，抗蚀剂残渣量的增加原因在于钼氧化物残渣。
如上所述，由于栅极绝缘层与半导体层的界面基本上被抗蚀剂层覆盖，因此即使存在残渣也是抗蚀剂残渣，这是本领域技术人员的一般的技术知识。但是，本发明人得到抗蚀剂残渣量的增加原因在于金属氧化物残渣这一新知识，结果，作为使用溶解液来除去抗蚀剂层从而形成SD电极的工序的前处理，实施使用溶解金属氧化物的清洗液的清洗处理。如此，在除去抗蚀剂层之前作为其前处理进行使金属氧化物溶解的清洗处理，是通过得到上述知识而能想到的技术事项，仅基于上述以往的技术知识是难以得到的。
结果，能够减少附着于沟道区域的抗蚀剂残渣量，通过抗蚀剂残渣量的减少能够使阈值电压的变化量减少。
基于上述的新知识、实验、考察，本发明人能够得出作为本发明的一方案的半导体晶体管的制造方法。
[实施方式]
本发明的一方案的半导体晶体管的制造方法，是具有栅电极、栅极绝缘层、源电极、漏电极及半导体层的半导体晶体管的制造方法，包括：第1工序，在包括基板的基底层上形成含有抗蚀剂材料的抗蚀剂层；第2工序，对所述抗蚀剂层进行局部图案形成，在抗蚀剂层形成多个开口；第3工序，在所述抗蚀剂层上及所述抗蚀剂层的多个开口的内部，形成含有构成源电极及漏电极的金属材料的金属层；第4工序，对由于所述金属层的表面部分被氧化而形成的金属氧化物层，通过使用清洗液进行清洗处理而除去；第5工序，在所述第4工序之后，使用与所述清洗液不同的溶解液除去所述抗蚀剂层，由此形成由在所述抗蚀剂层的多个开口形成的金属层构成的源电极及漏电极；和第6工序，覆盖所述源电极及所述漏电极而形成半导体层。
在本发明的一方案的半导体晶体管的制造方法中，作为通过使用溶解液除去抗蚀剂层从而形成源电极及漏电极的第5工序的前工序，设置对由于金属层的表面部分被氧化而形成的金属氧化物层通过使用与溶解液不同的清洗液进行清洗处理而除去的第4工序。
在第5工序之前，预先除去金属氧化物层，因此能够减少在第5工序中在使用溶解液除去抗蚀剂层时溶解在该溶解液中的金属氧化物的量。结果，减少了金属氧化物残渣量，因此能够减少在第5工序后附着于沟道区域上的抗蚀剂残渣量。
如上所述，能够减少在第5工序后附着于沟道区域上的抗蚀剂残渣量，因此能够减少阈值电压的变化量。
在此，作为本发明的其他方案可以是，在所述第4工序，使用所述清洗液不除去所述抗蚀剂层而除去在所述金属层的表面部分形成的金属氧化物层。
在此，作为本发明的其他方案，在所述第4工序，作为所述清洗液可以使用碱溶液，在所述第5工序，作为所述溶解液可以使用有机系剥离液。
在此，作为本发明的其他方案，在所述第3工序，作为构成所述源电极及漏电极的金属材料，可以使用钨、钼、由钼钨构成的合金中的任一种。
本方案的半导体晶体管的制造方法中，作为构成源电极及漏电极的金属材料，使用钨、钼、由钼钨构成的合金的任一种，因此从量产方面考虑是有效的。
在此，作为本发明的其他方案，所述基底层可以包括所述基板、形成在所述基板上的栅电极、和覆盖所述栅电极形成的栅极绝缘层。
在此，作为本发明的一方案的驱动电路设为使用了由上述本发明的一方案的制造方法制造出的半导体晶体管的驱动电路。
本方案的驱动电路通过使用由作为上述本发明的一方案的制造方法制造出的半导体晶体管而得到，因此减少了附着于沟道区域的抗蚀剂残渣量。由此，在本方案的驱动电路中，能够使半导体晶体管的阈值电压的变化量减少。
在此，作为本发明的一方案的像素电路包括显示元件和对所述显示元件供给驱动电流的驱动电路，所述驱动电路使用由上述本发明的一方案的制造方法制造出的半导体晶体管。
本方案的像素电路的驱动电路通过使用由作为上述本发明的一方案的制造方法制造出的半导体晶体管而得到，因此减少了附着于沟道区域的抗蚀剂残渣量。由此，在本方案的像素电路中，能够使驱动电路的半导体晶体管的阈值电压的变化量减少。
在此，作为本发明的一方案的显示面板，行列状配置有包括显示元件和对所述显示元件供给驱动电流的驱动电路而成的像素电路，所述驱动电路使用由上述本发明的一方案的制造方法制造出的半导体晶体管。
本方案的显示面板的各驱动电路通过使用由作为上述本发明的一方案的制造方法制造出的半导体晶体管而得到，因此减少了附着于沟道区域的抗蚀剂残渣量。由此，在本方案的显示面板中，能够使各驱动电路的半导体晶体管的阈值电压的变化量减少。
在此，作为本发明的一方案的显示装置设为具有上述本发明的一方案的显示面板的显示装置。
本方案的显示装置的各驱动电路通过使用由作为上述本发明的一方案的制造方法制造出的半导体晶体管而得到，因此减少了附着于沟道区域的抗蚀剂残渣量。由此，在本方案的显示装置中，能够使各驱动电路的半导体晶体管的阈值电压的变化量减少。
[实施方式1]
<显示装置100的结构>
使用图5(a)说明本实施方式的显示装置100的整体结构。图5(a)是表示本发明的实施方式1的显示装置100的电结构的框图。该图的显示装置100包括控制电路101、存储器102、扫描线驱动电路103、数据线驱动电路104、和像素电路配置成行列状的EL显示面板105。图5(b)是表示EL显示面板105所具有的一像素电路的电路结构及与其周边电路的连接的图。该图的像素电路208包括扫描线200、数据线201、电源线202、开关晶体管203、驱动晶体管204、EL元件205、保持电容206、和共用电极207。开关晶体管203及驱动晶体管204是有机薄膜晶体管(OTFT)，是由作为本发明的一方案的制造方法制造出的。关于这些晶体管的结构及制造方法的详细情况将后述。
周边电路包括扫描线驱动电路103和数据线驱动电路104。由开关晶体管203、驱动晶体管204及保持电容206构成驱动电路209。
从数据线驱动电路104供给的信号电压经由开关晶体管203被施加于驱动晶体管204的栅电极。驱动晶体管204使与所施加的电压相应的电流在源电极-漏电极之间流动。通过该电流流向EL元件205，从而EL元件205以与该电流相应的发光辉度(brightness)而发光。
以下，作为有机薄膜晶体管以驱动晶体管204为例说明其结构。开关晶体管203与驱动晶体管204是同样结构，所以省略说明。
<驱动晶体管204的结构>
图6是表示本实施方式的驱动晶体管204的结构的图。如图6所示，本实施方式的驱动晶体管204在基板1上设有栅电极2，在设有该栅电极2的基板1上设有栅极绝缘层3。在栅极绝缘层3上隔开间隔而设置源电极7及漏电极8，以覆盖这些源电极7及漏电极8的方式设置半导体层9。栅电极2通过栅极绝缘层3与源电极7及漏电极8绝缘。在这样结构的驱动晶体管204中，通过调整施加于栅电极2的电压的电压值，控制在源电极7与漏电极8之间流动的电流。
<各部结构>
基板1由例如无碱玻璃、钠玻璃、无荧光玻璃、磷酸系玻璃、硼酸系玻璃、石英、丙烯酸系树脂、苯乙烯系树脂、聚碳酸酯系树脂、环氧系树脂、聚乙烯、聚酯、硅氧烷系树脂或氧化铝等绝缘性材料构成。基板1也可以是有机树脂膜。
栅电极2由公知的电极材料形成。作为公知的电极材料，例如举出银、钯和铜的合金、银、铷和金的合金、钼和铬的合金(MoCr)、镍和铬的合金(NiCr)、铝(Al)、铝合金、氧化铟锡(ITO)，氧化铟锌(IZO)等。
栅极绝缘层3由公知的栅极绝缘体材料(例如氧化硅)形成。作为公知的栅极绝缘体材料，有机材料及无机材料都可以使用。
源电极7及漏电极8由钨(W)、钼(Mo)、钼钨(MoW)的任一方形成。
半导体层9由有机半导体材料构成。具体而言，作为有机半导体材料可举出涂敷型低分子材料(并苯系衍生物、卟啉、酞菁衍生物)低聚物高分子材料(噻吩系、芴系等)等。另外，半导体层9也可以由无机半导体材料构成，例如作为无机半导体材料举出氧化物半导体等。此外，除了公知的并苯系、噻吩系、芴系、酞菁系、卟啉系的有机物半导体之外，也可使用涂敷型氧化物等无机半导体。
<驱动晶体管204的制造方法>
接着，例示本实施方式的驱动晶体管204的制造工序。图7、8、9是表示驱动晶体管204的制造工序的一例的图。
首先，准备基板1，在基板1上形成栅电极2(图7(a))。栅电极2的形成，例如通过使用蒸镀法、溅射等公知的薄膜形成方法而形成由上述电极材料构成的薄膜，使用公知的光刻法、剥离法对该薄膜进行图案形成而进行。
接着，如图7(b)所示，在基板1上覆盖栅电极2形成作为硅氧化膜的栅极绝缘层3，如图7(c)所示，通过在栅极绝缘层3上均匀地涂敷光致抗蚀剂而形成抗蚀剂层4。另外，作为栅极绝缘膜使用了硅氧化膜，但不限于硅氧化膜，例如可使用有机聚合物材料形成栅极绝缘膜。其后，在抗蚀剂层4之上重叠具有预定形状的开口部的掩模，从掩模上方使其感光，用显影液(例如TMAH(Tetra methyl ammonium hydroxide，四甲基氢氧化铵)水溶液)洗掉多余的光致抗蚀剂(湿式工艺)。由此抗蚀剂层4的图案形成完成(图7(d))。
接着，如图7(e)所示，在抗蚀剂层4上及通过图案形成而形成的抗蚀剂层4的开口的内部，通过例如溅射法形成由W、Mo、MoW的任一方构成的薄膜金属层5。但是，如图8(a)所示，成膜的金属层5的表面部分被自然氧化，该氧化的部分成为金属氧化物层6。
因此，在除去抗蚀剂层4、形成源电极7及漏电极8之前，使用清洗液进行清洗处理(图8(b))，由此除去在金属层5的表面部分形成的金属氧化物层6(以下，将使用清洗液的清洗处理称为“前清洗”。)(图8(c))。作为清洗液，可使用例如碱溶液。尤其优选有机碱性水溶液，本实施例中，使用四甲基氢氧化铵TMAH(Tetra methyl ammoniumhydroxide)，但不限于此，例如可使用四乙基氢氧化铵、三甲基(2-羟乙基)氢氧化铵(胆碱)、甲基三羟乙基氢氧化铵、二甲基二羟乙基氢氧化铵等其他材料。
除去金属氧化物层6之后，通过使用与清洗液不同的溶解液除去抗蚀剂层4，从而形成源电极7及漏电极8(以下，将使用溶解液除去抗蚀剂层的处理称为“抗蚀剂除去处理”。)(图8(d)，图9(a))，然后如图9(b)所示，覆盖源电极7及栅电极8在栅极绝缘层3上形成半导体层9。作为溶解液，例如可使用有机系剥离液。本实施例中，作为溶解液使用二甲基甲酰胺DMF(N，N-dimethylformamide)，但不限于此，也可使用二甲亚砜DMSO(dimethyl sulfoxide)、丙酮等其他材料。
由此完成了本实施方式的驱动晶体管204。
在此，对于如何实施前清洗工序和抗蚀剂除去处理工序，简单说明其一例。图10是表示驱动晶体管204的制造工序的一部分的示意图。前清洗是通过在装入例如容器a中的清洗液浸入进行到图8(a)所示工序的状态的元件300而进行(图10(1))。抗蚀剂除去处理工序是通过接着前清洗之后在装入其它的容器b中的溶解液浸入上述元件300而进行(图10(2))。在前清洗之后，在从容器a取出的元件300的金属层5表面残留有清洗液，成为金属层5表面被清洗液覆盖的状态。因此，在前清洗后，不另外进行水清洗等而接着放入其它容器b，由此能够防止在前清洗后金属层5表面再次自然氧化。
如上所述，根据本实施方式的制造方法，作为通过使用溶解液除去抗蚀剂层4来形成源电极7及漏电极8的工序的前工序，设置对由于金属层5的表面部分被氧化而形成的金属氧化物层6，通过使用与溶解液不同的清洗液进行清洗处理而将其除去的工序。
在形成源电极7及漏电极8的工序之前，预先除去金属氧化物层6，因此能够减少在使用溶解液除去抗蚀剂层时溶解于该溶解液中的金属氧化物的量。结果，减少了金属氧化物残渣量，因此能够减少在抗蚀剂除去处理工序后附着于沟道区域上的抗蚀剂残渣量。
由于能够减少附着于沟道区域上的抗蚀剂残渣量，因此能够减少阈值电压的变化量。
<SD电极使用W时的抗蚀剂残渣量与阈值电压>
对于用钨形成源电极7及漏电极8时的抗蚀剂残渣量与阈值电压的关系，使用图11～14进行说明。图11～14中，示出了用钨形成源电极7及漏电极8的情况。图11是表示根据有无前清洗，栅极绝缘层3上的源电极7与漏电极8之间的区域的抗蚀剂残渣量的变化的图。具体而言，图11表示对于在不进行前清洗时的抗蚀剂残渣量、在用碱性水溶液进行前清洗时的抗蚀剂残渣量、在用碱性水溶液进行前清洗且进行用于洗掉碱性水溶液的水清洗时的抗蚀剂残渣量进行比较。在此，用X射线光电子分光装置测定在栅极绝缘层3上的源电极7与漏电极8之间的区域的抗蚀剂残渣量。使用的X射线是1486.6eV、探针(probe)直径是100μm、测定能量范围是275-295eV(即C1s的范围)。此外，图中的横轴表示结合能，纵轴表示cps量。
如图11所示，在不进行前清洗的通常的剥离工艺中，C1s的cps量是1200cps左右，而在进行前清洗的本实施方式的剥离工艺(仅是前清洗而无水清洗)中，能够将C1s的cps量减少至900cps左右。
此外，在用碱性水溶液进行前清洗，且进行用于洗掉碱性水溶液的水清洗时，C1s的cps量为1000～1100cps之间的值，与不进行水清洗时相比，效果变小，但与通常的剥离工艺相比，能够减少C1s的cps量。
从以上可知，与不进行前清洗时相比，在进行前清洗时能够减少C1s的cps量，而且在进行前清洗时，与在前清洗后进行水清洗时相比，不进行水清洗时能够进一步减少C1s的cps量，效果显著。
另外，通过进行前清洗来减少抗蚀剂残渣量的原因及机理尚不十分明了，但推测如下。首先，根据图4所示的钼氧化物的残渣量与抗蚀剂残渣量的相关关系，认为在抗蚀剂除去处理工序中，溶解的金属氧化物与抗蚀剂发生物理附着或化学结合。因此，在抗蚀剂除去处理工序之前实施前清洗工序，减少在抗蚀剂除去处理工序中溶解的金属氧化物的量，由此在该工序中与金属氧化物物理或化学结合的抗蚀剂减少。结果，在抗蚀剂除去处理工序后附着于沟道区域的抗蚀剂残渣减少。
接着，图12是表示不进行前清洗时的漏极电流(Id)-栅极电压(Vgs)特性的图，图13是表示进行了前清洗时的漏极电流(Id)-栅极电压(Vgs)特性的图。图12、13的各自中，横轴表示栅极电压(Vgs)，纵轴表示漏极电流(Id)，示出了按每个应力施加时间(0s、100s、200s、1000s、2000s、10000s)的漏极电流(Id)-栅极电压(Vgs)特性。此外，例示了应力施加时间为0s、10000s的阈值电压(Vth0、Vth10000)。
比较图12、13可知，图13(即进行了前清洗时)中随着应力施加时间的经过的阈值电压的变化量小。例如，在应力施加时从0s到10000s中，图12中阈值电压的变化量为5.76V(参照后述的图14(a))，而图13中为0.85V(参照后述的图14(b))，图13的变化量明显小。
使用图14进一步详细说明阈值电压的变化量。图14(a)是表示不进行前清洗时的应力施加时间、阈值电压、阈值电压变化量的关系的图。图14(b)是表示进行了前清洗时(但无水清洗)的应力施加时间、阈值电压、阈值电压变化量的关系的图。图14(a)、图14(d)的各自中，使应力施加中的某时间点(0s、100s、200s、1000s、2000s、10000s)的阈值电压与自0s时间点起的阈值电压的变化量对应地表示。
图14(c)是表示在不进行前清洗时以及进行了前清洗时的应力施加时间与阈值电压变化量的关系的图，用对数显示图14(a)、图14(b)所示的应力施加时间与阈值电压的变化量。横轴表示应力施加时间，纵轴表示阈值电压的变化量。
如图14(c)所示，与不进行前清洗时相比，进行了前清洗时，阈值电压的变化量小。在进行了前清洗时，例如应力施加时间为4kh时的阈值电压Vth的变化量是4V。
如上所述，在使用a-Si的半导体晶体管中，在应力施加时间为4kh时出现约45V的阈值电压的变化。因此，即使在作为半导体层9使用有机半导体材料、并且SD电极不使用金而使用W时，通过进行前清洗，也能够得到比使用a-Si的半导体晶体管高的稳定性。
<SD电极使用Mo时的抗蚀剂残渣量与阈值电压>
对于用钼形成源电极7及漏电极8时的抗蚀剂残渣量与阈值电压的关系，使用图15～18进行说明。图15～18中，示出了用钼形成源电极7及漏电极8的情况。图15是表示根据有无前清洗，栅极绝缘层3上的源电极7与漏电极8之间的区域的抗蚀剂残渣量的变化的图。抗蚀剂残渣量的测定条件如图11中说明所示。如图15所示，在不进行前清洗的通常的剥离工艺中，C1s的cps量为2500～3000cps之间的值，而进行前清洗的本实施方式的剥离工艺(但无水清洗)中，在使用碱作为清洗液时，能够将C1s的cps量减少至1000cps左右。
接着，图16是表示不进行前清洗时的漏极电流(Id)-栅极电压(Vgs)特性的图，图17是表示进行了前清洗时(但无水清洗)的漏极电流(Id)-栅极电压(Vgs)特性的图。图16、17的各自中，横轴表示栅极电压(Vgs)，纵轴表示漏极电流(Id)，示出了按每个应力施加时间(0s、100s、200s、1000s、2000s、10000s)的漏极电流(Id)-栅极电压(Vgs)特性。此外，例示了应力施加时间为0s、10000s的阈值电压(Vth0、Vth10000)。
比较图16、17可知，图17(即进行了前清洗时)中随着应力施加时间的经过的阈值电压的变化量小。例如，在应力施加时间从0s到10000s中，图16中阈值电压的变化量为8.01V(参照后述的图18(a))，而图17中为0.68V(参照后述的图18(b))，图17的变化量明显小。
使用图18进一步详细说明阈值电压的变化量。图18(a)是表示不进行前清洗时的应力施加时间、阈值电压、阈值电压变化量的关系的图。图18(b)是表示进行了前清洗时的应力施加时间、阈值电压、阈值电压变化量的关系的图。图18(a)、图18(b)的各自中，使应力施加中的某时间点(0s、100s、200s、1000s、2000s、10000s)的阈值电压与自0s时间点起的阈值电压的变化量对应地表示。
图18(c)是表示不进行前清洗时以及进行了前清洗时(但无水清洗)的应力施加时间与阈值电压变化量的关系的图，用对数显示图18(a)、图18(b)所示的应力施加时间与阈值电压的变化量。横轴表示应力施加时间，纵轴表示阈值电压的变化量。
如图18(c)所示，与不进行前清洗的情况相比，进行了前清洗时，阈值电压的变化量小。在进行了前清洗时，例如应力施加时间为4kh时的阈值电压Vth的变化量是5V。
因此，即使在作为半导体层9使用有机半导体材料、并且SD电极不使用金而使用Mo时，通过进行前清洗，也能够得到比使用a-Si的半导体晶体管高的稳定性。
<SD电极使用MoW时的抗蚀剂残渣量与阈值电压>
接着，对用钼钨形成源电极7及漏电极8时的抗蚀剂残渣量与阈值电压的关系进行说明。即使在用钼钨形成源电极7及漏电极8时，与不进行前清洗的通常的剥离工艺相比，使用碱作为清洗液来进行前清洗的本实施方式的剥离工艺也能够减少C1s的cps量。
这是因为：即使作为金属层5的MoW层的表面部分被自然氧化，该氧化的部分成为金属氧化物层6，与金属层5为Mo或W的情况同样，通过进行前清洗，也能够除去在MoW层的表面部分形成的金属氧化物层6。
此外，如图14(c)及图18(c)所示，通过将C1s的cps量减少至1000cps左右，能够将阈值电压的变化量减少至4V或5V。因此，与SD电极使用MoW的情况同样，通过进行前清洗，将C1s的cps量减少至1000cps左右，能够减少阈值电压的变化量。
<EL显示面板105的结构>
(EL显示面板105的概略结构)
详细说明EL显示面板105的结构。图19是示意表示实施方式1的EL显示面板105的要部的局部剖面图。如图19所示，实施方式1的EL显示面板105中，在TFT基板301上形成有层间绝缘膜302，在该层间绝缘膜302上，阳极303a以子像素为单位图案形成为行列状。
此外，通过在X轴方向相邻的3个子像素的组合而构成1个像素，在层间绝缘膜302上与各像素对应地以线状形成辅助电极303b。
在阳极303a之间、以及阳极303a与辅助电极303b之间形成有堤304，在由堤304规定的区域内，在阳极303a上层叠预定颜色的有机发光层305。而且，在有机发光层305上，以超过由堤304规定的区域、与相邻的有机发光层305及辅助电极303b上的阴极、封止层连续的方式分别形成阴极306及封止层307。
以下，详细说明EL显示面板105的各部分的材料等。
<各部结构>
TFT基板301是在基板1上形成有TFT、布线部件及覆盖所述TFT的钝化膜等的结构。
层间绝缘膜302是为了将TFT基板301的表面高低差调整为平坦而设置的，由聚酰亚胺系树脂或丙烯酸系树脂等绝缘材料构成。
阳极303a及辅助电极303b由Al(铝)或铝合金形成。另外，阳极303a也可以由例如Ag(银)、银、钯和铜的合金、银、铷和金的合金、MoCr(钼和铬的合金)、NiCr(镍和铬的合金)等形成。本实施方式1的EL显示面板105是顶部发光型，因此阳极303a优选由光反射性的材料形成。
堤304由树脂等有机材料形成，具有绝缘性。作为有机材料的例子，可举出丙烯酸系树脂、聚酰亚胺系树脂、酚醛清漆型酚醛树脂等。堤304优选具有有机溶剂耐受性。而且，堤304有时被施加蚀刻处理、烘烤处理等，因此优选由对于这些处理不会过度变形、变质等的耐受性高的材料形成。
有机发光层305优选例如由日本特开平5-163488号公报所记载的类喔星(oxinoid)化合物、苝化合物、香豆素化合物、氮杂香豆素化合物、噁唑化合物、噁二唑化合物、紫环酮(perinone)化合物、吡咯并吡咯化合物、萘化合物、蒽化合物、芴化合物、荧蒽化合物、并四苯化合物、芘化合物、晕苯化合物、喹诺酮化合物及氮杂喹诺酮化合物、吡唑啉衍生物及吡唑啉酮衍生物、若丹明化合物、
Figure BDA0000107649920000171
(chrysene)化合物、菲化合物、环戊二烯化合物、茋化合物、二苯基苯醌化合物、苯乙烯基化合物、丁二烯化合物、双氰亚甲基吡喃化合物、双氰亚甲基噻喃化合物、荧光素化合物、吡喃鎓化合物、噻喃鎓化合物、硒吡喃鎓化合物、碲吡喃鎓化合物、芳香族坎利酮化合物、低聚亚苯基化合物、噻吨化合物、花青苷化合物、吖啶化合物、8-羟基喹啉化合物的金属配合物、2-联吡啶化合物的金属配合物、席夫盐与III族金属的配合物、8-羟基喹啉(喔星)金属配合物、稀土类配合物等荧光物质形成。
阴极306例如由ITO(氧化铟锡)、IZO(氧化铟锌)等形成。由于EL显示面板105是顶部发光型，因此阴极306优选由光透过性的材料形成。
封止层307具有抑制有机发光层305等暴露于水分、或暴露于空气的功能，例如由SiO(氧化硅)、SiN(氮化硅)、SiON(氮氧化硅)、SiC(碳化硅)，SiOC(含碳氧化硅)、AlN(氮化铝)、Al2O3(氧化铝)等材料形成。由于EL显示面板105是顶部发光型，因此封止层307优选由光透过性的材料形成。
(补充)
以上，基于实施方式说明了本发明的半导体晶体管的制造方法，当然，本发明不限于上述实施方式。
(1)作为半导体晶体管，采用了所谓的底栅构造，但除此之外也可采用所谓的顶栅构造。另外，在底栅构造中，在基板上依次层叠形成栅极绝缘层、栅电极，而在顶栅构造中，在半导体层上依次层叠形成栅极绝缘层及栅电极，在这一点上不同，其他构造及制法相同。
(2)作为清洗液使用了碱溶液，但也可使用剥离液(胺系)、显影液(TMAH系)。
(3)未显示显示装置100的外观，但可以具有例如图20所示的外观。
(4)在SD电极形成后形成半导体层，但也可以作为SD电极形成后的后处理，进行如下的处理(第1工序～第3工序)。首先，用清洗液(例如氢氟酸清洗液)除去位于源电极与漏电极之间的栅极绝缘层中的包括其表面的一部分(第1工序)。接着，使用表面处理剂(例如HMDS(六甲基二硅氮烷))进行用于使表面被除去了的状态的栅极绝缘层为化学非活性状态的表面处理(第2工序)。然后，使用极性溶剂(例如IPA(异丙醇))对表面处理后的栅极绝缘层进行清洗处理(第3工序)。其后，在栅极绝缘层上通过涂敷形成半导体层。
通过实施第1工序，能够更切实地除去在栅极绝缘层的表面附着的工艺残渣。但是，另一方面，由于栅极绝缘层的表面被除去，因此在栅极绝缘层内部存在的例如羟基(OH基)的一部分露出。因此，在该状态下层叠半导体层时，所述羟基与半导体材料化学结合，会产生阈值电压变化这一新不良情况。
关于该点，通过实施第2工序，即使羟基露出，也能使羟基与表面处理剂化学结合，防止其与半导体材料结合于未然，从而能够防止阈值电压的变化。
而且，通过实施第3工序，能够除去不要的表面处理剂、来源于该表面处理剂的化合物，因此能够防止在形成半导体层时表面处理剂等成为新的残渣成分而引起晶体管的特性降低于未然。
(5)在EL显示面板105中，可以根据需要在阳极303a与有机发光层305之间插入空穴注入层、空穴输送层或空穴注入兼输送层，也可以根据需要在阴极306与有机发光层305之间插入电子注入层、电子输送层或电子注入兼输送层。
本发明的制造方法可利用于例如家庭用、公共设施或业务用的各种显示装置、电视装置、便携式电子设备用显示等所使用的薄膜晶体管。
附图标记说明
1、基板，2、栅电极，3、绝缘层，4、抗蚀剂层，5、金属层，6、金属氧化物层，7、源电极，8、漏电极，9、半导体层，100、显示装置，101、控制电路，102、存储器，103、扫描线驱动电路，104、数据线驱动电路，105、EL显示面板，200、扫描线，201、数据线，202、电源线，203、开关晶体管，204、驱动晶体管，205、EL元件，206、保持电容，207、共用电极，208、像素电路，209、驱动电路，301、TFT基板，302、层间绝缘膜，303a、阳极，303b、辅助电极，304、堤，305、有机发光层，306、阴极，307、封止层。

Claims (9)

1.一种半导体晶体管的制造方法，所述半导体晶体管具有栅电极、栅极绝缘层、源电极、漏电极及半导体层，所述制造方法包括：
第1工序，在包括基板的基底层上形成含有抗蚀剂材料的抗蚀剂层；
第2工序，对所述抗蚀剂层进行局部图案形成，在抗蚀剂层形成多个开口；
第3工序，在所述抗蚀剂层上及所述抗蚀剂层的多个开口的内部，形成含有构成源电极及漏电极的金属材料的金属层；
第4工序，对由于所述金属层的表面部分被氧化而形成的金属氧化物层，通过使用清洗液进行清洗处理而除去；
第5工序，在所述第4工序之后，使用与所述清洗液不同的溶解液除去所述抗蚀剂层，由此形成由在所述抗蚀剂层的多个开口形成的金属层构成的源电极及漏电极；和
第6工序，覆盖所述源电极及所述漏电极形成半导体层。
2.根据权利要求1所述的半导体晶体管的制造方法，
在所述第4工序，使用所述清洗液不除去所述抗蚀剂层而除去在所述金属层的表面部分形成的金属氧化物层。
3.根据权利要求1所述的半导体晶体管的制造方法，
在所述第4工序，作为所述清洗液使用碱溶液，在所述第5工序，作为所述溶解液使用有机系剥离液。
4.根据权利要求1所述的半导体晶体管的制造方法，
在所述第3工序，作为构成所述源电极及漏电极的金属材料，使用钨、钼、由钼钨构成的合金中的任一种。
5.根据权利要求1所述的半导体晶体管的制造方法，
所述基底层包括所述基板、形成在所述基板上的栅电极和覆盖所述栅电极形成的栅极绝缘层。
6.一种驱动电路，使用了由权利要求1～5中的任一项所述的制造方法制造出的半导体晶体管。
7.一种像素电路，包括显示元件、和对所述显示元件供给驱动电流的驱动电路，
所述驱动电路使用由权利要求1～5中的任一项所述的制造方法制造出的半导体晶体管。
8.一种显示面板，行列状配置有包括显示元件和对所述显示元件供给驱动电流的驱动电路的像素电路，
所述驱动电路使用由权利要求1～5中的任一项所述的制造方法制造出的半导体晶体管。
9.一种显示装置，具有权利要求8所述的显示面板。
CN201080020803.3A 2010-12-24 2010-12-24 半导体晶体管的制造方法、使用了由该方法制造的半导体晶体管的驱动电路、包括该驱动电路和显示元件的像素电路、该像素电路配置成行列状的显示面板、以及具有该显示面板的显示装置 Active CN102656671B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/007525 WO2012085987A1 (ja) 2010-12-24 2010-12-24 半導体トランジスタの製造方法、並びに該方法で製造した半導体トランジスタを用いた駆動回路、該駆動回路と表示素子とを含んでなる画素回路、該画素回路が行列状に配置された表示パネル、及び該パネルを備えた表示装置

Publications (2)

Publication Number Publication Date
CN102656671A true CN102656671A (zh) 2012-09-05
CN102656671B CN102656671B (zh) 2015-12-02

Family

ID=46313291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080020803.3A Active CN102656671B (zh) 2010-12-24 2010-12-24 半导体晶体管的制造方法、使用了由该方法制造的半导体晶体管的驱动电路、包括该驱动电路和显示元件的像素电路、该像素电路配置成行列状的显示面板、以及具有该显示面板的显示装置

Country Status (5)

Country Link
US (1) US8871579B2 (zh)
JP (1) JP5632393B2 (zh)
KR (1) KR101702680B1 (zh)
CN (1) CN102656671B (zh)
WO (1) WO2012085987A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015024337A1 (zh) * 2013-08-23 2015-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9735177B2 (en) 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN109768015A (zh) * 2019-01-29 2019-05-17 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2657960A1 (en) * 2010-12-22 2013-10-30 Mitsubishi Chemical Corporation Field-effect transistor, process for producing the same, and electronic device including the same
KR20130109586A (ko) * 2012-03-28 2013-10-08 삼성디스플레이 주식회사 도전 패턴의 형성 방법, 이를 이용한 표시 기판의 제조 방법 및 표시 기판
CN104393053B (zh) * 2014-12-19 2018-10-23 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法，薄膜晶体管组件、阵列基板及显示装置
JP6737436B2 (ja) 2015-11-10 2020-08-12 株式会社Ｓｃｒｅｅｎホールディングス 膜処理ユニットおよび基板処理装置
US10354913B2 (en) * 2017-05-31 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical clean of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654030A (en) * 1995-02-07 1997-08-05 Intermedics, Inc. Method of making implantable stimulation electrodes
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
US20060289859A1 (en) * 2005-06-27 2006-12-28 Sony Corporation Method for forming a stacked structure of an insulating layer and an organic semiconductor layer, organic field effect transistor and method for making same
US20080160750A1 (en) * 2006-12-08 2008-07-03 Nec Electronics Corporation Method of manfacturing semiconcudtor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3024179A (en) * 1959-03-12 1962-03-06 Philco Corp Semiconductor device fabrication
US5443922A (en) 1991-11-07 1995-08-22 Konica Corporation Organic thin film electroluminescence element
JPH05163488A (ja) 1991-12-17 1993-06-29 Konica Corp 有機薄膜エレクトロルミネッセンス素子
AUPM621194A0 (en) * 1994-06-10 1994-07-07 Commonwealth Scientific And Industrial Research Organisation Conversion coating and process for its formation
JP3326974B2 (ja) * 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
US6076264A (en) * 1996-01-11 2000-06-20 Molecular Metallurgy, Inc. Coated manicure implement
US6217704B1 (en) * 1998-09-22 2001-04-17 Canon Kabushiki Kaisha Plasma processing apparatus
US6664196B1 (en) * 1999-03-15 2003-12-16 Matsushita Electric Industrial Co., Ltd. Method of cleaning electronic device and method of fabricating the same
TWI288777B (en) * 2000-04-26 2007-10-21 Daikin Ind Ltd Detergent composition
US6309959B1 (en) * 2000-08-03 2001-10-30 Advanced Micro Devices, Inc. Formation of self-aligned passivation for interconnect to minimize electromigration
US7252718B2 (en) * 2002-05-31 2007-08-07 Ekc Technology, Inc. Forming a passivating aluminum fluoride layer and removing same for use in semiconductor manufacture
US7176140B1 (en) * 2004-07-09 2007-02-13 Novellus Systems, Inc. Adhesion promotion for etch by-products
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR20070071179A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 유기 박막트랜지스터의 제조방법
KR20090013289A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 반도체 소자용 금속배선의 형성방법
US8243766B2 (en) * 2007-09-21 2012-08-14 Michael Huff Means for improved implementation of laser diodes and laser diode arrays
US20090158750A1 (en) * 2007-12-14 2009-06-25 Matthew Rubin Novel solid state thermovoltaic device for isothermal power generation and cooling
JP2010161312A (ja) 2009-01-09 2010-07-22 Sharp Corp 有機薄膜トランジスタおよびその製造方法
KR20130026791A (ko) * 2011-09-06 2013-03-14 삼성전기주식회사 금속 집전체, 이의 제조방법, 및 이를 구비한 전기 화학 커패시터
KR20130026789A (ko) * 2011-09-06 2013-03-14 삼성전기주식회사 금속 집전체, 이의 제조방법, 및 이를 구비한 전기 화학 커패시터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654030A (en) * 1995-02-07 1997-08-05 Intermedics, Inc. Method of making implantable stimulation electrodes
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
US20060289859A1 (en) * 2005-06-27 2006-12-28 Sony Corporation Method for forming a stacked structure of an insulating layer and an organic semiconductor layer, organic field effect transistor and method for making same
US20080160750A1 (en) * 2006-12-08 2008-07-03 Nec Electronics Corporation Method of manfacturing semiconcudtor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015024337A1 (zh) * 2013-08-23 2015-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9735177B2 (en) 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN109768015A (zh) * 2019-01-29 2019-05-17 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法

Also Published As

Publication number Publication date
US20120161138A1 (en) 2012-06-28
KR101702680B1 (ko) 2017-02-03
KR20130111652A (ko) 2013-10-11
JP5632393B2 (ja) 2014-11-26
JPWO2012085987A1 (ja) 2014-05-22
WO2012085987A1 (ja) 2012-06-28
CN102656671B (zh) 2015-12-02
US8871579B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
CN102656671B (zh) 半导体晶体管的制造方法、使用了由该方法制造的半导体晶体管的驱动电路、包括该驱动电路和显示元件的像素电路、该像素电路配置成行列状的显示面板、以及具有该显示面板的显示装置
KR101592328B1 (ko) 어레이 기판 및 이의 제조방법
US8697504B2 (en) Organic thin film transistors, active matrix organic optical devices and methods of making the same
CN102440071B (zh) 发光元件的制造方法，使用发光元件的有机显示面板、有机发光装置及有机显示装置
JP2010041058A (ja) 薄膜トランジスタ基板とその製造方法
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
CN103650150A (zh) 薄膜晶体管、显示面板以及薄膜晶体管的制造方法
CN101192623A (zh) 具有双层电极的有机薄膜晶体管
CN101911328A (zh) 有机薄膜晶体管、有源矩阵有机光学器件及其制造方法
US11302869B2 (en) Manufacturing method of via-hole connection structure, array substrate and manufacturing method thereof, display device and manufacturing method thereof
US9214476B1 (en) Pixel structure
US11114630B2 (en) Display panel, manufacturing method thereof, display device
US20150311322A1 (en) Method of manufacturing thin film transistor and organic light emitting diode display
US20160093744A1 (en) Thin film transistor device, method for manufacturing same and display device
CN105742308B (zh) 互补型薄膜晶体管及其制造方法
CN102683276A (zh) 一种像素驱动电路及其制备方法、阵列基板
EP1890333A2 (en) Display device and method of making the same
CN100485907C (zh) 平板显示器及其制备方法
US20110193089A1 (en) Pixel structure, method of fabricating the same, and method of fabricating electronic device
CN101154677A (zh) 主动矩阵式有机电激发光显示器及其制造方法
CN112635571A (zh) 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
CN102906803A (zh) 显示面板及其制造方法
KR102329158B1 (ko) 유기 전계발광 표시장치
CN104681747A (zh) 制造显示装置的方法
JP6901070B2 (ja) Ｔｆｔバックプレーンの製造方法及びｔｆｔバックプレーン

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant