CN102646640A - 形成存储节点的方法及使用其形成电容器的方法 - Google Patents

形成存储节点的方法及使用其形成电容器的方法 Download PDF

Info

Publication number
CN102646640A
CN102646640A CN2012101325853A CN201210132585A CN102646640A CN 102646640 A CN102646640 A CN 102646640A CN 2012101325853 A CN2012101325853 A CN 2012101325853A CN 201210132585 A CN201210132585 A CN 201210132585A CN 102646640 A CN102646640 A CN 102646640A
Authority
CN
China
Prior art keywords
conductive pattern
memory node
layer
recessed
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101325853A
Other languages
English (en)
Other versions
CN102646640B (zh
Inventor
宋翰相
朴钟国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102646640A publication Critical patent/CN102646640A/zh
Application granted granted Critical
Publication of CN102646640B publication Critical patent/CN102646640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了形成存储节点的方法及使用其形成电容器的方法。该形成存储节点的方法包括：在衬底上形成层间绝缘层；在层间绝缘层上形成蚀刻停止层和第一牺牲层；将第一牺牲层和蚀刻停止层图案化，以形成限定存储节点接触孔的第一牺牲层图案和蚀刻停止层图案；形成凹进的第一存储节点导电图案，该凹进的第一存储节点导电图案保形地覆盖存储节点接触孔的下部侧壁和底表面；形成第二存储节点导电图案，该第二存储节点导电图案包括被凹进的第一存储节点导电图案围绕的第一部分和保形地覆盖存储节点接触孔的上部侧壁的第二部分；以及去除第一牺牲层图案。凹进的第一存储节点导电图案和第二存储节点导电图案构成存储节点。

Description

形成存储节点的方法及使用其形成电容器的方法
技术领域
本发明的示例性实施例涉及半导体器件的制造方法，并且尤其涉及在半导体器件中制造存储节点的方法和采用该方法制造电容器的方法。
背景技术
随着半导体器件越来越高度集成化，半导体器件的单位单元的平面面积减小。因此，当高度集成的半导体器件是包括单元电容器的动态随机存取存储器(DRAM)时，可能难以获得使DRAM器件可靠工作所需的足够单元电容。从而，为了在有限的平面面积内增加单元电容，已经开发出各种技术来减小单元电容器的介电层厚度和/或实现三维存储节点。例如，对于三维存储节点，已经提出凹陷存储节点或圆柱形存储节点。
发明内容
各示例性实施例提供了在半导体器件中制造存储节点的方法和采用该方法形成电容器的方法。
根据本发明的一些实施例，一种制造存储节点的方法包括：在衬底上形成层间绝缘层；在该层间绝缘层上依次形成蚀刻停止层和第一牺牲层；将该第一牺牲层和该蚀刻停止层图案化，以形成限定存储节点接触孔的第一牺牲层图案和蚀刻停止层图案；形成凹进的第一存储节点导电图案，该凹进的第一存储节点导电图案保形地覆盖该存储节点接触孔的下部侧壁和底表面；形成第二存储节点导电图案，该第二存储节点导电图案包括被该凹进的第一存储节点导电图案围绕的第一部分和保形地覆盖该存储节点接触孔的上部侧壁的第二部分；以及去除该第一牺牲层图案。该凹进的第一存储节点导电图案和该第二存储节点导电图案构成存储节点。
存储节点接触孔可形成为具有至少18000埃
Figure BSA00000710391500011
的深度。
凹进的第一存储节点导电图案可由氮化钛(TiN)层形成。例如，可采用原子层沉积(ALD)工艺或化学气相沉积(CVD)工艺，该氮化钛(TiN)层可形成为具有约50埃
Figure BSA00000710391500021
至约150埃
Figure BSA00000710391500022
的厚度。
凹进的第一存储节点导电图案可形成为具有约3000
Figure BSA00000710391500023
到约7000埃
Figure BSA00000710391500024
的高度。
凹进的第一存储节点导电图案可形成为具有圆柱形状。形成凹进的第一存储节点导电图案可包括：在包括存储节点接触孔的衬底表面上形成第一存储节点导电层，在第一存储节点导电层上形成第二牺牲层，平坦化第二牺牲层和第一存储节点导电层以形成存储节点接触孔中的第一存储节点导电图案和被第一存储节点导电图案围绕的第二牺牲层图案，使第一存储节点导电图案凹进，以及去除第二牺牲层图案以暴露凹进的第一存储节点导电图案的内表面。第二牺牲层可由相对于第一存储节点导电层具有蚀刻选择性的材料形成。第一存储节点导电层可由氮化钛层形成、并且第二牺牲层可由多晶硅层形成。可采用清洗工艺使第一存储节点导电图案凹进，该清洗工艺利用硫酸(H2SO4)溶液作为清洗溶液。可采用湿法蚀刻工艺去除第二牺牲层图案，该湿法蚀刻工艺利用氢氧化铵(NH4OH)溶液作为湿法蚀刻剂。可通过按照约1∶5至约1∶30的体积比混合去离子水(H2O)和氨(NH3)，形成氢氧化铵(NH4OH)溶液。
凹进的第一存储节点导电图案和第二存储节点导电图案可由相同类型的材料形成。
第二存储节点导电图案可形成为具有约
Figure BSA00000710391500025
至约
Figure BSA00000710391500026
的厚度。
可采用全浸出工艺去除第一牺牲层图案。
根据本发明的进一步实施例，一种制造存储节点的方法包括：在衬底上形成层间绝缘层；在该层间绝缘层上依次形成蚀刻停止层和牺牲层；将该牺牲层和该蚀刻停止层图案化，以形成限定存储节点接触孔的牺牲层图案和蚀刻停止层图案；形成存储节点导电图案，该存储节点导电图案保形地覆盖该存储节点接触孔的侧壁和底表面；形成凹进的导电图案，该凹进的导电图案填充被该存储节点导电图案围绕的该存储节点接触孔的下部；在该凹进的导电图案的顶表面上形成金属层；以及去除该牺牲层图案。金属层、凹进的导电图案和存储节点导电图案构成存储节点。
存储节点接触孔可形成为具有至少18000埃
Figure BSA00000710391500027
的深度。
存储节点导电图案可由氮化钛(TiN)层形成。可采用原子层沉积(ALD)工艺或化学气相沉积(CVD)工艺，该氮化钛(TiN)层形成为具有约50埃
Figure BSA00000710391500031
至约150埃
Figure BSA00000710391500032
的厚度。
形成凹进的导电图案可包括：形成导电图案，该导电图案填充被存储节点导电图案围绕的存储节点接触孔；以及使该导电图案凹进，以在存储节点接触孔的下部留下导电图案的一部分。导电图案可由相对于存储节点导电图案具有蚀刻选择性的材料形成。存储节点导电图案可由氮化钛层形成，并且导电图案可由多晶硅层形成。可采用湿法蚀刻工艺使导电图案凹进，该湿法蚀刻工艺利用氢氧化铵(NH4OH)溶液作为湿法蚀刻剂。通过按照约1∶5至约1∶30的体积比混合去离子水(H2O)和氨(NH3)，可形成氢氧化铵(NH4OH)溶液。
凹进的导电图案可形成为具有约
Figure BSA00000710391500033
至约
Figure BSA00000710391500034
的高度。
可采用物理气相沉积(PVD)工艺形成金属层。
金属层可由氮化钛层形成，并且可形成为具有约
Figure BSA00000710391500035
至约
Figure BSA00000710391500036
的厚度。
根据本发明的一些其它实施例，一种制造电容器的方法包括：在衬底上形成层间绝缘层；在该层间绝缘层上依次形成蚀刻停止层和第一牺牲层；将该第一牺牲层和该蚀刻停止层图案化，以形成限定存储节点接触孔的第一牺牲层图案和蚀刻停止层图案；形成凹进的第一存储节点导电图案，该凹进的第一存储节点导电图案保形地覆盖该存储节点接触孔的下部侧壁和底表面；形成第二存储节点导电图案，该第二存储节点导电图案包括被该凹进的第一存储节点导电图案围绕的第一部分以及保形地覆盖该存储节点接触孔的上部侧壁的第二部分；去除该第一牺牲层图案；在该第一牺牲层图案被去除的该衬底的表面上形成介电层；以及在该介电层上形成平板节点。凹进的第一存储节点导电图案和第二存储节点导电图案构成存储节点。
形成凹进的第一存储节点导电图案可包括：在包括存储节点接触孔的衬底表面上形成第一存储节点导电层，在第一存储节点导电层上形成第二牺牲层，平坦化第二牺牲层和第一存储节点导电层，以形成存储节点接触孔中的第一存储节点导电图案以及被第一存储节点导电图案围绕的第二牺牲层图案，使第一存储节点导电图案凹进，以及去除第二牺牲层图案以暴露凹进的第一存储节点导电图案的内表面。
根据一些进一步实施例，一种制造电容器的方法包括：在衬底上形成层间绝缘层；在该层间绝缘层上依次形成蚀刻停止层和牺牲层；将该牺牲层和该蚀刻停止层图案化，以形成限定存储节点接触孔的牺牲层图案和蚀刻停止层图案；形成存储节点导电图案，该存储节点导电图案保形地覆盖该存储节点接触孔的侧壁和底表面；形成凹进的导电图案，该凹进的导电图案填充被该存储节点导电图案围绕的该存储节点接触孔的下部；在该凹进的导电图案的顶表面上形成金属层；去除该牺牲层图案；在该牺牲层图案被去除的该衬底的表面上形成介电层；以及在该介电层上形成平板节点。金属层、凹进的导电图案和存储节点导电图案构成存储节点。
附图说明
参照附图以及相关的详细说明，本发明的上述以及其它特征和优点将会变得更加明显。
图1为示出采用圆柱形存储节点的典型半导体器件的截面图。
图2至图10为示出根据本发明的实施例在半导体器件中制造存储节点的示例性方法和采用该方法制造电容器的示例性方法的截面图。
图11至图18为示出根据本发明的实施例在半导体器件中制造存储节点的示例性方法和采用该方法制造电容器的示例性方法的截面图。
具体实施方式
参照附图对示例性实施例进行更全面的说明。在没有背离本发明的精神和教导的情况下可以有许多不同的形式和实施例，因此本发明不应解释为限于阐述的示例性实施例。当然，这些示例性实施例被提供为使得本发明的公开是全面且完整的，并且将本发明的范围传达至本领域的技术人员。在附图中，为了清晰起见，可能夸大了层和区域的尺寸以及相对尺寸。在整个说明书中相同的参考数字或相同的参考标记代表相同的元件。
术语“和/或”包括相关列举项目中的一个或更多个的任一组合和所有组合。
图1为示出在DRAM器件中采用的圆柱形存储节点的示例的截面图。参照图1，层间绝缘层110可设置在半导体衬底100上。蚀刻停止层120可堆叠在层间绝缘层110上，并且圆柱形存储节点141也可堆叠在层间绝缘层110上。圆柱形存储节点141的垂直壁可从蚀刻停止层120的顶表面向上突出。因此，圆柱形存储节点141的内表面和外侧壁表面可暴露出来。尽管没有在附图中示出，但是圆柱形存储节点141可延伸到层间绝缘层110中，以与形成在半导体衬底100上的接触插塞(未示出)电连接，并且接触插塞可电连接至设置在半导体衬底100中的杂质区(未示出)。介电层142设置为覆盖圆柱形存储节点141的内表面和外侧壁表面。介电层142被平板节点143覆盖。圆柱形存储节点141、介电层142和平板节点143构成电容器140。
在DRAM器件中采用圆柱形存储节点的情况下，如图1所示，可在存储节点141的内表面和外侧壁表面上保形地形成介电层142。因此，可使存储节点141和平板节点143之间的重叠面积最大化，以增加电容器140的电容。如图1所示，为了使平板节点143与存储节点141的内表面充分地重叠，介电层142应该保形地形成在存储节点141的内表面上。即，为了使平板节点143与存储节点141的内表面充分地重叠，存储节点141应该至少具有一定的平面面积S。因此，在最小化存储节点141的平面面积S上存在一些限制。另外，通过蚀刻模型层(也称作牺牲层)的一部分以形成其深度实质上对应于存储节点141的高度d的槽，并且通过在槽的内表面上沉积导电层，可形成存储节点141。如果槽的深度d增大，则槽可能由于蚀刻工艺的特性而具有倾斜的侧壁。即，存储节点141的宽度可能会朝向衬底100逐渐减小。因此，在最小化存储节点141所占有的平面面积S上可能仍然存在一些限制。即，在有限的平面面积中增大电容器140的电容可能仍然存在限制。
可提供具有不同于圆柱形存储节点的结构的其它存储节点。例如，可提供支柱形(pillar like)存储节点。但是，支柱形存储节点的表面积可能会小于圆柱形存储节点的表面积。因此，柱形存储节点的高度可能需要增大以补偿电容的减少。在柱形存储节点的高度增大的情况下，在后续步骤中执行的蚀刻工艺的负担可能增大。
图2至图10为示出根据本发明的实施例在半导体器件中制造存储节点的示例性方法和采用该方法制造电容器的示例性方法的截面图。参照图2，在例如可为硅衬底的半导体衬底200上，可依次形成层间绝缘层210和蚀刻停止层220。蚀刻停止层220可由相对于后续工艺中形成的牺牲层具有蚀刻选择性的材料层形成。例如，蚀刻停止层220可由诸如氮化硅层的氮化物层形成。第一牺牲层230可形成在蚀刻停止层220上。第一牺牲层230可形成为厚度至少为18000埃
Figure BSA00000710391500051
当蚀刻停止层220由氮化物层形成时，第一牺牲层230可由诸如氧化硅层的氧化物层形成。第一牺牲层230可形成为单层，如图2所示。然而，第一牺牲层230也可形成为具有多层结构。支撑层250可形成在第一牺牲层230上。支撑层250可防止在后续工艺中形成的存储节点倾斜或倒下。支撑层250和蚀刻停止层220例如可由相同类型的材料形成。
参照图3，在支撑层250(图2)上形成蚀刻掩模图案(未示出)之后，可采用蚀刻掩模图案作为蚀刻掩模对支撑层250和第一牺牲层230(图2)进行蚀刻。在蚀刻第一牺牲层230的同时，也蚀刻了蚀刻停止层220(图2)而暴露出层间绝缘层210的一些部分。蚀刻工艺的结果是，形成了依次堆叠的蚀刻停止层图案221、第一牺牲层图案231和支撑层图案251。蚀刻停止层图案221、第一牺牲层图案231和支撑层图案251可限定多个存储节点接触孔A，存储节点接触孔A暴露出层间绝缘层210的一些部分。如上所述，第一牺牲层230可形成为具有至少为
Figure BSA00000710391500061
厚度。因此，存储节点接触孔A也可形成为具有至少为
Figure BSA00000710391500062
的深度。如果在存储节点接触孔A的顶部宽度没有增加的情况下，存储节点接触孔A的深度增加至超过
Figure BSA00000710391500063
那么每一个存储节点接触孔A的底表面不会有足够的面积S 1以允许后续工艺中形成的介电层保形地覆盖存储节点接触孔A的内表面。这是因为存储节点接触孔A形成为具有倾斜的侧壁轮廓P。即，每一个存储节点接触孔A的宽度可朝向层间绝缘层210逐渐减小。倾斜的侧壁轮廓P可归因于蚀刻工艺的特性。尽管没有在图中示出，存储节点接触件可形成为穿过层间绝缘层210并且电连接至半导体衬底200内的杂质区。在存储节点接触件设置在层间绝缘层210中的情况下，存储节点接触孔A可形成为暴露各个存储节点接触件。
参照图4，第一存储节点导电层311可形成在层间绝缘层210和存储节点接触孔A(图3)上。在示例性实施例中，第一存储节点导电层311可由用于电容器电极的金属层形成，其中该电容器具有金属-绝缘体-金属(MIM)结构。例如，第一存储节点导电层311可由诸如氮化钛(TiN)层的金属氮化物层形成。在第一存储节点导电层311由TiN层形成的情况下，可采用诸如原子层沉积(ALD)工艺或化学气相沉积(CVD)工艺的适当工艺，形成厚度例如为约
Figure BSA00000710391500064
至约
Figure BSA00000710391500065
的TiN层。接着，在第一存储节点导电层311上形成第二牺牲层232。第二牺牲层232可形成为填充由第一存储节点导电层311围绕的存储节点接触孔A。第二牺牲层232可由相对于第一存储节点导电层311具有良好蚀刻选择性的材料层形成。例如，当第一存储节点导电层311由TiN层形成时，第二牺牲层232可由相对于TiN层具有良好湿法蚀刻选择性的多晶硅层形成。
参照图5，将第二牺牲层232和第一存储节点导电层311平坦化以暴露支撑层图案251。平坦化工艺可执行为直至去除虚线I(图4)以上的材料。可采用例如化学机械抛光(CMP)工艺执行平坦化工艺。平坦化工艺的结果是，去除了位于虚线I以上的第二牺牲层232和第一存储节点导电层311，形成彼此分开的第一存储节点导电图案312和被第一存储节点导电图案312围绕的第二牺牲层图案233。
参照图6，可以使第一存储节点导电图案312(图5)凹进，以形成凹进的第一存储节点导电图案313。每一个凹进的第一存储节点导电图案313可形成为具有圆柱形状。通过形成凹进的第一存储节点导电图案313可暴露第二牺牲层图案233的部分侧壁。例如，可采用清洗工艺执行凹进工艺。如果第一存储节点导电图案312由TiN层形成，则可采用诸如硫酸(H2SO4)溶液的清洗溶液使第一存储节点导电图案312凹进。第一存储节点导电图案312可凹进预定深度，使得每个存储节点接触孔A在与凹进的第一存储节点导电图案313的顶表面相同水平高度处的水平截面面积S2仍具有足够的面积，以允许在后续工艺中形成的介电层在凹进的第一存储节点导电图案313的顶表面的水平高度处保形地覆盖存储节点接触孔A的内表面。在本发明的实施例中，当存储节点接触孔A形成为具有约
Figure BSA00000710391500071
的深度时，凹进工艺可执行为使得凹进的第一存储节点导电图案313具有约
Figure BSA00000710391500072
至约
Figure BSA00000710391500073
的高度。在存储节点接触孔A形成为具有约
Figure BSA00000710391500074
的深度并且凹进的第一存储节点导电图案313形成为具有小于约
Figure BSA00000710391500075
的高度H的情况下，每个存储节点接触孔A在与凹进的第一存储节点导电图案313的顶表面相同水平高度处的水平截面面积S2不具有足够的面积以允许在后续工艺中形成的介电层在凹进的第一存储节点导电图案313的顶表面的水平高度处保形地覆盖存储节点接触孔A的内表面。另一方面，在存储节点接触孔A形成为具有约
Figure BSA00000710391500076
的深度并且凹进的第一存储节点导电图案313形成为具有大于约
Figure BSA00000710391500077
的高度H的情况下，后续工艺完成的电容器由于平板电极和每个存储节点之间的重叠面积减小而不具有足够的电容。然而，存储节点接触孔A的特定深度范围可取决于所述各种元件所使用的材料类型。
参照图7，可采用蚀刻工艺去除第二牺牲层图案233。例如，通过采用湿法蚀刻工艺将湿法蚀刻剂供应至第二牺牲层图案233和第一牺牲层图案231之间的凹进区域，去除第二牺牲层图案233。当第二牺牲层图案233由多晶硅层形成时，可采用例如氢氧化铵(NH4OH)溶液作为蚀刻剂去除第二牺牲层图案233。例如，可按照约1∶5到约1∶30的体积比混合去离子水(H2O)和氨(NH3)而形成氢氧化铵(NH4OH)溶液。作为去除第二牺牲层图案233的结果，凹进的第一存储节点导电图案313可被暴露出来。
参照图8，在已经去除了第二牺牲层图案233的衬底的整个表面上形成第二存储节点导电层321。第二存储节点导电层321可形成为填充凹进的第一存储节点导电图案313的内部空间以及保形地覆盖第一牺牲层图案231和支撑层图案251的表面。即，第二存储节点导电层321可形成为包括填充凹进的第一存储节点导电图案313的内部空间的多个第一部分321a、和覆盖第一牺牲层图案231及支撑层图案251的第二部分321b。凹进的第一存储节点导电图案313和第二存储节点导电层321可构成后续工艺中形成的存储节点。因此，第二存储节点导电层321可以由与凹进的第一存储节点导电图案313相同的材料形成。例如，第二存储节点导电层321和凹进的第一存储节点导电图案313可由氮化钛(TiN)层形成。在第二存储节点导电层321由氮化钛(TiN)层形成的情况下，可采用原子层沉积(ALD)工艺或化学气相沉积(CVD)工艺，形成厚度例如为约
Figure BSA00000710391500081
到约的氮化钛(TiN)层。
参照图9，可将第二存储节点导电层321平坦化以暴露支撑层图案251。平坦化工艺可执行为直至去除虚线II(图8所示)所示的水平高度以上的材料。可采用例如化学机械抛光(CMP)工艺执行平坦化工艺。平坦化工艺的结果是，去除了位于虚线II所示的水平高度以上的第二存储节点导电层321，以将第二部分321b分隔成多个第三部分321c。在每个存储节点接触孔A中形成的凹进的第一存储节点导电图案313、第一部分321a以及第三部分321c可构成存储节点330。如图9所示，第一部分321a可具有支柱形结构，并且第三部分321c可具有圆柱形结构。接着，将支撑层图案251图案化以形成暴露第一牺牲层图案231的一些部分的开口，并且可使用例如全浸出工艺(full dip out process)去除第一牺牲层图案231。根据图9，第一牺牲层图案231被示出为仿佛第一牺牲层图案231包括彼此分离的多个部分。然而，当从三维图观看时，第一牺牲层图案231的这些部分是彼此物理连接的。因此，可通过经由支撑层图案251中的开口供应蚀刻剂而去除第一牺牲层图案231。
正如参照图3所述，如果存储节点接触孔A的深度大于
Figure BSA00000710391500091
而又不增大上部宽度，则每个凹进的第一存储节点导电图案313的底表面积S3将不足以允许在后续工艺中形成的介电层和平板节点保形地覆盖存储节点接触孔A的内表面。可是，根据一个实施例，每个第三部分321c的底表面积S4可足以允许在第一部分321a上在后续工艺中形成的介电层和平板节点保形地覆盖存储节点接触孔A的内表面。正如参照图6所述，可通过改变形成在凹进的第一存储节点导电图案313上的凹进区域的深度来控制每个第三部分321c的底表面积S4。
参照图10，在包括存储节点330的衬底的整个表面上，依次形成介电层340和平板节点350。从而，可形成电容器。每个电容器可形成为包括一个存储节点330、介电层340和平板节点350。为了实现MIM电容器，平板节点350可由金属层形成。
图11至图18为示出根据本发明的实施例在半导体器件中制造存储节点的示例性方法和采用该方法制造电容器的示例性方法的截面图。参照图11，绝缘层510可形成在半导体衬底500上，半导体衬底500例如可为硅衬底。蚀刻停止层520可形成在绝缘层510上。蚀刻停止层520可由相对于后续工艺中形成的牺牲层具有蚀刻选择性的材料形成。在一个实施例中，蚀刻停止层520可由氮化物层形成。牺牲层530可形成在蚀刻停止层520上。牺牲层530可形成为具有至少为
Figure BSA00000710391500092
的厚度。当蚀刻停止层520由氮化物层形成时，牺牲层530可由氧化物层形成。如图11所示，牺牲层530可形成为单层。然而，牺牲层530也可形成为具有多层结构。支撑层550可形成在牺牲层530上。支撑层550可防止在后续工艺中形成的存储节点倾斜或倒下。例如，支撑层550和蚀刻停止层520可由相同类型的材料形成。
参照图12，在支撑层550(图11)上形成蚀刻掩模图案(未示出)之后，采用蚀刻掩模图案作为蚀刻掩模，对支撑层550和牺牲层530(图11)进行蚀刻。在蚀刻牺牲层530的同时，也蚀刻了蚀刻停止层520以暴露出层间绝缘层510的一些部分。蚀刻工艺的结果是，形成依次堆叠的蚀刻停止层图案521、牺牲层图案531和支撑层图案551。蚀刻停止层图案521、牺牲层图案531和支撑层图案551可限定多个存储节点接触孔B，存储节点接触孔B暴露出层间绝缘层510的一些部分。如上所述，牺牲层530可形成为具有至少为
Figure BSA00000710391500101
的厚度。因此，存储节点接触孔B也可形成为具有至少的深度。如果在存储节点接触孔B的顶部宽度没有增加的情况下，存储节点接触孔B的深度增加至超过约
Figure BSA00000710391500103
则每一个存储节点接触孔B的底表面不会有足够的面积S5以允许后续工艺中形成的介电层保形地覆盖存储节点接触孔B的内表面。这是因为存储节点接触孔B形成为具有倾斜的侧壁轮廓P。即，每一个存储节点接触孔B的宽度朝向层间绝缘层510逐渐减小。倾斜的侧壁轮廓P可归因于蚀刻工艺的特性。尽管没有在图中示出，存储节点接触件可形成为穿过层间绝缘层510并且电连接至半导体衬底500内的杂质区。在存储节点接触件设置在层间绝缘层510中的情况下，存储节点接触孔B可形成为暴露各个存储节点接触件。
参照图13，在包括存储节点接触孔B(图12)的衬底的整个表面上可形成存储节点导电层611。在示例性实施例中，存储节点导电层611可由用于电容器电极的金属层形成，该电容器具有金属-绝缘体-金属(MIM)结构。例如，存储节点导电层611可由诸如氮化钛(TiN)层的金属氮化物层形成。在存储节点导电层611由TiN层形成的情况下，可采用诸如原子层沉积(ALD)工艺或化学气相沉积(CVD)工艺的适当工艺，形成厚度例如为约
Figure BSA00000710391500104
至约的TiN层。接着，在存储节点导电层611上可形成导电层532。导电层532可形成为填充被存储节点导电层611围绕的存储节点接触孔B。导电层532可由相对于存储节点导电层611具有良好蚀刻选择性的材料层形成。例如，当存储节点导电层611由TiN层形成时，导电层532可由相对于TiN层具有良好湿法蚀刻选择性的多晶硅层形成。
参照图14，可将导电层532和存储节点导电层611平坦化以暴露支撑层图案551。例如，平坦化工艺可执行为直至去除虚线III(图13)所示的水平高度以上的材料。可采用例如化学机械抛光(CMP)工艺执行平坦化工艺。平坦化工艺的结果是，去除了位于虚线III以上的导电层532和存储节点导电层611，形成彼此分开的存储节点导电图案612和被存储节点导电图案612围绕的导电图案533。
参照图15，可使导电图案533(图14)凹进，以在各存储节点接触孔B中形成凹进的导电图案534。如果导电图案533由多晶硅层形成，则可采用例如氢氧化铵(NH4OH)溶液作为蚀刻剂使导电图案533凹进。可通过按照约1∶5到约1∶30的体积比混合去离子水(H2O)和氨(NH3)形成氢氧化铵(NH4OH)溶液。导电图案533可凹进预定深度，使得每个凹进的导电图案534的顶表面积具有足够的面积以允许在凹进的导电图案534上在后续工艺中形成的介电层保形地覆盖存储节点接触孔B的内表面。在一个实施例中，凹进的导电图案534可形成为例如具有约
Figure BSA00000710391500111
至约
Figure BSA00000710391500112
的高度。
参照图16，金属层651和金属层652可分别形成在凹进的导电图案534的顶表面和支撑层图案551的顶表面上。金属层651和652可由例如厚度为约
Figure BSA00000710391500113
至约的TiN层形成。可采用表现出不佳的台阶覆盖特性的物理气相沉积(PVD)工艺，例如IMP(离子化的金属等离子体)沉积工艺，可形成金属层651和652。因此，金属层651和652不能形成在存储节点导电图案612的内侧壁上。因此，金属层651和金属层652可以只分别形成在凹进的导电图案534的顶表面上和支撑层图案551的顶表面上。如果凹进的导电图案534由具有低电阻率的金属层形成，则可省略形成金属层651和652的工艺。
参照图17，可采用例如平坦化工艺去除金属层652(图16)以暴露支撑层图案551。平坦化工艺的结果是，存储节点导电图案612彼此电绝缘。存储节点导电图案612可设置在各存储节点接触孔B中，并且凹进的导电图案534可设置为填充被存储节点导电图案612围绕的各空间的下部。此外，金属层651可设置在凹进的导电图案534的顶表面上。因此，设置在每个存储节点接触孔B中的存储节点导电图案612、凹进的导电图案534和金属层651构成存储节点。如图17所示，存储节点导电图案612可具有圆柱形结构，并且凹进的导电图案534可具有支柱形结构。
随后，可将支撑层图案551图案化，以形成暴露牺牲层图案531的一些部分的开口，并且可采用例如全浸出工艺去除牺牲层图案531。根据图17，牺牲层图案531被示出为仿佛牺牲层图案531包括彼此分离的多个部分。然而，当从三维图观看时，牺牲层图案531的这些部分是彼此物理连接的。因此，可通过经由支撑层图案551中的开口供应蚀刻剂来去除牺牲层图案531。
如果存储节点接触孔B的深度大于
Figure BSA00000710391500115
而不增加上部宽度，则每个存储节点导电图案612的底表面积S6将不足以允许在后续工艺中形成的介电层和平板节点保形地覆盖该存储节点接触孔B的内表面。然而，根据本实施例，每个金属层651的顶表面积S7可足以允许在金属层651上在后续工艺中形成的介电层和平板节点保形地覆盖存储节点接触孔B的内表面。通过调节凹进的导电图案534的高度，可容易地控制每个金属层651的顶表面积S7。
参照图18，在去除了金属层652的衬底的整个表面上可依次形成介电层660和平板节点670。从而，可形成电容器。每个电容器可形成为包括一个存储节点、介电层660和平板节点670。为了实现MIM电容器，平板节点670可由金属层形成。
根据上述的各种示例性实施例，即使存储节点接触孔的深度增大，支柱形导电图案仍可形成为填充各存储节点接触孔的下部。因此，每个存储节点接触孔的下表面积可因为存在支柱形导电图案而增大。从而，每个存储节点接触孔的下表面可具有足够的面积以允许后续工艺中形成的介电层保形地覆盖存储节点接触孔的内表面。
以上为了说明的目的已经公开了本发明的示例性实施例。本领域技术人员将理解，可以进行各种改变、增加和替代，而不背离如随附权利要求书中所公开的本发明的范围和精神。
相关申请的交叉引用
本申请要求2011年2月15日在韩国知识产权局提交的韩国申请No.10-2011-0013478的优先权，在此将其全文引入本申请中。

Claims (30)

1.一种在半导体器件中形成存储节点的方法，该方法包括：
在衬底上形成层间绝缘层；
在该层间绝缘层上依次形成蚀刻停止层和第一牺牲层；
将该第一牺牲层和该蚀刻停止层图案化，以形成限定存储节点接触孔的第一牺牲层图案和蚀刻停止层图案；
形成凹进的第一存储节点导电图案，该凹进的第一存储节点导电图案保形地覆盖该存储节点接触孔的下部侧壁和底表面；
形成第二存储节点导电图案，该第二存储节点导电图案包括被该凹进的第一存储节点导电图案围绕的第一部分和保形地覆盖该存储节点接触孔的上部侧壁的第二部分；以及
去除该第一牺牲层图案，
其中，该凹进的第一存储节点导电图案和该第二存储节点导电图案构成存储节点。
2.根据权利要求1所述的方法，其中该存储节点接触孔形成为具有至少18000埃
Figure FSA00000710391400011
的深度。
3.根据权利要求1所述的方法，其中该凹进的第一存储节点导电图案由氮化钛(TiN)层形成。
4.根据权利要求3所述的方法，其中采用原子层沉积工艺或化学气相沉积工艺，该氮化钛(TiN)层形成为具有约50埃
Figure FSA00000710391400012
至约150埃
Figure FSA00000710391400013
的厚度。
5.根据权利要求1所述的方法，其中该凹进的第一存储节点导电图案形成为具有约3000至约7000埃的高度。
6.根据权利要求1所述的方法，其中该凹进的第一存储节点导电图案形成为具有圆柱形。
7.根据权利要求6所述的方法，其中形成该凹进的第一存储节点导电图案包括：
在包括该存储节点接触孔的该衬底的表面上形成第一存储节点导电层；
在该第一存储节点导电层上形成第二牺牲层；
将该第二牺牲层和第一存储节点导电层平坦化，以形成该存储节点接触孔中的第一存储节点导电图案和被该第一存储节点导电图案围绕的第二牺牲层图案；
使该第一存储节点导电图案凹进；以及
去除该第二牺牲层图案以暴露该凹进的第一存储节点导电图案的内表面。
8.根据权利要求7所述的方法，其中该第二牺牲层由相对于该第一存储节点导电层具有蚀刻选择性的材料形成。
9.根据权利要求8所述的方法，其中该第一存储节点导电层由氮化钛层形成，并且该第二牺牲层由多晶硅层形成。
10.根据权利要求9所述的方法，其中使用清洗工艺使该第一存储节点导电图案凹进，该清洗工艺利用硫酸(H2SO4)溶液作为清洗溶液。
11.根据权利要求9所述的方法，其中使用湿法蚀刻工艺去除该第二牺牲层图案，该湿法蚀刻工艺利用氢氧化铵(NH4OH)溶液作为湿法蚀刻剂。
12.根据权利要求11所述的方法，其中通过按照约1∶5至约1∶30的体积比混合去离子水(H2O)和氨(NH3)，形成该氢氧化铵(NH4OH)溶液。
13.根据权利要求1所述的方法，其中该凹进的第一存储节点导电图案和该第二存储节点导电图案由相同类型的材料形成。
14.根据权利要求1所述的方法，其中该第二存储节点导电图案形成为具有约至约
Figure FSA00000710391400022
的厚度。
15.根据权利要求1所述的方法，其中采用全浸出工艺去除该第一牺牲层图案。
16.一种在半导体器件中形成存储节点的方法，该方法包括：
在衬底上形成层间绝缘层；
在该层间绝缘层上依次形成蚀刻停止层和牺牲层；
将该牺牲层和该蚀刻停止层图案化，以形成限定存储节点接触孔的牺牲层图案和蚀刻停止层图案；
形成存储节点导电图案，该存储节点导电图案保形地覆盖该存储节点接触孔的侧壁和底表面；
形成凹进的导电图案，该凹进的导电图案填充被该存储节点导电图案围绕的该存储节点接触孔的下部；
在该凹进的导电图案的顶表面上形成金属层；以及
去除该牺牲层图案，
其中，该金属层、该凹进的导电图案和该存储节点导电图案构成存储节点。
17.根据权利要求16所述的方法，其中该存储节点接触孔形成为具有至少18000埃
Figure FSA00000710391400031
的深度。
18.根据权利要求16所述的方法，其中该存储节点导电图案由氮化钛(TiN)层形成。
19.根据权利要求18所述的方法，其中该氮化钛(TiN)层形成为具有约50埃至约150埃
Figure FSA00000710391400033
的厚度。
20.根据权利要求16所述的方法，其中形成该凹进的导电图案包括：
形成导电图案，该导电图案填充被该存储节点导电图案围绕的该存储节点接触孔；以及
使该导电图案凹进，以在该存储节点接触孔的下部留下该导电图案的一部分。
21.根据权利要求20所述的方法，其中该导电图案由相对于该存储节点导电图案具有蚀刻选择性的材料形成。
22.根据权利要求21所述的方法，其中该存储节点导电图案由氮化钛层形成，并且该导电图案由多晶硅层形成。
23.根据权利要求20所述的方法，其中采用湿法蚀刻工艺使该导电图案凹进，该湿法蚀刻工艺利用氢氧化铵(NH4OH)溶液作为湿法蚀刻剂。
24.根据权利要求23所述的方法，其中通过按照约1∶5至约1∶30的体积比混合去离子水(H2O)和氨(NH3)，形成该氢氧化铵(NH4OH)溶液。
25.根据权利要求16所述的方法，其中该凹进的导电图案形成为具有约
Figure FSA00000710391400034
至约
Figure FSA00000710391400035
的高度。
26.根据权利要求16所述的方法，其中采用物理气相沉积工艺，形成该金属层。
27.根据权利要求16所述的方法，其中该金属层由氮化钛层形成，并且形成为具有约
Figure FSA00000710391400036
至约
Figure FSA00000710391400037
的厚度。
28.一种在半导体器件中形成电容器的方法，该方法包括：
在衬底上形成层间绝缘层；
在该层间绝缘层上形成蚀刻停止层和第一牺牲层；
将该第一牺牲层和该蚀刻停止层图案化，以形成限定存储节点接触孔的第一牺牲层图案和蚀刻停止层图案；
形成凹进的第一存储节点导电图案，该凹进的第一存储节点导电图案保形地覆盖该存储节点接触孔的下部侧壁和底表面；
形成第二存储节点导电图案，该第二存储节点导电图案包括被该凹进的第一存储节点导电图案围绕的第一部分以及保形地覆盖该存储节点接触孔的上部侧壁的第二部分；
去除该第一牺牲层图案；
在该第一牺牲层图案被去除的该衬底的表面上形成介电层；以及
在该介电层上形成平板节点，
其中，该凹进的第一存储节点导电图案和该第二存储节点导电图案构成存储节点。
29.根据权利要求28所述的方法，其中形成该凹进的第一存储节点导电图案包括：
在包括该存储节点接触孔的该衬底的表面上形成第一存储节点导电层；
在该第一存储节点导电层上形成第二牺牲层；
将该第二牺牲层和该第一存储节点导电层平坦化，以形成该存储节点接触孔中的第一存储节点导电图案以及被该第一存储节点导电图案围绕的第二牺牲层图案；
使该第一存储节点导电图案凹进；以及
去除该第二牺牲层图案以暴露该凹进的第一存储节点导电图案的内表面。
30.一种在半导体器件中形成电容器的方法，该方法包括：
在衬底上形成层间绝缘层；
在该层间绝缘层上依次形成蚀刻停止层和牺牲层；
将该牺牲层和该蚀刻停止层图案化，以形成限定存储节点接触孔的牺牲层图案和蚀刻停止层图案；
形成存储节点导电图案，该存储节点导电图案保形地覆盖该存储节点接触孔的侧壁和底表面；
形成凹进的导电图案，该凹进的导电图案填充被该存储节点导电图案围绕的该存储节点接触孔的下部；
在该凹进的导电图案的顶表面上形成金属层；
去除该牺牲层图案；
在该牺牲层图案被去除的该衬底的表面上形成介电层；以及
在该介电层上形成平板节点，
其中，该金属层、该凹进的导电图案和该存储节点导电图案构成存储节点。
CN201210132585.3A 2011-02-15 2012-02-15 形成存储节点的方法及使用其形成电容器的方法 Active CN102646640B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0013478 2011-02-15
KR1020110013478A KR20120093731A (ko) 2011-02-15 2011-02-15 반도체소자의 스토리지노드 형성방법 및 이를 이용한 커패시터 형성방법

Publications (2)

Publication Number Publication Date
CN102646640A true CN102646640A (zh) 2012-08-22
CN102646640B CN102646640B (zh) 2016-03-02

Family

ID=46637212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210132585.3A Active CN102646640B (zh) 2011-02-15 2012-02-15 形成存储节点的方法及使用其形成电容器的方法

Country Status (3)

Country Link
US (2) US8652924B2 (zh)
KR (1) KR20120093731A (zh)
CN (1) CN102646640B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359166A (zh) * 2017-08-31 2017-11-17 长江存储科技有限责任公司 一种3d nand存储器的存储结构及其制备方法
CN109841623A (zh) * 2017-11-28 2019-06-04 三星电子株式会社 半导体存储器件
CN111326655A (zh) * 2018-12-13 2020-06-23 夏泰鑫半导体(青岛)有限公司 半导体装置及其制造方法
CN111341728A (zh) * 2018-12-19 2020-06-26 夏泰鑫半导体(青岛)有限公司 半导体器件及其制造方法
CN111341727A (zh) * 2018-12-19 2020-06-26 夏泰鑫半导体(青岛)有限公司 半导体器件及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101910499B1 (ko) * 2012-06-29 2018-10-23 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 제조방법
KR101708361B1 (ko) * 2012-08-21 2017-02-20 삼성에스디아이 주식회사 복합 음극 활물질, 그 제조방법, 및 이를 포함하는 리튬 전지
KR102499035B1 (ko) 2016-07-25 2023-02-13 삼성전자주식회사 반도체 장치의 제조 방법
TWI671885B (zh) 2018-08-16 2019-09-11 華邦電子股份有限公司 記憶體裝置及其製造方法
US11233058B2 (en) * 2018-12-19 2022-01-25 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor device and method for fabricating the same
CN112908853B (zh) * 2021-01-27 2022-08-16 复旦大学 Gaa晶体管及其制备方法、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152246A1 (en) * 2002-10-16 2004-08-05 Jae-Man Yoon Method for fabricating semiconductor device with self-aligned storage node
CN101409288A (zh) * 2007-10-09 2009-04-15 海力士半导体有限公司 具有接触稳定性的半导体器件及其制造方法
CN101465294A (zh) * 2007-12-21 2009-06-24 海力士半导体有限公司 在半导体器件中制造垂直沟道晶体管的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100540475B1 (ko) * 2003-04-04 2006-01-10 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR20050002004A (ko) 2003-06-30 2005-01-07 주식회사 하이닉스반도체 콘택 플러그 형성방법
KR100568395B1 (ko) 2003-06-30 2006-04-05 주식회사 하이닉스반도체 금속 콘택 플러그를 이용하는 반도체소자 제조방법
TWI281231B (en) * 2004-12-20 2007-05-11 Hynix Semiconductor Inc Method for forming storage node of capacitor in semiconductor device
KR100940272B1 (ko) 2008-04-07 2010-02-05 주식회사 하이닉스반도체 반도체 메모리소자의 커패시터 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152246A1 (en) * 2002-10-16 2004-08-05 Jae-Man Yoon Method for fabricating semiconductor device with self-aligned storage node
CN101409288A (zh) * 2007-10-09 2009-04-15 海力士半导体有限公司 具有接触稳定性的半导体器件及其制造方法
CN101465294A (zh) * 2007-12-21 2009-06-24 海力士半导体有限公司 在半导体器件中制造垂直沟道晶体管的方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359166A (zh) * 2017-08-31 2017-11-17 长江存储科技有限责任公司 一种3d nand存储器的存储结构及其制备方法
CN109841623A (zh) * 2017-11-28 2019-06-04 三星电子株式会社 半导体存储器件
CN109841623B (zh) * 2017-11-28 2024-05-07 三星电子株式会社 半导体存储器件
CN111326655A (zh) * 2018-12-13 2020-06-23 夏泰鑫半导体(青岛)有限公司 半导体装置及其制造方法
CN111326655B (zh) * 2018-12-13 2023-10-17 夏泰鑫半导体(青岛)有限公司 半导体装置及其制造方法
CN111341728A (zh) * 2018-12-19 2020-06-26 夏泰鑫半导体(青岛)有限公司 半导体器件及其制造方法
CN111341727A (zh) * 2018-12-19 2020-06-26 夏泰鑫半导体(青岛)有限公司 半导体器件及其制造方法
CN111341727B (zh) * 2018-12-19 2022-12-02 夏泰鑫半导体(青岛)有限公司 半导体器件及其制造方法
CN111341728B (zh) * 2018-12-19 2022-12-02 夏泰鑫半导体(青岛)有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN102646640B (zh) 2016-03-02
US20120208340A1 (en) 2012-08-16
US8652924B2 (en) 2014-02-18
US20140113431A1 (en) 2014-04-24
KR20120093731A (ko) 2012-08-23
US8822302B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
CN102646640B (zh) 形成存储节点的方法及使用其形成电容器的方法
US20200273744A1 (en) Semiconductor devices
US9287270B2 (en) Semiconductor device and fabricating method thereof
JP7128154B2 (ja) 半導体装置
JP6943922B2 (ja) 半導体メモリ素子
CN105826166A (zh) 金属-绝缘体-金属（mim）电容器和形成方法
CN102339832A (zh) 半导体器件的柱型电容器及其制造方法
KR20200141809A (ko) 집적회로 장치 및 그 제조 방법
JP2012530384A (ja) 凹型電極を有するキャパシタを備えるメモリデバイスを形成する方法
US9252046B2 (en) Semiconductor device and method for manufacturing the same
US7732296B2 (en) Method of fabricating metal-insulator-metal capacitor and metal-insulator-metal capacitor manufactured by the method
CN101587891A (zh) 半导体存储器件及其电容器的形成方法
CN111009491A (zh) 半导体装置及其制造方法
US7838381B2 (en) Stud capacitor device and fabrication method
US20170170185A1 (en) Method of fabricating a semiconductor device
KR20090099775A (ko) 기둥형 전하저장전극을 구비한 캐패시터의 제조 방법
US10510759B2 (en) Semiconductor memory device
KR20090068776A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
CN114068538A (zh) 一种半导体电容器结构及其制造方法、存储器、电子设备
US6271085B1 (en) Method for forming a bottom electrode of a storage capacitor
KR20090000519A (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
CN114447221A (zh) 电容器的制备方法
CN116782757A (zh) 一种半导体结构及其制造方法
KR101093628B1 (ko) 반도체 장치 및 그 제조방법
CN118102862A (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant