CN102636962B - 一种空间成像套刻检验方法及阵列基板 - Google Patents

一种空间成像套刻检验方法及阵列基板 Download PDF

Info

Publication number
CN102636962B
CN102636962B CN201210025005.0A CN201210025005A CN102636962B CN 102636962 B CN102636962 B CN 102636962B CN 201210025005 A CN201210025005 A CN 201210025005A CN 102636962 B CN102636962 B CN 102636962B
Authority
CN
China
Prior art keywords
aerial image
image alignment
gas
transparent membrane
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210025005.0A
Other languages
English (en)
Other versions
CN102636962A (zh
Inventor
姜晓辉
郭建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201210025005.0A priority Critical patent/CN102636962B/zh
Publication of CN102636962A publication Critical patent/CN102636962A/zh
Priority to US13/704,678 priority patent/US9127934B2/en
Priority to PCT/CN2012/084342 priority patent/WO2013086913A1/zh
Application granted granted Critical
Publication of CN102636962B publication Critical patent/CN102636962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/14Measuring arrangements characterised by the use of optical techniques for measuring distance or clearance between spaced objects or spaced apertures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/708Mark formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Liquid Crystal (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

本发明公开了一种空间成像套刻检验方法及阵列基板,该方法包括:光刻形成一层具有空间成像套刻标记的薄膜;在所述薄膜为透明薄膜时,对所述透明薄膜上的空间成像套刻标记作显色处理,使所述空间成像套刻标记显示出非透明色;利用所述非透明色的空间成像套刻标记,进行所述透明薄膜与相邻的薄膜之间的空间成像套刻检验。本发明通过对透明薄膜上的空间成像套刻标记作显色处理后再进行定位,可以快速准确的定位空间成像套刻标记,从而可以快速有效地检测出两道光刻工序间的对准状况。

Description

一种空间成像套刻检验方法及阵列基板
技术领域
本发明涉及光刻工艺领域,尤其涉及一种空间成像套刻检验方法及阵列基板。
背景技术
ADSDS(ADvanced Super Dimension Switch),简称ADS,即高级超维场转换技术是目前液晶领域为解决大尺寸、高清晰度桌面显示器和液晶电视应用而开发的广视角技术,由于具有宽视角、高开口率、低功耗高亮度等优势,应用越来越广泛。其通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
目前制造TFT-LCD(Thin Film Transistor Liquid Crystal Display,薄膜晶体管液晶显示器)阵列基板的工艺中需经过多道光刻工序,为确保每道光刻工序的正确,需通过空间成像套刻(Overlay)检验来确保上述多道光刻工序之间的对准精度。Overlay检验通常是利用光罩上的Overlay标记在光刻所形成的薄膜层上面形成Overlay标记图形,并通过比对相邻薄膜层上的Overlay标记图形的偏移来有效地检测出两道光刻工序间的对准状况。因此,精确的对准相邻两薄膜层上面的Overlay标记图形是保证Overlay检验精确度的关键。
以目前的一种ADS模式的TFT-LCD阵列基板的制造过程为例,第一次光刻在玻璃基板上形成一层ITO(Indium Tin Oxides,铟锡氧化物)导电膜,第二次光刻要在ITO薄膜层表面再形成一层金属栅极Gate薄膜层。但是由于ITO薄膜是一种透明导电薄膜,并且在进行Gate薄膜层与ITO薄膜层间的Overlay检验之前,ITO薄膜层表面的光刻胶(光刻胶一般为非透明色,其上面的Overlay标记图形比较清晰)就已经被剥离,因此,在Gate薄膜层与ITO薄膜层间进行Overlay检验时,往往由于ITO薄膜层的透明而导致不能准确地定位ITO薄膜层上的Overlay标记图形,使得Overlay检验的耗时较长。
发明内容
本发明提供一种空间成像套刻检验方法及阵列基板,用以解决现有的空间成像套刻检验技术中,由于光刻形成的薄膜为透明薄膜,而不能快速准确的定位空间成像套刻标记的问题。
本发明提供一种空间成像套刻检验方法,包括:
光刻形成一层具有空间成像套刻标记的薄膜;
在所述薄膜为透明薄膜时,对所述透明薄膜上的空间成像套刻标记作显色处理,使所述空间成像套刻标记显示出非透明色;
利用所述非透明色的空间成像套刻标记,进行所述透明薄膜与相邻的薄膜之间的空间成像套刻检验。
优选地,对所述透明薄膜上的空间成像套刻标记作显色处理,使所述空间成像套刻标记显示出非透明色,包括:
在经过真空处理后的环境中向所述透明薄膜上的空间成像套刻标记所在的区域喷射气体,所述气体能够与所述空间成像套刻标记发生雾化反应,使所述发生雾化反应后的空间成像套刻标记显示出非透明色。
优选地,对所述透明薄膜上面的空间成像套刻标记作显色处理,使所述空间成像套刻标记显示出非透明色,包括:
对所述透明薄膜上的空间成像套刻标记所在的区域喷射染料,使所述空间成像套刻标记显示出非透明色。
优选地,所述透明薄膜为铟锡氧化物ITO透明薄膜。
优选地,所述ITO透明薄膜是通过光刻工艺形成,所述空间成像套刻标记位于所述ITO透明薄膜的非显示区域。
优选地,对所述透明薄膜上的空间成像套刻标记作显色处理,使所述空间成像套刻标记显示出非透明色,具体包括:
在经过真空处理后的环境中,采用向所述透明薄膜上的空间成像套刻标记所在的区域喷射气体的方式,使所述空间成像套刻标记显示出非透明色时,所述气体为氨气NH3气体和硅烷SiH4气体。
优选地,所述真空处理为向环境中充入氮气N2,则所述充入的N2气体与所述喷射的NH3气体、SiH4气体的比例为:
NH3∶SiH4∶N2=1550sccm∶4000sccm∶14400sccm
其中,标况毫升每分sccm为体积流量单位。
优选地,在ITO薄膜的空间成像套刻标记所在的区域喷射NH3气体完全参与反应,所喷射的SiH4气体过量。
优选地,该方法进一步包括:
在所述薄膜为非透明薄膜时,直接利用所述非透明薄膜的空间成像套刻标记,进行所述透明薄膜与相邻的薄膜之间的空间成像套刻检验。
本发明还提供一种阵列基板,所述阵列基板包括至少一层具有空间成像套刻标记的透明薄膜,所述透明薄膜上的空间成像套刻标记显示出非透明色。
优选地,所述透明薄膜为铟锡氧化物ITO透明薄膜。
本发明提供一种空间成像套刻检验方法及阵列基板,通过对透明薄膜上的空间成像套刻标记作显色处理后再进行定位,解决了现有的光刻工艺中,当光刻形成的薄膜为透明薄膜时,由于薄膜的透明,而导致进行空间成像套刻检验的设备不能够准确、方便的定位空间成像套刻标记问题。
附图说明
图1为本发明实施例空间成像套刻检验方法流程图;
图2为本发明实施例中以ITO薄膜为例的空间成像套刻检验方法流程图;
图3为本发明实施例中经过各次光刻工序后形成的阵列基板结构示意图;
图4为本发明实施例中Overlay检验的示意图;
图5为本发明实施例中没有进行显色处理时Overlay检验的示意图;
图6为本发明实施例中进行显色处理后Overlay检验的示意图。
具体实施方式
下面结合附图和具体实施例,对本发明一种透明图像的定位方法的具体实施方式作进一步详细描述。
本发明实施例提供一种空间成像套刻检验方法,目的在于解决TFT-LCD阵列基板的工艺中,对光刻后透明的薄膜进行定位时,由于薄膜的透明特性,使得用于定位检测的设备不能够准确、方便的定位的问题。尤其针对在对多个透明的薄膜的对位检测中,以薄膜上空间成像套刻Overlay标记作为基准时,不能够准确、快速的定位,将会直接影响对位检测的结果和效率的问题。如图1所示,包括步骤:
步骤101,光刻形成一层具有空间成像套刻Overlay标记的薄膜;
在制造ADS模式的TFT-LCD阵列基板的工艺中,可能会通过多次光刻工艺形成多层薄膜结构;对于需要与相邻膜层进行对位的薄膜,经光刻会在薄膜上形成Overlay标记。
该薄膜可以是在基板通过光刻工艺得到的第一层薄膜,也可是其它层的薄膜。
步骤102,在所述薄膜为透明薄膜时,对所述透明薄膜上的Overlay标记作显色处理,使所述Overlay标记显示出非透明色;
如果是透明薄膜,则Overlay标记不容易找到,为了方便检测定位,本发明实施例中对透明薄膜上的Overlay标记作显色处理,从而可以快速地检测到该Overlay标记以进行后续的Overlay检验。
具体的显色处理方式可以采用多种,优选采用适用于在半导体工艺中实现且不影响其它工艺流程的处理方式。
步骤103,利用所述非透明色的空间成像套刻标记,进行所述透明薄膜与相邻的薄膜之间的空间成像套刻Overlay检验。
具体的Overlay检验过程可以采用现有技术,这里不再赘述。
本发明实施例通过对透明薄膜上的空间成像套刻Overlay标记作显色处理后再进行定位,解决了现有的光刻工艺中,当光刻形成的薄膜为透明薄膜时,由于薄膜的透明,而导致进行Overlay检验的设备不能够准确、方便的定位空间成像套刻标记问题。
优选地,上述与透明薄膜相邻的薄膜为非透明色,并且所述相邻薄膜上具有空间成像套刻标记。当然,也可以是透明的且其Overlay标记经过显色处理的透明薄膜。
优选地,对所述透明薄膜上的Overlay标记作显色处理,具体包括:
在经过真空处理后的环境中向所述透明薄膜上的Overlay标记所在的区域喷射气体,所述气体能够与所述Overlay标记发生雾化反应,使所述发生雾化反应后的Overlay标记显示出非透明色。这里的雾化反应,是指气体与透明薄膜发生了化学反应而使其呈现非透明,通常化学反应会有新物质的生成,因此会使反应区域呈现非透明的颜色。喷射时可以选择利于在Overlay标记实现喷射的喷射装置。该方式属于喷射气体方式,该气体可以根据透明薄膜的材质,选择能够与该透明薄膜发生化学反应而变色的气体。
优选地,对所述透明薄膜上面的Overlay标记作显色处理,具体包括:
对所述透明薄膜上的Overlay标记所在的区域喷射染料,使所述空间成像套刻标记显示出非透明色。具体的喷射的染料,可以根据透明薄膜的材质,选择利于附着在透明薄膜上的染料,颜色也可以根据具体需要选取。该方式属于喷射液体的方式。
优选地,上述透明薄膜为铟锡氧化物ITO透明薄膜。当然,还可以是其它材质的透明薄膜。
优选地,ITO透明薄膜由ADS模式阵列基板制造过程中的光刻工艺形成,所述空间成像套刻标记图像位于所述ITO透明薄膜的非显示区域。
本发明实施例还提供一种阵列基板,所述阵列基板包括至少一层具有空间成像套刻标记的透明薄膜,所述透明薄膜上的空间成像套刻标记显示出非透明色。具体可以采用上述实施例的方法处理使透明薄膜上的空间成像套刻标记显示出非透明色。优选地,所述透明薄膜为铟锡氧化物ITO透明薄膜。
下面以ITO透明薄膜为例,给出本发明空间成像套刻检验方法的优选实施方式。如图2所示,具体包括:
步骤201,在制造ADS模式的TFT-LCD阵列基板的工艺中,首先进行第一次光刻工序,在玻璃基板上形成一层透明的ITO半导体导电薄膜;
该ITO薄膜层将作为公共电极,并且该ITO薄膜层上面的非显示区域含有Overlay标记。
为了能够在准确定位ITO薄膜的前提下执行第二次光刻工序,在第二次光刻工序形成一层金属栅极Gate薄膜层之前,如图2所示,执行下面的步骤。
步骤202,将上述带有ITO薄膜的基板置于适于气体喷射Overlay标记的真空环境;
具体地,在Sputter溅镀机的转移槽之前连接一个密闭的槽室,该密闭的槽室内充入氮气N2以保持真空环境,并且该密闭的槽室的大小足以装下基板;在该密闭的槽室内安装一个或多个可以活动的喷嘴,喷嘴的方向可以调节;将表面覆盖ITO薄膜的基板由转移槽送入该密闭的槽室;调节所述喷嘴的方向,使其对准ITO薄膜上非显示区域的Overlay标记图像。
步骤203,通过所述喷嘴向Overlay标记图像所在的区域喷射氨气NH3气体和硅烷SiH4气体,其中喷射的NH3气体、SiH4气体(此时SiH4气体不过量)与保持真空环境而充入的N2气体的比例为
NH3∶SiH4∶N2=1550sccm∶4000sccm∶14400sccm
上式中sccm(standard-state cubic centimeter per minute,标况毫升每分)为体积流量单位。
该过程中,以NH3作为氮源,以SiH4作为硅源,两种气体在ITO薄膜表面发生反应生成SiN3
步骤204,通过所述喷嘴,继续向Overlay标记图像所在的区域喷射SiH4气体,至SiH4气体过量。
该过程中需要继续喷射SiH4气体直至过量,以促使ITO与SiN3发生反应,使得Overlay标记图像所在的ITO区域表面发生雾化Haze现象,颜色加深、变黑。
步骤205,停止所述喷嘴的气体喷射,将基板从该密闭的槽室送回Sputter溅镀机的转移槽;
步骤206,基于ITO上经显色处理的Overlay标记,进行该ITO与之后光刻形成的薄膜层的Overlay校验。
经过上述操作步骤之后,再对基板进行第二次光刻工序形成金属栅极层,第三次光刻工序形成金属绝缘层、有源层、源漏金属电极,第四次光刻工序形成过孔,第五次光刻工序形成另一层ITO薄膜层作为像素电极,至此,阵列基板的制作完成。图3所示为经过所述各次光刻工序后形成的阵列基板结构示意图,所形成的阵列基板包括:玻璃基板1、ITO公共电极2、金属栅极层3、金属绝缘层4、有源层5、源漏金属电极6、钝化层7、过孔8、ITO像素电极9。
本发明实施例中,基板表面在第一次光刻形成的ITO薄膜层上的Overlay标记图像区域不再透明,而是有颜色的,因此在执行第二次光刻工序后,进行Overlay检验时,CD-SEM(线宽-扫描电子显微镜)设备能够容易、清楚的识别Overlay标记图像,从而加快了Overlay检验的速度,提高了Overlay检验的精度。并且通过实际操作环境,确定喷嘴的喷射角度、喷射速度以及环境的温度(例如控制喷射角度为45度~60度之间,环境温度为250℃~300℃之间),从而可使上述显色处理中发生的化学反应仅发生于ITO薄膜层表面的非显示区域,不会对显示区域造成影响,因此,上述对Overlay标记图像的显色处理安全可行,适用于ADS模式的TFT-LCD阵列基板制造工艺。
如图4所示为本实施例的Overlay检验示意图,其中,第一次光刻工序形成的ITO薄膜上的Overlay标记为其整个非显示区域,则在第二次光刻工序形成的金属栅极层上的PR光刻胶被剥离之前,针对所述ITO薄膜和金属栅极层之间进行Overlay检验的过程如下:分别测量所述金属栅极层和ITO薄膜上的A1长度值、A1’长度值、A2长度值、A2’长度值,然后对比这两层薄膜上的A1长度值之差、A1’长度值之差、A2长度值之差和A2’长度值之差,若所述各差值越小,则说明这两道光刻工序间的对准精度越高,否则精度越低。
如图5所示为没有对第一次光刻形成的ITO薄膜进行显色处理时的Overlay检验示意图,其中,由于ITO薄膜边界处的非显示区域为透明,不能准确地定位A1的边界,导致不能准确地测量A1长度值,例如导致测量得到的A1(图中虚线箭头表示)比实际值(图中实线箭头表示)偏大,同理测量得到的A1’、A2、A2’也可能存在误差,这样进行的Overlay检验就会不准确。
如图6所示为对第一次光刻形成的ITO薄膜进行显色处理后的Overlay检验示意图,其中,经过显色处理后,ITO薄膜层的非显示区域被雾化处理,颜色变深,因此可方便地定位A1的边界,以及测量得到准确的A1长度值,同理可测量得到准确的A1’、A2、A2’长度值,保证了Overlay检验的准确性。
在上述基板的制造工艺中进行显色处理,主要是为了在第二次光刻后进行Overlay检验时能够便捷的找到Overlay标记,从而能以第一次光刻形成的ITO薄膜层上的Overlay标记作为基准,并且由于第二次光刻形成的金属栅极层不是透明的,所以在之后的Overlay检验时都能以金属栅极层上的Overlay标记作为基准;同时,第二次光刻至第四次光刻所形成的薄膜层都是非透明性质的膜层,因此CD-SEM设备能够容易的分辨出Overlay标记图像,不必采用上述显色处理过程。
但需要指出的是,上述基板的制造工艺中第五次光刻形成的ITO薄膜层可以不采用显色处理,这是由于第五次光刻形成的ITO薄膜层为基板光刻薄膜的最后一层,因此可以在还没剥离本层ITO薄膜表面的光刻胶之前,对该层ITO薄膜层和前一层薄膜层进行Overlay检验,这样由于光刻胶的非透明特性,CD-SEM设备能够容易的找到光刻胶表面的Overlay标记图像。因此不建议对最后形成的ITO薄膜上的Overlay标记图像作显色处理,省去不必要的麻烦。
本实施例中的显色处理过程需在经真空处理过的环境中进行,优选的,所述真空处理为采用在密闭环境中充入氮气N2的方式。
本实施例中对Overlay标记图像所作的显色处理除了可以采用以上方式外,还可以采用很多其他的方式,本发明实施例对透明图像作显色处理所采用的方式不作具体限定,只要能使Overlay标记图像显示出非透明色,并且不影响ITO薄膜层在所述ADS模式的TFT-LCD阵列基板中的正常功能,均应落入本发明保护范围之内。优选的,还可采用对所述透明的ITO薄膜层上Overlay标记图像所在的区域喷射染料,使其显示出非透明颜色。
在上述实施例中,仅是以一种ADS模式的TFT-LCD阵列基板为例来介绍本发明所提供的对透明薄膜进行Overlay检验的方法。当然,上述方案还可以适用于其他的TFT-LCD结构中,比如TN型、IPS型等TFT-LCD阵列基板上,或者包含透明膜层的彩膜基板上。
本发明实施例还提供一种阵列基板,所述阵列基板包括至少一层具有空间成像套刻标记的透明薄膜,所述透明薄膜上的空间成像套刻标记显示出非透明色。
优选的,所述透明薄膜为铟锡氧化物ITO透明薄膜。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (4)

1.一种空间成像套刻检验方法,其特征在于,包括:
光刻形成一层具有空间成像套刻标记的薄膜;
在所述薄膜为透明薄膜时,在经过真空处理后的环境中向所述透明薄膜上的空间成像套刻标记所在的区域喷射气体,所述气体能够与所述空间成像套刻标记发生雾化反应,使所述发生雾化反应后的空间成像套刻标记显示出非透明色;所述气体为氨气NH3气体和硅烷SiH4气体;所述透明薄膜为铟锡氧化物ITO透明薄膜,所述ITO透明薄膜是通过光刻工艺形成,所述空间成像套刻标记位于所述ITO透明薄膜的非显示区域;
利用所述非透明色的空间成像套刻标记,进行所述透明薄膜与相邻的薄膜之间的空间成像套刻检验。
2.如权利要求1所述的方法,其特征在于,所述真空处理为向环境中充入氮气N2,则所述充入的N2气体与所述喷射的NH3气体、SiH4气体的比例为:
NH3:SiH4:N2=1550sccm:4000sccm:14400sccm
其中,标况毫升每分sccm为体积流量单位。
3.如权利要求1所述的方法,其特征在于,在ITO薄膜的空间成像套刻标记所在的区域喷射NH3气体完全参与反应,所喷射的SiH4气体过量。
4.如权利要求1-3任一所述的方法,其特征在于,进一步包括:
在所述薄膜为非透明薄膜时,直接利用所述非透明薄膜的空间成像套刻标记,进行所述透明薄膜与相邻的薄膜之间的空间成像套刻检验。
CN201210025005.0A 2011-12-12 2012-02-06 一种空间成像套刻检验方法及阵列基板 Active CN102636962B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210025005.0A CN102636962B (zh) 2011-12-12 2012-02-06 一种空间成像套刻检验方法及阵列基板
US13/704,678 US9127934B2 (en) 2011-12-12 2012-11-08 Space imaging overlay inspection method and array substrate
PCT/CN2012/084342 WO2013086913A1 (zh) 2011-12-12 2012-11-08 空间成像套刻检验方法及阵列基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110412502 2011-12-12
CN201110412502.1 2011-12-12
CN201210025005.0A CN102636962B (zh) 2011-12-12 2012-02-06 一种空间成像套刻检验方法及阵列基板

Publications (2)

Publication Number Publication Date
CN102636962A CN102636962A (zh) 2012-08-15
CN102636962B true CN102636962B (zh) 2014-03-12

Family

ID=46621393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210025005.0A Active CN102636962B (zh) 2011-12-12 2012-02-06 一种空间成像套刻检验方法及阵列基板

Country Status (3)

Country Link
US (1) US9127934B2 (zh)
CN (1) CN102636962B (zh)
WO (1) WO2013086913A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636962B (zh) * 2011-12-12 2014-03-12 北京京东方光电科技有限公司 一种空间成像套刻检验方法及阵列基板
CN105511235B (zh) * 2016-02-15 2017-08-08 京东方科技集团股份有限公司 套刻键标、形成套刻键标的方法和测量套刻精度的方法
CN107275344B (zh) * 2017-06-28 2019-12-31 武汉华星光电技术有限公司 低温多晶硅阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234523A (zh) * 1998-04-28 1999-11-10 松下电器产业株式会社 液晶面板及其制造方法
CN101075054A (zh) * 2007-07-06 2007-11-21 昆山龙腾光电有限公司 液晶显示装置的阵列基板及其制造方法
CN101312156A (zh) * 2007-05-24 2008-11-26 株式会社丰田自动织机 制造有机电致发光元件的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677043A (en) * 1985-11-01 1987-06-30 Macdermid, Incorporated Stepper process for VLSI circuit manufacture utilizing radiation absorbing dyestuff for registration of alignment markers and reticle
US5633103A (en) * 1994-10-28 1997-05-27 Lucent Technologies Inc. Self-aligned alignment marks for phase-shifting masks
JPH10163588A (ja) * 1996-12-03 1998-06-19 Sumitomo Kinzoku Erekutorodebaisu:Kk 回路基板
US6468704B1 (en) * 2001-04-16 2002-10-22 Taiwan Semiconductor Manufacturing Company Method for improved photomask alignment after epitaxial process through 90° orientation change
KR100451506B1 (ko) * 2001-12-24 2004-10-06 주식회사 하이닉스반도체 오버레이 마크의 구조 및 형성 방법
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
CN100517064C (zh) * 2005-08-08 2009-07-22 西安交通大学 大面积微压印专用超平整度软模具的制作方法
US7450296B2 (en) 2006-01-30 2008-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for patterning alignment marks on a transparent substrate
JP2011248207A (ja) * 2010-05-28 2011-12-08 Hitachi High-Technologies Corp プロキシミティ露光装置、プロキシミティ露光装置のアライメント方法、及びパネル基板の製造方法
US8513822B1 (en) * 2010-06-30 2013-08-20 Kla-Tencor Corporation Thin overlay mark for imaging based metrology
US9543406B2 (en) * 2010-11-30 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for overlay marks
CN102636962B (zh) * 2011-12-12 2014-03-12 北京京东方光电科技有限公司 一种空间成像套刻检验方法及阵列基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234523A (zh) * 1998-04-28 1999-11-10 松下电器产业株式会社 液晶面板及其制造方法
CN101312156A (zh) * 2007-05-24 2008-11-26 株式会社丰田自动织机 制造有机电致发光元件的方法
CN101075054A (zh) * 2007-07-06 2007-11-21 昆山龙腾光电有限公司 液晶显示装置的阵列基板及其制造方法

Also Published As

Publication number Publication date
US20140055795A1 (en) 2014-02-27
WO2013086913A1 (zh) 2013-06-20
US9127934B2 (en) 2015-09-08
CN102636962A (zh) 2012-08-15

Similar Documents

Publication Publication Date Title
US10539836B2 (en) Display substrate, method of fabricating the same, and display device
CN102169260B (zh) Tft-lcd像素电极层结构、制备方法及其掩膜板
CN101435961B (zh) Tft-lcd彩膜/阵列基板、液晶显示面板及其制造方法
US10192894B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display panel
CN103149755B (zh) 一种薄膜晶体管液晶显示装置及其修复方法
US9971221B2 (en) Liquid crystal display panel, array substrate and manufacturing method for the same
CN101661220A (zh) 液晶显示器面板和掩模板
CN102707575B (zh) 掩模板及制造阵列基板的方法
CN105807478A (zh) 液晶显示面板及其制作方法
JP2007058172A (ja) 遮光膜付き基板、カラーフィルタ基板及びこれらの製造方法、並びに遮光膜付き基板を備えた表示装置。
CN101533191A (zh) Tft-lcd阵列基板结构及其制备方法
CN102636962B (zh) 一种空间成像套刻检验方法及阵列基板
CN103904060A (zh) Tft lcd阵列对位标记设计及制造方法
US20120152899A1 (en) Alignment film repair apparatus and method thereof
CN102867823A (zh) 阵列基板及其制作方法、显示装置
CN103165529A (zh) 一种阵列基板的制备方法
CN103149763A (zh) Tft-lcd阵列基板、显示面板及其制作方法
CN101666949B (zh) Ips型tft-lcd阵列基板及其制造方法
CN103681765A (zh) 显示面板及其制作方法、显示装置
CN103413784A (zh) 一种阵列基板及其制备方法及显示装置
CN104882450A (zh) 一种阵列基板及其制作方法、显示装置
CN102799059B (zh) 灰阶掩膜版、阵列基板及其制备方法、显示装置
CN101995702A (zh) 彩膜基板及其制造方法
CN108893710B (zh) 掩模板、蒸镀掩模板组件及其制造方法、蒸镀设备
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141205

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141205

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141205

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing city in Western Daxing District economic and Technological Development Zone, Road No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.