CN102610510B - 用于同时双面去除材料式加工半导体晶片的嵌件托架和方法 - Google Patents

用于同时双面去除材料式加工半导体晶片的嵌件托架和方法 Download PDF

Info

Publication number
CN102610510B
CN102610510B CN201210023094.5A CN201210023094A CN102610510B CN 102610510 B CN102610510 B CN 102610510B CN 201210023094 A CN201210023094 A CN 201210023094A CN 102610510 B CN102610510 B CN 102610510B
Authority
CN
China
Prior art keywords
coating
insert carrier
core
semiconductor wafer
scratch diskette
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210023094.5A
Other languages
English (en)
Other versions
CN102610510A (zh
Inventor
G·皮奇
M·克斯坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN102610510A publication Critical patent/CN102610510A/zh
Application granted granted Critical
Publication of CN102610510B publication Critical patent/CN102610510B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Abstract

本发明涉及适合于接收一个或多个半导体晶片以在磨削装置、研磨装置或抛光装置的两个工作盘之间对其进行双面加工的嵌件托架，其包括具有第一表面和第二表面的由第一材料组成的芯部，其中第一表面和第二表面各自带有完全或部分地覆盖第一表面和第二表面的由第二材料组成的涂层，以及至少一个用于接收半导体晶片的开口，其中涂层的背离芯部的表面具有由凸起和凹坑构成的结构，其特征在于，所述结构的凸起和凹坑的相关长度在0.5mm至25mm的范围内，并且所述结构的纵横比在0.0004至0.4的范围内。本发明还涉及用于同时双面去除材料式加工半导体晶片的方法，其中使用所述嵌件托架。

Description

用于同时双面去除材料式加工半导体晶片的嵌件托架和方法
技术领域
本发明涉及适合于接收一个或多个半导体晶片以在磨削装置、研磨装置或抛光装置的两个工作盘之间对其进行双面加工的嵌件托架。所述嵌件托架包括具有第一表面和第二表面的由第一材料组成的芯部，其中第一表面和第二表面均带有完全或部分地覆盖第一表面和第二表面的由第二材料组成的涂层，以及至少一个用于接收半导体晶片的开口。涂层的背离芯部的表面具有由凸起和凹坑构成的结构。
背景技术
电子学、微电子学和微机电学需要在整体和局部平坦度、参考单面的平坦度(纳米形貌)、粗糙度和清洁度方面具有极高要求的半导体晶片作为起始材料。半导体晶片是由半导体材料如元素半导体(硅、锗)、化合物半导体(例如由元素周期表的第III主族元素如铝、镓或铟与元素周期表的第V主族元素如氮、磷或砷组成)或其化合物(例如Si1-xGex，0＜x＜1)。
根据现有技术，利用多个彼此相继的工艺步骤制造半导体晶片，这些工艺步骤通常被划分成以下的组：
(a)制造通常为单晶的半导体棒；
(b)将棒切割成单个晶片；
(c)机械加工；
(d)化学加工；
(e)化学机械加工；
(f)任选额外地制造层结构。
作为机械加工步骤的组中的一个特别优选的方法，已知称作“行星式垫研磨”(“PPG”，具有行星式运动学特性的垫研磨)的方法。例如DE 10 2007 013058A1描述了该方法，例如DE 199 37 784A1描述了适合于此的装置。PPG是一种用于同时双面研磨多个半导体晶片的方法，其中每个半导体晶片以可自由移动的方式位于多个利用滚动装置进行旋转的运行盘(嵌件托架，insert carriers)之一的切口中，并由此以旋轮线轨迹运行。半导体晶片以去除材料的方式在两个旋转的工作盘之间进行加工。每个工作盘包括含有粘结的磨料的工作层。工作层以结构化的研磨垫的形式存在，其是以粘结、磁力、形状配合连接(积极锁紧)的方式(例如锁紧连接)或者利用真空而固定在工作盘上。
类似的方法是所谓的“平面珩磨”或“精细研磨”。在此，将以之前针对PPG所述的排列方式的多个半导体晶片利用滚动装置以特征旋轮线轨迹在两个旋转的大的工作盘之间引导。研磨颗粒牢固地粘结在工作盘中，从而利用研磨去除材料。在平面珩磨的情况下，研磨颗粒可以直接粘结在工作盘的表面内，或者利用多个单独的研磨体即所谓的固定在工作盘上的“小珠(固着磨料)”以工作盘的平面覆盖物的形式存在(P.Beyer等人，Industrie Diamanten Rundschau IDR 39(2005)III，第202页)。
在PPG研磨和固着磨料研磨的情况下，工作盘被设计为环形，运行盘的滚动装置由相对于工作盘的旋转轴同心设置的内针轮和外针轮形成。因此，内针轮和外针轮形成行星式齿轮排列的太阳齿轮和内齿轮，其用于使运行盘在固有旋转的情况下如同行星围绕该排列的中心轴进行旋转-因此称作“运行盘”。
最后，另一个与PPG研磨类似的方法是同时双面轨道式研磨，例如US 2009/0311863A1中所述。在轨道式研磨的情况下，也将半导体晶片嵌入嵌件托架的接收开口中，其将半导体晶片在加工期间在旋转的工作盘之间引导。但是与PPG研磨或固着磨料研磨不同，轨道式研磨装置仅具有一个单独的嵌件托架，其覆盖整个工作盘。工作盘并不是被设计成环形，而是被设计成圆形。嵌件托架是利用多个位于工作盘外部并且绕其圆周排列的引导滚筒加以引导的。该引导滚筒的旋转轴以偏心的方式与驱动轴连接。引导滚筒通过该驱动轴的旋转执行偏心运动，并由此驱动嵌件托架的回转运动或轨道运动。因此，在轨道式研磨的情况下，嵌件托架不围绕其固有中轴旋转，也不围绕工作盘的旋转轴旋转，而是在工作盘的区域上执行小圆形式的摆动。该轨道运动的特征在于，在空间上固定的参照系中，在每个如此由嵌件托架引导的半导体晶片下方总是分别存在一个区域，其在运动期间持续地完全位于被半导体晶片掠过的区域内。
DE 10 2007 049811A1教导，使用运行盘以实施PPG研磨法或固着磨料研磨法，运行盘的厚度与如此加工的半导体晶片的最终厚度相等或者更薄。出于相同的原因，这也适用于轨道式研磨。因此，运行盘(PPG、固着磨料研磨)或嵌件托架(轨道式研磨)非常薄，在加工直径为300mm的硅晶片时通常例如小于0.8mm。此外，DE 10 2007 049811A1教导，运行盘或嵌件托架必须具有足够的刚度，以承受在加工期间作用的力，其在加工期间与工作层接触的表面必须特别耐磨，并且仅允许具有与工作层的小的相互作用，从而不使工作层变钝，并且需要通过非期望地经常且麻烦地平整化而进行修复(锐利化)。因此，根据DE 10 2007 049811A1，适合于实施PPG法的运行盘例如优选包括完全或部分地用第二材料涂布的、由具有高刚度的第一材料组成的芯部以及至少一个用于接收半导体晶片的开口。根据DE 10 2007 049811A1，优选使用硬度在Shore 40A与Shore 80A之间的热固性聚氨酯作为第二材料。其已证明相对于优选使用的磨料金刚石是特别耐磨的。
在此，通过喷雾、浸渍、溢流、涂抹、滚涂或刮涂施加耐磨层。但是在现有技术中优选通过在注模中模塑而进行涂布，以具有在正面和背面上的涂层的空间的中心位置将第一材料引入其中。替代性地，还已知以过量的厚度涂布一层，及随后研磨至所期望的目标厚度。
DE 10 2007 049811A1解释了将非常高的摩擦力作用在现有技术中已知的耐磨层上。所述力远大于由于通过去除材料施加在半导体晶片上的切削功率产生的摩擦力。
由于力大，运行盘的获得刚度的芯部必须非常厚，从而使运行盘仍然足够稳定。因此，运行盘的涂层仅保留小的厚度比例，最大100μm，但是实际上明显更小，这严重限制了其使用寿命，并且意味着磨损部分运行盘的高成本。
此外，高的摩擦力导致半导体晶片在加工期间无法如所期望地以尽可能小的力及“自由浮动”的方式移动。若利用在现有技术中已知的运行盘进行加工，则由此部分地抵消了产生半导体晶片的特别高的平坦度的同时双面加工的优点。
根据DE 10 2007 049811A1，由于小的层厚度导致的高的摩擦力在嵌件托架的芯部材料与涂层之间产生特别有害的剥离力。所述力更严重地导致由于脱层而使涂层过早地脱离。为了消除导致半导体晶片断裂及通常还导致运行盘断裂的层脱离，例如WO 2008/064158A2描述了在运行盘的芯部材料与耐磨涂层之间使用额外的粘结促进剂层。但是这也无法解决层内聚力过低的问题，因而在现有技术中已知的经耐磨涂布的运行盘并不适合于实施PPG法及相关的研磨法。
最后，DE 10 2007 049811A1和WO 2008/064158A1还描述了运行盘，其芯部材料仅部分地涂布有耐磨层。但是这证明特别容易发生过早的层脱离，并且由此同样并不适合于加工半导体晶片。
发明内容
因此，本发明的目的在于，延长在PPG法及相关的研磨法中使用的嵌件托架的使用寿命，同时确保以自由浮动的方式加工半导体晶片，而不存在嵌件托架和半导体晶片的断裂风险。
该目的是通过适合于接收一个或多个半导体晶片以在磨削装置、研磨装置或抛光装置的两个工作盘之间对其进行双面加工的嵌件托架而实现的，其包括具有第一表面和第二表面的由第一材料组成的芯部，其中第一表面和第二表面均带有完全或部分地覆盖第一表面和第二表面的由第二材料组成的涂层，以及至少一个用于接收半导体晶片的开口，其中涂层的背离芯部的表面具有由凸起和凹坑构成的结构，其特征在于，所述结构的凸起和凹坑的相关长度(correlation length)在0.5mm至25mm的范围内，并且所述结构的纵横比在0.0004至0.4的范围内。
本发明可以应用于使用旋转的运行盘(嵌件托架)的加工法(PPG或固着磨料研磨法或双面磨削)以及使用不旋转的嵌件托架的加工法(轨道式研磨、轨道式固着磨料研磨或轨道式磨削)。因此，为了简单起见，下面将术语“嵌件托架”作为“运行盘”(旋转；PPG、固着磨料研磨)和“嵌件托架”(不旋转；轨道法)的同义词使用。这些方法在以上的“背景技术”部分进一步描述。
本发明是基于以下发现，在现有技术中可提供的运行盘具有高的摩擦，或者倾向于使部分涂层过早地脱离。两者都是特别不期望的，并且使例如PPG研磨的实施变得更加困难或者使其无法进行。尤其是发现，运行盘与半导体晶片的总摩擦力明显大于半导体晶片仅由于去除材料所产生的摩擦力(切削功率，切削摩擦)。
此外还发现，在现有技术中已知的运行盘的该高的摩擦使运行盘负载过重(使运行盘的折弯或破裂)，运行盘和半导体晶片以不均匀且不可再现的方式移动(“粘滑”、震颤、振动)。最终认识到，作用在半导体晶片上的力无法互相补偿，即利用在现有技术中已知的运行盘无法以所期望的基本上不施加力的(力补偿的)“自由浮动”的方式加工半导体晶片，如此加工的半导体晶片施加有强制力，例如由并非力补偿的方法已知者，其中工件被夹紧。
此外还发现，在现有技术中可提供的运行盘的高摩擦尤其是导致所施加的耐磨涂层无法使用，因为其在加工期间在高的力作用下(尤其是剥离力)完全或部分地脱离。尤其是发现，通常涂层的全部厚度，即包括可使用的层和任选存在的粘结中间层和打底层的整个叠层物，从基底即运行盘的芯部脱离。
运行盘的表面层或耐磨涂层的脱离的碎片到达在半导体晶片表面与工作层之间的工作间隙中。由于工作层(研磨垫、固着磨料)具有高的硬度，由层碎片施加在半导体晶片上的点状负载无法通过工作层的弹性变形加以补偿，因此半导体晶片立即破裂。
具体而言，本发明尤其是基于以下发现，发生过早层脱离的概率随着该层在工作层上滑动时所承受的摩擦以及随着运行盘的涂层边缘的总长度而增大。
本发明的发明人认识到，由第一材料组成的芯部的用第二材料涂布的涂层的表面具有根据本发明的凸起和凹坑，不仅非常耐磨，而且具有低的滑动摩擦。下面详细地阐述根据本发明的嵌件托架的结构：
嵌件托架包括由使嵌件托架具有所需刚度的第一材料组成的芯部。因此，第一材料优选具有高的刚度。第一材料优选为金属，尤其是钢材，因为其具有高的弹性模量(刚度)。特别优选为硬化钢，因为其具有高的硬度和抗拉强度，从而使运行盘即使在更强烈地弯曲时也不会发生塑性变形，并且持久地保持其所期望的平坦度。在此，Rockwell硬度特别优选为HRC 30至60。由第一材料组成的芯部具有两个表面，其中第一表面在使用嵌件托架时朝向一个工作层，而第二表面朝向双面加工装置的另一个工作层。
第二材料优选具有高的耐磨性。优选为塑料，如聚氨酯，特别优选为根据Shore A的硬度为60至95的热固性聚氨酯。
以如下方式将第二材料与第一材料连接，使其具有尽可能最高的粘结强度，即需要尽可能最高的力以将第二材料与第一材料分离。在此，在第一材料与第二材料之间的界面处的粘结力优选大于在第二材料内的内聚力。粘结力是指用以克服用于将第一材料与第二材料沿着界面连接的材料附着力所必须施加力。内聚力是指用以克服在分子之间或者在材料的分子内并由此使材料均匀地材料连接的使材料组合在一起的力所必须施加的力。因此，优选的是，例如在使用过程中不可避免地由于摩擦导致的磨损造成的涂层材料损失，是通过去除微观上小的量的涂层材料本身发生的(内聚力破坏)，而不是通过涂层材料的连续区域从位于下方的嵌件托架的第一材料(芯部)沿着界面的脱离发生的(粘结力破坏)。
强的粘结力可以通过第一材料与第二材料的固有粘结作用(范德华力)，通过形状配合连接(积极锁紧连接)(啮合Verzahnen，咬边)或者通过在第一材料与第二材料之间施加额外的促进粘结的第三层实现。
第二材料的背离芯部的表面具有由凸起和凹坑构成的结构。凸起是具有较大高度的区域，其具有可以与用于磨削、研磨或抛光半导体晶片的装置的工作盘之一接触的、背离嵌件托架的芯部的表面。凹坑是具有较小高度的区域，其表面背离嵌件托架的芯部并且不会与工作盘接合。在此，根据本发明，凸起和凹坑总是以连续层的形式彼此连接。
凸起占涂层总面积的面积比例优选在5％与80％之间。给出的百分比是基于与工作盘接触的面积比例。该面积比例还缩写成接触面积百分比。
已发现，结构化的涂层的纵横比和典型的结构尺寸必须选自受限的范围，从而使结构化根据本发明是有效的，即实现摩擦的减小，并且没有涂层材料从嵌件托架脱离。
因此发现，涂层所具有的结构(凸起和凹坑)的特征横向尺寸必须选自受限的范围，从而实现根据本发明减小滑动摩擦。在此表明，涂层的结构化是通过凸起的分布和尺寸还是通过凹坑的分布和尺寸加以描述实际上是无关紧要的。特征长度例如可以作为相关长度λ给出。采用相关长度的优点在于，其是整个涂层的固有特性，并且与由凸起和凹坑组成的图样的局部选择的实施方式的细节无关。相关长度由二维自相关函数得出
其中，
若凸起位于位置处，则
若凹坑位于位置处，则
作为成立的长度
A代表涂层的总面积，在其范围上进行二维积分，而代表无穷小的面积单元。
因此，自相关性给出涂层的一个元件即凸起或凹坑平均地以距离与一个元件相关的概率。若相同的元件位于位置处及同时位于位置处，即均为凸起(1·1＝1)或者为凹坑((-1)·(-1)＝1)，则该概率取数值1(严格相关)；若完全不同的元件位于和处，即凸起位于处且同时凹坑位于处((+1)·(-1)＝-1)或者凹坑位于处且同时凸起位于处((-1)·(+1)＝-1)，则取数值-1(反相关)；及最后若位于和处的元件平均不相关(时而是凸起，时而是凹坑；均匀分布的许多“+1”和“-1”之和得零)，则取数值0。根据定义，恒等式χ(0)≡1总是成立。对所有进行积分并除以面积，积分是在该面积范围上进行，获得平均值，因而实际上是以距离遇到同类元件的、在整个经涂布的区域上求平均的概率。
相关长度优选在0.5与25mm之间，特别优选在1与10mm之间。
除了该结构的横向尺寸，其纵横比也发挥相当重要的作用。纵横比是指凸起与凹坑之间的高度差同凸起或凹坑的横向尺寸的比例。为了计算根据本发明的纵横比，将横向尺寸与如上所定义的结构化过程的相关长度等同起来。发现纵横比过大的情况如同纵横比过小的情况，都没有减小在嵌件托架的涂层与加工装置的工作层之间的摩擦。
若涂层在短的横向距离内具有大的高度调整，例如以许多均具有大的高度但是具有小的横向尺寸的小凸起的形式，它们通过它们周围的凹坑的连续网络彼此分离，则存在大的纵横比。已发现，此类凸起“钉”通过在工作使用期间作用的横向摩擦力严重变形。这导致尤其是在凸起的基部的材料应力，其在此与凹坑的周围区域连接。涂层材料在此被撕裂，并且凸起的部分可以从整个涂层的连接体脱离。如所述，这导致半导体晶片的破裂或损坏。
不同地，若涂层的结构化例如以被连续的凸起的网络包围的许多单个凹坑(“盲孔”)的形式存在，则同样存在大的纵横比。已发现，这些盲孔状的凹坑填充和阻塞有研磨浆料，其是在以去除材料式加工半导体晶片时产生的。由此抵消了结构化的作用。
与此不同，若涂层在宽的横向距离内具有小的高度调整，例如以仅具有在凸起与凹坑之间的小的高度差的宽的凹坑或扩展的凸起的形式，则存在小的纵横比。在纵横比过小的情况下，涂层也不根据本发明发挥作用，下面详细加以阐述。
明显地，以如下方式减小在嵌件托架的涂层与加工装置的工作层之间的滑动摩擦，适当地结构化的涂层增大了位于涂层与工作层之间的所引入的冷却润滑剂的薄膜的厚度，冷却润滑剂在PPG的情况下优选为水。嵌件托架在嵌件托架与工作层之间相对移动时通过一种“滑水(Aquaplaning)”作用而漂浮，由此减小滑动摩擦。这通过以下事实加以解释，明显地凹坑承担冷却润滑剂的储备，并在嵌件托架在工作层上滑动时通过在冷却润滑剂薄膜中的切力梯度由于相对移动而再次释放出。释放出的冷却润滑剂可以仅通过在凸起上浮动输送而离开凹坑。若凹坑过小或者过浅而凸起过宽，则携带的冷却润滑剂的量不足以增大在凸起上方的薄膜厚度从而实现减小滑动摩擦的作用。不同地，若凹坑过大而凸起过小，则无法引入足够的冷却润滑剂以填充凹坑的储液池，从而获得足够的冷却润滑剂以增加周围凸起的薄膜形成。在此情况下，也没有形成更厚的薄膜，同样没有实现嵌件托架的减小摩擦的“漂浮”现象。
所述结构的纵横比在0.0004与0.4之间被证明是合适的。优选为在0.004与0.1之间的范围。
第二材料部分或完全地覆盖第一材料的第一表面和第二表面。第一材料的两个表面优选均具有一个连续的第二材料的层。因此，根据本发明的涂层优选不由多个非连续的区域(“岛”)组成，而是每个表面由一个连续的区域组成。在此情况下，若一个区域存在包围整个区域的一条边缘线，则该区域被称作是“完全连续的”。
已表明，若在给定涂层分别在第二材料的第一表面和第二表面上所占据的面积比例的情况下“边缘”与“面积”的比例尽可能小，则由第二材料组成的涂层具有在第一材料上最高的粘结强度，即不倾向于发生脱离。更精确而言，这意味着，在给定面积比例的情况下应当分别优选地选择涂层分别占据第一材料的第一表面和第二表面的区域的形状，从而使两条分别完全包围所述区域的边缘线的长度均变得最小。因此，在理想的情况下，两个涂层均被圆形线精确包围。
已表明，粘结强度可能不足的涂层的脱离总是从涂层边缘开始，即从各自精确包围由涂层占据的区域的线开始。实际上没有观察到从封闭的层的中心的层脱离。因此，特别优选为其形状以如下方式选择的涂层，为由涂层所占据的区域定界的所有边缘线之和尽可能地小。因此，为涂层定界的边缘应当尽可能均匀地弯曲，没有额外的突出部和缺口。
第二材料的表面的结构化可以不同的方式和方法实现：
(a)第一材料在由第二材料覆盖的区域内可以具有均匀的厚度。在此情况下，第二材料必须具有不均匀的厚度，以实现所期望的表面结构。
(b)另一方面，第一材料还可以在由第二材料覆盖的区域内具有不均匀的厚度。第二材料具有均匀的厚度，其以形状配合(积极锁紧)的方式遵从第一材料的厚度分布。在此情况下，凸起和凹坑通过第一材料的厚度结构预先给定。
(c)第一材料和第二材料还可以都具有不均匀的厚度，其中两种材料的厚度分布以彼此不互补的方式实现。在此情况下，由第一材料与第二材料的厚度波动之和产生表面结构。
第二材料的厚度调整(情况(a)和(c))优选可以利用以下方法实现：将第一材料设置在两个半模之间的中心，其朝向第一材料的侧面均包含空腔。半模的为空腔定界的壁具有通过压花、研磨、雕刻、滚花、开槽、铣削、车削或蚀刻产生的结构，从而在后续步骤中获得空腔的不均匀的宽度及因此用第二材料进行模塑。然后，空腔同时用第二材料的可流动的化学前体填充(注模)。随后，该前体例如通过交联或硬化而转化成第二材料，去除半模，并取出以此方式用第二材料涂布的芯部。
第二材料的厚度调整优选同样还可以利用以下方法实现：将第一材料在喷雾法中，替代性地还通过浸渍、溢流、涂抹、刮涂或丝网印刷，用准备注射而稀释的、第二材料的未硬化的化学前体基本上均匀地涂布。在此，两个面可以同时地(浸渍、溢流)或者先后依次(涂抹、刮涂、印刷)涂布。在涂布之后，允许将溶剂凉干(蒸发)的时间，从而使化学前体覆盖有外皮，但是尚未完全硬化。在优选作为第二材料的热固性聚氨酯中，特别耐磨的类型通常是热交联，即所施加的化学前体在室温下无论如何不会发生完全硬化。然后，在两个由耐热塑料组成的板材之间在压力及输入热量的情况下挤压运行盘。该板材优选由自分离材料组成，如聚四氟乙烯(PTFE)或硅橡胶；替代性地，该板材朝向运行盘的表面还可以预先用脱模剂涂布(蜡、聚硅氧烷)。该板材朝向运行盘的表面通过研磨、雕刻、铣削等而提供有结构，其补偿针对第二材料的结构化所提供的纹理结构。通过在加热的作用下进行挤压，将仍然塑性变形的、第二材料的化学前体由此转化成所期望的形状，并以此形状硬化。在去除塑型的板材之后，第二材料的表面以所期望的形状存在。
第一材料的厚度调整(情况(b)和(c))可以通过再成形(压花、雕刻、滚花、开槽、压缩、深拉)、切削去除(研磨、铣削、车削)、打孔(冲压、钻孔、研磨、铣削)或化学处理(蚀刻)而实现。
在情况(b)中，第二材料在第一材料上的施加例如是通过模塑或者通过喷雾进行的。在模塑的情况下，为此在两个半模中，在它们之间夹紧的第二材料的朝向每个半模的表面的高度分布必须各自精确地模仿，从而使双面上均获得均匀的涂层厚度。在利用喷雾施加法施加涂层时，施加由许多单独的非常薄地喷涂的层组成的双面涂层，在其中具有凉干时间，以避免薄膜进一步流动。在此，每个单独施加的薄膜的薄度使得，表面张力不会使薄膜在轮廓边缘、凸起和凹坑处收缩，从而整体上形成厚度非常均匀的薄膜叠层物，其精确地遵从位于下方的第一材料的形状分布。
由现有技术已知的、用于接收半导体晶片的开口的衬里可以如下方式与由第二材料组成的涂层组合：该衬里可以由第三材料组成，其连续地从第一材料的第一表面通过第一材料中的开口延伸至第一材料的第二表面。第三材料优选完全覆盖所有用于接收半导体晶片的开口以及第一材料中的所有其他开口的所有壁表面。
同样优选的是，第三材料与第二材料相同，并且与其形成连续的层，该层基本上完全地覆盖第一材料的第一表面和第二表面以及所有开口的壁。特别优选在一个加工过程中例如利用在模制件之间模塑而用与第三材料相同的第二材料制得完全涂层，该模制件允许可流动的、第二材料的化学前体流过第一材料的全部预定要涂布的区域；或者通过在一个喷雾过程中“四周全向”喷涂全部预定要涂布的区域。
但是在运行盘(例如用于PPG法)的情况下，外啮合(Auβen-verzahnung，outer toothing)以及与外啮合邻接的狭窄的边缘范围不施加第二材料和第三材料。优选在经涂布的区域内的其他范围同样可以留空，但总是使得第一材料(嵌件托架的芯部)的任何位置不接触加工装置的工作层。在加工期间，嵌件托架由于作用在其上的力(驱动、摩擦)发生弹性形变，例如还在垂直方向上(扭曲、翘曲)。因此，留空的区域必须根据尺寸和位置加以选择，使得嵌件托架即使在该弹性变形的情况下也不与工作层接触。
该变形在外啮合的范围内特别严重，通过该外啮合在旋转的运行盘的实施例中导入力。不与运行盘的未经涂布的区域接触的部分涂层例如可以如下方式实现：
通常在使用旋转的运行盘的加工法(PPG、固着磨料研磨、磨削、DSP)的情况下，运行盘特别是在外啮合的区域内加以引导，以避免运行盘在该区域内折弯，其在该区域内无法在双面上由工作盘引导。这例如是通过在具有将运行盘嵌接在其中的凹槽的滚动装置的针销上使用特定的针轮套而进行的，从而避免折弯。为了避免涂层在齿面插入该凹槽中的区域内磨损，优选额外地对运行盘的至少为凹槽深度的狭窄的边缘区域不加以涂布。优选对运行盘在从外啮合的齿根圆半径测量的0至2mm的宽度上不加以涂布。
在使用不旋转的嵌件托架的加工法(轨道式研磨、轨道式抛光)的情况下，嵌件托架通常沿着其外圆周保持在稳定的引导环中，其在工作盘的外径外部加以引导，并由此在结构上避免嵌件托架与工作层在外部范围内接触。由于在加工期间作用的驱动力而导致的突出部或翘曲，嵌件托架仅可以在内部范围内接触工作层。因此，在不旋转的嵌件托架的实施例中，优选完全涂布中心区域。
根据本发明的嵌件托架可以用于不同的双面加工法中。因此，本发明还涉及用于在两个旋转的工作盘之间同时双面去除材料式加工至少一个半导体晶片的方法，其中半导体晶片以可以自由移动的方式位于嵌件托架的切口中，并由此在工作盘之间形成的工作间隙中在压力下移动，其特征在于，使用根据本发明的嵌件托架，第二材料的凸起与工作盘之一接触，第一材料以及第二材料的凹坑不与工作盘之一接触。
本发明优选用于其中每个工作盘包括含有粘结的磨料的工作层的方法。在此情况下，将不含磨料的冷却润滑剂引入工作间隙。此类方法称作研磨法。工作层可以连续的或者由单个片段组成的垫、薄膜或研磨体的形式存在，其优选可以利用剥离运动从工作盘分离。
本发明可以用于具有行星式运动学特性的双面加工法以及轨道法中：
在轨道法的情况下，工作盘为圆形，并且使用一个嵌件托架，其覆盖整个工作盘，并且由设置在工作盘的圆周上的、偏心旋转的引导滚筒驱动，以执行轨道运动，从而在每个半导体晶片下方总是分别存在一个位置固定的区域，该区域在任何时刻均被半导体晶片完全覆盖。
在具有行星式运动学特性的方法的情况下，工作盘为环形。使用至少三个分别具有至少一个切口的嵌件托架(其在此情况下还称作运行盘)。嵌件托架均具有外啮合，从而利用包括相对于工作盘的旋转轴同心设置的内针轮和外针轮以及啮合的滚动装置使其在固有旋转的情况下围绕双面加工装置的旋转轴进行旋转。
附图说明
图1：不同转速的主驱动装置的空转转矩；
图2：PPG加工过程的转矩、支承力和残余物去除量；
图3：通过非本发明方法的PPG加工过程的工作盘的与力相关的净转矩的比较例；
图4：通过本发明方法的PPG加工过程的工作盘的与力相关的净转矩的实施例；
图5：运行盘的芯部(第一材料)的俯视图；
图6：根据现有技术的具有涂层的运行盘的比较例的截面图；
图7：根据本发明方法具有涂层的运行盘的实施例的截面图；
图8：根据本发明方法具有涂层的运行盘的实施例的俯视图。
附图标记
1    上工作盘的空转转矩
2    下工作盘的空转转矩
3    内针轮的空转转矩
4    外针轮的空转转矩
5    上工作盘的转矩
6    下工作盘的转矩
7    内针轮的转矩
8    外针轮的转矩
9    上工作盘的支承力
10   残余物去除量
11   非本发明的比较例的上工作盘的与力相关的净转矩
12   非本发明的比较例的下工作盘的与力相关的净转矩
13   根据本发明的实施例的上工作盘的与力相关的净转矩
14   根据本发明的实施例的下工作盘的与力相关的净转矩
20   嵌件托架(运行盘)的芯部(第一材料)
21   用于接收半导体晶片的开口
22   外啮合
23   燕尾榫啮合
24   衬里(“嵌件小框”)
25   补偿开口(冷却润滑剂通路)
26   穿过运行盘的剖面线
27   全部区域涂层(比较例)
28   不连续的部分区域涂层
29   部分区域的不连续地分段的涂层
30   连续的涂层的凹坑
31   连续的涂层的凸起
32     连续的部分区域涂层的自由(未涂布的)区域
33     在正面和背面上粘结的涂层
34     在正面和背面上粘结的涂层，其代替开口的衬里(“嵌件小框”)
35     穿过经涂布的运行盘的剖面线(类型1)
36     穿过经涂布的运行盘的剖面线(类型2)
<dR/dt>平均去除速率(残余物去除量对时间的求平均的导数)
F      上工作盘的支承力(研磨力)
L      主驱动装置的额定功率
M1     上工作盘的转矩
M2     下工作盘的转矩
M3     内针轮的转矩
M4     外针轮的转矩
M10    上工作盘的空转转矩
M20    下工作盘的空转转矩
M30    内针轮的空转转矩
M40    外针轮的空转转矩
<M*>   工作盘的平均净转矩
M1*    上工作盘的净转矩
M2*    下工作盘的净转矩
n1     上工作盘的转速
n2     下工作盘的转速
n3     内针轮的转速
n4     外针轮的转速
PU     聚氨酯
R      残余物去除量
RIM    反应注模(模塑，在模具中硬化)
RPM    转每分钟
T    时间
ΔΩ 工作盘转速与平均转速的偏差
σ0  在空间上固定的参照系中运行盘中点围绕加工装置中点旋转的转速
ω0  在空间上固定的参照系中运行盘围绕其各自的中点的固有旋转的转速
Ω   工作盘相对于旋转的运行盘的中点的平均转速
具体实施方式
实施例和比较例
对在形状、构造和结构方面不同的涂层进行试验，以理解对于在现有技术中已知的运行盘所发现的问题的原因并且制订出解决方案。
在此，对于实现本发明被证明是关键性的是，精确测量在运行盘相对于工作层移动期间产生的摩擦力。因为与运行盘应力相关的摩擦是在加工期间的湿滑动摩擦，所以发现还必须在加工期间及以驱动装置的真正转速(运动学特性)和真正的支承力(研磨力、研磨压力)进行测定。这还是由以下发现得出的，在真正的研磨条件下通过将工作层(金刚石、填料)的滑动摩擦与在加工半导体晶片期间释放的半导体材料的颗粒状磨料处的滚动摩擦混合而测定所产生的摩擦力。这在实验室装备中在没有同时对半导体晶片实施去除材料式加工的情况下是无法展示出的。
在适合于实施PPG研磨法的装置上从事研究，例如在DE 19937784A1中所述。使用Peter Wolters有限公司的AC-2000型双面加工装置。该装置具有两个外径为1935mm且内径为563mm并且包括内针轮和外针轮的环形工作盘。驱动装置的额定功率输出L列于表1中。
由内针轮和外针轮形成的滚动装置可以接收多达五个运行盘。均将精确的五个运行盘实际用于研究。运行盘具有嵌接在内针轮和外针轮中的外啮合。该外啮合的节圆直径为720mm。因此，运行盘具有使用区域，其中可以设置多达三个用于接收各个直径为300mm的半导体晶片的开口或者多达六个用于接收各个直径为200mm的半导体晶片的开口或者仅一个用于接收直径为450mm的半导体晶片的开口。自始至终将均具有用于三个直径为300mm的半导体晶片的三个开口的运行盘用于研究。
图5所示为用于试验的运行盘。所述运行盘包括用于接收半导体晶片的开口21、外啮合22、用于与用于避免半导体晶片与形成运行盘芯部的第一材料(钢)直接接触的衬里24(塑料嵌件小框)形成形状配合(积极锁紧)连接的燕尾形切口23、以及用于使在加工期间引入在两个工作盘之间形成的工作间隙的冷却润滑剂穿过或交换的补偿开口25。仅将不含其他添加剂的纯水用于研究，其在加工半导体晶片期间以恒定的28l/min的流量引入工作间隙。(26代表穿过所用的运行盘的剖面线，下面沿着剖面线以截面图在图7中显示运行盘的实施例及在图6中显示运行盘的比较例)。
为了在PPG研磨条件下测量摩擦，工作盘覆盖有研磨垫“TrizactDiamond Tile”，3M公司的677XAEL型。所述研磨垫包含金刚石作为牢固粘结的磨料。对于每一系列的试验，研磨垫均新鲜平整化(平坦化)并通过例如在T.Fletcher等人，Optifab 2005，Rochester NY，May 2，2005中所述的方法进行锐利化，以确保对于所有试验均相同的起始条件(切削锐利度、切削功率)。
PPG加工装置的驱动装置的用于测量的转速(转每分钟，RPM)列于表1中。在此，“绝对”是指驱动装置(实验室系统)的绝对转速，而“相对”是指在随运行盘一起移动的参照系中的转速，运行盘即所谓的固有系统，其给出加工运动学特性的特别普遍通用的、工具不变的描述。n1、n2、n3、n4是指在空间上固定的(与设备相关的)参照系中上工作盘和下工作盘以及内针轮和外针轮的所选的绝对转速。Ω是指在固有系统中获得的、工作盘相对于旋转的运行盘的中点的平均转速，ΔΩ是指工作盘的单独转速与平均转速的偏差，ω0是指在空间上固定的参照系中运行盘围绕其各自中点的固有旋转，σ0是指在空间上固定的参照系中运行盘中点围绕装置中心旋转的转速。在通过向量(n1、n2、n3、n4)和(Ω、ΔΩ、ω0、σ0)在其各自的参照系中表示的、各自完全地描述在加工过程中的移动顺序的参数集之间，可以通过乘以表示已知的行星式齿轮等式的变换矩阵进行换算。
表1
摩擦依照实际输出的马达功率测定(相对于所涉及的驱动装置各自的额定输出功率L的百分比，参见表1；缩写为“％L”)。为此必须首先确定由于轴承摩擦及其他损失导致的空转功率，必须将其从随后在加工期间确定的输出功率排除掉。图1所示为在升高上工作盘并且没有嵌接运行盘和半导体晶片的情况下，上工作盘(1)和下工作盘(2)以及内针轮(3)和外针轮(4)的空转功率M10、M20、M30和M40，作为相应的驱动装置转速n1、n2、n3和n4的函数。
图2所示为在PPG加工过程中测得的运行特征数相对于时间T(以小时和分钟计，h：mm)的曲线图。在此，图2(A)所示为上工作盘(5)和下工作盘(6)的转矩或输出功率M1和M2，以相对于各个驱动装置各自的额定功率L的百分比(％L)计。图2(B)所示为内针轮(7)和外针轮(8)的转矩M3和M4，图2(C)所示为上工作盘9(研磨力，研磨压力)的以十牛顿(daN)计的支承力F和相对于所选的半导体晶片目标厚度的以微米(μm)计的残留的残余物去除量R(10)的曲线图。在主要负载阶段中550daN的支承力在3×5＝15个直径为300mm的半导体晶片的情况下对应于5.2kPa(千帕)的压力，即0.052bar。选择加工条件和材料去除量，使得从在过程开始时驱动装置的加载和开始旋转直至在过程结束时驱动装置的卸载和停止旋转的加工过程总持续时间在五至七分钟之间，如图2示例性地显示出。为此在本实施例中去除90μm的材料。由残余物去除量10的升高率(梯度)得出在主要去除步骤中的平均材料去除速率为约17μm/min(微米每分钟)。
为了测定实际的摩擦损失，从在图2(A)和图2(B)中示例性地显示出的所测的驱动装置转矩M1、M2等，排除掉根据图1确定的空转转矩。这获得实际转矩M1*、M2*等。其是基于在加工期间作用的支承力F。因为在研磨垫相同、平整化条件相同且转速相同(工件在工作层上方的路径速度相同)的情况下材料去除速率(单位时间切削量Zeitspanvolumen)与支承力F成比例，所以与支承力相关的净转矩M1*/F、M2*/F等是运行盘和半导体晶片的整体在加工期间所遭受的摩擦的直接度量。因为工作盘为切削功率(材料去除效率Abtragsleistung)作出主要贡献，所以对于实际摩擦损失的充分近似仅考虑上工作盘和下工作盘的与力相关的净转矩M1*/F和M2*/F。
比较例1
在比较例1中，使用全部区域且厚度均匀地涂布的运行盘，如图6(A)所示：图6(A)所示为运行盘，其具有用于接收半导体晶片的开口21、外啮合22、对用于保护半导体晶片的接收开口进行包衬的“嵌件小框”24、用于使冷却润滑剂穿过的补偿开口25和残留的钢质芯部20的全部区域涂层27。
图3所示为非本发明的运行盘的上工作盘和下工作盘的与力相关的净转矩M1*/F和M2*/F随时间的发展情况。时间以小时和分钟计以“h：mm”的形式给出。净转矩以相对于额定输出功率的百分比％L给出。运行盘包括厚度为600μm的由硬化的高级钢组成的芯部，其双面带有厚度均为100μm的Shore硬度为Sh 80A的热固性聚氨酯的涂层。钢质芯部和涂层的厚度特别均匀，该涂层覆盖整个运行盘轮廓。仅外啮合的区域从齿顶直至齿根圆是未经涂布的。因此，该运行盘对应于图6(A)。
在该比较例1中，利用模塑法施加PU涂层。为此，通过磨削至特别的波动自由度和厚度均匀性而加工的钢质芯部位于模具的两个半模之间的中心。两个半模在朝向运行盘芯部的内侧上包含具有对应于所预期的涂层的形状的空腔以及注入槽和通气槽。该模具用涂布材料的液态化学前体(未交联的聚氨酯)填充，并在模具中硬化(RIM，反应注模)。在硬化之后，去除半模，并由此获得用热固性PU涂布的运行盘。
由于通过铣削法和抛光法获得高的形状加工精确度，800μm的运行盘总厚度的波动小于±1.5μm。由于涂层(硬度Shore 80A)的弹性，假定在加工期间整个涂层与工作层(研磨垫)接触。因此，涂层的接触面积百分比几乎为100％。
在图3中所示的根据现有技术的光滑的运行盘(图6(A))的比较例中，与力相关的净转矩平均为约0.135％L/daN。在现有技术中，非常光滑的运行盘是优选的。例如DE 100 23 002B4解释了原因。在现有技术中，只要技术上允许，甚至优选尽可能良好的宏观平坦度，以及特别小的微观粗糙度。例如DE 102 50 823B4解释了其原因。
实施例1
在实施例1中，使用在全部区域上涂布的运行盘，如图7(A)所示。其具有在实施PPG法时与研磨装置的工作层接触的突出的区域31(凸起)以及不与工作层接触的凹进区域30(凹坑)。凸起和凹坑根据本发明形成连续的区域。该在全部区域上连续的涂层的特征在于，运行盘的芯部在任何位置均不可见。
在图7(A)所示的全部区域涂层的情况下，仅外啮合22的从外啮合的齿顶直至齿根圆的区域通过在涂布期间遮蔽而保持不具有涂布材料。这被证明是有利的，因为已经发现，尤其是任选粘结至齿面的涂布材料由于在运行盘在加工装置的内针轮和外针轮之间滚动期间高的点状负载而脱离。这立即导致半导体晶片破裂。
涂层在运行盘的两面上各自的层厚度在凸起区域内为100μm，而在凹坑区域内为约20μm。接触面积百分比为约40％，而在深度平均为30μm的情况下，描述凸起和凹坑的平均横向尺寸的相关长度为约3mm。因此，纵横比为约0.01。
运行盘用与比较例1相同的聚氨酯(Shore 80A)通过注模法(RIM)在两个半模之间进行涂布。为PU模塑设置的模具空腔根据形状和尺寸与比较例1相同。但是，与比较例1不同的是，用于使随后与研磨装置的工作层接触的模制品表面成形的、待注模的模具空腔背离位于中心的钢质芯部的壁借助雕刻法结构化。在此，选择粗糙度深度，使得层状模制品保持连续，即所有突出的、随后与工作层接触的涂层凸起在不被凹坑中断的情况下连接，不会形成其中运行盘的经涂布的芯部材料可见的不含涂层的区域。由此，该运行盘对应于图7(A)。
在其他方面，与比较例1相比，试验实施过程没有区别。
与图3(比较例1)类似，图4所示为与力相关的净转矩M1*/F和M2*/F，其是在使用根据实施例1的运行盘时产生的。与力相关的净转矩在实施例1的情况下平均仅为0.051％L/daN。该数值是通过对M1*/F和M2*/F在摩擦条件基本上恒定的时间范围内(在约1/2分钟至61/2分钟之间，图4)求平均而确定的。在同样用耐磨层覆盖运行盘、涂层的材料相同且PPG加工条件相同(转速、力、冷却润滑、在过程开始之前经平整化的研磨垫等)的情况下，这小于在比较例1中产生的摩擦的40％。
该涂层被证明是特别稳定的，即使在重复实施试验过程时也不存在可见的部分层脱离，尤其是不存在半导体晶片破裂的情况。
实施例2-3和比较例2-4
表2列出了根据本发明的实施例2和3以及非本发明的比较例2、3和4的其他结果。这些试验是用以不同方式涂布的运行盘在其他方面与实施例1和比较例1相同的条件下实施的。在所有情况下，运行盘芯部对应于图5。
在表2中，针对两个工作盘，确定相对于在加工期间获得的平均材料去除速率<dR/dt>(微米每分钟，μm/min)的平均净摩擦转矩<M*>(相对于驱动装置额定输出功率的百分比，％L)。与在图2(A)和(B)及图3中绘制的与研磨力相关的驱动装置转矩M*/F相比，这是摩擦的更加精确的度量，因为参考实际获得的去除速率，单位力的切削功率(以恒定的路径速度)可能会波动。若在每次试验之前没有通过对工作层平整化而获得工作层的完全相同的“切削效率(Schnittfreudigkeiten)”，则会产生与力相关的切削功率的此类波动。
由所确定的残余物去除量通过对时间求导而计算出去除速率。残余物去除量是由工作盘之间的距离确定的。因为该方法间接地以所需的微米级精确度叠加强烈的噪声，所以该测量信号的时间导数波动更大。因此，必须在加工过程的整个过程上对去除速率求平均，以获得所需的精确度。因此，对于摩擦特征数<M*>/<dR/dt>，没有如同参数M*/F的图3和图4的时间分辨的过程随时记录可供使用，而是每次试验过程各自只有一个但又非常精确的特征数。将实施例2至3和比较例2至4的情况汇总于表2中。
表2
  实施例   <M*>/<dR/dt>   破裂？
  实施例2   1.50   否
  实施例3   1.60   否
  比较例2   2.45   否
  比较例3   2.03   否
  比较例4   1.45   是
在实施例2中，使用具有与实施例1相同的涂层覆盖物的运行盘。该涂层也是通过以雕刻的模具自由区域进行模塑(RIM)而制得的。但是，选择更高的接触面积百分比(约60％)以及凸起(约5mm)和凹坑(约4mm)的更大的平均尺寸，连同凸起在凹坑上方的同样增大的高度(约70μm)。在该实施例中相关长度为约4.7mm。因此，涂层的纵横比为约0.015。该涂层再次对应于图7(A)。
对于实施例3，由热固性聚氨酯(PU)组成的涂层是通过手工喷涂制得的(使用喷枪高压喷雾适当地稀释的未交联的PU溶液，随后蒸发和硬化)。手工喷涂若以一个或仅少数几个比较厚的层的形式实施，则通常由于在手工喷涂时的不均匀性和取决于边缘轮廓的表面张力(“边缘卷边”)而导致厚度不均匀的层。获得的接触面积百分比为约30％(与比较例1和实施例1相同的总涂层形状和面积)。接触面积百分比是在多个加工过程之后通过测量与工作层接触的表面区域上变得可见的磨损斑痕而确定的。但是，与图3和图4的相关长度为约20至30mm的实施例相比，由于喷涂使凸起和凹坑的平均长度明显更大。凸起相对于凹坑的平均高度又在10与20μm之间，如借助微米螺纹规通过在运行盘的涂层区域内的不同点处的抽样式测量所测得。因此，纵横比约为0.0006。虽然实施例3的接触面积百分比小于实施例2，但是由于凸起和凹坑的尺寸大，所以产生稍微更高的摩擦(冷却润滑剂支承薄膜的脱除)。以约为0.0006的纵横比，实施例3的涂层也已经接近优选的范围(0.0004至0.4)的边界，在其附近发生从根据本发明的仍然低的摩擦至非本发明的高摩擦的过渡。
在比较例2中，使用以未结构化的方式在全部区域上以高的厚度均匀性进行涂布的运行盘(经涂布的区域的接触面积百分比为约90％)。因此，其对应于图6(A)。与比较例1不同，在比较例2中运行盘是通过喷雾法涂布的，其中该层是通过施加许多单独的非常薄的层并且各自在下一次施加层之前进行蒸发和硬化实现的，从而获得厚度非常均匀的叠层物，不会例如由于表面张力导致层流。
在比较例3中，使用与比较例2相同的PU材料。但是，通过减小涂层28的总面积及额外地将涂层28划分成四个不连续的区域，从而涂布运行盘的明显更小的区域(对应于图6(B))。通过更小的总接触面积，相对于比较例2稍微减小了摩擦。
实施例2和3以及比较例2和3表明，除了接触面积百分比以外，尤其是凸起和凹坑的绝对尺寸及其纵横比对于显示出尽可能最小的湿滑动摩擦的运行盘表面是关键性的。
在比较例4中，运行盘根据图6(C)仅部分地涂布。图6(C)所示为具有不连续的部分区域涂层29的芯部20。该部分涂层是利用根据现有技术的方法通过在涂布过程中遮蔽多个区域并且随后去除遮蔽物而实现的，例如在WO 2008/064158A1所述。由此形成许多不连续的单独区域的形式的部分涂层。该试验不可以结束，因为在第一加工过程中已经导致如此涂布的运行盘发生层脱离以及如此加工的半导体晶片破裂。
因为已经发现，层破坏(脱层)优选在层或由PU使用层及任选存在的其他促进粘结的中间层和打底层组成的叠层物与运行盘芯部之间的界面处发生，该脱离现象可以通过不连续的涂层片段的总计非常长的暴露的边缘线加以解释，其提供了许多的进攻点。虽然以小的接触面积百分比涂布的运行盘的该比较例提供的与去除速率相关的转矩<M*>/<dR/dt>是可与实施例2的运行盘比较的，但是由于涂层的不稳定性以及持续地损害如此加工的半导体晶片，所以根据比较例4的运行盘不适合于实施PPG加工法。
其他实施例
图7所示为根据本发明的运行盘的其他实施例：
图7(A)已经连同实施例1加以解释。
图7(B)所示为具有部分区域涂层的运行盘，该涂层具有根据本发明的连续的凸起31和凹坑30。由于部分区域涂层，存在自由(留空)区域32，在该区域中运行盘的芯部20是可见的，但是不可与工作层接触，这是因为凸起31使芯部20与工作层保持距离，并且自由区域32足够小，从而由于运行盘芯部20的小的厚度和有限的刚度而存在的运行盘弹性可以抵消自由区域32向着工作层的变形。由于凸起和凹坑的关系，涂层的边缘线短，此类根据本发明的运行盘具有非常耐久的层粘着性，而不会发生部分脱离或半导体晶片破裂。
图7(C)所示为具有在全部区域上连续的涂层的运行盘，其中正面层和背面层额外地是连续的，因为它们穿过用于接收半导体晶片的开口21和用于使冷却润滑剂通过的补偿开口25并且相连接。此类“四周全向”涂层具有特别耐久的层粘着性，因为仅有沿着在外啮合的齿顶与齿根圆之间露出的区域存在边缘线。
引导涂层经过运行盘的开口并连接正面层和背面层，从而在相应的实施方案中可以将用于避免半导体晶片与运行盘芯部20的硬质材料接触(避免由于机械作用损害半导体晶片，例如在边缘区域内的材料剥落或者对半导体材料的金属污染)的“嵌件小框”24(例如参见图7(B))完全地用涂层34代替(图7(C))。此类运行盘以特别简单的方式构成，因此可以特别经济地制造。
最后，图7(D)所示为具有在全部区域上连续的涂层的运行盘，其具有特别低的接触面积百分比(一些小的凸起31，通过宽的凹坑30彼此分离)。虽然接触面积百分比低，但是涂层根据本发明是连续的(不存在分离的部分层区域)。
其他根据本发明的实施方案如图8所示：
图8(A)所示为运行盘的俯视图，其具有运行盘芯部20、用于接收半导体晶片的开口21、外啮合22、用于使塑料嵌件小框24与芯部20以形状配合式连接(积极锁紧)的燕尾榫23、用于使冷却润滑剂通过的补偿开口25以及具有不与半导体晶片的加工装置的工作层接触的凹坑30和与工作层接触的凸起31的连续的全部区域涂层(除了外啮合22的露出的区域)。在所示的实施例中，凸起具有直径为8mm的圆形基面，并且以六边形排列。相邻凸起之间的最短距离(凹坑的最小宽度)为约3.4mm，相关长度为5.2mm。如此涂布的表面的接触面积百分比为40％。
在实现此类用于接收至少一个300mm半导体晶片的运行盘时(半导体晶片在研磨之后的厚度约为820μm)，运行盘的总厚度为约800μm。从其中将至少600μm分配给由硬化钢组成的芯部，以使其具有足够的刚度，因此在每一侧将最多100μm分配给涂层。从100μm，任选将10μm分配给任选存在的粘结中间层，及因此将90至100μm分配给实际的使用层。为了获得足够的粘结强度和抗撕裂性，层的贯穿(连续)部分具有至少10μm的厚度。因此，最后在涂层的每一侧将约70至80μm分配给凸起在凹坑上方的高度。因此，根据图8(A)所示的实施例的涂层的纵横比为约0.014。因此，以给定的层厚度，图8显示了在特别优选的纵横比范围(0.004至0.1)内的涂层的实施例。
图8(B)所示为沿着图8(A)中的剖面线35穿过经涂布的运行盘的放大的截面图。
图8(C)所示为具有并非在全部区域上、但是根据本发明连续的涂层的运行盘的另一个实施例的俯视图。在运行盘芯部20中的所有开口周围的区域32(半导体晶片的接收开口21，其具有燕尾榫23和嵌件小框24以及冷却润滑剂的通过开口25)没有进行涂布。如同总是优选的情况，外啮合22的区域同样又留空。凸起31以连续的四方网格的形式存在，其中凸起的最短宽度为2.7mm。凹坑30是边缘长度为约6.2mm且面积为约40mm2的矩形凹坑，其完全地被凸起31包围。在此情况下，相关长度为约4.5mm。涂层的接触面积百分比为稍微超过50％。在与如以上针对图8(A)所述的凸起与凹坑之间的层厚度差(约75μm)相等的情况下，纵横比为约0.017。因此，以给定的层厚度，图8(B)同样显示了在特别优选的纵横比范围(0.004至0.1)内的涂层的实施例。
图8(D)所示为沿着图8(C)中的剖面线36穿过经涂布的运行盘的放大的截面图。

Claims (12)

1.适合于接收一个或多个半导体晶片以在研磨装置的两个工作盘之间对其进行双面加工的嵌件托架，其包括具有第一表面和第二表面的由第一材料组成的芯部，其中第一表面和第二表面各自带有完全或部分地覆盖第一表面和第二表面的由第二材料组成的涂层，以及至少一个用于接收半导体晶片的开口，其中涂层的背离芯部的表面具有由凸起和凹坑构成的结构，其特征在于，第二材料是聚氨酯，所述结构的凸起和凹坑的相关长度在0.5mm至25mm的范围内，并且所述结构的纵横比在0.0004至0.4的范围内。
2.根据权利要求1的嵌件托架，其特征在于，所述第一材料是金属。
3.根据权利要求1或2的嵌件托架，其特征在于，所述涂层均以一个连续的层的形式完全或部分地覆盖所述芯部的第一表面和第二表面。
4.根据权利要求1或2的嵌件托架，其特征在于，所述凸起占涂层总面积的面积比例在5％与80％之间。
5.根据权利要求1或2的嵌件托架，其特征在于，所述结构的凸起和凹坑的相关长度在1mm至10mm的范围内。
6.根据权利要求1或2的嵌件托架，其特征在于，所述结构的纵横比在0.004至0.1的范围内。
7.根据权利要求1或2的嵌件托架，其特征在于连续地从芯部的第一表面穿过芯部中的至少一个开口延伸直至芯部的第二表面的第三材料。
8.根据权利要求7的嵌件托架，其特征在于，所述第三材料从芯部的第一表面穿过所有用于接收半导体晶片的开口延伸直至芯部的第二表面，并且完全包衬开口的壁表面。
9.根据权利要求8的嵌件托架，其特征在于，所述第三材料与所述第二材料相同，并且与其形成连续的层。
10.用于在研磨装置的两个旋转的工作盘之间同时双面去除材料式加工至少一个半导体晶片的方法，其中每个工作盘包括含有粘结的磨料的工作层，并且将不含磨料的冷却润滑剂引入工作间隙，半导体晶片以自由移动的方式位于嵌件托架的开口中，并由此在工作盘之间形成的工作间隙中在压力下移动，其特征在于，使用根据权利要求1的嵌件托架，涂层的凸起与工作盘之一接触，芯部以及涂层的凹坑不与工作盘接触，所述嵌件托架包括具有第一表面和第二表面的由第一材料组成的芯部，其中第一表面和第二表面各自带有完全或部分地覆盖第一表面和第二表面的由第二材料组成的涂层，以及至少一个用于接收半导体晶片的开口，其中涂层的背离芯部的表面具有由凸起和凹坑构成的结构，第二材料是聚氨酯，所述结构的凸起和凹坑的相关长度在0.5mm至25mm的范围内，并且所述结构的纵横比在0.0004至0.4的范围内，涂层的凸起与工作盘之一接触，芯部以及涂层中的凹坑不与工作盘接触。
11.根据权利要求10的方法，其中工作盘为圆形，并且使用一个嵌件托架，该嵌件托架覆盖整个工作盘并且由设置在工作盘的圆周上的、偏心旋转的引导滚筒驱动以执行轨道运动，从而在每个半导体晶片下方总是分别存在一个位置固定的区域，该区域在任何时刻均被半导体晶片完全覆盖。
12.根据权利要求10的方法，其中工作盘为环形，并且使用至少三个嵌件托架，嵌件托架各自具有至少一个用于接收半导体晶片的开口，嵌件托架各自具有外啮合，从而利用包括相对于工作盘的旋转轴同心设置的内针轮和外针轮以及啮合的滚动装置使嵌件托架在固有旋转的情况下围绕所述旋转轴进行旋转。
CN201210023094.5A 2011-01-21 2012-01-19 用于同时双面去除材料式加工半导体晶片的嵌件托架和方法 Expired - Fee Related CN102610510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011003008.5A DE102011003008B4 (de) 2011-01-21 2011-01-21 Führungskäfig und Verfahren zur gleichzeitig beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
DE102011003008.5 2011-01-21

Publications (2)

Publication Number Publication Date
CN102610510A CN102610510A (zh) 2012-07-25
CN102610510B true CN102610510B (zh) 2015-06-03

Family

ID=46510671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210023094.5A Expired - Fee Related CN102610510B (zh) 2011-01-21 2012-01-19 用于同时双面去除材料式加工半导体晶片的嵌件托架和方法

Country Status (8)

Country Link
US (1) US8974267B2 (zh)
JP (1) JP5309230B2 (zh)
KR (1) KR101375050B1 (zh)
CN (1) CN102610510B (zh)
DE (1) DE102011003008B4 (zh)
MY (1) MY156911A (zh)
SG (1) SG182913A1 (zh)
TW (1) TWI490934B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3356652A4 (en) 2015-09-28 2019-06-19 Saint-Gobain Abrasives, Inc. METHOD AND SYSTEM FOR REMOVING MATERIAL FROM A WORKPIECE
CN106363529A (zh) * 2016-11-14 2017-02-01 宜兴市晶科光学仪器有限公司 一种用于双面研磨抛光机的工装夹具
CN107243821A (zh) * 2017-08-02 2017-10-13 上海超硅半导体有限公司 一种蓝宝石衬底片的单面抛光方法
CN108500778A (zh) * 2018-05-30 2018-09-07 浙江美迪凯现代光电有限公司 一种用于光学镜片厚度研抛的游星轮
KR102131443B1 (ko) * 2018-10-04 2020-07-08 주식회사 이포스 연마장치용 캐리어
CN110000692B (zh) * 2019-04-29 2024-01-09 青岛高测科技股份有限公司 一种用于半导体晶棒磨削工序的上下料装置及使用方法
DE102020101313B3 (de) * 2020-01-21 2021-07-01 Lapmaster Wolters Gmbh Läuferscheibe, Doppelseitenbearbeitungsmaschine und Verfahren zum Bearbeiten mindestens eines Werkstücks in einer Doppelseitenbearbeitungsmaschine
JP7004026B2 (ja) * 2020-06-12 2022-01-21 株式会社Sumco ワークの両面研磨方法、ワークの製造方法、及びワークの両面研磨装置
KR102570044B1 (ko) * 2021-02-05 2023-08-23 에스케이실트론 주식회사 양면 연마 장치용 캐리어
CN117463548B (zh) * 2023-12-26 2024-03-08 裕乾包装科技(江苏)有限公司 一种基于塑料制品加工的喷涂装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042688A (en) * 1997-06-25 2000-03-28 Shin-Etsu Handotai Co., Ltd. Carrier for double-side polishing
CN101412201A (zh) * 2007-10-17 2009-04-22 硅电子股份公司 载体及其涂敷方法和对半导体晶圆进行同时双面材料移除加工的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW227540B (zh) * 1992-06-15 1994-08-01 Philips Electronics Nv
US5997390A (en) * 1998-02-02 1999-12-07 Speedfam Corporation Polishing apparatus with improved alignment of polishing plates
DE19937784B4 (de) 1999-08-10 2006-02-16 Peter Wolters Werkzeugmaschinen Gmbh Zweischeiben-Feinschleifmaschine
JP2001179615A (ja) * 1999-12-27 2001-07-03 Seiko Epson Corp 研磨用キャリア、表面研磨装置及び表面研磨方法
WO2001082354A1 (fr) * 2000-04-24 2001-11-01 Sumitomo Mitsubishi Silicon Corporation Procédé de fabrication d'une plaquette de semi-conducteur
DE10023002B4 (de) 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
DE10162597C1 (de) * 2001-12-19 2003-03-20 Wacker Siltronic Halbleitermat Verfahren zur Herstellung beidseitig polierter Halbleiterscheiben
US6582279B1 (en) * 2002-03-07 2003-06-24 Hitachi Global Storage Technologies Netherlands B.V. Apparatus and method for reclaiming a disk substrate for use in a data storage device
DE10250823B4 (de) 2002-10-31 2005-02-03 Siltronic Ag Läuferscheibe und Verfahren zur gleichzeitig beidseitigen Bearbeitung von Werkstücken
DE102006032455A1 (de) 2006-07-13 2008-04-10 Siltronic Ag Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit
WO2008064158A2 (en) 2006-11-21 2008-05-29 3M Innovative Properties Company Lapping carrier and method
DE102007013058B4 (de) 2007-03-19 2024-01-11 Lapmaster Wolters Gmbh Verfahren zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
DE102007056628B4 (de) 2007-03-19 2019-03-14 Siltronic Ag Verfahren und Vorrichtung zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
KR100898821B1 (ko) * 2007-11-29 2009-05-22 주식회사 실트론 웨이퍼 캐리어의 제조방법
JP2009302410A (ja) 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法
CN101621714B (zh) 2008-06-30 2013-06-12 华为技术有限公司 节点、数据处理系统和数据处理方法
JP2012513908A (ja) * 2008-12-31 2012-06-21 スリーエム イノベイティブ プロパティズ カンパニー ラッピング用にコーティングされたキャリア、並びにその作製方法及び使用方法
DE102009030292B4 (de) 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042688A (en) * 1997-06-25 2000-03-28 Shin-Etsu Handotai Co., Ltd. Carrier for double-side polishing
CN101412201A (zh) * 2007-10-17 2009-04-22 硅电子股份公司 载体及其涂敷方法和对半导体晶圆进行同时双面材料移除加工的方法

Also Published As

Publication number Publication date
KR101375050B1 (ko) 2014-03-27
JP5309230B2 (ja) 2013-10-09
TWI490934B (zh) 2015-07-01
TW201232646A (en) 2012-08-01
KR20120099340A (ko) 2012-09-10
SG182913A1 (en) 2012-08-30
US20120190277A1 (en) 2012-07-26
MY156911A (en) 2016-04-15
US8974267B2 (en) 2015-03-10
DE102011003008B4 (de) 2018-07-12
JP2012152891A (ja) 2012-08-16
DE102011003008A1 (de) 2012-07-26
CN102610510A (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
CN102610510B (zh) 用于同时双面去除材料式加工半导体晶片的嵌件托架和方法
US9539695B2 (en) Carrier, method for coating a carrier, and method for the simultaneous double-side material-removing machining of semiconductor wafers
KR101494912B1 (ko) 래핑 캐리어 및 방법
CN101870085B (zh) 同时研磨多个半导体晶片的方法
EP3126093B1 (en) Polishing pads and systems and methods of making and using the same
CN102343551B (zh) 用于修整双面磨削设备的工作层的方法和设备
US6620031B2 (en) Method for optimizing the planarizing length of a polishing pad
US20080064302A1 (en) Polishing apparatus, polishing pad, and polishing method
DE102007013058A1 (de) Verfahren zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
CN103648716A (zh) 研磨载体及其使用方法
US6802761B1 (en) Pattern-electroplated lapping plates for reduced loads during single slider lapping and process for their fabrication
JP2004148497A (ja) ワークを同時に両面で加工するためのキャリヤおよび方法
CN102310366B (zh) 具有低缺陷整体窗的化学机械抛光垫
KR101530711B1 (ko) 슬러리 소비를 감소시키기 위한 홈을 갖는 연마 패드
KR101052325B1 (ko) Ｃｍｐ 패드 컨디셔너 및 그 제조방법
KR101177558B1 (ko) Ｃｍｐ 패드 컨디셔너 및 그 제조방법
JP2012179693A (ja) ワイヤーソー用ローラ、ワイヤーソー用ローラの製造方法及びワイヤーソー用ローラのリサイクル方法
JPH1133895A (ja) 被研磨物保持のためのキャリア材

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150603

Termination date: 20220119

CF01 Termination of patent right due to non-payment of annual fee