CN102544118B - Mim电容器及其制备方法 - Google Patents

Mim电容器及其制备方法 Download PDF

Info

Publication number
CN102544118B
CN102544118B CN201010599891.9A CN201010599891A CN102544118B CN 102544118 B CN102544118 B CN 102544118B CN 201010599891 A CN201010599891 A CN 201010599891A CN 102544118 B CN102544118 B CN 102544118B
Authority
CN
China
Prior art keywords
conductive layer
metal
sputtering
mim capacitor
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010599891.9A
Other languages
English (en)
Other versions
CN102544118A (zh
Inventor
牛健
李广福
杨林宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010599891.9A priority Critical patent/CN102544118B/zh
Publication of CN102544118A publication Critical patent/CN102544118A/zh
Application granted granted Critical
Publication of CN102544118B publication Critical patent/CN102544118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种MIM电容器，该电容器的第一导电层及第二导电层的金属的晶粒大小为1.2um～2.5um，从而降低了MIM电容器在刻蚀过程中产生的金属残留问题；同时，本发明还公开了一种MIM电容器的制备方法，该方法制备出的MIM电容器，其第一导电层及第二导电层的金属的晶粒大小为1.2um～2.5um，从而降低了MIM电容器在刻蚀过程中产生的金属残留问题；并且该方法在对每批次晶片进行金属溅射之前，首先检测溅射机台的停机时间，从而避免了因溅射机台工艺不稳定而造成溅射金属的晶粒过小，导致在刻蚀过程中产生的金属残留问题。

Description

MIM电容器及其制备方法
技术领域
本发明涉及半导体集成电路制备技术领域，尤其涉及一种MIM电容器及其制备方法。
背景技术
电容、电阻等被动元件(Passive Circuit Element)被广泛应用于集成电路制作技术中，这些器件通常采用标准的集成电路工艺，利用掺杂单晶硅、掺杂多晶硅以及氧化膜或氮氧化膜等制成，比如多晶硅-介质膜-多晶硅(PIP，Poly-Insulator-Poly)电容。由于这些器件比较接近硅衬底，器件与衬底间的寄生电容使得器件的性能受到影响，尤其在射频(RF)CMOS电路中，随着频率的上升，器件的性能下降很快。
金属-绝缘体-金属(MIM，Metal-Insulator-Metal)电容技术的开发为解决这一问题提供了有效的途径，该技术将电容制作在互连层，即后道工艺(BEOL，Back End Of Line)中，既与集成电路工艺相兼容，又通过拉远被动器件与导电衬底间的距离，克服了寄生电容大、器件性能随频率增大而明显下降的弊端，使得该技术逐渐成为了RF集成电路中制作被动电容器件的主流。
请参考图1，图1为MIM电容器的基本结构，如图1所示，MIM电容器结构包括：
第一导电层101；
绝缘层102，制备在所述第一导电层101上；
第二导电层103，制备在所述绝缘层102上。
其中，所述第一导电层101和第二导电层103的制备方法为溅射，且所述第一导电层101和第二导电层103的金属的晶粒大小为0.3um～0.7um。
然而，采用现有的方法制备的MIM电容器，其第一导电层和第二导电层在刻蚀的过程中极易产生金属残留，从而导致金属桥接(bridge)，并进一步降低产品的成品率。并且由于每批次(lot)晶片的金属沉积与另一批次(lot)晶片的金属沉积可能不是连续进行的，期间溅射机台存在停机时间(idle time)，因此对于每批次晶片的第一片晶片，溅射机台的运行存在不稳定的现象，从而对每批次的第一片晶片来说，金属桥接现象更为明显。
目前，解决金属桥接的方法为：对MIM电容结构的第二导电层进行过刻蚀(over etch)。并在对第一导电层进行刻蚀时，采用突破步骤刻蚀(Break throughetch)，即：先刻蚀掉第二导电层；再刻蚀掉中间绝缘层，露出第一导电层；最后刻蚀第一导电层。
然而，由于MIM刻蚀工艺的窗口边缘效应(Window Marginal Issue)，对第二导电层的过刻蚀将会导致在第一导电层上产生凹陷(micro trench)，从而影响电路的性能；并且采用突破步骤刻蚀对第一导电层进行刻蚀，也会导致光阻的厚度不够，并且会导致第一导电层的金属图形被破坏。
因此，有必要提供对现有的MIM电容器及其制备方法进行改进。
发明内容
本发明的目的在于提供一种MIM电容器及其制备方法，以减少MIM电容器在刻蚀过程中出现的金属残留问题。
为解决上述问题，本发明提出一种MIM电容器，该电容器包括：
第一导电层，其中，所述第一导电层的金属的晶粒大小为1.2um～2.5um；
绝缘层，位于所述第一导电层上；
第二导电层，位于所述绝缘层上，其中，所述第二导电层的金属的晶粒大小为1.2um～2.5um。
可选的，所述第一导电层的厚度为420nm～460nm，所述第二导电层的厚度为110nm～150nm。
可选的，所述第一导电层及所述第二导电层的材料为金属铝。
可选的，所述绝缘层的厚度为35nm～40nm。
可选的，所述绝缘层的材料为二氧化硅。
同时，为解决上述问题，本发明还提出一种MIM电容器的制备方法，该方法包括如下步骤：
在半导体衬底上沉积第一导电层，其中，所述第一导电层的金属的晶粒大小为1.2um～2.5um；
在所述第一导电层上制备绝缘层；
在所述绝缘层上沉积第二导电层，其中，所述第二导电层的金属的晶粒大小为1.2um～2.5um。
可选的，所述第一导电层的厚度为420nm～460nm，所述第二导电层的厚度为110nm～150nm。
可选的，所述第一导电层及所述第二导电层的材料为金属铝。
可选的，所述第一导电层及所述第二导电层的沉积方法为溅射。
可选的，所述第一导电层及所述第二导电层的溅射条件为：溅射功率：10000W～12000W，压力：2mTorr～6mTorr，温度：250℃～280℃。
可选的，所述第一导电层及所述第二导电层的沉积步骤为：
(1)判断溅射机台的停机时间是否超过设定时间，若超过，则进行步骤(2)，若未超过，则进行步骤(3)；
(2)利用模拟晶片在所述溅射条件下进行模拟沉积，待溅射机台运行稳定后转到步骤(3)；
(3)将所述半导体衬底置于溅射机台中，在所述溅射条件下沉积第一导电层或第二导电层。
可选的，所述设定时间为3分钟。
可选的，所述第一导电层及所述第二导电层的溅射条件为：溅射功率：11500W，压力：2mTorr～6mTorr，温度：250℃～280℃。
可选的，所述绝缘层的厚度为35nm～40nm。
可选的，所述绝缘层的材料为二氧化硅。
与现有技术相比，本发明提供的MIM电容器，其第一导电层及第二导电层的金属的晶粒大小为1.2um～2.5um，从而降低了MIM电容器在刻蚀过程中产生的金属残留问题。
与现有技术相比，本发明提供的MIM电容器的制备方法，其制备出的第一导电层及第二导电层的金属的晶粒大小为1.2um～2.5um，从而降低了MIM电容器在刻蚀过程中产生的金属残留问题；并且该方法在对每批次晶片进行金属溅射之前，首先检测溅射机台的停机时间，从而避免了因溅射机台工艺不稳定而造成溅射金属的晶粒过小，导致在刻蚀过程中产生的金属残留问题。
附图说明
图1为MIM电容器的基本结构；
图2A至图2D为金属的晶粒大小与刻蚀后的金属残留情况；
图3为本发明实施例提供的MIM电容器的制备方法的流程图；
图4A至图4B为溅射功率对金属晶粒大小的影响情况；
图5A至图5B为溅射机台的停机时间对第一片晶片上沉积的金属的晶粒大小的影响情况。
具体实施方式
以下结合附图和具体实施例对本发明提出的MIM电容器及其制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种MIM电容器，该电容器的第一导电层及第二导电层的金属的晶粒大小为1.2um～2.5um，从而降低了MIM电容器在刻蚀过程中产生的金属残留问题；同时提供一种MIM电容器的制备方法，该方法制备出的MIM电容器，其第一导电层及第二导电层的金属的晶粒大小为1.2um～2.5um，通过在对每批次晶片进行金属溅射之前，首先检测溅射机台的停机时间，从而避免了因溅射机台工艺不稳定而造成溅射金属的晶粒过小，并导致的在刻蚀过程中产生的金属残留问题。
本实施例提供的MIM电容器包括：
第一导电层，其中，所述第一导电层的金属的晶粒大小为1.2um～2.5um；
绝缘层，位于所述第一导电层上；
第二导电层，位于所述绝缘层上，其中，所述第二导电层的金属的晶粒大小为1.2um～2.5um。
进一步地，所述第一导电层的厚度为420nm～460nm，所述第二导电层的厚度为110nm～150nm。
进一步地，所述第一导电层及所述第二导电层的材料为金属铝。
进一步地，所述绝缘层的厚度为35nm～40nm。
进一步地，所述绝缘层的材料为二氧化硅。
由于本发明实施例提供的MIM电容器，其第一导电层及第二导电层的金属的晶粒大小为1.2um～2.5um，从而降低了MIM电容器在刻蚀过程中产生的金属残留问题。关于晶粒大小与金属残留之间的关系请参考图2A至图2D，其中，图2A为小晶粒的第二导电层，图2B为小晶粒的第二导电层刻蚀后的金属残留情况，图2C为大晶粒的第二导电层，图2D为大晶粒的第二导电层刻蚀后的金属残留情况，如图2A至图2D所示，小晶粒的第二导电层，其刻蚀后表面粗糙，金属残留较多；而大晶粒的第二导电层，其刻蚀后表面平整，基本上没有金属残留情况。这是因为金属的晶粒越大，在同等刻蚀条件下，其刻蚀速率越大，越容易被刻蚀。经实验发现，在同等的干法刻蚀条件下，小晶粒(0.3um～0.7um)金属的刻蚀速率为261埃/秒，中等晶粒(0.7um～1.2um)金属的刻蚀速率为327埃/秒，大晶粒(1.2um～2.5um)金属的刻蚀速率为348埃/秒。
请参考图3，图3为本发明实施例提供的MIM电容器的制备方法的流程图，如图3所示，本发明实施例提供的MIM电容器的制备方法包括如下步骤：
S101、在半导体衬底上沉积第一导电层，其中，所述第一导电层的金属的晶粒大小为1.2um～2.5um；
S102、在所述第一导电层上制备绝缘层；
S103、在所述绝缘层上沉积第二导电层，其中，所述第二导电层的金属的晶粒大小为1.2um～2.5um。
进一步地，所述第一导电层的厚度为420nm～460nm，所述第二导电层的厚度为110nm～150nm。
进一步地，所述第一导电层及所述第二导电层的材料为金属铝。
进一步地，所述第一导电层及所述第二导电层的沉积方法为溅射。
进一步地，所述第一导电层及所述第二导电层的溅射条件为：溅射功率：10000W～12000W，压力：2mTorr～6mTorr，温度：250℃～280℃；这是因为在此溅射功率范围内，制备的第一导电层及第二导电层的金属的晶粒大小为1.2um～2.5um，可降低MIM电容器在刻蚀过程中产生的金属残留问题。
关于溅射功率与晶粒大小的关系，请参考图4A至图4B，其中图4A为溅射功率为2000W制备的第二导电层的金属晶粒情况，图4B为溅射功率为11500W制备的第二导电层的金属晶粒的情况，如图4A至图4B可知，溅射功率为11500W制备的第二导电层的金属的晶粒明显比溅射功率为2000W制备的第二导电层的金属的晶粒大。
进一步地，所述第一导电层及所述第二导电层的沉积步骤为：
(1)判断溅射机台的停机时间是否超过设定时间，若超过，则进行步骤(2)，若未超过，则进行步骤(3)；
(2)利用模拟晶片在所述溅射条件下进行模拟沉积，待溅射机台运行稳定后转到步骤(3)；
(3)将所述半导体衬底置于溅射机台中，在所述溅射条件下沉积第一导电层或第二导电层。
这是因为溅射机台停机时间越长，各批次晶片的第一片晶片上沉积的金属的晶粒越小。关于溅射机台的停机时间与第一片晶片上沉积的金属的晶粒尺寸的关系请参考图5A至图5B，其中，图5A为溅射机台的停机时间为30min时在第一片晶片上制备的第二导电层的金属晶粒情况，图5B为溅射机台的停机时间为3min时在第一片晶片上制备的第二导电层的金属晶粒情况，如图5A至图5B可知，溅射机台的停机时间越短，第一片晶片上制备的第二导电层的金属晶粒越大。
进一步地，所述设定时间为3分钟；这是因为停机时间在3分钟以内，其对制备的金属晶粒大小的影响还不是特别明显，但是停机时间大于3分钟，其对制备的金属晶粒大小产生的影响将不能忽略，尤其当停机时间大于30分钟，其对制备的金属晶粒大小的影响将十分显著。
进一步地，所述第一导电层及所述第二导电层的溅射条件为：溅射功率：11500W，压力：2mTorr～6mTorr，温度：250℃～280℃；这是因为在此溅射功率条件下，沉积的金属的晶粒较大，从而避免了所制备的金属在刻蚀过程中的金属残留问题。
进一步地，所述绝缘层的厚度为35nm～40nm。
进一步地，所述绝缘层的材料为二氧化硅。
综上所述，本发明提供了一种MIM电容器，该电容器的第一导电层及第二导电层的金属的晶粒大小为1.2um～2.5um，从而降低了MIM电容器在刻蚀过程中产生的金属残留问题；同时，本发明还提供了一种MIM电容器的制备方法，该方法制备出的MIM电容器，其第一导电层及第二导电层的金属的晶粒大小为1.2um～2.5um，并且通过在对每批次晶片进行金属溅射之前，首先检测溅射机台的停机时间，从而避免了因溅射机台工艺不稳定而造成溅射金属的晶粒过小，并导致的在刻蚀过程中产生的金属残留问题。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种MIM电容器，其特征在于，包括：
第一导电层，其中，所述第一导电层的金属的晶粒大小为1.2um～2.5um；
绝缘层，位于所述第一导电层上；
第二导电层，位于所述绝缘层上，其中，所述第二导电层的金属的晶粒大小为1.2um～2.5um；
其中，所述第一导电层及所述第二导电层的材料为金属铝，所述第一导电层及所述第二导电层的沉积方法为溅射，所述第一导电层及所述第二导电层的溅射条件为：溅射功率：10000W～12000W，压力：2mTorr～6mTorr，温度：250℃～280℃。
2.如权利要求1所述的MIM电容器，其特征在于，所述第一导电层的厚度为420nm～460nm，所述第二导电层的厚度为110nm～150nm。
3.如权利要求1所述的MIM电容器的制备方法，其特征在于，所述绝缘层的厚度为35nm～40nm。
4.如权利要求3所述的MIM电容器的制备方法，其特征在于，所述绝缘层的材料为二氧化硅。
5.一种MIM电容器的制备方法，其特征在于，该方法包括如下步骤：
在半导体衬底上沉积第一导电层，其中，所述第一导电层的金属的晶粒大小为1.2um～2.5um；
在所述第一导电层上制备绝缘层；
在所述绝缘层上沉积第二导电层，其中，所述第二导电层的金属的晶粒大小为1.2um～2.5um；
其中，所述第一导电层及所述第二导电层的材料为金属铝，所述第一导电层及所述第二导电层的沉积方法为溅射，所述第一导电层及所述第二导电层的溅射条件为：溅射功率：10000W～12000W，压力：2mTorr～6mTorr，温度：250℃～280℃。
6.如权利要求5所述的MIM电容器的制备方法，其特征在于，所述第一导电层的厚度为420nm～460nm，所述第二导电层的厚度为110nm～150nm。
7.如权利要求5所述的MIM电容器的制备方法，其特征在于，所述第一导电层及所述第二导电层的沉积步骤为：
(1)判断溅射机台的停机时间是否超过设定时间，若超过，则进行步骤(2)，若未超过，则进行步骤(3)；
(2)利用模拟晶片在所述溅射条件下进行模拟沉积，待溅射机台运行稳定后转到步骤(3)；
(3)将所述半导体衬底置于溅射机台中，在所述溅射条件下沉积第一导电层或第二导电层。
8.如权利要求7所述的MIM电容器的制备方法，其特征在于，所述设定时间为3分钟。
9.如权利要求5所述的MIM电容器的制备方法，其特征在于，所述第一导电层及所述第二导电层的溅射条件为：溅射功率：11500W，压力：2mTorr～6mTorr，温度：250℃～280℃。
10.如权利要求5所述的MIM电容器的制备方法，其特征在于，所述绝缘层的厚度为35nm～40nm。
11.如权利要求10所述的MIM电容器的制备方法，其特征在于，所述绝缘层的材料为二氧化硅。
CN201010599891.9A 2010-12-20 2010-12-20 Mim电容器及其制备方法 Active CN102544118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010599891.9A CN102544118B (zh) 2010-12-20 2010-12-20 Mim电容器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010599891.9A CN102544118B (zh) 2010-12-20 2010-12-20 Mim电容器及其制备方法

Publications (2)

Publication Number Publication Date
CN102544118A CN102544118A (zh) 2012-07-04
CN102544118B true CN102544118B (zh) 2015-06-10

Family

ID=46350570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010599891.9A Active CN102544118B (zh) 2010-12-20 2010-12-20 Mim电容器及其制备方法

Country Status (1)

Country Link
CN (1) CN102544118B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933612B (zh) * 2020-10-09 2021-02-19 晶芯成(北京)科技有限公司 一种半导体结构的制造方法
CN115084374B (zh) * 2022-07-19 2022-11-18 广州粤芯半导体技术有限公司 Mim电容结构的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459809A (zh) * 2002-05-22 2003-12-03 联华电子股份有限公司 一种金属－绝缘层－金属电容结构及其制作方法
CN1699624A (zh) * 2004-05-20 2005-11-23 台湾积体电路制造股份有限公司 低温沉积金属的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189422A (ja) * 1999-12-27 2001-07-10 Murata Mfg Co Ltd 薄膜キャパシタの製造方法
JP2003174096A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459809A (zh) * 2002-05-22 2003-12-03 联华电子股份有限公司 一种金属－绝缘层－金属电容结构及其制作方法
CN1699624A (zh) * 2004-05-20 2005-11-23 台湾积体电路制造股份有限公司 低温沉积金属的方法

Also Published As

Publication number Publication date
CN102544118A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
WO2008035270A3 (en) Method of manufacturing a vertical contact in a semiconductor substrate
CN103346067B (zh) 半导体器件的形成方法、mim电容的形成方法
WO2014116586A1 (en) Metal-on-metal (mom) capacitors having laterally displaced layers, and related systems and methods
CN104485288A (zh) 一种超薄玻璃转接板的制作方法
CN103811310B (zh) 电阻结构及其形成方法
CN102544118B (zh) Mim电容器及其制备方法
TW201535470A (zh) 形成嵌入電阻之可調溫度係數的方法
CN104377191A (zh) 与集成电路工艺兼容的电容结构及其制备方法
CN102092673A (zh) Mems的缓变侧壁的形成方法
US9985237B2 (en) Method of manufacturing an organic light emitting diode by lift-off
US20130244544A1 (en) Process control methods for cmp (chemical mechanical polishing) and other polishing methods used to form semiconductor devices
CN105304616A (zh) Mim电容及其形成方法
CN104425442A (zh) 半导体器件及其制造方法
CN102437089B (zh) 一种铜后道互连工艺
CN103337474B (zh) 半导体器件的制造方法
CN102110638A (zh) 解决半导体器件在制作过程中放电缺陷的方法及结构
CN100452325C (zh) 一种薄膜晶体管与液晶显示器的制造方法
KR101846388B1 (ko) 수직구조 캐패시터 및 수직구조 캐패시터의 형성 방법
US20070235407A1 (en) Method of fabricating a diaphragm of a capacitive microphone device
CN101958276B (zh) 在晶圆上形成互连通孔失败的补救方法
CN104505367B (zh) 后段铜互连工艺中降低通孔间介质材料的k值的方法
CN101197256B (zh) 层间电容器的形成方法
US11289365B2 (en) Air gap underneath passive devices
US20230326634A1 (en) Thin film resistor
CN101217129B (zh) 一种层间电容器的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130619

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130619

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130619

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant