TW201535470A - 形成嵌入電阻之可調溫度係數的方法 - Google Patents

形成嵌入電阻之可調溫度係數的方法 Download PDF

Info

Publication number
TW201535470A
TW201535470A TW103133280A TW103133280A TW201535470A TW 201535470 A TW201535470 A TW 201535470A TW 103133280 A TW103133280 A TW 103133280A TW 103133280 A TW103133280 A TW 103133280A TW 201535470 A TW201535470 A TW 201535470A
Authority
TW
Taiwan
Prior art keywords
resistor
source
forming
temperature coefficient
doped
Prior art date
Application number
TW103133280A
Other languages
English (en)
Other versions
TWI706437B (zh
Inventor
瓦力德 賀菲斯
李呈光
嘉弘 簡
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201535470A publication Critical patent/TW201535470A/zh
Application granted granted Critical
Publication of TWI706437B publication Critical patent/TWI706437B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/232—Adjusting the temperature coefficient; Adjusting value of resistance by adjusting temperature coefficient of resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/06—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明說明了形成具有可調電阻溫度係數的電阻器結構之方法。那些方法及結構可包含：在鄰接一裝置基材上的源極/汲極開口的一電阻器材料中形成一開口；在該電阻器材料與該等源極/汲極開口之間形成一介電材料；以及修改該電阻器材料，其中係由該修改調整該電阻器材料之溫度係數電阻(TCR)。該修改包括：調整該電阻器之長度；形成一複合電阻器結構；以及形成一替代電阻器。

Description

形成嵌入電阻之可調溫度係數的方法
本發明係有關形成嵌入電阻之可調溫度係數的方法。
當微電子技術針對較高性能而進展時，裝置尺寸縮小，因而在製造最佳性能的裝置特徵時成為一大挑戰。例如，尺寸微縮由於接觸面積的世代減少而增加了多晶矽(polysilicon)電阻器的接觸電阻。高接觸電阻可能導致多晶矽電阻器的較大之電阻變化以及較低之電阻溫度係數(Temperature Coefficient of Resistance；簡稱TCR)。此外，當裝置架構變得更垂直時，例如，在諸如鰭式場效電晶體(FINFET)或其他多閘極電晶體裝置等的三維電晶體結構之情形中，電阻器結構的接觸面積之微縮變得更為重要。
本發明說明了形成具有可調電阻溫度係數的電阻器結 構之方法。那些方法及結構可包含：在鄰接一裝置基材上的源極/汲極開口的一電阻器材料中形成一開口；在該電阻器材料與該等源極/汲極開口之間形成一介電材料；以及修改該電阻器材料，其中係由該修改調整該電阻器材料之溫度係數電阻(Temperature Coefficient Resistance；簡稱TCR)。該修改包括：調整該電阻器之長度；形成一複合電阻器結構；以及形成一替代電阻器。
100、130、200、230、300、330、400、430‧‧‧裝置
108、208、308、408‧‧‧基材
105、205、305、405‧‧‧閘極結構
112、212、312、412‧‧‧源極/汲極開口
102、202、302、402‧‧‧硬遮罩材料
104、204、304、404‧‧‧電阻器材料
122、222、322、422‧‧‧蝕刻製程
115、215、315、415‧‧‧隔離區
101、201、301、401‧‧‧光阻材料
103、203、303‧‧‧摻雜電阻器材料
119、219、319、419‧‧‧電阻器凹部
109、114、209、214、309、314、409、414‧‧‧介電材料
107、207、307、407‧‧‧隔離開口
111、211、311、411‧‧‧金屬閘極
113、213、313、413‧‧‧電阻器接觸開口
123‧‧‧過度蝕刻
103’‧‧‧底切電阻器結構
116、117、216、217、218、316、317、416、417‧‧‧接觸材料
120、220、320、420‧‧‧導電互連結構
110、210、310、410‧‧‧源極/汲極區
324‧‧‧高電阻溫度係數材料
326‧‧‧可調複合電阻器結構
428‧‧‧第二電阻器材料
500‧‧‧計算系統
510‧‧‧主機板
512‧‧‧第一面
514‧‧‧第二面
540‧‧‧封裝結構
501a、501b‧‧‧組件
600‧‧‧電腦系統
620‧‧‧系統匯流排
630‧‧‧電壓源
610、611‧‧‧積體電路
612‧‧‧處理器
614‧‧‧通訊電路
616、617‧‧‧內建在晶片上的記憶體
613‧‧‧射頻積體電路雙處理器
615‧‧‧雙通訊電路
680‧‧‧被動裝置
640‧‧‧外部記憶體
642‧‧‧主記憶體
644‧‧‧硬碟機
646‧‧‧抽取式媒體
648‧‧‧嵌入式記憶體
650‧‧‧顯示裝置
660‧‧‧音訊輸出
670‧‧‧輸入裝置
雖然本說明書已特別指出且清楚地要求某些實施例之申請專利範圍作為結束，但是若參閱前文中對本發明的說明並配合各附圖，將可更易於確定這些實施例之優點，在該等附圖中：第1a-1h圖示出根據各實施例的結構之橫斷面圖。
第2a-2h圖示出根據各實施例的結構之橫斷面圖。
第3a-3h圖示出根據各實施例的結構之橫斷面圖。
第4a-4h圖示出根據各實施例的結構之橫斷面圖。
第5圖示出根據各實施例的一系統之一橫斷面圖。
第6圖示出根據各實施例的一系統之一示意圖。
在下文的詳細說明中，將參照各附圖，該等附圖以舉例方式示出了可實施該等方法及結構之特定實施例。將以使熟悉此項技術者足以能夠實施該主題的細節說明這些實 施例。我們當可了解：各實施例雖然是不同的，但不必然是互斥的。例如，可在不脫離該等實施例之精神及範圍下，將本發明中以與一實施例有關之方式說明的一特定的特徵、結構、或特性實施於其他實施例中。此外，我們應可了解：可在不脫離不同的實施例之精神及範圍下，修改所揭示的每一實施例內之個別元件的位置或配置。因此，不應以限制之方式理解下文中之詳細說明，且只由被適當詮釋的最後之申請專利範圍以及該等申請專利範圍應享有之完整等效物範圍界定該等實施例之範圍。在所有該等數個圖式中，相同的編號可參照到相同的或類似的功能。
本發明說明了形成且利用諸如包含應變源極/汲極結構的裝置結構的微電子結構之方法及相關聯之結構。那些方法/結構可包含：在鄰接一裝置基材上的源極/汲極開口的一電阻器材料中形成一開口；在該電阻器材料與該等源極/汲極開口之間形成一介電材料；以及修改該電阻器材料，其中係由該修改調整該電阻器材料之溫度係數電阻(TCR)。該修改包括：調整該電阻器之長度；形成一複合電阻器結構；以及形成一替代電阻器。然後可形成鄰接該電阻器且在該等源極/汲極開口中之一接觸材料。本發明之該等實施例能夠調整TCR，因而能夠形成具有零TCR值之精密電阻器。
第1a-1h圖示出形成諸如可調TCR電阻器結構等的微電子結構之實施例，其中藉由調整多晶矽長度而調整該TCR。在一實施例中，一裝置100可包含一基材部分108 (第1a圖)。在一實施例中，基材108可包含矽、非矽材料、單晶矽(single crystal silicon)材料、多晶矽材料、壓電材料、三五族材料、及/或其他機電基材材料中之至少一者。在一實施例中，裝置100可包含平面電晶體(planar transistor)、諸如三閘極及/或finFET電晶體等的多閘極電晶體、以及奈米線(nanowire)結構的一部分。
裝置100可進一步包含一閘極結構105，該閘極結構105可包含諸如平面、多閘極、或奈米線電晶體結構等的一電晶體閘極結構105之一部分。在一實施例中，閘極結構105可包含無摻雜多晶矽。閘極結構105可進一步包含被鄰接閘極結構105而配置之源極/汲極開口112。源極/汲極區110可被配置在基材108中，且可鄰接閘極結構105。
源極/汲極區110可包含基材108之摻雜部分，且可與源極/汲極開口112耦合。在一實施例中，諸如硬遮罩材料102等的一遮罩可在形成源極/汲極開口112的一蝕刻製程122期間覆蓋一電阻器材料104。在一實施例中，該電阻器材料104可包含無摻雜多晶矽104。在一實施例中，閘極結構105及一隔離區115可包含多晶矽。在一實施例中，諸如介電材料等的一隔離材料可被配置在電阻器材料104與基材108之間。
可使用一光阻材料101在電阻器材料104上產生圖案，且蝕刻該電阻器材料104，且該電阻器材料可被摻 雜，而形成一摻雜電阻器材料103(第1b圖)。可在電阻器材料103中形成一電阻器凹部119。電阻器材料104中形成的凹部119之深度可取決於特定的應用。在一實施例中，可在摻雜電阻器材料104而形成摻雜電阻器材料103之前先在第1a圖之電阻器材料104中產生凹部。
在一實施例中，摻雜電阻器材料103可包含一硼摻雜電阻器材料，但是亦可根據特定的應用而以任何適當的摻雜元素摻雜電阻器材料104。在一實施例中，可以摻雜劑的類型及量以及摻雜製程的一些額外製程參數制定摻雜電阻器材料103之電阻係數。在一實施例中，摻雜電阻器材料103之電阻溫度係數(TCR)可包含大約200ppm/℃。在某些例子中，該TCR可包含大約100ppm/℃至大約300ppm/℃，而在其他例子中，摻雜電阻器材料103之TCR可包含負TCR。
在一實施例中，可在該凹部中之摻雜電阻器材料103上形成一介電材料114，且在源極/汲極開口112中形成該介電材料114(第1c圖)。可使隔離材料114平坦化。可在摻雜電阻器103之上、無摻雜電阻器104之上、以及包含金屬閘極105及源極/汲極區110的電晶體區之上形成一遮罩材料101(第1d圖)。可形成鄰接源極/汲極區110之隔離開口107。可在該等隔離開口中形成諸如一介電材料109等的隔離材料(第1e圖)。可形成用於取代閘極結構105材料之一金屬閘極111。
可去除鄰接摻雜電阻器103之無摻雜多晶材料104， 而露出電阻器接觸開口113(第1f圖)。在一實施例中，可使用諸如乾式蝕刻(dry etch)製程等的蝕刻製程去除可包含摻雜電阻器103的陽極及陰極結構之無摻雜多晶材料104。在一實施例中，可過度蝕刻123摻雜電阻器103，而形成一底切電阻器結構103’。在一實施例中，可以溼式蝕刻(wet etch)實現過度蝕刻123。在一實施例中，該額外/過度蝕刻可被用於調整該摻雜電阻器之TCR，這是因為可根據設計需求，藉由調整摻雜電阻器103的長度而調整該TCR。在一實施例中，摻雜電阻器103以及將於本說明書後文中將述及之一接觸界面可決定該TCR的範圍。在一實施例中，介電材料114可在過度蝕刻123期間遮蔽摻雜電阻器103的一部分。
在一實施例中，可在源極/汲極開口112中以及鄰接摻雜電阻器103之處形成接觸材料116、117(第1g圖)。在一實施例中，可在鄰接摻雜電阻器103之處以及源極/汲極開口112中同時形成該接觸材料，而形成電阻器接點116以及源極/汲極117。在一實施例中，接觸材料116、117可包含與用於該等電阻器接點以及該等源極/汲極接點相同的材料，而在其他實施例中，用於電阻器及源極/汲極接點之接觸材料可以是不同的。在一實施例中，可形成導電互連結構120，以便連接到該等電阻器接點116以及該等源極/汲極接點117(第1h圖)。包含該可調電阻器結構103之該裝置130可調整摻雜多晶103之長度，其中可根據特定設計要求而以摻雜多晶電阻器103之 TCR作為目標。在一實施例中，電阻器接點116可包含"L"形。
第2a-2h圖示出形成諸如可調TCR電阻器結構等的微電子電阻器結構之實施例，其中諸如藉由在該電阻器上形成一接觸材料而調整多晶矽長度，因而調整該TCR。在一實施例中，一裝置200(第2a圖)可包含與第1a圖的基材108類似之一基材部分208。在一實施例中，裝置200可包含一平面電晶體、諸如三閘極及/或finFET電晶體等的一多閘極電晶體、及一奈米線結構的一部分。
裝置200可進一步包含一閘極結構205，該閘極結構205可包含諸如平面、多閘極、或奈米線電晶體結構等的一電晶體閘極結構205之一部分。在一實施例中，閘極結構205可包含無摻雜多晶矽。閘極結構205可進一步包含被鄰接閘極結構205而配置之源極/汲極開口212。源極/汲極區210可被配置在基材208中，且可鄰接閘極結構205。
源極/汲極區210可包含基材208之摻雜部分，且可與源極/汲極開口212耦合。在一實施例中，諸如硬遮罩材料202等的一遮罩可在用於形成源極/汲極開口212的一蝕刻製程222期間覆蓋一電阻器材料204。在一實施例中，該電阻器材料204可包含無摻雜多晶矽204。在一實施例中，閘極結構205及一隔離區215可包含多晶矽。在一實施例中，諸如介電材料等的一隔離材料可被配置在電阻器材料204與基材208之間。
可使用一光阻材料201在電阻器材料204上產生圖案，且蝕刻該電阻器材料204，且該電阻器材料可被摻雜，而形成一摻雜電阻器材料203(第2b圖)。可在電阻器材料203中形成一電阻器凹部219。電阻器材料204中形成的凹部219之深度可取決於特定的應用。在一實施例中，可在摻雜電阻器材料204而形成摻雜電阻器材料203之前先在第2a圖之電阻器材料204中產生凹部。
在一實施例中，摻雜電阻器材料203可包含一硼摻雜電阻器材料，但是亦可根據特定的應用而以任何適當的摻雜元素摻雜電阻器材料204。在一實施例中，可以摻雜劑的類型及量以及摻雜製程的一些額外製程參數制定摻雜電阻器材料203之電阻係數。在一實施例中，摻雜電阻器材料203之電阻溫度係數(TCR)可包含大約200ppm/℃。在某些例子中，該TCR可包含大約100ppm/℃至大約300ppm/℃，而在其他例子中，摻雜電阻器材料203之TCR可包含負TCR。
在一實施例中，可在該凹部中之摻雜電阻器材料203上形成一介電材料214，且在源極/汲極開口212中形成該介電材料214(第2c圖)。可使隔離材料214平坦化。可在摻雜電阻器203之上、無摻雜電阻器204之上、以及包含金屬閘極205及源極/汲極區210的電晶體區之上形成一遮罩材料201(第2d圖)。可形成鄰接源極/汲極區210之隔離開口207。可在該等隔離開口中形成諸如一介電材料209等的隔離材料(第2e圖)。可形成用於取代 閘極結構205材料之一金屬閘極211。
可去除鄰接摻雜電阻器203之無摻雜多晶材料204，而露出電阻器接觸開口213，且可露出源極/汲極開口212(第2f圖)。在一實施例中，可使用諸如乾式蝕刻製程等的蝕刻製程去除可包含摻雜電阻器203的陽極及陰極結構之無摻雜多晶材料204。在一實施例中，介電材料214可遮蔽摻雜電阻器203的一部分。
在一實施例中，可在源極/汲極開口212中以及鄰接摻雜電阻器203之處形成接觸材料216、217(第2g圖)。在一實施例中，可在摻雜電阻器203的上方部分上形成接觸材料218。在一實施例中，接觸材料218可包含比摻雜電阻器203之TCR高的一TCR。在一實施例中，接觸材料218可包含高於大約900ppm/℃的一TCR，而摻雜電阻器203的該TCR可包含大約200ppm/℃或更低的一TCR。
在一實施例中，被配置在摻雜電阻器203之上的該接觸材料之厚度可取決於摻雜電阻器203及接觸材料218之TCR。在一實施例中，在摻雜電阻器203的上方部分上形成之接觸材料218可被用來調整摻雜電阻器203之TCR，且可包含一可調電阻器結構219。在一實施例中，可調電阻器結構219可包含大約為零的一TCR。在其他例子中，可針對特定的應用調整接觸金屬218之厚度，而將該TCR調整到一所需TCR。
在一實施例中，可在鄰接摻雜電阻器203之處以及源 極/汲極開口212中同時形成該接觸材料，而形成電阻器接點216以及源極/汲極217。在一實施例中，接觸材料216、217可包含與用於該等電阻器接點以及該等源極/汲極接點相同的材料，而在其他實施例中，用於電阻器及源極/汲極接點之接觸材料可以是不同的。在一實施例中，可形成導電互連結構220，以便連接到該等電阻器接點216以及該等源極/汲極接點217(第2h圖)。包含該可調電阻器結構219之該裝置230可調整摻雜電阻器203之上的接觸金屬218的厚度，其中可根據特定設計要求而以電阻器結構219之TCR作為目標。
第3a-3h圖示出形成諸如可調TCR電阻器結構等的微電子電阻器結構之實施例，其中藉由在該電阻器材料的上方部分上形成一高TCR材料，而調整該TCR。在一實施例中，一裝置300(第3a圖)可包含與第1a圖的基材108類似之一基材部分308。在一實施例中，裝置300可包含一平面電晶體、諸如三閘極及/或finFET電晶體等的一多閘極電晶體、及一奈米線結構的一部分。
裝置300可進一步包含一閘極結構305，該閘極結構305可包含諸如平面、多閘極、或奈米線電晶體結構等的一電晶體閘極結構305之一部分。在一實施例中，閘極結構305可包含無摻雜多晶矽。閘極結構305可進一步包含被鄰接閘極結構305而配置之源極/汲極開口312。源極/汲極區310可被配置在基材308中，且可鄰接閘極結構305。
源極/汲極區310可包含基材308之摻雜部分，且可與源極/汲極開口312耦合。在一實施例中，諸如硬遮罩材料302等的一遮罩可在用於形成源極/汲極開口312的一蝕刻製程322期間覆蓋一電阻器材料304。在一實施例中，該電阻器材料304可包含無摻雜多晶矽304。在一實施例中，閘極結構305及一隔離區315可包含多晶矽。在一實施例中，諸如介電材料等的一隔離材料可被配置在電阻器材料304與基材308之間。
可使用一光阻材料301在電阻器材料304上產生圖案，且蝕刻該電阻器材料304，且該電阻器材料可被摻雜，而形成一摻雜電阻器材料303(第3b圖)。可在電阻器材料303中形成一電阻器凹部319。電阻器材料304中形成的凹部319之深度可取決於特定的應用。
在一實施例中，摻雜電阻器材料303可包含一硼摻雜電阻器材料，但是亦可根據特定的應用而以任何適當的摻雜元素摻雜電阻器材料304。在一實施例中，可以摻雜劑的類型及量以及摻雜製程的一些額外製程參數制定摻雜電阻器材料303之電阻係數。在一實施例中，摻雜電阻器材料303之電阻溫度係數(TCR)可包含大約300ppm/℃。在某些例子中，該TCR可包含大約100ppm/℃至大約300ppm/℃，而在其他例子中，摻雜電阻器材料303之TCR可包含負TCR。
在一實施例中，可在摻雜電阻器303上配置一高TCR材料324(第3c圖)。高TCR材料324可包含諸如電阻 器材料303的一材料，且該材料可在可被用於調整摻雜電阻器303的TCR之摻雜電阻器材料上被形成。例如，高TCR材料324可包含但不限於諸如鎢、鎳、及鈷等的材料。在一實施例中，可選擇高TCR材料324及其厚度，因而當該高TCR材料與摻雜電阻器303結合時，可調複合電阻器結構326可實現所需之TCR及電阻係數。在一實施例中，可由摻雜電阻器303與高TCR材料324之比率決定複合電阻器326之電阻係數。
在一實施例中，可在高TCR材料324上形成一介電材料314，且在源極/汲極開口312中形成該介電材料314(第3c圖)。可使隔離材料314平坦化。可在摻雜電阻器303之上、無摻雜電阻器304之上、以及包含金屬閘極305及源極/汲極區310的電晶體區之上形成一遮罩材料301(第3d圖)。可形成鄰接源極/汲極區310之隔離開口307。可在該等隔離開口中形成諸如一介電材料309等的隔離材料(第3e圖)。可形成用於取代閘極結構305材料之一金屬閘極311。
可去除鄰接摻雜電阻器303之無摻雜多晶材料304，而露出電阻器接觸開口313，且可露出源極/汲極開口312(第3f圖)。在一實施例中，可使用諸如乾式蝕刻製程等的蝕刻製程去除可包含摻雜電阻器303的陽極及陰極結構之無摻雜多晶材料304。
在一實施例中，可在源極/汲極開口312中以及電阻器接觸開口313中形成接觸材料316、317(第3g圖)。 在一實施例中，可在鄰接電阻器接觸開口313之摻雜電阻器303之處以及源極/汲極開口312中同時形成接觸材料316、317，而形成電阻器接點316以及源極/汲極接點317。在一實施例中，接觸材料316、317可包含與用於該等電阻器接點以及該等源極/汲極接點相同的材料，而在其他實施例中，用於電阻器及源極/汲極接點之接觸材料可以是不同的。在一實施例中，可形成導電互連結構320，以便連接到該等電阻器接點316以及該等源極/汲極接點317(第3h圖)。包含該可調複合電阻器結構326之該裝置330可調整摻雜多晶303，其中可根據特定設計要求選擇高TCR材料324(之TCR、電阻係數、厚度等的特性)，而以摻雜多晶電阻器303之TCR作為目標。
第4a-4h圖示出形成諸如可調TCR電阻器結構等的微電子電阻器結構之實施例，其中以一電阻器替代製程調整該TCR。在一實施例中，一裝置400(第4a圖)可包含與第1a圖的基材108類似之一基材部分408。在一實施例中，裝置400可包含一平面電晶體、諸如三閘極及/或finFET電晶體等的一多閘極電晶體、及一奈米線結構的一部分。
裝置400可進一步包含一閘極結構405，該閘極結構405可包含一電晶體閘極結構405之一部分。在一實施例中，閘極結構405可包含無摻雜多晶矽。閘極結構405可進一步包含被鄰接閘極結構405而配置之源極/汲極開口412。源極/汲極區410可被配置在基材408中，且可鄰接 閘極結構405。
源極/汲極區410可包含基材408之摻雜部分，且可與源極/汲極開口412耦合。在一實施例中，諸如硬遮罩材料402等的一遮罩可在用於形成源極/汲極開口412的一蝕刻製程422期間覆蓋一電阻器材料404。在一實施例中，該電阻器材料404可包含無摻雜多晶矽404。在一實施例中，閘極結構405及一隔離區415可包含多晶矽。在一實施例中，諸如介電材料等的一隔離材料可被配置在電阻器材料404與基材408之間。
可使用一光阻材料401在電阻器材料404上產生圖案，且蝕刻該電阻器材料404(第4b圖)。可在電阻器材料403中形成一電阻器凹部419。電阻器材料404中形成的凹部419之深度可取決於特定的應用。
在一實施例中，可在電阻器材料404上形成一介電材料414，且在源極/汲極開口412中形成該介電材料414(第4c圖)。可使隔離材料414平坦化。可在電阻器404之上以及包含金屬閘極405及源極/汲極區410的電晶體區之上形成一遮罩材料401(第4d圖)。可形成鄰接源極/汲極區410之隔離開口407。可在該等隔離開口中形成諸如一介電材料409等的隔離材料(第4e圖)。可形成用於取代閘極結構405材料之一金屬閘極411。
可去除鄰接電阻器404之無摻雜多晶材料404，且可去除介電材料414之下的無摻雜電阻器材料，而露出電阻器開口413(第4f圖)。在一實施例中，可使用諸如溼式 蝕刻製程等的蝕刻製程去除無摻雜多晶材料404。在一實施例中，可在電阻器開口413中形成一第二電阻器材料428，用以取代無摻雜多晶材料404。可利用原子層化學氣相沈積(Atomic Layer Chemical Vapor Deposition；簡稱ALD)及/或化學氣相沈積(Chemical Vapor Deposition；簡稱CVD)形成第二電阻器材料428。在一實施例中，第二電阻器材料428可包含諸如摻雜砷化錄(GaAs)及鎳鉻合金(Nichrome)等的材料，且可針對特定裝置應用而選擇第二電阻器材料428，以便調整/提供所需之TCR值。在一實施例中，該第二電阻器材料之材料選擇及厚度、以及接觸材料416界面可決定第二電阻器材料428之TCR。
在一實施例中，可在源極/汲極開口412中以及電阻器接觸開口413中形成接觸材料416、417(第4g圖)。在一實施例中，可在鄰接電阻器接觸開口413中之第二電阻器428之處以及源極/汲極開口412中同時形成接觸材料416、417，而形成電阻器接點416以及源極/汲極接點417。在一實施例中，接觸材料416、417可包含與用於該等電阻器接點以及該等源極/汲極接點相同的材料，而在其他實施例中，用於電阻器及源極/汲極接點之接觸材料可以是不同的。在一實施例中，可形成導電互連結構420，以便連接到該等電阻器接點416以及該等源極/汲極接點417(第4h圖)。包含該可調第二電阻器結構428之該裝置430可根據特定裝置430設計要求選擇第二電阻器428的特性(TCR、電阻係數、厚度等的特性)，而以 該第二電阻器428之TCR作為目標。
在一實施例中，本發明的該等實施例之該等裝置可包含諸如其中包括平面、三閘極、及奈米線電晶體結構等的電晶體結構之電路元件、以及任何其他適當的電路元件。該等電路元件可包含適用於諸如處理器晶粒等的邏輯電路。金屬化層及絕緣材料可被包含在裝置100中，且可被包含在可將金屬層/互連耦合到外部裝置之導電接點/凸塊(bump)中。被包含在裝置100中之元件的類型可根據特定的應用而包含任何適當的電路元件類型。
在一實施例中，該等實施例之該等裝置可被耦合到任何適當類型的封裝結構，該封裝結構能夠提供諸如一晶粒等的一微電子裝置與該等封裝結構可被耦合到的次一層級組件(例如，一電路板)間之電氣連接。在另一實施例中，該裝置可被耦合到一封裝結構，該封裝結構可包含能夠提供一晶粒與被耦合到裝置層的一上方積體電路(Integrated Circuit；簡稱IC)封裝間之電氣連接之任何適當類型的封裝結構。
參照本說明書各圖式述及的該裝置可包含諸如一矽邏輯晶粒或一記憶體晶粒、或任何類型的適當微電子裝置或晶粒的一部分。在某些實施例中，該等實施例之該裝置可進一步包含複數個晶粒，該複數個晶粒可根據特定實施例而相互堆疊。在某些例子中，該裝置可被設置/連接/嵌入在一封裝結構的前面或後面上，或可被設置/連接/嵌入在一封裝結構的某一組合之前面及後面上/中。在一實施例 中，該裝置可被部分地或全部地嵌入一封裝結構中。
本發明的電阻器結構之各實施例能夠調整電阻器結構之TCR。在各實施例中，該等電阻器結構可被調整到零TCR值。不論利用本發明的電阻器結構之特定裝置之工作溫度為何，該電阻器結構都提供了一致的電阻。本發明之該等實施例能夠將精密電阻器實施例整合到三維(3D)FINFET結構、奈米線及奈米帶(nanoribbon)裝置、系統單晶片(System on Chip；簡稱SoC)、及其他類型的3D架構。本發明的方法及電阻器結構提供了目標針對電阻係數及TCR的範圍寬廣之電阻器材料選擇及彈性。
現在請參閱第5圖，圖中示出一計算系統500的一實施例。該系統500包含被配置在一主機板510或其他電路板上的一些組件。主機板510包含一第一面512及一對向的第二面514，且各組件可被配置在第一及第二面512、514中之任一面或兩面上。在該所示之實施例中，計算系統500包含被配置在該主機板的第一面512上之一封裝結構540，其中該封裝結構540可包含諸如包含本發明所述的該等實施例的該等被動結構的裝置等的任何裝置結構。
系統500可包含諸如手持或行動計算裝置(例如，細胞式電話、智慧型手機、行動網際網路裝置、音樂播放器、平板電腦、膝上型電腦、簡易功能桌機(nettop)等的手持或行動計算裝置)等的任何類型之計算系統。然而，所揭示之該等實施例不限於手持及其他行動計算裝置，且這些實施例可被應用於諸如桌上型電腦及伺服器等 的其他類型的計算系統。
主機板510可包含任何適當類型的電路板、或能夠提供板上配置的各種組件中之一或多個組件間之電氣連接的其他基板。例如，在一實施例中，主機板510包含一印刷電路板(Printed Circuit Board；簡稱PCB)，該PCB包含被一介電材料層相互隔離且被導電通孔互連之多個金屬層。可按照所需之電路圖案形成任何一或多個該等金屬層，以便在或許要配合其他金屬層之情形下傳送與該主機板510耦合的該等組件間之電氣信號。然而，我們應可了解：所揭示之該等實施例不限於上述之PCB，此外，主機板510可包含任何其他適當的基板。
除了封裝結構540之外，可在主機板510的一或二面512、514上配置一或多個額外的組件。舉例而言，如該圖所示，可在主機板510的第一面512上配置組件501a，且可在該主機板的對向面514上配置組件501b。可被配置在主機板510上之額外的組件包括其他的IC裝置(例如，處理裝置、記憶體裝置、信號處理裝置、無線通訊裝置、圖形控制器及/或驅動器、音訊處理器及/或控制器等的IC裝置)、電力傳輸組件(例如，電壓調整器及/或其他電源管理裝置、諸如電池等的電源、及/或諸如電容器等的被動裝置)、一或多個使用者介面裝置(例如，音訊輸入裝置、音訊輸出裝置、鍵盤或諸如觸控式螢幕顯示器等的其他資料輸入裝置、及/或圖形顯示器等的使用者介面裝置)、以及上述這些裝置及/或其他裝置的 任何組合。
在一實施例中，計算系統500包含一輻射屏蔽。在一進一步的實施例中，計算系統500包含一冷卻解決方案。在又一實施例中，計算系統500包含一天線。在又一進一步的實施例中，總成500可被配置在一外殼或機殼內。當主機板510被配置在一外殼內時，可使計算系統500的某些組件(例如，諸如顯示器或鍵盤等的使用者介面裝置、及/或諸如電池等的電源)在電氣上被耦合到主機板510(及/或該板上配置的組件)，但是該等組件可在機械上被耦合該外殼。
第6圖是根據一實施例的一電腦系統600之一示意圖。所示之該電腦系統600(亦可被稱為電子系統600)可實施/包括一裝置/封裝結構，該裝置/封裝結構包括所揭示的數個被動結構實施例及其在本發明揭示中述及的等效物中之任一被動結構實施例及等效物。電腦系統600可以是諸如一簡易筆記型電腦等的一行動裝置。電腦系統600可以是諸如一無線智慧型手機等的一行動裝置。電腦系統600可以是一桌上型電腦。電腦系統600可以是一手持閱讀器。電腦系統600可被整合到一汽車中。電腦系統600可被整合到一電視中。
在一實施例中，電子系統600是一種包含在電氣上耦合電子系統600的各組件的一系統匯流排620之電腦系統。根據各實施例，系統匯流排620是一單一匯流排、或一些匯流排的任何組合。電子系統600包含一電壓源 630，該電壓源630供電給積體電路610。在某些實施例中，電壓源630經由系統匯流排620將電流供應到積體電路610。
積體電路610在電氣上及通訊上被耦合到系統匯流排620，且包括根據一實施例的任何電路或電路組合，其中包括本發明包含的各實施例之封裝/裝置結構。在一實施例中，積體電路610包含一處理器612，該處理器612可包括任何類型的封裝結構，其中包括根據本發明的該等實施例之垂直被動結構。在本說明書的用法中，處理器612可意指諸如(但不限於)微處理器、微控制器、圖形處理器、數位信號處理器、或另一處理器等的任何類型的電路。在一實施例中，處理器612包括本發明揭示的封裝結構實施例中之任何實施例。在一實施例中，靜態機存取記憶體(SRAM)實施例被用於該處理器之快取記憶體。
可被包含在積體電路610中之其他類型的電路是適用於諸如細胞式電話、智慧型手機、呼叫器、可攜式電腦、雙向無線電、及類似的電子系統等的無線裝置之諸如一通訊電路614等的一訂製電路或一特定應用積體電路(Application Specific Integrated Circuit；簡稱ASIC)。在一實施例中，處理器612包含諸如靜態機存取記憶體(Static Random-Access Memory；簡稱SRAM)等的內建在晶片上的記憶體616。在一實施例中，處理器612包含諸如嵌入式動態隨機存取記憶體(embedded Dynamic Random-Access Memory；簡稱eDRAM)等的嵌入式內建 在晶片上的記憶體616。
在一實施例中，以一接續的積體電路611補充積體電路610。在一實施例中，該雙積體電路611包含諸如eDRAM等的嵌入式內建在晶片上的記憶體617。該雙積體電路611包含一射頻積體電路(RFIC)雙處理器613、一雙通訊電路615、及諸如SRAM等的雙內建在晶片上的記憶體617。可針對射頻處理而配置雙通訊電路615。
至少一被動裝置680被耦合到該後續積體電路611。在一實施例中，電子系統600也包含一外部記憶體640，該外部記憶體640又可包括諸如形式為RAM之一主記憶體642、一或多個硬碟機644、及/或處理諸如軟碟、光碟(Compact Disk；簡稱CD)、數位多功能光碟(Digital Variable Disk；簡稱DVD)、快閃記憶體隨身碟、及此項技術中習知的其他抽取式媒體的抽取式媒體646之一或多個驅動器等的適於特定應用之一或多個記憶體元件。外部記憶體640也可以是嵌入式記憶體648。在一實施例中，電子系統600也包含一顯示裝置650及一音訊輸出660。在一實施例中，電子系統600包含諸如可以是一鍵盤、滑鼠、觸控板、小鍵盤、軌跡球、遊戲控制器、麥克風、語音辨識裝置、或將資訊輸入到電子系統600的任何其他輸入裝置之一控制器670等的一輸入裝置。輸入裝置670包含一相機。在一實施例中，輸入裝置670包含一數位錄音機。在一實施例中，輸入裝置670包含一相機及一數位錄音機。
雖然前文之說明已明確說明了可被用於該等實施例的方法之某些步驟及材料，但是熟悉此項技術者當可了解：可作出許多修改及替代。因此，所有此類修改、改變、替代、及添加將被視為在最後的申請專利範圍所界定的該等實施例之精神及範圍內。此外，本說明書中提供的該等圖式只示出了與該等實施例的實施有關之例示微電子裝置及相關聯的封裝結構之一些部分。因此，該等實施例不限於本說明書中述及的該等結構。
103‧‧‧摻雜電阻器材料
108‧‧‧基材
109、114‧‧‧介電材料
116、117‧‧‧接觸材料
120‧‧‧導電互連結構
130‧‧‧裝置

Claims (30)

  1. 一種形成電阻器結構之方法，包含下列步驟：在鄰接一裝置基材上的源極/汲極開口的一電阻器材料中形成一開口；摻雜該開口中之該電阻器材料的一部分，其中使鄰接該摻雜部分的該電阻器材料之一部分保持無摻雜；在該無摻雜電阻器部分與該等源極/汲極開口之間形成一介電材料；修改該摻雜電阻器材料，其中係由該修改調整該電阻器材料之溫度係數；以及形成鄰接該摻雜電阻器部分之一接觸材料，且在該等源極/汲極開口中形成該接觸材料。
  2. 如申請專利範圍第1項之方法，進一步包含下列步驟：其中在形成該接觸材料之後在該摻雜電阻器的一部分上產生圖案且蝕刻，而修改該電阻器材料之溫度係數，其中藉由調整該摻雜電阻器材料之長度而調整該溫度係數。
  3. 如申請專利範圍第2項之方法，其中在該電阻器結構的上方部分上配置一氧化物材料。
  4. 如申請專利範圍第1項之方法，進一步包含下列步驟：其中該電阻器材料包含一多晶矽材料，且其中該摻雜包含一硼摻雜。
  5. 如申請專利範圍第1項之方法，進一步包含下列步驟：其中在該摻雜電阻器材料的上方部分上形成該接觸材料的一部分，而修改該電阻器材料之溫度係數，其中藉由 調整該接觸材料之厚度而調整該溫度係數。
  6. 如申請專利範圍第1項之方法，進一步包含下列步驟：其中形成鄰接該電阻器材料之該接觸材料，而在該電阻器開口中形成電阻器接點，且其中該接觸材料在該等源極/汲極開口中形成源極/汲極接點，且其中係同時形成該等電阻器接點及該等源極/汲極接點。
  7. 如申請專利範圍第1項之方法，進一步包含下列步驟：其中藉由在該摻雜電阻器材料上形成一高電阻溫度係數材料，形成一複合電阻器結構，而修改該摻雜電阻器材料之溫度係數。
  8. 如申請專利範圍第7項之方法，其中調整該摻雜電阻器材料與該高電阻溫度係數材料間之比率，而調整該複合電阻器材料之電阻溫度係數。
  9. 如申請專利範圍第7項之方法，進一步包含下列步驟：其中該高電阻溫度係數材料包含鎢、鎳、及鈷中之至少一者。
  10. 如申請專利範圍第1項之方法，進一步包含下列步驟：其中在形成該等源極/汲極接點之前，先形成鄰接該等源極/汲極開口之一金屬閘極。
  11. 如申請專利範圍第6項之方法，進一步包含下列步驟：其中該電阻器接點包含一直角L形。
  12. 如申請專利範圍第1項之方法，進一步包含下列步驟：其中該源極/汲極接點包含一多閘極電晶體的一部分。
  13. 如申請專利範圍第1項之方法，進一步包含下列步驟：其中該裝置包含一系統單晶片的一部分。
  14. 如申請專利範圍第1項之方法，進一步包含下列步驟：其中該電阻器之電阻溫度係數包含大約零ppm/℃。
  15. 如申請專利範圍第1項之方法，其中在形成該等源極/汲極接點之前，先去除該電阻器材料之無摻雜部分。
  16. 一種形成電阻器結構之方法，包含下列步驟：在鄰接一裝置基材上的源極/汲極開口的一電阻器材料的一部分中形成一凹部；在該電阻器材料與該等源極/汲極開口之間形成一介電材料；形成鄰接該等源極/汲極開口之一金屬閘極；去除鄰接該介電材料之該電阻器材料；在該凹部中形成一第二電阻器材料，其中選擇該第二電阻器材料，以便調整該電阻器結構之電阻溫度係數；以及在該第二電阻器材料上形成一介電材料。
  17. 如申請專利範圍第16項之方法，進一步包含下列步驟：其中該第一電阻器材料包含無摻雜多晶矽。
  18. 如申請專利範圍第16項之方法，進一步包含下列步驟：其中該第二電阻器材料包含摻雜砷化鎵(GaAs)及鎳鉻合金(Nichrome)中之至少一者，且由原子層化學 氣相沈積(ALD)/化學氣相沈積(CVD)形成該第二電阻器材料。
  19. 如申請專利範圍第16項之方法，進一步包含下列步驟：其中形成鄰接該等源極/汲極開口之一金屬閘極。
  20. 如申請專利範圍第16項之方法，進一步包含下列步驟：其中形成鄰接該第二電阻器材料之電阻器接點及源極/汲極接點。
  21. 一種電阻器結構，包含：被鄰接一電晶體裝置而配置之一電阻器結構，其中該電阻器結構包含接近零的電阻溫度係數；鄰接該電阻器之電阻器接點，其中該等電阻器接點包含與鄰接該電晶體結構的該電晶體裝置的源極/汲極接點相同之材料；以及鄰接該等源極/汲極接點之一金屬閘極。
  22. 如申請專利範圍第21項之結構，進一步包含：其中該電阻器結構包含一摻雜多晶矽電阻器，其中該等電阻器接點包含一L形。
  23. 如申請專利範圍第22項之結構，其中一氧化物層被配置在該電阻器結構上，其中該氧化物層包含比該電阻器結構的長度大的一長度。
  24. 如申請專利範圍第21項之結構，進一步包含：其中該電阻器結構包含一摻雜多晶矽，其中一薄層的接觸材料被配置在該電阻器結構的上方部分上。
  25. 如申請專利範圍第21項之結構，進一步包含：其 中該電阻器結構包含一實質上為零電阻溫度係數之電阻器材料，其中一氧化物材料被配置在該實質上為零電阻溫度係數之電阻器材料上。
  26. 如申請專利範圍第25項之結構，進一步包含：其中該實質上為零電阻溫度係數之電阻器材料包含摻雜砷化鎵(GaAs)及鎳鉻合金(Nichrome)中之至少一者。
  27. 如申請專利範圍第21項之結構，進一步包含：其中該電晶體裝置包含一多閘極電晶體、一平面電晶體、及一奈米線結構中之一者的一部分。
  28. 如申請專利範圍第21項之結構，進一步包含：其中該電阻器結構包含被配置在該第一電阻器材料上之一第二電阻器材料。
  29. 如申請專利範圍第21項之結構，進一步包含一系統，該系統包含：在通訊上被耦合到該結構之一匯流排；以及在通訊上被耦合到該匯流排之一嵌入式動態隨機存取記憶體(eDRAM)。
  30. 如申請專利範圍第21項之結構，其中該結構包含一系統單晶片的一部分。
TW103133280A 2013-09-27 2014-09-25 形成電阻器結構之方法 TWI706437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2013/062164 WO2015047294A1 (en) 2013-09-27 2013-09-27 Methods of forming tuneable temperature coefficient for embedded resistors
WOPCT/US13/62164 2013-09-27

Publications (2)

Publication Number Publication Date
TW201535470A true TW201535470A (zh) 2015-09-16
TWI706437B TWI706437B (zh) 2020-10-01

Family

ID=52744197

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103133280A TWI706437B (zh) 2013-09-27 2014-09-25 形成電阻器結構之方法
TW106110333A TW201727708A (zh) 2013-09-27 2014-09-25 形成電阻器結構之方法及電阻器結構

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106110333A TW201727708A (zh) 2013-09-27 2014-09-25 形成電阻器結構之方法及電阻器結構

Country Status (6)

Country Link
US (1) US9972616B2 (zh)
EP (1) EP3050076A4 (zh)
KR (1) KR102112131B1 (zh)
CN (1) CN105493234B (zh)
TW (2) TWI706437B (zh)
WO (1) WO2015047294A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595518B1 (en) 2015-12-15 2017-03-14 Globalfoundries Inc. Fin-type metal-semiconductor resistors and fabrication methods thereof
US9698363B1 (en) * 2015-12-30 2017-07-04 International Business Machines Corporation RF-transistors with self-aligned point contacts
CN105895622B (zh) * 2016-06-16 2018-10-26 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制作方法
US10663355B2 (en) * 2017-06-30 2020-05-26 Texas Instruments Incorporated Thermistor with tunable resistance
CN109686725B (zh) * 2019-01-22 2021-10-01 上海华虹宏力半导体制造有限公司 正温度系数多晶硅电阻结构及其制造方法
CN115241288A (zh) * 2020-12-25 2022-10-25 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232865A (en) * 1991-07-24 1993-08-03 Micron Technology, Inc. Method of fabricating vertically integrated oxygen-implanted polysilicon resistor
US5489547A (en) 1994-05-23 1996-02-06 Texas Instruments Incorporated Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient
KR100194596B1 (ko) * 1995-11-08 1999-06-15 정선종 반도체 소자의 저항 제조방법
US6491781B1 (en) * 1999-03-19 2002-12-10 3M Innovative Properties Company Image graphic system comprising a highly tacky adhesive and method for using same
DE19961180C2 (de) * 1999-12-18 2002-02-28 Daimler Chrysler Ag Dünnschichtwiderstand mit hohem Temperaturkoeffizienten als passives Halbleiterbauelement für integrierte Schaltungen und Herstellungsverfahren
US6621404B1 (en) * 2001-10-23 2003-09-16 Lsi Logic Corporation Low temperature coefficient resistor
US6709943B2 (en) * 2002-08-26 2004-03-23 Winbond Electronics Corporation Method of forming semiconductor diffused resistors with optimized temperature dependence
US7397087B2 (en) * 2004-08-06 2008-07-08 International Business Machines Corporation FEOL/MEOL metal resistor for high end CMOS
US7060612B2 (en) * 2004-08-26 2006-06-13 International Business Machines Corporation Method of adjusting resistors post silicide process
US7217981B2 (en) 2005-01-06 2007-05-15 International Business Machines Corporation Tunable temperature coefficient of resistance resistors and method of fabricating same
US7855422B2 (en) * 2006-05-31 2010-12-21 Alpha & Omega Semiconductor, Ltd. Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process
JP4497165B2 (ja) * 2007-02-05 2010-07-07 株式会社デンソー 半導体装置の製造方法
US7749822B2 (en) * 2007-10-09 2010-07-06 International Business Machines Corporation Method of forming a resistor and an FET from the metal portion of a MOSFET metal gate stack
IT1392556B1 (it) * 2008-12-18 2012-03-09 St Microelectronics Rousset Struttura di resistore di materiale a cambiamento di fase e relativo metodo di calibratura
IT1402165B1 (it) * 2010-06-30 2013-08-28 St Microelectronics Srl Resistore ad elevata precisione e relativo metodo di calibratura
US8356514B2 (en) * 2011-01-13 2013-01-22 Honeywell International Inc. Sensor with improved thermal stability
US9269758B2 (en) * 2011-01-13 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Low TCR high resistance resistor
US8981527B2 (en) * 2011-08-23 2015-03-17 United Microelectronics Corp. Resistor and manufacturing method thereof
US8680618B2 (en) 2011-10-17 2014-03-25 Texas Instruments Incorporated Structure and method for integrating front end SiCr resistors in HiK metal gate technologies
US8779526B2 (en) * 2011-10-28 2014-07-15 United Microelectronics Corp. Semiconductor device
US9147678B2 (en) * 2012-01-04 2015-09-29 United Microelectronics Corp. Resistor and fabrication method thereof
US8748256B2 (en) 2012-02-06 2014-06-10 Texas Instruments Incorporated Integrated circuit having silicide block resistor
CN102664180B (zh) 2012-05-09 2017-05-10 上海华虹宏力半导体制造有限公司 多晶硅电阻器结构及其制造方法
US8956938B2 (en) * 2012-05-16 2015-02-17 International Business Machines Corporation Epitaxial semiconductor resistor with semiconductor structures on same substrate
CN102832219B (zh) 2012-08-31 2015-07-29 电子科技大学 一种集成可调热敏电阻的自反馈线性恒流器

Also Published As

Publication number Publication date
KR20160061973A (ko) 2016-06-01
CN105493234A (zh) 2016-04-13
EP3050076A4 (en) 2017-10-18
US20160181241A1 (en) 2016-06-23
WO2015047294A1 (en) 2015-04-02
TWI706437B (zh) 2020-10-01
TW201727708A (zh) 2017-08-01
EP3050076A1 (en) 2016-08-03
CN105493234B (zh) 2019-08-27
US9972616B2 (en) 2018-05-15
KR102112131B1 (ko) 2020-06-04

Similar Documents

Publication Publication Date Title
TWI706437B (zh) 形成電阻器結構之方法
US20170221901A1 (en) Methods of forming buried vertical capacitors and structures formed thereby
JP6224737B2 (ja) キャパシタンスを高めた金属−酸化物−金属（ｍｏｍ）キャパシタ
US20170278842A1 (en) Integrated circuits including a finfet and a nanostructure fet
KR102239082B1 (ko) Ｎｍｏｓ 구조체들에서 전위가 높아진 변형을 형성하는 방법
CN111668188A (zh) 具有栅极插塞或接触部插塞的自对准栅极端盖（sage）架构
US9653399B2 (en) Middle-of-line integration methods and semiconductor devices
KR20160009755A (ko) 반도체 장치 및 그 제조 방법
WO2019066894A1 (en) INDEPENDENT SCALE SELECTOR AND MEMORY SELECTOR IN A MEMORY CELL
US20230009575A1 (en) Semiconductor device
CN109314133B (zh) 具有后道晶体管的集成电路管芯
KR102553784B1 (ko) 랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들 및 결과 구조들
US11973105B2 (en) Embedded precision resistor for non-planar semiconductor device architectures
US10522687B2 (en) Wrap-around gate structures and methods of forming wrap-around gate structures
US20200388530A1 (en) Vertical edge blocking (veb) technique for increasing patterning process margin
WO2018182636A1 (en) Integrated fuse in local interconnect and techniques for forming

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees