CN105493234B - 为嵌入式电阻器形成可调温度系数的方法 - Google Patents

为嵌入式电阻器形成可调温度系数的方法 Download PDF

Info

Publication number
CN105493234B
CN105493234B CN201380079153.3A CN201380079153A CN105493234B CN 105493234 B CN105493234 B CN 105493234B CN 201380079153 A CN201380079153 A CN 201380079153A CN 105493234 B CN105493234 B CN 105493234B
Authority
CN
China
Prior art keywords
resistor
doped
contact
temperature coefficient
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380079153.3A
Other languages
English (en)
Other versions
CN105493234A (zh
Inventor
W·哈菲兹
李呈光
C-H·简
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105493234A publication Critical patent/CN105493234A/zh
Application granted granted Critical
Publication of CN105493234B publication Critical patent/CN105493234B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/232—Adjusting the temperature coefficient; Adjusting value of resistance by adjusting temperature coefficient of resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/06—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

说明了形成具有可调电阻温度系数的电阻器结构的方法。这些方法和结构可以包括在器件衬底上的源极开口/漏极开口附近的电阻器材料中形成开口，在电阻器材料与源极开口/漏极开口之间形成电介质材料，及更改电阻器材料，其中，借助更改调节电阻器材料的电阻温度系数(TCR)。更改包括调整电阻器的长度，形成复合电阻器结构，及形成替换电阻器。

Description

为嵌入式电阻器形成可调温度系数的方法
背景技术
随着微电子技术向更高的性能发展，器件尺寸在缩小，这在制造最佳性能的器件特征时成为难题。例如，由于接触面积的代际减小，尺寸缩小增大了多晶硅电阻器的接触电阻。高接触电阻可以引起多晶硅电阻器的更大电阻变化和减小的电阻温度系数(TCR)。另外，随着器件架构变得更为直立，例如在三维晶体管结构的情况下，例如FINFET，或者其他多栅晶体管器件，电阻器结构的接触面积的缩小变得更为重要。
附图说明
尽管说明书作出了结论，权利要求书特别指出并明确要求了特定实施例，但在结合附图阅读时，依据本发明的以下说明可以更易于确定这些实施例的优点，在附图中：
图1a-1h表示根据多个实施例的结构的横截面视图。
图2a-2h表示根据实施例的结构的横截面视图。
图3a-3h表示根据实施例的结构的横截面视图。
图4a-4h表示根据实施例的结构的横截面视图。
图5表示根据实施例的系统的横截面视图。
图6表示根据实施例的系统的示意图。
具体实施方式
在以下的详细说明中参考了附图，附图示例性地显示了可以实践方法和结构的特定实施例。足够详细地说明了这些实施例，以使得本领域技术人员能够实践实施例。会理解，尽管不同，但多个实施例不一定是相互排斥的。例如，在不脱离实施例的精神和范围的情况下，本文结合一个实施例所述的特定特征、结构或特性可以在其他实施例中实施。另外，会理解，在不脱离实施例的精神和范围的情况下，可以修改单个元件在每一个公开的实施例内的位置或布置。以下的详细说明因此不应视为限制性意义的，实施例的范围仅由适当解释的所附权利要求书连同授予权利要求书的等效替代的全部范围来限定。在附图中，相似的编号可以在全部几个附图中指代相同或相似的功能。
说明了形成并利用微电子结构的方法及相关结构，例如包括应变的源/漏结构的器件结构。这些方法/结构可以包括在器件衬底上的源极开口/漏极开口附近的电阻器材料中形成开口，在电阻器材料与源极开口/漏极开口之间形成电介质材料，及更改电阻器材料，其中，借助更改调节电阻器材料的电阻温度系数(TCR)。更改包括调整电阻器的长度，形成复合电阻器结构，及形成替换电阻器。随后可以形成电阻器邻近的和在源极开口/漏极开口中的触点材料。本文的实施例实现了TCR的调节，其实现了具有零TCR值的精密电阻器。
图1a-1h示出了形成微电子结构的实施例的视图，例如可调TCR电阻器结构，其中通过调整多晶硅长度来调节TCR。在实施例中，器件100可以包括衬底部分108(图1a)。在实施例中，衬底104可以包括硅、无硅材料、单晶硅材料、多晶硅材料、压电材料、III-V族材料和/和其他机电衬底材料的至少一个。在实施例中，器件100可以包括平面晶体管、例如三栅和/或finFET晶体管的多栅晶体管和纳米线结构的一部分。
器件100可以进一步包括栅极结构105，其可以包括晶体管栅极结构105，例如平面、多栅极，或者纳米线晶体管结构的一部分。在实施例中，栅极结构105可以包括未掺杂的多晶硅。栅极结构105可以进一步包括源极开口/漏极开口112，其布置在栅极结构105附近。源极区/漏极区110可以布置在衬底108中，并可以与栅极结构105相邻。
源极区/漏极区110可以包括衬底108的掺杂部分，并可以与源极开口/漏极开口112耦接。在实施例中，诸如硬掩模材料102的掩模可以材料在蚀刻处理122过程中覆盖电阻器材料104，以形成源极开口/漏极开口112。在实施例中，电阻器材料104可以包括未掺杂的多晶硅104。在实施例中，栅极结构105和隔离区115可以包括多晶硅。在实施例中，诸如电介质材料的隔离材料可以布置在电阻器材料104与衬底108之间。
可以使用光致抗蚀剂材料101图案化并蚀刻电阻器材料104，可以对电阻器材料进行掺杂以形成经掺杂的电阻器材料103(图1b)。可以在电阻器材料103中形成电阻器凹陷119。形成于电阻器材料104中的凹陷119的深度可以取决于特定应用。在实施例中，可以在对电阻器材料104进行掺杂之前使得图1a的电阻器材料104凹陷以形成经掺杂的电阻器材料103。
在实施例中，根据特定应用，经掺杂的电阻器材料103可以包括硼掺杂的电阻器材料，尽管电阻器材料104可以以任何适合的掺杂元素来掺杂。在实施例中，可以依据掺杂剂的类型和数量，以及掺杂处理的其他工艺参数来确定经掺杂的电阻器材料103的电阻率。在实施例中，经掺杂的电阻器材料103的电阻温度系数(TCR)可以包括约200ppm/℃。在一些情况下，TCR可以包括约100ppm/℃到约300ppm/℃，在其他情况下，经掺杂的电阻器材料103的TCR可以包括负TCR。
在实施例中，电介质材料114可以形成于凹陷和源漏开口112中的经掺杂的电阻器材料103上(图1c)。可以平面化隔离材料114。掩模材料101可以形成于掺杂电阻器103和未掺杂电阻器104上，以及包括金属栅极105和源极区/漏极区110的晶体管区上(图1d)。隔离开口107可以相邻于源极区/漏极区110形成。诸如电介质材料109的隔离材料可以形成于隔离开口中(图1e)。可以形成金属栅极111以代替栅极结构105材料。
可以去除相邻于掺杂电阻器103的未掺杂的多晶硅材料104，以露出电阻器触点开口113(图1f)。未掺杂的多晶硅材料104可以包括掺杂电阻器103的阳极和阴极结构，可以使用蚀刻处理去除，例如实施例中的干法蚀刻处理。在实施例中，可以过蚀刻123掺杂电阻器103，以形成底切电阻器结构103’。在实施例中过蚀刻123可以由湿法蚀刻来实现。在实施例中，额外/过蚀刻可以用于调节掺杂电阻器的TCR，因为通过调节掺杂电阻器103长度，可以按照设计需要调整TCR。在实施例中，TCR范围可以由掺杂电阻器103和本文随后说明的触点连接来确定。在实施例中，电介质材料114可以在过蚀刻123过程中遮掩一部分掺杂电阻器103。
在实施例中，触点材料116、117可以形成于源极开口/漏极开口112中，并与掺杂电阻器103相邻(图1g)。在实施例中，触点材料可以同时相邻于掺杂电阻器103并在源极开口/漏极开口112中形成，以形成电阻器触点116和源极/漏极117。在实施例中，触点材料116、117可以包括相同的材料，用于电阻器触点和源极触点/漏极触点，在其他实施例中，触点材料可以对于电阻器和源极触点/漏极触点可以不同。在实施例中，可以形成导电互连结构120，与电阻器触点116和源极触点/漏极触点117接触(图1h)。包括可调电阻器结构103的器件130允许掺杂多晶硅103长度的调整，其中，可以按照特定设计要求，将掺杂多晶硅电阻器103的TCR作为目标。在实施例中，电阻器触点116可以包括“L”形。
图2a-2h示出了形成微电子电阻器结构的实施例的视图，例如可调TCR电阻器结构，其中例如通过在电阻器上形成触点材料调整多晶硅长度来调节TCR。在实施例中，器件200(图2a)可以包括衬底部分208，类似于图1a的衬底108。在实施例中，器件200可以包括平面晶体管、例如三栅和/或finFET晶体管的多栅晶体管和纳米线结构的一部分。
器件200可以进一步包括栅极结构205，其可以包括晶体管栅极结构205，例如平面、多栅极，或者纳米线晶体管结构的一部分。在实施例中，栅极结构205可以包括未掺杂的多晶硅。栅极结构205可以进一步包括源极开口/漏极开口212，其布置在栅极结构205附近。源极区/漏极区210可以布置在衬底208中，并可以与栅极结构205相邻。
源极区/漏极区210可以包括衬底208的掺杂部分，并可以与源极开口/漏极开口212耦接。在实施例中，诸如硬掩模材料202的掩模可以材料在蚀刻处理222过程中覆盖电阻器材料204，以形成源极开口/漏极开口212。在实施例中，电阻器材料204可以包括未掺杂的多晶硅204。在实施例中，栅极结构205和隔离区215可以包括多晶硅。在实施例中，诸如电介质材料的隔离材料可以布置在电阻器材料204与衬底208之间。
可以使用光致抗蚀剂材料201图案化并蚀刻电阻器材料204，可以对电阻器材料进行掺杂以形成经掺杂的电阻器材料203(图2b)。可以在电阻器材料203中形成电阻器凹陷219。形成于电阻器材料204中的凹陷219的深度可以取决于特定应用。在实施例中，可以在对电阻器材料204进行掺杂之前使得图2a的电阻器材料204凹陷以形成经掺杂的电阻器材料203。
在实施例中，根据特定应用，经掺杂的电阻器材料203可以包括硼掺杂的电阻器材料，尽管电阻器材料204可以以任何适合的掺杂元素来掺杂。在实施例中，可以依据掺杂剂的类型和数量，以及掺杂处理的其他工艺参数来确定经掺杂的电阻器材料203的电阻率。在实施例中，经掺杂的电阻器材料203的电阻温度系数(TCR)可以包括约200ppm/℃。在一些情况下，TCR可以包括约100ppm/℃到约300ppm/℃，在其他情况下，经掺杂的电阻器材料203的TCR可以包括负TCR。
在实施例中，电介质材料214可以形成于凹陷和源极开口/漏极开口212中的经掺杂的电阻器材料203上(图2c)。可以平面化隔离材料214。掩模材料201可以形成于掺杂电阻器203和未掺杂电阻器204上，以及包括金属栅极205和源极区/漏极区210的晶体管区上(图2d)。隔离开口207可以相邻于源极区/漏极区210形成。诸如电介质材料109的隔离材料可以形成于隔离开口中(图2e)。可以形成金属栅极211以代替栅极结构205材料。
可以去除相邻于掺杂电阻器203的未掺杂的多晶硅材料204，以露出电阻器触点开口213，并可以露出源极开口/漏极开口212(图2f)。未掺杂的多晶硅材料204可以包括掺杂电阻器203的阳极和阴极结构，可以使用蚀刻处理去除，例如实施例中的干法蚀刻处理。在实施例中，电介质材料214可以遮掩一部分掺杂电阻器203。
在实施例中，触点材料216、217可以形成于源极开口/漏极开口212中，并与掺杂电阻器203相邻(图2g)。在实施例中，触点材料218可以形成于掺杂电阻器203的顶部部分上。在实施例中，触点材料218可以包括TCR，其高于掺杂电阻器203的TCR。在实施例中，触点材料218可以包括高于约900ppm/℃的TCR，而掺杂电阻器203的TCR可以包括约200ppm/℃或以下的TCR。
在实施例中，布置在掺杂电阻器203上的触点材料的厚度可以取决于掺杂电阻器203和触点材料218的TCR。在实施例中，形成于掺杂电阻器203的顶部部分上的触点材料218可以用于调节掺杂电阻器203的TCR，可以包括可调电阻器结构219。在实施例中，可调电阻器结构219可以包括约为零的TCR。在其他情况下，可以通过调整触点金属218的厚度来将TCR调节到对于特定应用所希望的TCR。
在实施例中，触点材料可以同时相邻于掺杂电阻器203并在源极开口/漏极开口212中形成，以形成电阻器触点216和源极/漏极217。在实施例中，触点材料216、217可以包括相同的材料，用于电阻器触点和源极触点/漏极触点，在其他实施例中，触点材料可以对于电阻器和源极触点/漏极触点可以不同。在实施例中，可以形成导电互连结构220，与电阻器触点216和源极触点/漏极触点217接触(图2h)。包括可调电阻器结构219的器件230允许在掺杂电阻器203上的触点金属218的厚度的调整，其中，可以按照特定设计要求，将电阻器结构219的TCR作为目标。
图3a-3h示出了形成微电子电阻器结构的实施例的视图，例如可调TCR电阻器结构，其中通过在电阻器材料的顶部部分上形成高TCR材料来调节TCR。在实施例中，器件300(图3a)可以包括衬底部分308，类似于图1a的衬底108。在实施例中，器件300可以包括平面晶体管、例如三栅和/或finFET晶体管的多栅晶体管和纳米线结构的一部分。
器件300可以进一步包括栅极结构305，其可以包括晶体管栅极结构305，例如平面、多栅极，或者纳米线晶体管结构的一部分。在实施例中，栅极结构305可以包括未掺杂的多晶硅。栅极结构305可以进一步包括源极开口/漏极开口312，其布置在栅极结构305附近。源极区/漏极区310可以布置在衬底308中，并可以与栅极结构305相邻。
源极区/漏极区310可以包括衬底308的掺杂部分，并可以与源极开口/漏极开口312耦接。在实施例中，诸如硬掩模材料302的掩模可以材料在蚀刻处理322过程中覆盖电阻器材料304，以形成源极开口/漏极开口312。在实施例中，电阻器材料304可以包括未掺杂的多晶硅304。在实施例中，栅极结构305和隔离区315可以包括多晶硅。在实施例中，诸如电介质材料的隔离材料可以布置在电阻器材料304与衬底308之间。
可以使用光致抗蚀剂材料301图案化并蚀刻电阻器材料304，可以对电阻器材料进行掺杂以形成经掺杂的电阻器材料303(图3b)。可以在电阻器材料303中形成电阻器凹陷319。形成于电阻器材料304中的凹陷319的深度可以取决于特定应用。
在实施例中，根据特定应用，经掺杂的电阻器材料303可以包括硼掺杂的电阻器材料，尽管电阻器材料304可以以任何适合的掺杂元素来掺杂。在实施例中，可以依据掺杂剂的类型和数量，以及掺杂处理的其他工艺参数来确定经掺杂的电阻器材料303的电阻率。在实施例中，经掺杂的电阻器材料303的电阻温度系数(TCR)可以包括约300ppm/℃。在一些情况下，TCR可以包括约100ppm/℃到约300ppm/℃，在其他情况下，经掺杂的电阻器材料303的TCR可以包括负TCR。
在实施例中，高TCR材料324可以布置在掺杂电阻器303上(图3c)。高TCR材料324可以包括诸如电阻器材料303之类的材料，其可以形成于经掺杂的电阻器材料上，可以用于调节掺杂电阻器303的TCR。例如，高TCR材料324可以包括但不限于诸如钨、镍和钴的材料。在实施例中，可以选择高TCR材料324及其厚度，以使得在与掺杂电阻器303组合时，可调复合电阻器结构326可以实现希望的TCR和电阻率。在实施例中，复合电阻器326的电阻率可以由掺杂电阻器303和高TCR材料324的比来确定。
在实施例中，电介质材料314可以形成于高TCR材料324上和源漏开口312中(图3c)。可以平面化隔离材料314。掩模材料301可以形成于掺杂电阻器303和未掺杂电阻器304上，以及包括金属栅极305和源极区/漏极区310的晶体管区上(图3d)。隔离开口307可以相邻于源极区/漏极区310形成。诸如电介质材料309的隔离材料可以形成于隔离开口中(图3e)。可以形成金属栅极311以代替栅极结构305材料。
可以去除相邻于掺杂电阻器303的未掺杂的多晶硅材料304，以露出电阻器触点开口313，并可以露出源极开口/漏极开口312(图3f)。未掺杂的多晶硅材料304可以包括掺杂电阻器303的阳极和阴极结构，可以使用蚀刻处理去除，例如实施例中的干法蚀刻处理。
在实施例中，触点材料316、317可以形成于源极开口/漏极开口312和电阻器触点开口313中(图3g)。在实施例中，触点材料316、317可以同时在电阻器触点开口313和源极开口/漏极开口312中相邻于掺杂电阻器303形成，以形成电阻器触点316和源极触点/漏极触点317。在实施例中，触点材料316、317可以包括相同的材料，用于电阻器触点和源极触点/漏极触点，在其他实施例中，触点材料可以对于电阻器和源极触点/漏极触点可以不同。在实施例中，可以形成导电互连结构320，与电阻器触点316和源极触点/漏极触点317接触(图3h)。包括可调复合电阻器结构326的器件330允许掺杂多晶硅303的调整，其中，可以按照特定设计要求，通过高TCR材料324的选择(TCR、电阻率、厚度等)来将掺杂多晶硅电阻器303的TCR作为目标。
图4a-4h示出了形成微电子电阻器结构的实施例的视图，例如可调TCR电阻器结构，其中通过电阻器替换处理来调节TCR。在实施例中，器件400(图4a)可以包括衬底部分408，类似于图1a的衬底108。在实施例中，器件100可以包括平面晶体管、例如三栅和/或finFET晶体管的多栅晶体管和纳米线结构的一部分。
器件400可以进一步包括栅极结构405，其可以包括晶体管栅极结构405的一部分。在实施例中，栅极结构405可以包括未掺杂的多晶硅。栅极结构405可以进一步包括源极开口/漏极开口412，其布置在栅极结构405附近。源极区/漏极区410可以布置在衬底408中，并可以与栅极结构405相邻。
源极区/漏极区410可以包括衬底408的掺杂部分，并可以与源极开口/漏极开口412耦接。在实施例中，诸如硬掩模材料402的掩模可以材料在蚀刻处理422过程中覆盖电阻器材料404，以形成源极开口/漏极开口412。在实施例中，电阻器材料404可以包括未掺杂的多晶硅404。在实施例中，栅极结构405和隔离区415可以包括多晶硅。在实施例中，诸如电介质材料的隔离材料可以布置在电阻器材料404与衬底408之间。
可以使用光致抗蚀剂材料401图案化并蚀刻电阻器材料404(图4b)。可以在电阻器材料403中形成电阻器凹陷419。形成于电阻器材料404中的凹陷419的深度可以取决于特定应用。
在实施例中，电介质材料414可以形成于电阻器材料404上和源漏开口412中(图4c)。可以平面化隔离材料414。掩模材料401可以形成于电阻器404上，以及包括金属栅极405和源极区/漏极区410的晶体管区上(图4d)。隔离开口407可以相邻于源极区/漏极区410形成。诸如电介质材料409的隔离材料可以形成于隔离开口中(图4e)。可以形成金属栅极411以代替栅极结构405材料。
可以去除相邻于电阻器404的未掺杂的多晶硅材料404，可以去除在电介质材料414下面的未掺杂的电阻器材料，露出电阻器开口413(图1f)。未掺杂的多晶硅材料404可以使用蚀刻处理去除，例如实施例中的干法蚀刻处理。在实施例中，可以在电阻器开口413中形成第二电阻器材料428，以替换未掺杂的多晶硅材料404。第二电阻器材料428可以借助原子层化学气相沉积(ALD)和/或化学气相沉积(CVD)形成。在实施例中，第二电阻器材料428可以包括诸如掺杂GaAs和镍铬合金的材料，可以针对特定器件应用选择以调节/提供希望的TCR值。在实施例中，第二电阻器材料428的TCR可以借助第二电阻器材料和触点材料416接触面的材料选择和厚度来确定。
在实施例中，触点材料416、417可以形成于源极开口/漏极开口412中和电阻器触点开口413中(图4g)。在实施例中，触点材料416、417可以同时在电阻器触点开口413和源极开口/漏极开口412中相邻于第二电阻器428形成，以形成电阻器触点416和源极触点/漏极触点417。在实施例中，触点材料416、417可以包括相同的材料，用于电阻器触点和源极触点/漏极触点，在其他实施例中，触点材料可以对于电阻器和源极触点/漏极触点可以不同。在实施例中，可以形成导电互连结构420，与电阻器触点416和源极触点/漏极触点417接触(图4h)。包括可调第二电阻器结构428的器件430允许按照特定器件430设计要求，通过选择第二电阻器428特性(TCR、电阻率、厚度等)来将第二电阻器428的TCR作为目标。
在实施例中，本文实施例的器件可以包括电路元件，例如晶体管结构，包括平面、三栅和纳米线晶体管结构，及任何其他适合的电路元件。电路元件可以包括逻辑电路，例如用于处理器晶片中。金属化层和绝缘材料可以包括在器件100中以及导电触点/凸起中，导电触点/凸起可以将金属层/互连耦合到外部器件。根据特定应用，包括在器件100中的元件的类型可以包括任何适合类型的电路元件。
在实施例中，实施例的器件可以与任何适合类型的封装结构耦合，封装结构能够在微电子器件之间提供电气通信，微电子器件例如是晶片与封装结构可以耦合到的下一级组件(例如电路板)。在另一个实施例中，器件可以与封装结构耦合，其可以包括任何适合类型的封装结构，能够在晶片与和器件层耦合的较高集成电路(IC)封装之间提供电气通信。
在本文多个附图中说明的器件可以包括例如一部分硅逻辑晶片或存储器晶片，或者任何类型的适合微电子器件/晶片。在一些实施例中，实施例的器件可以进一步包括多个晶片，取决于特定实施例，其可以彼此堆叠。在一些情况下，器件可以位于/附接/嵌入封装结构的正面、背面上，或者正面与背面的一些组合上/中。在实施例中，器件可以部分或全部嵌入封装结构中。
本文的电阻器结构的多个实施例实现了对于电阻器结构的TCR的调节。在实施例中，电阻器结构可以调节到零TCR值。本文的电阻器结构提供了一致的电阻，不管在其中使用特定器件的其操作温度如何。本文的实施例实现了精密电阻器实施例在3D FINFET结构、纳米线和纳米带器件、片上系统(SoC)及其他类型的3D架构中的集成。本文的方法和电阻器结构提供了极为广泛的电阻器材料选择，电阻率指标设定以及TCR指标设定的灵活性。
现在转向图5，示出的是计算系统500的实施例。系统500包括多个组件，布置在主板510或其他电路板上。主板510包括第一侧512和相反的第二侧514，多个组件可以布置在第一与第二侧512、514的任意一侧或两侧上。在所示的实施例中，计算系统500包括封装结构540，布置在主板的第一侧512上，其中，封装结构540可以包括任意器件结构，例如包括本文所述实施例的无源结构的器件。
系统500可以包括任何类型的计算系统，例如手持或移动计算设备(例如蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板电脑、笔记本电脑、上网机等)。但公开的实施例不限于手持或其他移动计算设备，这些实施例可以在其他类型的计算系统中得到应用，例如台式机和服务器。
主板510可以包括任何适合类型的电路板或其他基板，能够在布置在板上的多个组件的一个或多个之间提供电气通信。在一个实施例中，例如，主板510包括印刷电路板(PCB)，包括多个金属层，由一层电介质材料彼此分隔开并由导电通孔互连。可以以希望的电路图案形成任意一个或多个金属层，以在与板510耦合的组件之间路由－或许结合其他金属层－电信号。但应理解，公开的实施例不限于上述PCB，此外，主板310可以包括任何其他适合的基板。
除了封装结构540，一个或多个额外的组件可以布置在主板510的一侧或两侧512、514上。示例性地，如图所示，组件501a可以布置在主板510的第一侧512上，组件501b可以布置在主板的相反侧514上。可以布置在主板510上的额外组件包括其他IC设备(例如处理设备、存储器设备、信号处理设备、无线通信设备、图形控制器和/或驱动器、音频处理器和/或控制器等)、输电组件(例如稳压器和/或其他电源管理设备、例如电池的电源、和/或例如电容器的无源设备)、和一个或多个用户接口设备(例如音频输入设备、音频输出设备、键盘或诸如触摸屏显示器的其他数据输入设备、和/或图形显示器等)、以及这些和/或其他设备的任何组合。
在一个实施例中，计算系统500包括辐射屏蔽。在进一步的实施例中，计算系统500包括冷却解决方案。在再另一个实施例中，计算系统500包括天线。在再进一步的实施例中，组件500可以布置在外壳或箱体内。在主板510布置在外壳内的情况下，计算系统500的一些组件－例如用户接口设备，例如显示器或键盘，和/或电源，例如电池－可以与主板510(和/或布置在该板上的组件)电耦合，但可以与外壳机械连接。
图6是根据实施例的计算机系统600的示意图。所示的计算机系统600(也称为电子系统600)可以体现为/包括设备/封装结构，其包括任意几个公开的无源结构实施例及其等效替代，如本公开内容阐述的。计算机系统600可以是移动设备，例如上网本电脑。计算机系统600可以是移动设备，例如无线智能电话。计算机系统600可以是台式机。计算机系统600可以是手持阅读器。计算机系统600可以集成到汽车。计算机系统600可以集成到电视机。
在实施例中，电子系统600可以是计算机系统，其包括系统总线620，用以电耦合电子系统600的多个组件。根据多个实施例，系统总线620是单条总线或者总线的任意组合。电子系统600包括电压源630，其向集成电路610供电。在一些实施例中，电压源630通过系统总线620向集成电路610提供电流。
集成电路610电可通信地耦合到系统总线620，根据实施例，包括任何电路或电路的组合，包括本文包括的多个实施例的封装/器件结构。在实施例中，集成电路610包括处理器612，其可以包括任何类型的封装结构，包括根据本文实施例的垂直无源结构。本文使用的处理器612可以表示任何类型的电路，例如但不限于，微处理器、微控制器、图形处理器、数字信号处理器或另一个处理器。在实施例中，处理器612包括本文公开的封装结构的任何实施例。在实施例中，可以在处理器的存储器缓存中得到SRAM实施例。
可以包括在集成电路610中的其他类型的电路是定制电路或专用集成电路(ASIC)，例如通信电路614，用于无线设备，例如蜂窝电话、智能电话、寻呼机、便携式计算机、双向无线电设备、和类似的电子系统。在实施例中，处理器612包括晶片上存储器616，例如静态随机存取存储器(SRAM)。在实施例中，处理器612包括嵌入式晶片上存储器616，例如嵌入式动态随机存取存储器(eDRAM)。
在实施例中，为集成电路610补充了后续集成电路611。在实施例中，双集成电路611包括嵌入式晶片上存储器617，例如eDRAM。双集成电路611包括RFIC双处理器613和双通信电路615及双晶片上存储器617，例如SRAM。双通信电路615可以被配置用于RF处理。
至少一个无源器件680耦合到后续集成电路611。在实施例中，电子系统600还包括外部存储器640，其又可以包括一个或多个存储器元件，适合于特定应用，例如RAM形式的主存储器642，一个或多个硬盘驱动器614，和/或一个或多个驱动器，其管理可移动介质646，例如磁盘、光盘(CD)、数字多用途盘(DVD)、闪存驱动器、和本领域中已知的其他可移动介质。外部存储器640还可以是嵌入式存储器648。在实施例中，电子系统600还包括显示器设备650和音频输出660。在实施例中，电子系统600包括输入设备，例如控制器670，其可以是键盘、鼠标、触控板、辅助键盘、跟踪球、游戏控制器、话筒、语音识别设备、或任何其他输入设备，将信息输入到电子系统600中。在实施例中，输入设备670包括相机。在实施例中，输入设备670包括数字录音机。在实施例中，输入设备670包括相机和数字录音机。
尽管前述说明指明了特定步骤和材料，其可以用于实施例的方法中，但本领域技术人员会意识到，可以做出许多修改和替代。因此，其意图是所有这种修改、变化、替代和添加都认为是属于由所附权利要求书限定的实施例的精神和范围内。另外，本文提供的附图仅示出了示例性微电子器件及相关封装结构与实施例的实践有关的部分。因而，实施例不限于本文所述的结构。

Claims (25)

1.一种形成电阻器结构的方法，包括：
在位于器件衬底上并且邻近源极开口/漏极开口的电阻器材料中形成开口；
对所述电阻器材料的在所述开口中的部分进行掺杂，其中，所述电阻器材料的与经掺杂的部分邻近的一部分保持未掺杂；
在未掺杂的电阻器部分与所述源极开口/漏极开口之间形成电介质材料；
更改经掺杂的电阻器材料，其中，所述电阻器材料的温度系数通过所述更改而被调节；以及
邻近经掺杂的电阻器部分形成触点材料，并且在所述源极开口/漏极开口中形成所述触点材料。
2.根据权利要求1所述的方法，进一步包括，其中，在形成所述触点材料之后，通过图案化和蚀刻所述经掺杂的电阻器的一部分来更改所述电阻器材料的温度系数，其中，通过调整所述经掺杂的电阻器材料的长度来调节所述温度系数。
3.根据权利要求2所述的方法，其中，将氧化物材料布置在所述电阻器结构的顶部部分上。
4.根据权利要求1所述的方法，进一步包括，其中，电阻器材料包括多晶硅材料，并且其中，所述掺杂包括硼掺杂。
5.根据权利要求1所述的方法，进一步包括，其中，通过在所述经掺杂的电阻器材料的顶部部分上形成所述触点材料的一部分来更改所述电阻器材料的温度系数，其中，通过调整所述触点材料的厚度来调节所述温度系数。
6.根据权利要求1所述的方法，进一步包括，其中，邻近所述电阻器材料形成所述触点材料，以在所述电阻器开口中形成电阻器触点，并且其中，所述触点材料在源极开口/漏极开口中形成源极触点/漏极触点，并且其中，同时形成所述电阻器触点和所述源极触点/漏极触点。
7.根据权利要求1所述的方法，进一步包括，其中，通过在所述经掺杂的电阻器材料上形成温度系数高于所述经掺杂的电阻器材料的温度系数的电阻材料以形成复合电阻器结构来更改所述经掺杂的电阻器材料的所述温度系数。
8.根据权利要求7所述的方法，其中，调整所述经掺杂的电阻器材料与所述温度系数高于所述经掺杂的电阻器材料的温度系数的电阻材料的比，以调节所述复合电阻器材料的电阻温度系数。
9.根据权利要求7所述的方法，进一步包括，其中，所述温度系数高于所述经掺杂的电阻器材料的温度系数的电阻材料包括钨、镍和钴中的至少一种。
10.根据权利要求1所述的方法，进一步包括，其中，在形成所述源极触点/漏极触点之前，邻近所述源极开口/漏极开口形成金属栅极。
11.根据权利要求6所述的方法，进一步包括，其中，所述电阻器触点包括直角L形状。
12.根据权利要求1所述的方法，进一步包括，其中，所述源极触点/漏极触点包括多栅晶体管的一部分。
13.根据权利要求1所述的方法，进一步包括，其中，所述电阻器的电阻温度系数包括约零ppm/℃。
14.根据权利要求1所述的方法，其中，在形成所述源极触点/漏极触点之前去除所述电阻器材料的未掺杂的部分。
15.一种形成电阻器结构的方法，包括：
在位于器件衬底上并且邻近源极开口/漏极开口的第一电阻器材料的一部分中形成凹陷；
在所述第一电阻器材料与所述源极开口/漏极开口之间形成电介质材料；
邻近所述源极开口/漏极开口形成金属栅极；
去除邻近所述电介质材料的所述第一电阻器材料；
在所述凹陷中形成第二电阻器材料，其中，选择所述第二电阻器材料以调节所述电阻器结构的电阻温度系数；以及
在所述第二电阻器材料上形成电介质材料。
16.根据权利要求15所述的方法，进一步包括，其中，所述第一电阻器材料包括未掺杂的多晶硅。
17.根据权利要求15所述的方法，进一步包括，其中，所述第二电阻器材料包括经掺杂的GaAs和镍铬合金中的至少一种，并且通过ALD/CVD沉积来形成所述第二电阻器材料。
18.根据权利要求15所述的方法，进一步包括，其中，邻近所述源极开口/漏极开口形成金属栅极。
19.根据权利要求15所述的方法，进一步包括，其中，邻近所述第二电阻器材料形成电阻器触点和源极触点/漏极触点。
20.一种根据权利要求1-19中的任一项所述的方法来制造的电阻器装置，包括：
邻近晶体管器件布置的电阻器结构，其中，所述电阻器结构包括掺杂的电阻器材料，并且其中，所述电阻器材料的温度系数通过更改而被调节，并且所述电阻器结构包括近零电阻温度系数；
邻近所述电阻器的电阻器触点，其中，所述电阻器触点包括与邻近所述电阻器结构的所述晶体管器件的源极触点/漏极触点相同的材料；以及
邻近所述源极触点/漏极触点的金属栅极。
21.根据权利要求20所述的装置，进一步包括，其中，所述电阻器结构包括经掺杂的多晶硅电阻器，其中，所述电阻器触点包括L形。
22.根据权利要求21所述的装置，其中，氧化物层布置在所述电阻器结构上，其中，所述氧化物层包括大于所述电阻器结构的长度的长度。
23.根据权利要求20所述的装置，进一步包括，其中，所述电阻器结构包括经掺杂的多晶硅，其中，所述触点材料的薄层布置在所述电阻器结构的顶部部分上。
24.根据权利要求20所述的装置，进一步包括，其中，所述电阻器结构包括基本上零电阻温度系数的电阻器材料，其中，氧化物材料布置在所述基本上零电阻温度系数的电阻器材料上。
25.根据权利要求24所述的装置，进一步包括，其中，所述基本上零电阻温度系数的电阻器材料包括经掺杂的GaAs和镍铬合金中的至少一种。
CN201380079153.3A 2013-09-27 2013-09-27 为嵌入式电阻器形成可调温度系数的方法 Expired - Fee Related CN105493234B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/062164 WO2015047294A1 (en) 2013-09-27 2013-09-27 Methods of forming tuneable temperature coefficient for embedded resistors

Publications (2)

Publication Number Publication Date
CN105493234A CN105493234A (zh) 2016-04-13
CN105493234B true CN105493234B (zh) 2019-08-27

Family

ID=52744197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380079153.3A Expired - Fee Related CN105493234B (zh) 2013-09-27 2013-09-27 为嵌入式电阻器形成可调温度系数的方法

Country Status (6)

Country Link
US (1) US9972616B2 (zh)
EP (1) EP3050076A4 (zh)
KR (1) KR102112131B1 (zh)
CN (1) CN105493234B (zh)
TW (2) TWI706437B (zh)
WO (1) WO2015047294A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595518B1 (en) 2015-12-15 2017-03-14 Globalfoundries Inc. Fin-type metal-semiconductor resistors and fabrication methods thereof
US9698363B1 (en) * 2015-12-30 2017-07-04 International Business Machines Corporation RF-transistors with self-aligned point contacts
CN105895622B (zh) * 2016-06-16 2018-10-26 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制作方法
US10663355B2 (en) * 2017-06-30 2020-05-26 Texas Instruments Incorporated Thermistor with tunable resistance
CN109686725B (zh) * 2019-01-22 2021-10-01 上海华虹宏力半导体制造有限公司 正温度系数多晶硅电阻结构及其制造方法
CN112789732B (zh) * 2020-12-25 2022-08-16 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232865A (en) * 1991-07-24 1993-08-03 Micron Technology, Inc. Method of fabricating vertically integrated oxygen-implanted polysilicon resistor
US5489547A (en) * 1994-05-23 1996-02-06 Texas Instruments Incorporated Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient
KR100194596B1 (ko) * 1995-11-08 1999-06-15 정선종 반도체 소자의 저항 제조방법
US6491781B1 (en) * 1999-03-19 2002-12-10 3M Innovative Properties Company Image graphic system comprising a highly tacky adhesive and method for using same
DE19961180C2 (de) * 1999-12-18 2002-02-28 Daimler Chrysler Ag Dünnschichtwiderstand mit hohem Temperaturkoeffizienten als passives Halbleiterbauelement für integrierte Schaltungen und Herstellungsverfahren
US6621404B1 (en) * 2001-10-23 2003-09-16 Lsi Logic Corporation Low temperature coefficient resistor
US6709943B2 (en) * 2002-08-26 2004-03-23 Winbond Electronics Corporation Method of forming semiconductor diffused resistors with optimized temperature dependence
US7397087B2 (en) * 2004-08-06 2008-07-08 International Business Machines Corporation FEOL/MEOL metal resistor for high end CMOS
US7060612B2 (en) 2004-08-26 2006-06-13 International Business Machines Corporation Method of adjusting resistors post silicide process
US7217981B2 (en) * 2005-01-06 2007-05-15 International Business Machines Corporation Tunable temperature coefficient of resistance resistors and method of fabricating same
US7855422B2 (en) 2006-05-31 2010-12-21 Alpha & Omega Semiconductor, Ltd. Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process
JP4497165B2 (ja) * 2007-02-05 2010-07-07 株式会社デンソー 半導体装置の製造方法
US7749822B2 (en) * 2007-10-09 2010-07-06 International Business Machines Corporation Method of forming a resistor and an FET from the metal portion of a MOSFET metal gate stack
IT1392556B1 (it) * 2008-12-18 2012-03-09 St Microelectronics Rousset Struttura di resistore di materiale a cambiamento di fase e relativo metodo di calibratura
IT1402165B1 (it) * 2010-06-30 2013-08-28 St Microelectronics Srl Resistore ad elevata precisione e relativo metodo di calibratura
US9269758B2 (en) * 2011-01-13 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Low TCR high resistance resistor
US8356514B2 (en) * 2011-01-13 2013-01-22 Honeywell International Inc. Sensor with improved thermal stability
US8981527B2 (en) * 2011-08-23 2015-03-17 United Microelectronics Corp. Resistor and manufacturing method thereof
US8680618B2 (en) * 2011-10-17 2014-03-25 Texas Instruments Incorporated Structure and method for integrating front end SiCr resistors in HiK metal gate technologies
US8779526B2 (en) * 2011-10-28 2014-07-15 United Microelectronics Corp. Semiconductor device
US9147678B2 (en) * 2012-01-04 2015-09-29 United Microelectronics Corp. Resistor and fabrication method thereof
US8748256B2 (en) 2012-02-06 2014-06-10 Texas Instruments Incorporated Integrated circuit having silicide block resistor
CN102664180B (zh) * 2012-05-09 2017-05-10 上海华虹宏力半导体制造有限公司 多晶硅电阻器结构及其制造方法
US8956938B2 (en) * 2012-05-16 2015-02-17 International Business Machines Corporation Epitaxial semiconductor resistor with semiconductor structures on same substrate
CN102832219B (zh) * 2012-08-31 2015-07-29 电子科技大学 一种集成可调热敏电阻的自反馈线性恒流器

Also Published As

Publication number Publication date
TW201727708A (zh) 2017-08-01
WO2015047294A1 (en) 2015-04-02
US20160181241A1 (en) 2016-06-23
US9972616B2 (en) 2018-05-15
CN105493234A (zh) 2016-04-13
EP3050076A1 (en) 2016-08-03
EP3050076A4 (en) 2017-10-18
TW201535470A (zh) 2015-09-16
KR102112131B1 (ko) 2020-06-04
TWI706437B (zh) 2020-10-01
KR20160061973A (ko) 2016-06-01

Similar Documents

Publication Publication Date Title
CN105493234B (zh) 为嵌入式电阻器形成可调温度系数的方法
US10439039B2 (en) Integrated circuits including a FinFET and a nanostructure FET
US9818751B2 (en) Methods of forming buried vertical capacitors and structures formed thereby
KR102102815B1 (ko) Ｎｍｏｓ 구조체들에서 전위가 높아진 변형을 형성하는 방법
US9859210B2 (en) Integrated circuits having reduced dimensions between components
US9647037B2 (en) Resistive random access memory device with resistance-based storage element and method of fabricating same
CN106716624A (zh) 具有非晶态金属层的金属栅
US10177000B2 (en) Semiconductor structures having low resistance paths throughout a wafer
KR102321838B1 (ko) 인시츄 퇴적된 자기 스택들로부터 스핀 로직 디바이스들을 제조하는 방법
CN106716626A (zh) 用于减小电子设备中的应力的器件和方法
CN109155286B (zh) 异构单元阵列
US11973105B2 (en) Embedded precision resistor for non-planar semiconductor device architectures
US10522687B2 (en) Wrap-around gate structures and methods of forming wrap-around gate structures
CN104810374A (zh) 阵列基板及其制作方法以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190827

Termination date: 20210927

CF01 Termination of patent right due to non-payment of annual fee