CN102480271A

CN102480271A - 用于连续时间电路的偏移消除

Info

Publication number: CN102480271A
Application number: CN2011104006747A
Authority: CN
Inventors: S·那拉杨; X·苏; S·苏马拉耶夫
Original assignee: Altera Corp
Current assignee: Altera Corp
Priority date: 2010-11-24
Filing date: 2011-11-24
Publication date: 2012-05-30
Anticipated expiration: 2031-11-24
Also published as: JP6106358B2; US8183921B1; US20120126896A1; EP2458731A2; EP2458731A3; EP2458731B1; JP2012114914A

Abstract

本发明涉及配置有偏移消除环路的连续时间电路。该连续时间电路包括多级放大器链和偏移消除环路，该放大器链包括第一级放大器级和末级放大器级。该偏移消除环路被配置为接收末级放大器级的输出，并且将偏移校正电压信号提供到第一级放大器级。偏移补偿环路生成一个主极点和单个重要的寄生极点，以便具有更好的稳定性，并且可以在较高频率处响应于幅值有利地实现二阶跌落。本发明也公开了其他实施例、方面和特征。

Description

用于连续时间电路的偏移消除

技术领域

本发明通常涉及电路。更具体地，本发明涉及用于连续时间电路的偏移消除。

背景技术

高速串行接口(“HSSI”)可以用于系统中装置之间的通信。通常，希望这种系统中的发射器发送如下数字(二元)信号：其具有两个不同的电平，并且从这些电平中的任何一个电平到另一个电平具有良好定义(即非常陡峭)的过渡。这种陡峭过渡对于以高速度发送数据是必不可少的。将信号从发射器传送到接收器的介质通常对正在被发送的信号施加损耗。这些损耗通常包括减低信号幅值和减少过渡陡度(transition steepness)。

为了维持准确高速的数据传输，需要电路对这些损耗进行补偿。一种补偿技术是在接收器处使用所谓的均衡。均衡电路通常是当输入信号到达接收器时遇见的第一个电路。均衡电路可以设计为对较高的频率进行放大，以便强烈且迅速地响应在所接收到的信号中检测到的过渡。这个强烈且迅速的响应意在恢复这些过渡的原始陡度，由此使得接收器的其他电路可以正确解释信号，即使是在该信号非常高的数据率下。

非常期望改进均衡器及其他连续时间电路，用于高速串行接口及其他应用。

发明内容

一个实施例涉及配置有偏移消除环路的连续时间电路。该连续时间电路包括多级放大器链和偏移消除环路，多级放大器链包括第一级放大器级和末级放大器级。偏移消除环路被配置为接收末级放大器级的输出，并且将偏移校正电压信号提供到第一级放大器级。

第一级放大器级可以包括输入晶体管和偏移补偿晶体管。偏移补偿晶体管的源极可以电连接到输入晶体管的漏极，并且偏移补偿晶体管的栅极上的电压可以由偏移校正电压信号确定。可以使用单个跨导放大器产生偏移校正电压信号。偏移补偿环路可以生成一个主极点和单个重要的寄生极点，以便具有更大的稳定性，并且可以在较高频率处响应于幅值实现二阶跌落。多级放大器链可以包括多级均衡器链。

另一个实施例涉及用于连续时间电路的偏移消除的方法。连续时间输入信号由一系列放大器级接收并放大，以便产生连续时间输出信号。该连续时间输出信号输入到偏移消除环路，并且偏移消除环路产生偏移校正电压信号。该偏移校正电压信号被施加到放大器级的偏移补偿晶体管的栅极。

另一个实施例涉及集成电路，其包括具有多个均衡器级的级联电路和偏移消除环路，均衡器级的级联电路包括第一级均衡器级和末级均衡器级。第一级均衡器级被配置为接收差分输入信号，并且末级均衡器级被配置为输出差分输出信号。偏移消除环路被配置为接收差分输出信号，并且产生差分偏移校正电压信号，其被施加在第一级均衡器级内。第一级均衡器级包括至少一对输入晶体管、一对偏移补偿晶体管和一对电阻器。输入晶体管的栅极被配置为接收差分输入信号。每个偏移补偿晶体管的源极电连接到对应的输入晶体管的漏极，并且施加到偏移补偿晶体管的栅极的电压由差分偏移校正电压信号确定。每个所述电阻器被配置为与对应的偏移补偿晶体管的沟道并联。

本发明也公开了其他实施例、方面和特征。

附图说明

图1示出用于连续时间电路的偏移消除的常规电路。

图2是描述用于将偏移消除环路信号施加到第一级均衡器级的常规技术的电路图。

图3示出按照本发明的实施例的用于连续时间电路的偏移消除的电路。

图4是描绘按照本发明的实施例将偏移消除环路信号施加到第一级均衡器/放大器级的电路图。

图5是提供图1的常规偏移消除环路和按照本发明的实施例的图3的偏移消除环路之间的比较的波特图。

图6示出按照本发明的实施例的偏移补偿环路的瞬态响应。

图7比较常规偏移消除环路和按照本发明的实施例的偏移消除环路的前向增益。

图8示出按照本发明的实施例的用于消除包含一系列放大器的连续时间电路的偏移的电路。

图9是可以被配置为实现本发明的实施例的现场可编程门阵列(FPGA)的简化部分方框图。

图10示出可以被配置为利用本发明的实施例的示例性数字系统的方框图。

具体实施方式

为了讨论的目的而非限制的目的，通常假设如下所述的级联电路接收(和输出)数据信号，这些数据信号是差分信号。然而，应该理解，在此公开的发明的原理也可以应用于单端信号。

常规的连续时间级联电路通常采用这样的反馈环路，其过滤输出偏移电压、使其通过高增益放大器、并且将反馈电流施加到电路的第一级，从而以连续时间的方式减少偏移。图1中示出这种具有反馈环路的常规连续时间级联电路。注意到，连续时间电路对连续时间信号进行操作，而不是对采样离散时间信号进行操作。

在图1中所示的示例电路100中，四个均衡器级(Eq1、Eq2、Eq3、和Eq4)以串行链方式级联。第一级均衡器级(Eq1)具有输入负载(R_L)并且接收输入电流，输入电流等于偏移输入电流(I_{OFF_IN})减去校正电流(I_CORR)。Eq1可以被配置为对较高的频率进行放大，以便增加输入电流的过渡陡度。

Eq1的输出连接到第二级均衡器级(Eq2)的输入。Eq2的输出连接到第三级均衡器级(Eq3)的输入。最终，Eq3的输出连接到第四级均衡器级(Eq4)的输入。这些其他级(Eq2、Eq3和Eq4)中的每一个可以被配置为对所检测到的过渡进一步增加其陡度或者对信号进行整形。

如图1中进一步示出，第一级跨导放大器(gm1)驱动反馈负载(由电容器C_F和电阻器R_F表示)，其实现这个反馈环路的主极点。环路中的其他部件贡献寄生极点，这些寄生极点影响这整个环路的相位裕度。

在图1的反馈环路中，存在一个主极点和三个非平凡寄生极点(non-trivial parasitic poles)。第一寄生极点(寄生极点1)是由于gm1的输入处(即在偏移补偿环路的输入处)的低通滤波器(由电阻器R_IN和电容器C_IN表示)而导致的。第二寄生极点(寄生极点2)是由于第二级跨导放大器(gm2)而导致的，gm2具有由gm1驱动的输入信号(V_CORR)并且提供校正电流(I_CORR)作为其输出。第三寄生极点(寄生极点3)是由于等效电流求和(∑)而导致的，当偏移消除环路信号(I_CORR)施加到第一级均衡器级(Eq1)的输入时，发生等效电流求和。

图2中示出第一级均衡器级的常规电路实现，其示出了偏移消除环路信号的施加。如图所示，第一级均衡器级可以包括一对差分晶体管(M1和M2)、阻抗(Z1和Z2)(在其之间具有虚地)和尾电流源(I1和I2)。在这个常规电路中，偏移消除环路信号(I_CORR)由gm2的平行馈送到尾电流源(分别是I1和I2)的差分电流输出(示为可变电流源Iofn和Iofp，其中I_CORR＝Iofp-Iofn)施加。这个第一级的差分输出(OUTP和OUTN)提供作为下一级(Eq2)的差分输入。

如上所讨论的，用于连续时间电路中偏移消除的常规技术使用反馈滤波的电压将电流注入到所补偿的级。然而，申请人已经确定，常规电路的稳定性会有问题，尤其是对于高增益环路。申请人相信，常规电路的不稳定性至少部分是由于存在多个寄生极点而导致的。

与如上所述的常规偏移消除电路100相比，这里所公开的偏移消除电路300提供了下列好处和优点。首先，偏移消除信号可以在整个过程中保持在电压域，而不需要将其变化到电流域。其次，可以有利地去除第二级跨导放大器(gm2)。第三，将反馈路径中非平凡寄生极点的数目从三减少到二，并且极点数目的减少增加了电路的稳定性。第四，通过直接控制开关电阻，可以使用较小的总环路增益来补偿相同量的偏移。换句话说，偏移的范围可以大于常规方法中的偏移。这是因为改变了补偿开关电阻，而不是尾电流源中的电流。最后，补偿电流没有浪费，如同在伪差分级的情形中一样。

图3示出按照本发明的实施例的用于连续时间电路的偏移消除的电路300。在图3所示的特定实施例中，四个均衡器级(Eq1、Eq2、Eq3和Eq4)以串联链的方式级联。其他实施例可以具有不同数目的级和/或可以具有级联放大器(而不是均衡器)级。

第一级均衡器级(Eq1)接收输入电流，其等于偏移输入电流(I_{OFF_IN})。与图1中的常规电路相反，不存在与gm2产生的校正电流(I_CORR)的等效电流求和(∑)。而是，将gm1(结合由C_F和R_F表示的反馈负载)输出的校正电压(V_CORR)发送到第一级(而不需要gm2)。

在图3的反馈环路中，存在一个主极点和仅两个非平凡寄生极点。第一寄生极点(寄生极点1)是由于gm1的输入处的低通滤波器(由电阻器R_IN和电容器C_IN表示)而导致的。第二寄生极点(寄生极点A)是由于第一级均衡器级(Eq1)而导致的，并且如下所述，其对于相位裕度分析可以忽略。因此，与图1相比，两个有害的寄生极点在图3的反馈路径中已经消除。

图4示出按照本发明实施例的第一级均衡器级的电路实现(图3中的Eq1)，其示出偏移消除环路电压的施加。如下所述，可以使用这个控制电压来消除级联均衡器链的偏移。

如图所示，第一级均衡器级可以包括一对差分晶体管(M1和M2)、一对偏移输入晶体管(MIsp和MIsn)、一对偏移补偿晶体管(Mofcp和Mofcn)。该级还包括阻抗(Z1和Z2)(在其之间具有虚地)、电阻器(Rfxp和Rfxn)和电流源(I1、I2、Isp和Isn)。在这个特定实现中，M1和M2可以是NMOS晶体管，其栅宽度/长度是Win/Lin，MIsp和MIsn可以是PMOS晶体管，其栅宽度/长度是W1/L1，Mofcp和Mofcn可以是NMOS晶体管，其栅宽度/长度是W2/L2。

在这个电路中，图3中跨导放大器/低通滤波器组合的电压输出(V_CORR)被直接输入到第一级，作为差分偏移电压输入VOFP和VOFN，其中V_CORR＝VOFP-VOFN。如图4所示，差分偏移电压输入(VOFP和VOFN)由源级跟随器电路(分别包含电流源Isp和晶体管MIsp，以及电流源Isn和晶体管MIsn)缓冲。该缓冲的差分电压输入(vsfp和vsfn)被施加到偏移补偿晶体管(分别是Mofcp和Mofcn)的栅极，这些晶体管工作在″线性″区。注意，随着线性区中NMOS晶体管(例如，Mofcp或Mofcn)上的栅极电压增加，其沟道电阻下降。另一方面，随着线性区中NMOS晶体管上的栅电压下降，其沟道电阻增加。

在偏移补偿期间，随着响应于链中的DC(直流)偏移，VOFP上升且VOFN下降(反之亦然)，反馈环路产生差分电压。泄流电阻器(Rfxp和Rfxn)允许一些电流绕过Mofcp和Mofcn。

在这个电路中，可校正的偏移电压的幅值部分地由Rfxp和Mofcp之间(以及Rfxn和Mofcn之间)电阻的比值确定。如果更多电流由Mofcp和Mofcn调制，那么可校正的偏移电压的幅值增加。然而，Mofcp和Mofcn也用作额外的源极退化电阻器(source degeneration resistors)，其降低了输入对(M1和M2)的等效增益并且由此减少了该级的带宽和增益，即，减少该级的AC(交流电)性能。通过选择适当电阻比，可以实现偏移消除和均衡级的性能之间的实用折衷。

在一种极端情形下，如果移除Rfxp和Rfxn(即设置为无穷大或开路)，那么全部电流通过Mofcp和Mofcn，并且由Mofcp和Mofcn调制。在该情形中，虽然达到了最大可实现的可校正的偏移电压，但是均衡级的AC性能处于最小。最大可实现的可校正的偏移电压至少部分地由尾电流(即I1和I2)和偏移补偿晶体管的可变沟道电阻(即Mofcp和Mofcn的沟道电阻)的范围的乘积确定。在另一种极端情形下，如果Rfxp和Rfxn被设置为零(即短路)，那么没有电流通过Mofcp和Mofcn并且由Mofcp和Mofcn调制。在该情形中，可校正的偏移电压的幅值是零，而均衡级的AC性能处于最大。

因此，给出了上述讨论以及有限固定的Rfxp和Rfxn之后，显而易见的是，差分偏移电压VOFP和VOFN有效地调制偏移补偿电压vocn和vocp，其中vocn是M1的漏极处的电压，vocp是M2的漏极处的电压。这些偏移补偿电压vocn和vocp引起差分电压输出(OUTP和OUTN)中相应的电压变化，并且这些差分电压输出提供作为下一级(Eq2)的差分电压输入。

如图4中进一步所示，非主极点(非主极点A)是由源级跟随器电路生成的(这与图3中的非主极点A相同)。在该电路的一种实现中，非主极点A在大约5到6GHz频率处，在这里具有最小功耗(大约100微安培)。非主极点A的频率显著高于(几个数量级)图1所示的寄生极点的频率。因此，对于相位裕度分析，可以忽略非主极点A。

注意，在图4的实施例中，通过适当设计NMOS晶体管Mofcp和Mofcn的尺寸并且通过使用PMOS电平位移器(MIsp和MIsn被配置为源级跟随器)，可以将NMOS晶体管Mofcp和Mofcn保持在线性区中。源级跟随器电路也用作失效保护(fail safes)。具体来说，源级跟随器电路可以被配置为确保如果MIsp和MIsn的阈值电压高，那么施加到Mofcp和Mofcn的栅电压(vsfp和vsfn)仍旧足以将它们保持在线性区。

按照本发明的实施例，偏移补偿环路具有一个重要(consequential)的次极点(在偏移补偿环路的输入处)和一个主极点。在一个实施例中，虽然图3中的电路300的总环路增益会比图1中电路100的总环路增益小大约10dB，但是图3的电路300具有较大的偏移消除能力，因为其使用了整个尾电流，该尾电流会是大的。另外，图3中电路300的环路增益减小使得较容易稳定该环路。此外，由于没有多个寄生极点，工艺、电压和温度(PVT)的变化对稳定性具有较少的不利影响。

图5是示出提供了图1的常规偏移消除环路100和按照本发明实施例的图3的偏移消除环路300的比较的波特图。该波特图示出常规环路和新环路的幅值(以dB为单位)和相位(以度为单位)对频率(以Hz为单位)。在产生该波特图中，图3的偏移消除环路300实现为具有与图1的常规偏移消除环路100类似的环路滤波器尺寸。

第一波特幅值图502示出图1的常规偏移消除环路100的环路增益，并且第二波特幅值图504示出图3的偏移消除环路300的环路增益。第一波特相位图506示出图1的常规偏移消除环路100的频率响应相位位移，第二波特相位图508示出图3的偏移消除环路300的频率响应相位位移。

如幅值图所示，常规偏移消除环路100的0dB频率高于图3的偏移消除环路300的0dB频率。然而，如相位图中所示，图1的常规偏移消除环路100超过100MHz具有四阶跌落(roll off)，而图3的偏移消除环路300超过300MHz具有较不陡峭的二阶跌落。因此，图1的常规偏移消除环路100的相位位移图(在5MHz左右开始弯曲)与图3的偏移消除环路300的相位位移图(在20MHz左右开始弯曲)相比，在低得多的频率下开始弯曲。

这证明了对于这个特定仿真角(simulation corner)，相位裕度改进大约27度(对于图1的环路大约60度的相位裕度和对于图3的环路大约87度的相位裕度之间的差)。这表明，图3的偏移消除环路300比图1的常规偏移消除环路100显著更稳定。换句话说，图3的偏移消除环路300在变得不稳定之前能够容忍显著更大的开环相位位移(或延时)。在其他的仿真角中，图1的环路100中的寄生极点会使该环路不稳定。对于给定的滤波器尺寸，图3的环路300中的较少的极点也使得较容易管理环路稳定性。

图5的波特图示出，(与图1的环路滤波器的面积相比)对于图3的环路滤波器，相似的面积可以实现大于80度的相位裕度。然而，如果可以容忍较低的相位裕度(例如60度)，那么可以减小图3的环路滤波器的面积(与图1的环路滤波器的面积相比)而同时保持相同的稳定性。

图6示出按照本发明的实施例的偏移补偿环路300的瞬态响应。顶部的图示出输入信号602，其在时间t＝0时开始于0伏特，接近时间t＝20ns时向下阶跃到负60毫伏，然后在接近时间t＝150ns时向上阶跃到正60毫伏。底部的图示出输出信号604，其响应于输入信号602的DC偏移电压。具体来说，参考图3，输入信号602对应于输入信号I_{OFF_IN}的电压，输出信号604对应于电压信号V_{OFF_OUT}。可以看出，环路300需要花大约50纳秒来补偿输入信号的每个电压阶跃。从图6进一步看出，对于-60mV输入阶跃，存在大约+1mV的残余偏移，对于+60mV输入阶跃，存在大约-1mV的残余偏移。

图7示出图1的常规偏移消除环路100的前向增益702和按照本发明的实施例的图3的偏移消除环路300的前向增益704。可以看出，对于图3的偏移消除环路300，前向增益曲线总体较低。本申请人相信，这是因为增加晶体管Mofcp和Mofcn减少了第一级的等效增益。等效gm的略微下降也使得峰值频率和总带宽降低。因此，为了补偿该级的增益会发生的这个下降，可能需要增加DC增益。

图8示出按照本发明实施例的用于连续时间电路的偏移消除的电路800，该电路800包括级联放大器的电路。这个电路800类似于图3中的电路300。区别在于，均衡器级链(Eq1、Eq2、Eq3和Eq4)由更通用的放大器级链(Amp1、Amp2、Amp3和Amp4)代替。按照本发明的实施例，第一级放大器级(Amp1)可以如图4所示实现。

图9是现场可编程门阵列(FPGA)900的简化部分方框图，其可以包括本发明的各方面。应该理解，本发明的实施例可以用于多种类型的集成电路，例如现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、复杂可编程逻辑器件(CPLD)、可编程逻辑阵列(PLA)、数字信号处理器(DSP)和专用集成电路(ASIC)。

FPGA 900在其″核″内包括二维阵列的可编程逻辑阵列块(或LAB)902，其通过具有变化的长度和速度的列互连导体和行互连导体的网络互连。LAB 902包括多个(例如10个)逻辑元件(或LE)。

LE是可编程逻辑块，其提供来用于高效实现用户定义的逻辑功能。FPGA具有多个逻辑元件，其可以被配置为实现各种组合功能和时序功能。逻辑元件可以访问可编程互连结构。可编程互连结构可以被编程为以几乎任何期望的配置互连逻辑元件。

FPGA 900也可以包括分布式存储器结构，其包括遍及整个阵列提供的具有变化尺寸的随机访问存取存储器(RAM)块。例如，RAM块包括块904、块906和块908。这些存储器块也可以包括移位寄存器和FIFO缓冲器。

FPGA 900可以进一步包括数字信号处理(DSP)块910，其可以实现例如具有加或减特征的乘法器。在这个示例中，位于芯片外围的输入/输出元件(IOE)912支持多个单端和差分输入/输出标准。每个IOE 912耦合到FPGA 900的外部端(即管脚)。收发器(TX/RX)通道阵列可以如图所示布置，例如每个TX/RX通道电路920耦合到若干LAB。TX/RX通道电路920除了其他电路之外，还可以包括这里所述的偏移消除电路。

应当理解，仅出于说明性目的而在此描述FPGA 900，并且本发明可以实现在多种不同类型的PLD、FPGA和ASIC中。

本发明也可以实现在将FPGA作为若干部件之一的系统中。图10示出可以体现本发明的技术的示例性数字系统1000的方框图。系统1000可以是已编程的数字计算机系统、数字信号处理系统、专用数字交换网或者其他处理系统。此外，可以针对多种应用设计这类系统，例如远距离通信系统、汽车系统、控制系统、消费电子产品、个人计算机、因特网通信和网络等。进一步，系统1000可以提供在单个板、多个板体上，或者在多个外壳内。

系统1000包括由一个或更多总线互连到一起的处理单元1002、存储器单元1004和输入/输出(I/O)单元1006。根据这个示例性实施例，FPGA 1008嵌入在处理单元1002中。FPGA 1008可以用于系统1000内的多种不同目的。例如，FPGA 1008可以是处理单元1002的逻辑构建块(building block)，支持其内部和外部的操作。FPGA 1008被编程为实现其在系统工作中担当特定角色所必须的逻辑功能。FPGA 1008可以通过连接1010专门耦合到存储器1004并且通过连接1012专门耦合到I/O单元1006。

处理单元1002可以将数据引导到适当的系统部件以便处理或存储，执行存储器1004中存储的程序，经由I/O单元1006接收并发送数据，或其他类似功能。处理单元1002可以是中央处理单元(CPU)、微处理器、浮点协处理器、图形协处理器、硬件控制器、微控制器、被编程用作控制器的现场可编程门阵列、网络控制器或任何类型的处理器或控制器。此外，在许多实施例中，通常不需要CPU。

例如，一个或更多FPGA 1008可以代替CPU控制系统的逻辑操作。作为另一个示例，FPGA 1008用作可重配置处理器，其可以根据需要被重新编程，从而处理特定的计算任务。替换地，FPGA 1008其本身可以包括嵌入式微处理机。存储器单元1004可以是随机访问存取存储器(RAM)、只读存储器(ROM)、硬盘或软盘介质、闪速存储器、磁带或者任何其他存储装置，或这些存储装置的组合。

在以上描述中，给出了许多具体细节，以彻底理解本发明的实施例。然而，本发明示出的实施例的上述描述无意穷尽或者将本发明限制于所公开的精确形式。本领域技术人员会认识到，可以在没有一个或更多具体细节的情况下，或用其他方法、部件等来实施本发明。

在其他实例中，没有示出或者详细描述众所周知的结构或操作，以避免使本发明的各方面变得模糊。虽然出于说明性目的而在此描述了本发明的具体实施例和示例，但是如本领域技术人员会认识到，在本发明的范围内多种等价修改是可能的。可以按照上面详细的描述对本发明作出这些修改。

Claims

1.一种电路，包括：

多级放大器链，在所述链中包括第一级放大器级和末级放大器级；以及

偏移消除环路，其被配置为接收所述末级放大器级的输出并且将偏移校正电压信号提供到所述第一级放大器级。

2.根据权利要求1所述的电路，进一步包括：

所述第一级放大器级中的输入晶体管，所述输入晶体管具有栅极、源极和漏极，其中所述输入晶体管的栅极被配置为接收输入信号；以及

所述第一级放大器级中的偏移补偿晶体管，所述偏移补偿晶体管具有栅极、源极和漏极，其中所述偏移补偿晶体管的源极电连接到所述输入晶体管的漏极，并且所述偏移补偿晶体管的栅极上的电压由所述偏移校正电压信号确定。

3.根据权利要求2所述的电路，进一步包括：

电阻器，其被配置为与所述偏移补偿晶体管的沟道并联，其中所述电阻器的一端电耦合到所述偏移补偿晶体管的源极，并且所述电阻器的另一端电耦合到所述偏移补偿晶体管的漏极。

4.根据权利要求3所述的电路，进一步包括：

阻抗，其电耦合到所述偏移补偿晶体管的漏极；以及

尾电流源，其电耦合到所述偏移补偿晶体管的漏极。

5.根据权利要求4所述的电路，进一步包括：

所述第一级放大器级中的源极跟随器电路，所述源极跟随器电路被配置为接收所述偏移校正电压信号并且产生缓冲电压，所述缓冲电压施加为所述偏移补偿晶体管的栅极上的电压。

6.根据权利要求5所述的电路，其中所述源极跟随器电路包括电流源和具有栅极、源极和漏极的偏移输入晶体管，其中所述偏移校正电压信号被施加到所述偏移输入晶体管的栅极，并且其中所述缓冲电压产生于所述电流源和所述偏移输入晶体管的源级之间的节点上。

7.根据权利要求1所述的电路，其中所述偏移消除环路包括单个跨导放大器，所述单个跨导放大器输出所述偏移校正电压信号。

8.根据权利要求7所述的电路，其中所述偏移消除环路进一步包括：

低通滤波器，其被配置为接收所述末级放大器级的输出并且将过滤后的输出提供到所述跨导放大器的输入。

9.根据权利要求7所述的电路，其中所述偏移消除环路进一步包括：

反馈负载，其耦合到所述跨导放大器的输出。

10.根据权利要求9所述的电路，其中所述反馈负载包括反馈电阻器和反馈电容器，所述反馈电阻器和反馈电容器两者都具有电连接到所述跨导放大器的输出的一端和电连接到地的另一端。

11.根据权利要求2所述的电路，其中

所述输入信号包括差分输入信号，

所述输入晶体管是被配置为接收所述差分输入信号的一对输入晶体管中的一个，

所述偏移校正电压信号包括差分偏移校正电压信号，以及

所述偏移补偿晶体管是一对偏移补偿晶体管中的一个。

12.根据权利要求1所述的电路，其中所述多级放大器链包括多级均衡器链，并且第一级放大器级和末级放大器级分别包括第一级均衡器级和末级均衡器级。

13.根据权利要求1所述的电路，其中所述偏移补偿环路生成一个主极点和单个重要的寄生极点。

14.根据权利要求1所述的电路，其中所述偏移补偿环路在较高频率处响应于幅值具有二阶跌落。

15.一种方法，包括：

由一系列放大器级接收连续时间输入信号；

由所述一系列放大器级放大所述连续时间输入信号，以便产生连续时间输出信号；

将所述连续时间输出信号输入到偏移消除环路；

由所述偏移消除环路产生偏移校正电压信号；以及

将所述偏移校正电压信号施加到放大器级中的偏移补偿晶体管的栅极。

16.根据权利要求15所述的方法，其中所述偏移校正电压信号是使用单个跨导放大器产生的。

17.根据权利要求15所述的方法，其中所述一系列放大器级包括一系列均衡器级。

18.根据权利要求15所述的方法，其中所述偏移消除环路生成一个主极点和单个重要的次极点。

19.根据权利要求15所述的方法，其中所述偏移消除环路在较高频率处响应于幅值具有二阶跌落。

20.一种集成电路，其包括：

级联电路，其具有多个均衡器级，包括第一级均衡器级和末级均衡器级，所述第一级均衡器级被配置为接收差分输入信号，并且所述末级均衡器级被配置为输出差分输出信号；

偏移消除环路，其被配置为接收所述差分输出信号并且产生差分偏移校正电压信号，所述差分偏移校正电压信号被施加在所述第一级均衡器级内；

所述第一级均衡器级中的一对输入晶体管，其中所述输入晶体管的栅级被配置为接收所述差分输入信号；

所述第一级均衡器级中的一对偏移补偿晶体管，其中每个偏移补偿晶体管的源极电连接到对应的输入晶体管的漏极，并且施加到所述偏移补偿晶体管的栅极上的电压由所述差分偏移校正电压信号确定；以及

一对电阻器，每个所述电阻器被配置为与对应的偏移补偿晶体管的沟道并联。