CN111064440A - 基于复本参考的用于具有源极跟随器输出级的运算放大器的自动归零技术 - Google Patents

基于复本参考的用于具有源极跟随器输出级的运算放大器的自动归零技术 Download PDF

Info

Publication number
CN111064440A
CN111064440A CN201910859732.9A CN201910859732A CN111064440A CN 111064440 A CN111064440 A CN 111064440A CN 201910859732 A CN201910859732 A CN 201910859732A CN 111064440 A CN111064440 A CN 111064440A
Authority
CN
China
Prior art keywords
stage
output
circuit
source follower
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910859732.9A
Other languages
English (en)
Other versions
CN111064440B (zh
Inventor
米歇尔·皮卡尔迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111064440A publication Critical patent/CN111064440A/zh
Application granted granted Critical
Publication of CN111064440B publication Critical patent/CN111064440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45757—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedforward circuit
    • H03F3/45762—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedforward circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H03G1/0094—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/159—Indexing scheme relating to amplifiers the feedback circuit being closed during a switching time
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/396—Indexing scheme relating to amplifiers the output of an amplifier can be switched on or off by a switch to couple the output signal to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/69—Indexing scheme relating to amplifiers the amplifier stage being a common drain coupled MOSFET, i.e. source follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45444—Indexing scheme relating to differential amplifiers the CMCL comprising a sample and hold circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及一种基于复本参考的用于具有源极跟随器输出级的运算放大器的自动归零技术。一种电子电路包括输入级、以操作方式耦合到所述输入级的增益级、以操作方式耦合到所述增益级的主要输出级、与所述主要输出级并行地以操作方式耦合到所述增益级的复本输出级，和时钟电路。所述时钟电路在多个阶段中操作所述电子电路，所述多个阶段包含：采样阶段，其用以使所述主要输出级和所述复本输出级与所述增益级断开连接以获得偏移电压；有源阶段，其用以重新连接所述主要输出级以施加所述偏移电压，从而减小所述主要输出级处的偏移；以及中间阶段，其用以在所述有源阶段之前首先将所述复本输出级重新连接到所述增益级。

Description

基于复本参考的用于具有源极跟随器输出级的运算放大器的 自动归零技术
技术领域
本申请涉及电子电路和系统，且更确切来说涉及电子电路和系统的运算放大器(opamp)。
背景技术
电子电路和系统通常包含一或多个运算放大器(opamp)。运算放大器包含在许多不同类型的电子电路中，包含放大信号的电路。理想地，运算放大器具有零偏移电压。偏移电压通常为添加到由电子电路处理的信号的不希望的电压。在实际(非理想)运算放大器中，非零偏移电压由构成运算放大器电路的电路的变化(例如，过程、几何形状、温度等的变化)产生。需要减小运算放大器的偏移以改善电子电路的性能。
发明内容
本发明的第一方面提供一种电子电路，其包括：输入级；增益级，其以操作方式耦合到所述输入级；主要输出级，其以操作方式耦合到所述增益级；复本输出级，其与所述主要输出级并行地以操作方式耦合到所述增益级；以及时钟电路，其经配置以在多个阶段中操作所述电子电路，所述多个阶段包含：采样阶段，其用以使所述主要输出级和所述复本输出级与所述增益级断开连接以获得偏移电压；有源阶段，其用以重新连接所述主要输出级以施加所述偏移电压，从而减小所述主要输出级处的偏移；以及中间阶段，其用以在所述有源阶段之前首先将所述复本输出级重新连接到所述增益级。
本发明的另一方面提供一种操作运算放大器(opamp)电路的方法，所述方法包括：使所述运算放大器电路的源极跟随器输出级和所述运算放大器电路的复本源极跟随器级与所述运算放大器电路的增益级断开连接；将第一采样保持电容器的电压施加到所述源极跟随器输出级，并将所述运算放大器电路的所述增益级和输入级的偏移电压采样到第二采样保持电容器上；将所述复本输出级的输出晶体管的源极或漏极连接到所述增益级；使所述复本输出级的所述输出晶体管的所述源极或所述漏极与所述增益级断开连接；以及重新连接所述源极跟随器输出级的输出晶体管的栅极并将所述偏移电压施加到所述源极跟随器输出级的所述输出晶体管的所述栅极。
本发明的另一方面提供一种电子系统，其包括：运算放大器(opamp)电路，其包含：输入级；增益级；以及源极跟随器输出级；以及自动归零电路，其包含：复本源极跟随器级，其与所述源极跟随器输出级并行地以操作方式耦合到所述增益级；以及时钟电路，其经配置以在多个阶段中操作所述自动归零电路，所述多个阶段包含：采样阶段，其用以使所述源极跟随器输出级和所述复本源极跟随器级与所述增益级断开连接以获得偏移电压；有源阶段，其用以重新连接所述源极跟随器输出级以施加所述偏移电压，从而减小所述源极跟随器输出级处的偏移；以及中间阶段，其用以在所述有源阶段之前首先将所述复本源极跟随器级重新连接到所述增益级。
附图说明
在不一定按比例绘制的附图中，相似标号可以在不同视图中描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文件中所论述的各种实施例。
图1是包含运算放大器电路的信号放大电路的实例。
图2是图1的信号放大电路的电路图，其展示运算放大器电路的更多细节。
图3是运算放大器电路和自动归零电路的电路图。
图4A和4B是用以操作本文中所描述的电路的开关的时钟信号波形的说明。
图5是表示图3的电路的操作的信号波形的说明。
图6是展示用于减小运算放大器电路中的偏移的方法的运算放大器电路的部分的电路图。
图7是图3和图6的电路的操作的模拟的说明。
图8是操作运算放大器电路的方法的流程图。
图9说明根据本文中描述的一些实施例的实例机器的框图。
具体实施方式
图1是包含运算放大器的信号放大电路的实例。所述电路具有为(1+R2/R1)的闭环增益。运算放大器(σIN)的输入参考偏移由电路的闭环增益放大，或
σOUT＝σIN(1+R2/R1)，
其中σOUT是总电路的输出参考偏移。一般来说，对于将输入信号放大增益因数的任何电路，输出参考偏移将等于输入参考偏移乘以增益因数。
图2是图1的信号放大电路的实例的电路图，其展示运算放大器电路的更多细节。运算放大器205包含输入级210、增益级215和输出级220。输入级210包含差分晶体管对和偏置电流IB。运算放大器的每个电路元件促成运算放大器的偏移电压σIN，但输入级的差分对通常为偏移的最大促成因素。增益级215可包括数目N个中间增益级，其中N为一或更大的整数。更多中间增益级将更多开环增益提供到运算放大器。
输出级220包含作为源极跟随器连接的输出晶体管。晶体管是n型场效应晶体管(NFET)，并且来自增益级215的输入到输出级220的信号被施加到晶体管的栅极端子(G)。从源极端子(S)获取输出信号。输出级220具有高电流驱动能力，这是因为输出级的输出阻抗较低，且大致等于输出晶体管的跨导(gm)的倒数或1/gm。假定输出级220的输出晶体管在饱和区中工作，就直流电(DC)偏置和瞬态偏置来说，输出晶体管的栅极端子的栅极电压(VG)与输出电压(VOUT)有关，如以下方程中所示。
VG＝VOUT+VGS，
Ids＝(1/2)(μn·COX)(W/L)(VGS-Vth)2，且
VGS＝{2·Ids/[(μn·COX)(W/L)]}1/2+Vth，
其中VGS是晶体管的栅极端子与源极端子之间的电压，Ids是从漏极端子到源极端子的电流，μn是NFET中的载流子(电子)的迁移率，COX是晶体管的栅极氧化物的电容，W和L是晶体管的沟道的宽度和长度，并且Vth是晶体管的阈值电压。
图3是用以减小图2的运算放大器的偏移(自动归零)的方法的电路图。运算放大器305包含自动归零电路，所述自动归零电路包含数个开关SX、SY和SZ，以及两个采样保持电容器CSHN和CSHO。自动归零技术包含采样阶段和有源阶段。图4A是用以在采样阶段和有源阶段中操作图3的电路的开关的时钟信号波形的说明。假定波形上的“高”电平激活(闭合)开关，并且波形上的“低”电平将(断开)开关撤销激活。水平轴线是时间。在采样阶段期间，开关SX和SY断开(或撤销激活)，并且来自增益级的偏移被采样到电容器CSHN上。在采样阶段期间，由采样保持电容器CSHO将输出级220的输出晶体管的栅极保持为约VG的电压以保持输出稳定。同样在采样阶段期间，开关SZ闭合(或激活)，使得输入级的差分对的两个栅极都连接到VIN。在有源阶段期间，使用电容器CSHN上的电压来减小运算放大器的输出的偏移。
在有源阶段中，开关SZ断开并且SY闭合以恢复到输入级210的差分对的正常连接。开关SX闭合以将增益级215连接到输出级220。采样到电容器CSHN上的电压可用作电流源或电压源以减小运算放大器的偏移。当开关SX闭合时，由于在采样阶段期间增益级的最末级的输出电压与有源阶段中输出晶体管的栅极之间的DC电压值失配，在电容器CSHN与CSHO之间存在瞬态电荷共享。
图5是表示图3的电路从采样阶段到有源阶段的改变的信号波形的说明。波形505表示从采样阶段到有源阶段的改变，其对应于开关SX的激活以将增益级的最末级的输出连接到输出级的输出晶体管的栅极。波形510表示电容器CSHN处的电压VX，并且波形515表示输出晶体管的源极处的输出电压(VOUT)。波形505展示紧接在从采样阶段到有源阶段的改变之后的电荷共享阶段520。
如上文所解释，在VOUT与VX之间的采样阶段结束时电压将存在失配。根据VG＝VOUT+VGS确定电压VOUT。电压VX取决于采样阶段中的闭环系统和在采样阶段期间增益级的最末(第N)级的阻抗。在采样阶段期间第N级的输出的阻抗未必与有源阶段期间相同，这致使VX与VG具有失配。如波形510和515中所展示，VOUT和VX根据失配下降或跳跃。电荷共享阶段之后是恢复阶段525，在恢复阶段525期间电压稳定。运算放大器的输出处的此干扰或噪声不是期望的。可通过增加CSHO的电容来减小噪声，但这将涉及可能不期望的电路大小损失。另一选项是极大地增加运算放大器的驱动电流以增加带宽以便快速地响应纹波噪声，但这增加了运算放大器电路的功率消耗，这同样可能是不期望的。
图6是运算放大器电路的部分的电路图，其展示用于减小图2的运算放大器的偏移的另一方法。所述图式展示了运算放大器的主要或操作输出级620和运算放大器的增益级的最末(第N)级617的一部分。运算放大器的自动归零电路包含复本输出级625。在图6的实例中，输出级是源极跟随器输出级，并且复本输出级是复本源极跟随器级。两个级包含作为源极跟随器连接的NFET。偏置电流吸收器IREPLICA使复本输出级的NFET偏置。
图6中还展示时钟电路630。时钟电路630产生一或多个时钟信号以在包含采样阶段、有源阶段和中间阶段的多个阶段中操作运算放大器电路和自动归零电路。自动归零电路还包含开关SY和SZ，如图3中所展示。在图6的实施例中，图3中的开关SX由指定为S1、S2和S3的开关替换。
图4B是用以在采样阶段、中间阶段和有源阶段中操作开关SY、SZ、S1、S2和S3的时钟信号波形的说明。在采样阶段中，开关SY断开且开关SZ闭合。主要输出级620和复本输出级625通过时钟信号开口(撤销激活)开关S1和S2与增益级断开连接。当采样保持电容器CSHO在输出晶体管的栅极端子处维持栅极电压VG时，在采样保持电容器CSHN上获得偏移电压。
在采样阶段期间，来自时钟电路630的时钟信号闭合(激活)开关S3。自动归零电路包含由开关S3连接到增益级的最末级的输出的阻抗修改器电路635。阻抗修改器电路635修改最末级的输出阻抗，以使得将直到最末级的所有偏移电压采样到采样保持电容器CSHN上更加容易。在图6的实施例中，阻抗修改器电路635包含二极管连接式晶体管，并且最末级处的阻抗是二极管连接式晶体管的1/gm。
在中间阶段中，通过耦合到复本级的输出晶体管的源极的时钟电路630闭合(激活)开关S1，在有源阶段之前仅将复本输出级首先重新连接到增益级。当重新连接复本输出级时，在标注为VX的电路节点与复本输出级晶体管之间进行电荷共享。主要输出级520不受影响，这是因为开关S2仍断开，并且主要输出级的晶体管的栅极仍由电容器CSHO保持。在有源阶段之前的此电荷共享导致复本输出级的栅极端子的DC偏置极接近于由主要输出级的VGS和VOUT指定的栅极电压。这减少了输出VOUT处的噪声或干扰。在中间阶段之后的有源阶段期间，时钟电路断开(撤销激活)开关S1以使复本输出级的晶体管的源极端子断开连接，并且闭合(激活)开关S2以重新连接复本输出级的晶体管的主要输出级和栅极端子。
采样阶段可具有50纳秒(50ns)到200ns的数量级。采样阶段的持续时间可取决于运算放大器的开环带宽和其转换速率。增大到运算放大器的驱动电流(例如，ICC)增加了其带宽和转换速率，并且可减少采样阶段所需的时间。有源阶段可具有一微秒(1μs)的数量级。有源阶段的持续时间可取决于开关和采样电容器的泄漏电流。泄漏电流随时间改变电容器的经采样偏移；这通过下一采样阶段循环校正。如果驱动电流保持恒定，那么增加采样电容器的电容不仅可增加活动时间，而且将增加采样时间。中间阶段具有20ns或更小的数量级。因为源极跟随器级具有极低的输出阻抗以及低驱动电流，所以其可快速地提供必要电荷以均衡电路节点VX处的电荷。中间阶段的持续时间可随着较大CSHN电容或具有较高阻抗的S1开关而增加。
可通过将级的装置布置成彼此接近而将复本输出级与主要输出级匹配，以最小化失配。通过将复本输出级的IREPLICA调节成主要输出级的负载电流，可使用晶体管的W/L比率与晶体管的IDS中的一个或两个使主要输出级(VG)的栅极电压和复本级的输出电压的电平相同。晶体管的VGS之间的残差将为晶体管的Vth的差，如果两个装置被布置成在集成电路上彼此接近，那么所述差将较小。
可能有利的是使复本输出级的晶体管的VOUT等效于主要输出级的晶体管的VG以最小化由于主要输出级在有源阶段期间重新连接时的电荷共享而导致的噪声。在采样阶段期间VX与VG之间的差量可取决于增益级的最末级的电路拓扑。如以上方程中所展示，可通过将复本级的晶体管的W/L比率或IDS大小设定成具有稍微高于主要输出级的VGS的VGS来设置复本输出级的晶体管的VOUT的电平。
图7是图3和图6的电路的操作的蒙特卡罗模拟的说明。波形705是图3的电路的VOUT，且波形710是图6的电路的VOUT。在715处，启用电路中的自动归零。在715之前，VOUT的偏移是显而易见的。在715之后，偏移减小，但在VOUT波形中，纹波噪声显而易见。可以看出，图3的电路的输出的噪声更大，且图6的电路减少了输出处的纹波噪声。这在例如模数转换器(ADC)、数模转换器(DAC)、温度传感器等较高精度模拟电路应用中可为重要的。在不增加采样保持电容器的大小或增加运算放大器的驱动电流以增加带宽的情况下实现纹波噪声的减小。另外，不采用无源或有源滤波器，因此进一步节省了面积和电流中的一个或两个。
图8是操作运算放大器电路的方法的流程图。运算放大器电路包含源极跟随器输出级和源极跟随器级的复本。运算放大器电路还包含输入级和增益级。在805处，使源极跟随器输出级和复本源极跟随器级两者与增益级断开连接。在810处，将第一采样保持电路的电压施加到源极跟随器输出级以保持运算放大器的输出稳定。将输入级和增益级的偏移电压采样到第二采样保持电容器上。
在815处，将复本输出级的输出晶体管的源极或漏极端子连接到增益级。使连接维持足够长的时间以完成第二采样保持电容器与输出晶体管之间的电荷共享并使电压稳定。在820处，接着使复本输出级的输出晶体管的源极或漏极与增益级断开连接。在825处，重新连接源极跟随器输出级的输出晶体管的栅极，并且将偏移电压施加到输出晶体管的栅极。
图9说明可在上面执行本文中所论述的技术(例如，方法)中的任一或多个的实例机器900的框图。在替代实施例中，机器900可操作为独立装置，或可连接(例如，联网)到其它机器。在联网部署中，机器900可在服务器-客户端网络环境中作为服务器机器、客户端机器或这两者操作。在实例中，机器900可以充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器900可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络器具、IoT装置、汽车系统，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单一机器，但术语“机器”也将被视为包含个别地或共同地执行指令集(或多个集合)以执行本文中所论述的方法中的任何一或多种(例如，云计算、软件即服务(SaaS)、其它计算机集群配置)的任何机器集合。
如本文中所描述，实例可以包含逻辑、组件、装置、封装或机制，或者可以通过逻辑、组件、装置、封装或机制操作。电路系统是在包含硬件(例如，简单电路、栅极、逻辑等)的有形实体中实施的电路的总集(例如，集合)。电路系统成员可以随时间推移和基础硬件变化而为灵活的。电路系统包含当操作时可单独或组合地执行特定任务的部件。在实例中，可以不可改变地设计电路系统的硬件以实行特定操作(例如，硬连线)。在实例中，电路系统的硬件可以包含可变地连接的物理组件(例如，执行单元、晶体管、简单电路等)，所述物理组件包含以物理方式修改(例如，不变集中式粒子的磁性、电气可移动放置等)以对特定操作的指令进行编码的计算机可读媒体。在连接物理组件时，硬件构成的基础电性质例如从绝缘体改变成导体或从导体改变成绝缘体。指令使得参与的硬件(例如，执行单元或加载机构)能够经由可变连接产生硬件中的电路系统的部件以当在操作中时实行特定任务的部分。因此，当装置操作时，计算机可读媒体以通信方式耦合到电路系统的其它组件。在实例中，物理组件中的任一个可以用于多于一个电路系统中的多于一个部件中。例如，在操作下，执行单元可在一个时间点用于第一电路系统中的第一电路，并且在不同时间由第一电路系统中的第二电路或由第二电路系统中的第三电路再使用。
机器(例如，计算机系统)900可包含处理装置902(例如，硬件处理器、中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合)、主存储器904(例如，只读存储器(ROM)、闪存器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器906(例如，闪存器、静态随机存取记忆体(SRAM)等)和数据存储系统918，其中的一些或全部可经由互连件(例如，总线)930彼此通信。
处理装置902可以表示一或多个通用处理装置，例如微处理器、中央处理单元等等。更确切地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置902还可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等等。处理装置902可经配置以执行用于执行本文中所论述的操作和步骤的指令926。装置可使用放大器、模数转换器(ADC)和数模转换器(DAC)以经由总线930通信和/或执行内部操作。计算机系统900可进一步包含网络接口装置908以经由网络920通信。
数据存储系统918可以包含机器可读存储媒体924(也称为计算机可读媒体)，其上存储有一或多个指令集926或体现本文中所描述的方法或功能中的任何一或多种的软件。指令926还可在其由机器900执行期间完全或至少部分驻留在主存储器904内或处理装置902内，主存储器904和处理装置902也构成机器可读存储媒体。装置可使用放大器、模数转换器(ADC)和数模转换器(DAC)以经由总线930通信和/或执行内部操作。
虽然机器可读存储媒体924在实例实施方案中展示为单个媒体，但术语“机器可读存储媒体”应被视为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集且致使机器执行本公开的方法中的任何一或多种的任何媒体。术语“机器可读存储媒体”因此应被视为包含但不限于固态存储器、光学媒体和磁性媒体。在实例中，集中式机器可读媒体包括具有多个粒子的机器可读媒体，所述粒子具有不变(例如，静止)质量。因此，集中式机器可读媒体是非暂时性传播信号。集中式机器可读媒体的特定实施例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))、NAND和NOR闪存装置、相变存储器装置、3DXP存储器装置、自旋传递扭矩存储器装置(STTRAM)和其它磁存储器；磁盘，例如内部硬盘和可移动磁盘；磁光盘；以及CD-ROM和DVD-ROM磁盘。装置可使用放大器、模数转换器(ADC)和数模转换器(DAC)以经由总线930通信和/或执行内部操作。
机器900可进一步包含显示单元、字母数字输入装置(例如，键盘)和用户接口(UI)导航装置(例如，鼠标)。在实例中，显示单元、输入装置或UI导航装置中的一或多个可以是触摸屏显示器。所述机器是信号发生装置(例如，扬声器)，或一或多个传感器，例如全球定位系统(GPS)传感器、指南针、加速度计或一或多个其它传感器。机器900可包含输出控制器，例如串行(例如，通用串行总线(USB))、并行或其它有线或无线接口(例如，红外(IR)、近场通信(NFC)等)，以传达或控制一或多个外围装置(例如，打印机、读卡器等)。
指令926(例如，软件、程序、操作系统(OS)等)或存储在数据存储系统918上的其它数据可以由主存储器904存取以供处理装置902使用。主存储器904(例如，DRAM)通常是快速但易失性的，且因此属于不同于数据存储系统918(例如，SSD)的存储类型，所述数据存储系统918适于适合于长期存储，包含当处于“关闭”条件下时。供用户或机器900使用的指令926或数据通常加载在主存储器904中，以供处理器902使用。在主存储器904已满时，可分配来自数据存储系统918的虚拟空间以补充主存储器904；然而，因为数据存储系统918通常比主存储器904慢且写入速度通常比读取速度慢至少两倍，所以虚拟存储器的使用由于存储装置时延(相比于主存储器904，例如DRAM)可能极大地降低用户体验。此外，将数据存储系统918用于虚拟存储器可能极大地缩短数据存储系统918的可用寿命。
相比于虚拟存储器，虚拟存储器压缩(例如，LinuxTM内核特征“ZRAM”)使用存储器的部分作为压缩块存储装置以避免寻呼到数据存储系统918。在压缩块中进行寻呼直到有必要将此数据写入到数据存储系统918为止。虚拟存储器压缩增大主存储器904的可用大小，同时减少数据存储系统918上的磨损。
针对移动电子装置或移动存储装置而优化的存储装置传统上包含MMC固态存储装置(例如，微安全数字(microSDTM)卡等)。MMC装置包含与主机(例如，主机装置)的若干并行接口(例如，8位并行接口)，且通常可从主机移除且与主机分离的组件。相比之下，eMMCTM装置附接到电路板且被视为主机的组件，其读取速度比得上基于串行ATATM(串行高级技术(AT)附接，或SATA)的SSD装置。然而，对移动装置性能的需求继续增加，以便完全启用虚拟或扩增实境装置，利用提高的网络速度等。响应于此需求，存储装置已从并行移位到串行通信接口。包含控制器和固件的通用快闪存储(UFS)装置使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机通信，这进一步推进了更高的读取/写入速度。
指令924可以进一步利用多个传送协议中的任一个(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)经由网络接口装置908使用传输媒体在网络920上传输或接收。实例通信网络可以包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络和无线数据网络(例如，称为
Figure BDA0002199358880000091
的电气电子工程师学会(IEEE)802.11系列标准、称为
Figure BDA0002199358880000092
的IEEE 802.16系列标准)、IEEE 802.15.4系列标准、对等(P2P)网络，以及其它网络。在实例中，网络接口装置908可以包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到网络920。装置可使用放大器、模数转换器(ADC)和数模转换器(DAC)以经由总线930通信和/或执行内部操作。在实例中，网络接口装置908可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个无线地通信。术语“传输媒体”应被认为包含能够存储、编码或携载指令以供机器900执行的任何无形媒体，且包含数字或模拟通信信号或其它无形媒体以促进此类软件的通信。
上文描述意图为说明性的，而不是限定性的。例如，上述实例(或其一或多个方面)可以彼此组合使用。例如所属领域的普通技术人员在查阅以上描述后可使用其它实施例。在理解以下的情况下进行提交：其将不会用于解释或限制权利要求书的范围或含义。另外，在以上具体实施方式中，可将各种特征分组在一起以简化本发明。不应将此情况解释为希望未要求保护的公开特征对任何权利要求来说是必需的。相反地，本发明主题可以在于比特定所揭示实施例的所有特征要少。因此，特此将以下权利要求并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期这类实施例可以各种组合或排列形式彼此组合。本发明的范围应该通过参考所附的权利要求书以及所述权利要求书所授予的等效物的完整范围来确定。

Claims (20)

1.一种电子电路，其包括：
输入级；
增益级，其以操作方式耦合到所述输入级；
主要输出级，其以操作方式耦合到所述增益级；
复本输出级，其与所述主要输出级并行地以操作方式耦合到所述增益级；以及
时钟电路，其经配置以在多个阶段中操作所述电子电路，所述多个阶段包含：
采样阶段，其用以使所述主要输出级和所述复本输出级与所述增益级断开连接以获得偏移电压；
有源阶段，其用以重新连接所述主要输出级以施加所述偏移电压，从而减小所述主要输出级处的偏移；以及
中间阶段，其用以在所述有源阶段之前首先将所述复本输出级重新连接到所述增益级。
2.根据权利要求1所述的电子电路，其中所述主要输出级是源极跟随器输出级，并且所述复本输出级是复本源极跟随器级。
3.根据权利要求2所述的电子电路，其包含：
第一开关电路，其耦合到所述增益级的输出和所述复本源极跟随器级的输出晶体管的源极或漏极；
第二开关电路，其耦合到所述增益级的所述输出、所述复本源极跟随器级的所述输出晶体管的栅极和所述源极跟随器输出级的输出晶体管的栅极；以及
其中所述时钟电路经配置以产生时钟信号，所述时钟信号在所述采样阶段期间撤销激活所述第一开关电路和所述第二开关电路，在所述中间阶段期间激活所述第一开关电路并撤销激活所述第二开关电路，且在所述有源阶段期间撤销激活所述第一开关电路并激活所述第二开关电路。
4.根据权利要求3所述的电子电路，其包含：
阻抗修改器电路元件；
第三开关电路，其连接在所述阻抗修改器电路元件与所述增益级的输出之间；以及
其中所述时钟信号在所述采样阶段期间激活所述第三开关电路且在所述中间阶段和所述有源阶段期间撤销激活所述第三开关电路。
5.根据权利要求4所述的电子电路，其中所述阻抗修改器电路元件包含二极管连接式晶体管。
6.根据权利要求4所述的电子电路，其包含：
第一输入晶体管和第二输入晶体管，其包含在所述输入级中且耦合为差分晶体管对，其中所述第一晶体管的栅极是输入电路节点；
第四开关电路，其耦合在所述第一输入晶体管和所述第二输入晶体管的栅极之间；
反馈电路，其耦合到所述源极跟随器输出级；
反馈电路路径，其包含连接在所述反馈电路与所述差分输入级的所述第二晶体管的栅极之间的第五开关电路；以及
其中所述时钟信号在所述采样阶段期间激活所述第四开关电路并撤销激活所述第五开关电路，且在所述中间阶段和所述有源阶段期间撤销激活所述第四开关电路并激活所述第五开关电路。
7.根据权利要求2所述的电子电路，其包含：
第一采样保持电容器，其连接到所述源极跟随器输出级的输出晶体管的栅极；以及
第二采样保持电容器，其连接到所述增益级的输出。
8.根据权利要求7所述的电子电路，其包含：
第一输入晶体管和第二输入晶体管，其包含在所述输入级中且耦合为差分晶体管对，其中所述第一晶体管的栅极是输入电路节点；
其中所述增益级包括所述增益级的输入与所述增益级的所述输出之间的多个中间增益级；以及
其中所述差分晶体管对和所述多个中间增益级的偏移电压在所述采样阶段期间被采样到所述第二采样保持电容器上。
9.根据权利要求2所述的电子电路，其中所述源极跟随器输出级和所述复本源极跟随器级各自包含输出晶体管，并且所述复本源极跟随器级的所述输出晶体管的栅极-源极电压(VGS)大于所述源极跟随器输出级的所述输出晶体管的所述栅极-源极电压。
10.一种操作运算放大器opamp电路的方法，所述方法包括：
使所述运算放大器电路的源极跟随器输出级和所述运算放大器电路的复本源极跟随器级与所述运算放大器电路的增益级断开连接；
将第一采样保持电容器的电压施加到所述源极跟随器输出级，并将所述运算放大器电路的所述增益级和输入级的偏移电压采样到第二采样保持电容器上；
将所述复本输出级的输出晶体管的源极或漏极连接到所述增益级；
使所述复本输出级的所述输出晶体管的所述源极或所述漏极与所述增益级断开连接；以及
重新连接所述源极跟随器输出级的输出晶体管的栅极并将所述偏移电压施加到所述源极跟随器输出级的所述输出晶体管的所述栅极。
11.根据权利要求10所述的方法，其包含在重新连接所述源极跟随器输出级的所述输出晶体管的所述栅极时，重新连接所述复本源极跟随器级的输出晶体管的栅极。
12.根据权利要求10所述的方法，其包含：
当使所述源极跟随器输出级和复本源极跟随器输出级断开连接时，使所述运算放大器电路的反馈电路路径断开连接；以及
当重新连接所述源极跟随器输出级的所述输出晶体管的所述栅极时，重新连接所述反馈电路路径。
13.根据权利要求10所述的方法，其包含：
当使所述源极跟随器输出级和所述复本源极跟随器级与所述增益级断开连接时，将所述运算放大器电路的输入差分晶体管对的晶体管的栅极连接在一起；以及
当重新连接所述复本输出级的所述输出晶体管的所述栅极和所述源极跟随器输出级的输出晶体管的栅极时，使所述输入差分晶体管对的所述晶体管的所述栅极断开连接。
14.根据权利要求13所述的方法，其中对所述偏移电压采样包含将所述输入级和所述增益级的多个中间增益级的偏移电压采样到所述第二采样保持电容器上。
15.一种电子系统，其包括：
运算放大器opamp电路，其包含：
输入级；
增益级；以及
源极跟随器输出级；以及
自动归零电路，其包含：
复本源极跟随器级，其与所述源极跟随器输出级并行地以操作方式耦合到所述增益级；以及
时钟电路，其经配置以在多个阶段中操作所述自动归零电路，所述多个阶段包含：
采样阶段，其用以使所述源极跟随器输出级和所述复本源极跟随器级与所述增益级断开连接以获得偏移电压；
有源阶段，其用以重新连接所述源极跟随器输出级以施加所述偏移电压，从而减小所述源极跟随器输出级处的偏移；以及
中间阶段，其用以在所述有源阶段之前首先将所述复本源极跟随器级重新连接到所述增益级。
16.根据权利要求15所述的电子系统，其中所述自动归零电路包含：
第一开关电路，其耦合到所述增益级的输出和所述复本源极跟随器级的输出晶体管的源极或漏极；
第二开关电路，其耦合到所述增益级的所述输出、所述复本源极跟随器级的所述输出晶体管的栅极和所述源极跟随器输出级的输出晶体管的栅极；以及
其中所述时钟电路经配置以产生时钟信号，所述时钟信号在所述采样阶段期间撤销激活所述第一开关电路和所述第二开关电路，在所述中间阶段期间激活所述第一开关电路并撤销激活所述第二开关电路，且在所述有源阶段期间撤销激活所述第一开关电路并激活所述第二开关电路。
17.根据权利要求16所述的电子系统，其中所述自动归零电路包含：
阻抗修改器电路元件；
第三开关电路，其连接在所述阻抗修改器电路元件与所述增益级的输出之间；以及
其中所述时钟信号在所述采样阶段期间激活所述第三开关电路且在所述中间阶段和所述有源阶段期间撤销激活所述第三开关电路。
18.根据权利要求17所述的电子系统，
其中所述运算放大器电路包含：
第一输入晶体管和第二输入晶体管，其包含在所述输入级中且耦合为差分晶体管对，其中所述第一晶体管的栅极是输入电路节点；以及
反馈电路，其耦合到所述源极跟随器输出级；
反馈电路路径，其从所述反馈电路到所述差分输入级的所述第二晶体管的栅极；
其中所述自动归零电路包含：
第四开关电路，其耦合在所述第一输入晶体管和所述第二输入晶体管的栅极之间；
第五开关电路，其在所述反馈电路与所述差分输入级的所述第二晶体管的所述栅极之间；并且
其中所述时钟信号在所述采样阶段期间激活所述第四开关电路并撤销激活所述第五开关电路，且在所述中间阶段和所述有源阶段期间撤销激活所述第四开关电路并激活所述第五开关电路。
19.根据权利要求15所述的电子系统，其中所述自动归零电路包含：
第一采样保持电容器，其连接到所述源极跟随器输出级的输出晶体管的栅极；以及
第二采样保持电容器，其连接到所述增益级的输出。
20.根据权利要求19所述的电子系统，其中所述运算放大器电路的所述增益级包括所述增益级的输入与所述增益级的所述输出之间的多个中间增益级；并且其中所述自动归零电路经配置以在所述采样阶段期间将所述输入级和所述多个中间增益级的偏移电压采样到所述第二采样保持电容器上。
CN201910859732.9A 2018-10-17 2019-09-11 基于复本参考的用于具有源极跟随器输出级的运算放大器的自动归零技术 Active CN111064440B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/162,975 US10673398B2 (en) 2018-10-17 2018-10-17 Auto-zero technique for opamps with a source-follower output stage based on replica referencing
US16/162,975 2018-10-17

Publications (2)

Publication Number Publication Date
CN111064440A true CN111064440A (zh) 2020-04-24
CN111064440B CN111064440B (zh) 2021-06-18

Family

ID=70280002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910859732.9A Active CN111064440B (zh) 2018-10-17 2019-09-11 基于复本参考的用于具有源极跟随器输出级的运算放大器的自动归零技术

Country Status (2)

Country Link
US (1) US10673398B2 (zh)
CN (1) CN111064440B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101059940A (zh) * 2006-04-18 2007-10-24 凌阳科技股份有限公司 消除运算放大器偏移电压的运算放大器驱动电路
CN102480271A (zh) * 2010-11-24 2012-05-30 阿尔特拉公司 用于连续时间电路的偏移消除
US20130134988A1 (en) * 2011-11-30 2013-05-30 Standard Microsystems Corporation Method and system for high gain auto-zeroing arrangement for electronic circuits
CN105024653A (zh) * 2014-05-02 2015-11-04 思睿逻辑国际半导体有限公司 用于mems电容性换能器的低噪声放大器
CN105099451A (zh) * 2015-07-31 2015-11-25 华为技术有限公司 差分放大电路及使用该差分放大电路的流水线模数转换器
CN107251436A (zh) * 2015-02-24 2017-10-13 欧姆尼设计技术有限公司 具有电压放大器的差分开关电容器电路和相关联的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344797B2 (en) * 2009-11-20 2013-01-01 Conexant Systems, Inc. Systems and methods for offset cancellation method for DC-coupled audio drivers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101059940A (zh) * 2006-04-18 2007-10-24 凌阳科技股份有限公司 消除运算放大器偏移电压的运算放大器驱动电路
CN102480271A (zh) * 2010-11-24 2012-05-30 阿尔特拉公司 用于连续时间电路的偏移消除
US20130134988A1 (en) * 2011-11-30 2013-05-30 Standard Microsystems Corporation Method and system for high gain auto-zeroing arrangement for electronic circuits
CN105024653A (zh) * 2014-05-02 2015-11-04 思睿逻辑国际半导体有限公司 用于mems电容性换能器的低噪声放大器
CN107251436A (zh) * 2015-02-24 2017-10-13 欧姆尼设计技术有限公司 具有电压放大器的差分开关电容器电路和相关联的方法
CN105099451A (zh) * 2015-07-31 2015-11-25 华为技术有限公司 差分放大电路及使用该差分放大电路的流水线模数转换器

Also Published As

Publication number Publication date
US20200127623A1 (en) 2020-04-23
US10673398B2 (en) 2020-06-02
CN111064440B (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
US9973198B2 (en) Telescopic amplifier with improved common mode settling
US9355693B2 (en) Memory receiver circuit for use with memory of different characteristics
EP3167546B1 (en) Current sense circuit using a single opamp having dc offset auto-zeroing
US8049653B2 (en) Amplifier and analog/digital converter
US10277175B2 (en) Switched-capacitor input circuit, switched-capacitor amplifier, and switched-capacitor voltage comparator
WO2014098971A1 (en) Low power analog to digital converter
US8299837B1 (en) Integrator-based common mode stabilization method applied to pseudo-differential switched-capacitor circuit
US9087567B2 (en) Method and apparatus for amplifier offset calibration
US9496012B2 (en) Method and apparatus for reference voltage calibration in a single-ended receiver
US9565379B2 (en) Ramp signal generator and CMOS image sensor having the same
US20160285433A1 (en) Configurable capacitor arrays and switched capacitor circuits
JP2011217252A (ja) 増幅回路、信号処理回路および半導体集積回路装置
CN109643729B (zh) 用于pga或pgia的低电容开关
EP2779444A1 (en) Leakage Compensation For Switched Capacitor Integrators
CN111064440B (zh) 基于复本参考的用于具有源极跟随器输出级的运算放大器的自动归零技术
US20140266845A1 (en) Buffer Amplifier Circuit
US9160948B2 (en) Replica noise generator using pixel modeling and ramp signal generator including the same
Gupta et al. A new flipped voltage follower with enhanced bandwidth and low output impedance
US11658655B2 (en) Precharge buffer stage circuit and method
US20180234747A1 (en) Parameter correction for cascaded signal components
US9413568B2 (en) Method and apparatus for calibrating an input interface
GB2604439A (en) Amplifier compensation circuits and methods
CN107800435B (zh) 一种电容阵列寄生效应的补偿电路和抵消方法
US20200403578A1 (en) Amplifier configurable into multiple modes
US20190363630A1 (en) Bias current supply techniques

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant