JP2012114914A - 連続時間回路のためのオフセットキャンセレーション - Google Patents
連続時間回路のためのオフセットキャンセレーション Download PDFInfo
- Publication number
- JP2012114914A JP2012114914A JP2011255026A JP2011255026A JP2012114914A JP 2012114914 A JP2012114914 A JP 2012114914A JP 2011255026 A JP2011255026 A JP 2011255026A JP 2011255026 A JP2011255026 A JP 2011255026A JP 2012114914 A JP2012114914 A JP 2012114914A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- circuit
- stage
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】マルチステージ増幅器チェーンであって、該マルチステージ増幅器チェーンは、該チェーン内に第1の増幅器ステージと最後の増幅器ステージとを含む、マルチステージ増幅器チェーンと、該最後の増幅器ステージの出力を受信することと、オフセット補正電圧信号を該第1の増幅器ステージに提供することとを行うように構成されているオフセットキャンセレーションループとを備えている、回路。
【選択図】図3
Description
(技術分野)
本発明は、概して、電気回路に関する。より詳細には、本発明は、連続時間回路のためのオフセットキャンセレーションに関する。
高速シリアルインターフェイス(「HSSI」)は、システム内のデバイス間で通信するために用いられ得る。典型的には、意図は、そのようなシステムにおける送信器が2つの明確なレベルと、これらのレベルのどちらかからもう一方のレベルへの明瞭な(すなわち、非常に急な)遷移とを有するデジタル(2進数の)信号を伝送することである。そのような急な遷移は、データを高速で伝送するために必須である。送信器から受信器に信号を伝える媒体は、通常、伝送される信号に損失を負わす。これらの損失は、概して、減少した信号振幅と、減少された遷移急勾配とを含む。
1つの実施形態は、オフセットキャンセレーションループを有するように構成される連続時間回路に関する。連続時間回路は、第1の増幅器ステージおよび最後の増幅器ステージを含むマルチステージ増幅器チェーンと、オフセットキャンセレーションループとを含む。オフセットキャンセレーションループは、最後の増幅器ステージの出力を受信し、オフセット補正電圧信号を第1の増幅器ステージに提供するように構成される。
(項目1)
マルチステージ増幅器チェーンであって、該マルチステージ増幅器チェーンは、該チェーン内に第1の増幅器ステージと最後の増幅器ステージとを含む、マルチステージ増幅器チェーンと、
該最後の増幅器ステージの出力を受信することと、オフセット補正電圧信号を該第1の増幅器ステージに提供することとを行うように構成されているオフセットキャンセレーションループと
を備えている、回路。
(項目2)
上記第1の増幅器ステージ内の入力トランジスタであって、該入力トランジスタは、ゲートと、ソースと、ドレインとを有し、該入力トランジスタのゲートは、入力信号を受信するように構成されている、入力トランジスタと、
該第1の増幅器ステージ内のオフセット補償トランジスタであって、該オフセット補償トランジスタは、ゲートと、ソースと、ドレインとを有し、該オフセット補償トランジスタのソースは、該入力トランジスタのドレインに電気的に接続され、該オフセット補償トランジスタのゲートの電圧は上記オフセット補正電圧信号によって決定される、オフセット補償トランジスタと
をさらに備えている、上記項目に記載の回路。
(項目3)
上記オフセット補償トランジスタのチャネルと並列に構成される抵抗器をさらに備え、該抵抗器の一つの端部は、該オフセット補償トランジスタのソースに電気的に連結され、該抵抗器の別の端部は、該オフセット補償トランジスタのドレインに電気的に連結される、上記項目のいずれかに記載の回路。
(項目4)
上記オフセット補償トランジスタのドレインに電気的に連結されるインピーダンスと、
該オフセット補償トランジスタのドレインに電気的に連結されるテール電流源と
をさらに備えている、上記項目のいずれかに記載の回路。
(項目5)
上記第1の増幅器ステージ内のソースフォロワー回路をさらに備え、該ソースフォロワー回路は、上記オフセット補正電圧信号を受信し、上記オフセット補償トランジスタのゲートに電圧として印加されるバッファリングされた電圧を生成するように構成されている、上記項目のいずれかに記載の回路。
(項目6)
上記ソースフォロワー回路は、電流源とオフセット入力トランジスタとを備え、該オフセット入力トランジスタは、ゲートとソースとドレインとを有し、上記オフセット補正電圧信号は、該オフセット入力トランジスタのゲートに印加され、上記バッファリングされた電圧は、該電流源と該オフセット入力トランジスタのソースとの間のノードにおいて生成される、上記項目のいずれかに記載の回路。
(項目7)
上記オフセットキャンセレーションループは、上記オフセット補正電圧信号を出力する単一のトランスコンダクタンス増幅器を備えている、上記項目のいずれかに記載の回路。
(項目8)
上記オフセットキャンセレーションループは、上記最後の増幅器ステージの出力を受信し、上記トランスコンダクタンス増幅器の入力にフィルタリングされた出力を提供するように構成されているローパスフィルタをさらに備えている、上記項目のいずれかに記載の回路。
(項目9)
上記オフセットキャンセレーションループは、上記トランスコンダクタンス増幅器の出力に連結されるフィードバック負荷をさらに備えている、上記項目のいずれかに記載の回路。
(項目10)
上記フィードバック負荷は、フィードバック抵抗器とフィードバックキャパシタとを備え、該フィードバック抵抗器および該フィードバックキャパシタは、共に、上記トランスコンダクタンス増幅器の出力に電気的に接続される一つの端部と、接地に電気的に接続される別の端部とを有する、上記項目のいずれかに記載の回路。
(項目11)
上記入力信号は、差動入力信号を含み、
上記入力トランジスタは、該差動入力信号を受信するように構成されている一対の入力トランジスタのうちの1つであり、
上記オフセット補正電圧信号は、差動オフセット補正電圧信号を含み、
上記オフセット補償トランジスタは、一対のオフセット補償トランジスタのうちの1つである、上記項目のいずれかに記載の回路。
(項目12)
上記マルチステージ増幅器チェーンはマルチステージ等化器チェーンを備え、上記第1の増幅器ステージは第1の等化器ステージを備え、最後の増幅器ステージは最後の等化器ステージを備えている、上記項目のいずれかに記載の回路。
(項目13)
上記オフセット補償ループは、1つのドミナントポールと、後に続く単一の寄生ポールとを生成する、上記項目のいずれかに記載の回路。
(項目14)
上記オフセット補償ループは、より高い周波数での応答振幅において2次ロールオフを有する、上記項目のいずれかに記載の回路。
(項目15)
一連の増幅器ステージによって連続時間入力信号を受信することと、
連続時間出力信号を生成するように該一連の増幅器ステージによって該連続時間入力信号を増幅することと、
該連続時間出力信号をオフセットキャンセレーションループに入力することと、
該オフセットキャンセレーションループによってオフセット補正電圧信号を生成することと、
増幅器ステージにおいて該オフセット補正電圧信号をオフセット補償トランジスタのゲートに印加することと
を包含する、方法。
(項目16)
上記オフセット補正電圧信号は、単一のトランスコンダクタンス増幅器を用いて生成される、上記項目のいずれかに記載の方法。
(項目17)
上記一連の増幅器ステージは一連の等化器ステージを含む、上記項目のいずれかに記載の方法。
(項目18)
上記オフセットキャンセレーションループは、1つのドミナントポールと、後に続く単一の二次ポールとを生成する、上記項目のいずれかに記載の方法。
(項目19)
上記オフセットキャンセレーションループは、より高い周波数での応答振幅において2次ロールオフを有する、上記項目のいずれかに記載の方法。
(項目20)
複数の等化器ステージを有するカスケードされた回路であって、第1の等化器ステージと、最後の等化器ステージとを含み、該第1の等化器ステージは、差動入力信号を受信するように構成され、該最後の等化器ステージは差動出力信号を出力するように構成されている、カスケードされた回路と、
オフセットキャンセレーションループであって、該差動出力信号を受信し、該第1の等化器ステージ内に印加される差動オフセット補正電圧信号を生成するように構成されている、オフセットキャンセレーションループと、
該第1の等化器ステージにおける一対の入力トランジスタであって、該入力トランジスタのゲートは、該差動入力信号を受信するように構成されている、一対の入力トランジスタと、
該第1の等化器ステージにおける一対のオフセット補償トランジスタであって、各オフセット補償トランジスタのソースは対応する入力トランジスタのドレインに電気的に接続され、該オフセット補償トランジスタの該ゲートに印加される電圧は、該差動オフセット補正電圧信号によって決定される、一対のオフセット補償トランジスタと、
一対の抵抗器であって、該抵抗器の各々は、対応するオフセット補償トランジスタのチャネルと並列に構成されている、一対の抵抗器と
を備えている、集積回路。
1つの実施形態は、オフセットキャンセレーションループを有するように構成される連続時間回路に関する。連続時間回路は、第1の増幅器ステージおよび最後の増幅器ステージを含むマルチステージ増幅器チェーンと、オフセットキャンセレーションループとを含む。オフセットキャンセレーションループは、最後の増幅器ステージの出力を受信し、オフセット補正電圧信号を第1の増幅器ステージに提供するように構成される。オフセット補償ループは、より大きい安定性を有するように、1つのドミナントポールと、後に続く単一の寄生ポールとを作り得、より高い周波数での応答振幅において2次ロールオフを有利に達成し得る。他の実施形態、局面および特徴もまた、開示される。
検討の目的、かつ、非限定的な目的のために、概して、下記に説明されるカスケードされた回路が差分信号であるデータ信号を受信(および出力)することが想定される。しかしながら、ここに開示される発明の原理がシングルエンド信号にも適用し得ることは理解されるべきである。
MofcpおよびMofcnを迂回することを可能にする。
vocnおよびvocpは、差動電圧出力(OUTPおよびOUTN)における対応する電圧変化を引き起こし、これらの差動電圧出力は、次のステージ(Eq2)の差動電圧入力として提供される。
504 ボード振幅プロット
506 ボード位相プロット
602 入力信号
604 出力信号
702 フォワード利得
704 フォワード利得
900 フィールドプログラマブルゲートアレイ(FPGA)
902 プログラマブルロジックアレイブロック(LAB)
Claims (20)
- マルチステージ増幅器チェーンであって、該マルチステージ増幅器チェーンは、該チェーン内に第1の増幅器ステージと最後の増幅器ステージとを含む、マルチステージ増幅器チェーンと、
該最後の増幅器ステージの出力を受信することと、オフセット補正電圧信号を該第1の増幅器ステージに提供することとを行うように構成されているオフセットキャンセレーションループと
を備えている、回路。 - 前記第1の増幅器ステージ内の入力トランジスタであって、該入力トランジスタは、ゲートと、ソースと、ドレインとを有し、該入力トランジスタのゲートは、入力信号を受信するように構成されている、入力トランジスタと、
該第1の増幅器ステージ内のオフセット補償トランジスタであって、該オフセット補償トランジスタは、ゲートと、ソースと、ドレインとを有し、該オフセット補償トランジスタのソースは、該入力トランジスタのドレインに電気的に接続され、該オフセット補償トランジスタのゲートの電圧は前記オフセット補正電圧信号によって決定される、オフセット補償トランジスタと
をさらに備えている、請求項1に記載の回路。 - 前記オフセット補償トランジスタのチャネルと並列に構成される抵抗器をさらに備え、該抵抗器の一つの端部は、該オフセット補償トランジスタのソースに電気的に連結され、該抵抗器の別の端部は、該オフセット補償トランジスタのドレインに電気的に連結される、請求項2に記載の回路。
- 前記オフセット補償トランジスタのドレインに電気的に連結されるインピーダンスと、
該オフセット補償トランジスタのドレインに電気的に連結されるテール電流源と
をさらに備えている、請求項3に記載の回路。 - 前記第1の増幅器ステージ内のソースフォロワー回路をさらに備え、該ソースフォロワー回路は、前記オフセット補正電圧信号を受信し、前記オフセット補償トランジスタのゲートに電圧として印加されるバッファリングされた電圧を生成するように構成されている、請求項4に記載の回路。
- 前記ソースフォロワー回路は、電流源とオフセット入力トランジスタとを備え、該オフセット入力トランジスタは、ゲートとソースとドレインとを有し、前記オフセット補正電圧信号は、該オフセット入力トランジスタのゲートに印加され、前記バッファリングされた電圧は、該電流源と該オフセット入力トランジスタのソースとの間のノードにおいて生成される、請求項5に記載の回路。
- 前記オフセットキャンセレーションループは、前記オフセット補正電圧信号を出力する単一のトランスコンダクタンス増幅器を備えている、請求項1に記載の回路。
- 前記オフセットキャンセレーションループは、前記最後の増幅器ステージの出力を受信し、前記トランスコンダクタンス増幅器の入力にフィルタリングされた出力を提供するように構成されているローパスフィルタをさらに備えている、請求項7に記載の回路。
- 前記オフセットキャンセレーションループは、前記トランスコンダクタンス増幅器の出力に連結されるフィードバック負荷をさらに備えている、請求項7に記載の回路。
- 前記フィードバック負荷は、フィードバック抵抗器とフィードバックキャパシタとを備え、該フィードバック抵抗器および該フィードバックキャパシタは、共に、前記トランスコンダクタンス増幅器の出力に電気的に接続される一つの端部と、接地に電気的に接続される別の端部とを有する、請求項9に記載の回路。
- 前記入力信号は、差動入力信号を含み、
前記入力トランジスタは、該差動入力信号を受信するように構成されている一対の入力トランジスタのうちの1つであり、
前記オフセット補正電圧信号は、差動オフセット補正電圧信号を含み、
前記オフセット補償トランジスタは、一対のオフセット補償トランジスタのうちの1つである、請求項2に記載の回路。 - 前記マルチステージ増幅器チェーンはマルチステージ等化器チェーンを備え、前記第1の増幅器ステージは第1の等化器ステージを備え、最後の増幅器ステージは最後の等化器ステージを備えている、請求項1に記載の回路。
- 前記オフセット補償ループは、1つのドミナントポールと、後に続く単一の寄生ポールとを生成する、請求項1に記載の回路。
- 前記オフセット補償ループは、より高い周波数での応答振幅において2次ロールオフを有する、請求項1に記載の回路。
- 一連の増幅器ステージによって連続時間入力信号を受信することと、
連続時間出力信号を生成するように該一連の増幅器ステージによって該連続時間入力信号を増幅することと、
該連続時間出力信号をオフセットキャンセレーションループに入力することと、
該オフセットキャンセレーションループによってオフセット補正電圧信号を生成することと、
増幅器ステージにおいて該オフセット補正電圧信号をオフセット補償トランジスタのゲートに印加することと
を包含する、方法。 - 前記オフセット補正電圧信号は、単一のトランスコンダクタンス増幅器を用いて生成される、請求項15に記載の方法。
- 前記一連の増幅器ステージは一連の等化器ステージを含む、請求項15に記載の方法。
- 前記オフセットキャンセレーションループは、1つのドミナントポールと、後に続く単一の二次ポールとを生成する、請求項15に記載の方法。
- 前記オフセットキャンセレーションループは、より高い周波数での応答振幅において2次ロールオフを有する、請求項15に記載の方法。
- 複数の等化器ステージを有するカスケードされた回路であって、第1の等化器ステージと、最後の等化器ステージとを含み、該第1の等化器ステージは、差動入力信号を受信するように構成され、該最後の等化器ステージは差動出力信号を出力するように構成されている、カスケードされた回路と、
オフセットキャンセレーションループであって、該差動出力信号を受信し、該第1の等化器ステージ内に印加される差動オフセット補正電圧信号を生成するように構成されている、オフセットキャンセレーションループと、
該第1の等化器ステージにおける一対の入力トランジスタであって、該入力トランジスタのゲートは、該差動入力信号を受信するように構成されている、一対の入力トランジスタと、
該第1の等化器ステージにおける一対のオフセット補償トランジスタであって、各オフセット補償トランジスタのソースは対応する入力トランジスタのドレインに電気的に接続され、該オフセット補償トランジスタの該ゲートに印加される電圧は、該差動オフセット補正電圧信号によって決定される、一対のオフセット補償トランジスタと、
一対の抵抗器であって、該抵抗器の各々は、対応するオフセット補償トランジスタのチャネルと並列に構成されている、一対の抵抗器と
を備えている、集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/954,090 US8183921B1 (en) | 2010-11-24 | 2010-11-24 | Offset cancellation for continuous-time circuits |
US12/954,090 | 2010-11-24 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012114914A true JP2012114914A (ja) | 2012-06-14 |
JP2012114914A5 JP2012114914A5 (ja) | 2014-11-06 |
JP6106358B2 JP6106358B2 (ja) | 2017-03-29 |
Family
ID=45002809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011255026A Expired - Fee Related JP6106358B2 (ja) | 2010-11-24 | 2011-11-22 | 連続時間回路のためのオフセットキャンセレーション |
Country Status (3)
Country | Link |
---|---|
US (1) | US8183921B1 (ja) |
EP (1) | EP2458731B1 (ja) |
JP (1) | JP6106358B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8456215B2 (en) * | 2011-09-25 | 2013-06-04 | Realtek Semiconductor Corp. | Limiting amplifier and method thereof |
EP2779438B1 (en) * | 2013-03-15 | 2016-10-26 | Dialog Semiconductor B.V. | DC blocker for a high gain amplifier circuit |
US9917707B2 (en) | 2014-09-11 | 2018-03-13 | The Hong Kong University Of Science And Technology | Adaptive cascaded equalization circuits with configurable roll-up frequency response for spectrum compensation |
US11444580B2 (en) | 2020-04-01 | 2022-09-13 | Stmicroelectronics International N.V. | Devices and methods for offset cancellation |
JP2022049988A (ja) | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | 半導体集積回路、受信装置、およびdcオフセットキャンセル方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08223228A (ja) * | 1994-03-17 | 1996-08-30 | Fujitsu Ltd | 等化増幅器及びこれを用いた受信機並びにプリアンプ |
JP2003283266A (ja) * | 2002-03-26 | 2003-10-03 | Toshiba Corp | オフセットキャンセラー回路 |
US6914479B1 (en) * | 2002-07-26 | 2005-07-05 | International Business Machines Corporation | Differential amplifier with DC offset cancellation |
JP2009089311A (ja) * | 2007-10-03 | 2009-04-23 | Nec Electronics Corp | 半導体回路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3733558A (en) * | 1971-05-20 | 1973-05-15 | Motorola Inc | Stable low current amplifier |
US4973919A (en) | 1989-03-23 | 1990-11-27 | Doble Engineering Company | Amplifying with directly coupled, cascaded amplifiers |
JPH03293806A (ja) * | 1990-04-11 | 1991-12-25 | Fujitsu Ltd | 出力オフセット補償回路 |
JP2834000B2 (ja) * | 1994-06-29 | 1998-12-09 | 日本電気株式会社 | 中間周波増幅回路 |
JPH08279718A (ja) * | 1995-04-07 | 1996-10-22 | Nec Corp | オフセット除去増幅回路 |
JP2809150B2 (ja) * | 1995-08-14 | 1998-10-08 | 日本電気株式会社 | 高利得増幅回路 |
JP2001223546A (ja) * | 2000-02-08 | 2001-08-17 | Mitsubishi Electric Corp | 多段信号増幅回路 |
US7132882B2 (en) * | 2002-07-19 | 2006-11-07 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Amplifier having multiple offset-compensation paths and related systems and methods |
US6831510B2 (en) * | 2003-02-06 | 2004-12-14 | Fujitsu Limited | Continuous low-frequency error cancellation in a high-speed differential amplifier |
US7154335B2 (en) * | 2004-09-29 | 2006-12-26 | Intel Corporation | Variable gain amplifier with direct current offset correction |
TWI290422B (en) * | 2005-06-09 | 2007-11-21 | Via Tech Inc | Circuit for DC offset cancellation |
US7321259B1 (en) | 2005-10-06 | 2008-01-22 | Altera Corporation | Programmable logic enabled dynamic offset cancellation |
US7368968B1 (en) | 2005-12-29 | 2008-05-06 | Altera Corporation | Signal offset cancellation |
US7541857B1 (en) | 2005-12-29 | 2009-06-02 | Altera Corporation | Comparator offset cancellation assisted by PLD resources |
US7804892B1 (en) | 2006-02-03 | 2010-09-28 | Altera Corporation | Circuitry for providing programmable decision feedback equalization |
US7586983B1 (en) | 2006-06-22 | 2009-09-08 | Altera Corporation | Systems and methods for offset cancellation in integrated transceivers |
US7636003B2 (en) * | 2006-07-21 | 2009-12-22 | Mediatek Inc. | Limiting amplifiers |
FI121447B (fi) | 2007-12-28 | 2010-11-15 | Esa Tiiliharju | Kaskadiin kytkettyjen vahvistimien takaisinkytkentäverkko |
US8654898B2 (en) | 2008-05-08 | 2014-02-18 | Altera Corporation | Digital equalizer for high-speed serial communications |
-
2010
- 2010-11-24 US US12/954,090 patent/US8183921B1/en active Active
-
2011
- 2011-11-22 JP JP2011255026A patent/JP6106358B2/ja not_active Expired - Fee Related
- 2011-11-24 EP EP11190439.7A patent/EP2458731B1/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08223228A (ja) * | 1994-03-17 | 1996-08-30 | Fujitsu Ltd | 等化増幅器及びこれを用いた受信機並びにプリアンプ |
JP2003283266A (ja) * | 2002-03-26 | 2003-10-03 | Toshiba Corp | オフセットキャンセラー回路 |
US6914479B1 (en) * | 2002-07-26 | 2005-07-05 | International Business Machines Corporation | Differential amplifier with DC offset cancellation |
JP2009089311A (ja) * | 2007-10-03 | 2009-04-23 | Nec Electronics Corp | 半導体回路 |
Also Published As
Publication number | Publication date |
---|---|
US20120126896A1 (en) | 2012-05-24 |
EP2458731A3 (en) | 2017-04-19 |
CN102480271A (zh) | 2012-05-30 |
EP2458731B1 (en) | 2018-08-15 |
US8183921B1 (en) | 2012-05-22 |
EP2458731A2 (en) | 2012-05-30 |
JP6106358B2 (ja) | 2017-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1760885B1 (en) | Current-controlled CMOS (C3MOS) fully differential integrated delay cell with variable delay and high bandwidth | |
EP2878079B1 (en) | Receiver having a wide common mode input range | |
KR102003926B1 (ko) | 디엠퍼시스 버퍼 회로 | |
TWI644513B (zh) | 晶片及計算平台 | |
JP6106358B2 (ja) | 連続時間回路のためのオフセットキャンセレーション | |
US8810319B1 (en) | Dual-stage continuous-time linear equalizer | |
US9746864B1 (en) | Fast transient low drop-out voltage regulator for a voltage-mode driver | |
US20160226474A1 (en) | Forwarded clock jitter reduction | |
KR20170007860A (ko) | 광대역 저-전력 증폭기 | |
US9679509B2 (en) | Positive feedback enhanced switching equalizer with output pole tuning | |
WO2008097820A1 (en) | Dual transconductance amplifiers and differential amplifiers implemented using such dual transconductance amplifiers | |
CN113691234A (zh) | 高带宽连续时间线性均衡电路 | |
EP2733897B1 (en) | Apparatus and methods for adaptive receiver delay equalization | |
CN110719080B (zh) | 放大电路及使用其的接收电路、半导体装置和半导体系统 | |
CN110781114B (zh) | 一种高速串行接口接收端的宽带无源线性均衡器电路 | |
Maundy et al. | A practical near constant bandwidth amplifier | |
US7271659B2 (en) | High speed amplifier incorporating pre-emphasis | |
CN111585524B (zh) | 放大器和接收电路及包括其的半导体装置和半导体系统 | |
Ng et al. | Two-tap travelling-wave infinite impulse response filter with 12 dB peaking at 24 GHz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140917 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6106358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |