JP2022049988A - 半導体集積回路、受信装置、およびｄｃオフセットキャンセル方法 - Google Patents
半導体集積回路、受信装置、およびｄｃオフセットキャンセル方法 Download PDFInfo
- Publication number
- JP2022049988A JP2022049988A JP2020156324A JP2020156324A JP2022049988A JP 2022049988 A JP2022049988 A JP 2022049988A JP 2020156324 A JP2020156324 A JP 2020156324A JP 2020156324 A JP2020156324 A JP 2020156324A JP 2022049988 A JP2022049988 A JP 2022049988A
- Authority
- JP
- Japan
- Prior art keywords
- stage amplifier
- time constant
- filter
- equalizer
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 53
- 238000001514 detection method Methods 0.000 claims description 28
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 230000000052 comparative effect Effects 0.000 claims 1
- BGKHCLZFGPIKKU-UHFFFAOYSA-N (13E,15S)-15-hydroxy-9-oxo-prosta-10,13-dienoic acid Natural products CCCCCC(O)C=CC1C=CC(=O)C1CCCCCCC(O)=O BGKHCLZFGPIKKU-UHFFFAOYSA-N 0.000 description 45
- 102100036465 Autoimmune regulator Human genes 0.000 description 45
- 101000928549 Homo sapiens Autoimmune regulator Proteins 0.000 description 45
- BGKHCLZFGPIKKU-LDDQNKHRSA-N prostaglandin A1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1C=CC(=O)[C@@H]1CCCCCCC(O)=O BGKHCLZFGPIKKU-LDDQNKHRSA-N 0.000 description 45
- 101000606728 Homo sapiens Pepsin A-3 Proteins 0.000 description 43
- 102100039657 Pepsin A-3 Human genes 0.000 description 43
- KSIRMUMXJFWKAC-FHJHOUOTSA-N prostaglandin A3 Chemical compound CC\C=C/C[C@H](O)\C=C\[C@H]1C=CC(=O)[C@@H]1C\C=C/CCCC(O)=O KSIRMUMXJFWKAC-FHJHOUOTSA-N 0.000 description 43
- 101100310593 Candida albicans (strain SC5314 / ATCC MYA-2876) SOD4 gene Proteins 0.000 description 28
- MYHXHCUNDDAEOZ-UHFFFAOYSA-N Prostaglandin A&2% Natural products CCCCCC(O)C=CC1C=CC(=O)C1CC=CCCCC(O)=O MYHXHCUNDDAEOZ-UHFFFAOYSA-N 0.000 description 28
- 101100190148 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PGA2 gene Proteins 0.000 description 28
- MYHXHCUNDDAEOZ-FOSBLDSVSA-N prostaglandin A2 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1C=CC(=O)[C@@H]1C\C=C/CCCC(O)=O MYHXHCUNDDAEOZ-FOSBLDSVSA-N 0.000 description 28
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 description 9
- 229920005994 diacetyl cellulose Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101001090150 Equus caballus Sperm histone P2a Proteins 0.000 description 1
- 101000606745 Homo sapiens Pepsin A-4 Proteins 0.000 description 1
- 101000606748 Homo sapiens Pepsin A-5 Proteins 0.000 description 1
- 102100039655 Pepsin A-4 Human genes 0.000 description 1
- 102100039652 Pepsin A-5 Human genes 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21157—A filter circuit being added at the output of a power amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
Abstract
【課題】ＤＣオフセットをキャンセルする所要時間を短縮できる半導体集積回路、受信装置、およびＤＣオフセットキャンセル方法。【解決手段】半導体集積回路は、信号を受信し、イコライザと、フィルタと、キャンセル回路と、処理回路とを備える。イコライザは、受信した信号の減衰を補償する。フィルタは、イコライザの出力端に接続される。キャンセル回路は、イコライザの出力端のＤＣオフセットをキャンセルする。処理回路は、フィルタの出力に基づきキャンセル回路を制御してイコライザのＤＣオフセットをキャンセルさせる。処理回路は、イコライザが第１の状態の場合にフィルタの時定数を第１の時定数に設定し、イコライザが第２の状態の場合にフィルタの時定数を第１の時定数よりも大きい第２の時定数に設定する。【選択図】図１
Description
本発明の実施形態は、半導体集積回路、受信装置、およびＤＣオフセットキャンセル方法に関する。
送信回路との間でデータ伝送を行う受信回路を含む半導体集積回路において、イコライザ回路の前段にシリーズスイッチを挿入し、シリーズスイッチをオフさせて、イコライザ回路の出力のＤＣオフセットをキャンセルする技術がある。しかし、高速のサーデス(SERDES)、すなわち、シリアライザ／デシリアライザ(Serializer/Deserializer)では、シリーズスイッチが、伝送されるテータの信号特性の劣化を引き起こす。
シリーズスイッチを挿入しない場合、振幅の大きい信号がイコライザ回路へ入力された状態でイコライザ回路の出力のＤＣオフセットをキャンセルする必要がある。この場合、振幅の大きい信号の高周波成分を除去するために、イコライザ回路に直列に、時定数が大きいフィルタ回路を配置することが考えられる。しかし、フィルタ回路の時定数を大きくすると、ＤＣオフセットをキャンセルする所要時間が増加する。
実施形態が解決しようとする課題は、イコライザのＤＣオフセットを好適にキャンセルすることができる半導体集積回路、受信装置、およびＤＣオフセットキャンセル方法を提供する。
本発明の実施形態の半導体集積回路は、信号を受信する。半導体集積回路は、イコライザと、フィルタと、キャンセル回路と、処理回路とを備える。イコライザは、受信した信号の減衰を補償する。フィルタは、イコライザの出力端に接続される。キャンセル回路は、イコライザの出力端のＤＣオフセットをキャンセルする。処理回路は、フィルタの出力に基づきキャンセル回路を制御してイコライザのＤＣオフセットをキャンセルさせる。処理回路は、イコライザが第１の状態の場合にフィルタの時定数を第１の時定数に設定し、イコライザが第２の状態の場合にフィルタの時定数を第１の時定数よりも大きい第２の時定数に設定する。
図面を参照して、実施の形態について説明する。以下に説明する図面の記載において、同一又は類似の部分にはそれぞれ同一又は類似の符号を付している。図面は模式的なものである。
また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、部品の構造、配置等を特定するものではない。実施の形態は、種々の変更を加えることができる。
（第１の実施形態に係る半導体集積回路の構成）
図１は、第１の実施形態に係る受信装置ＲＸの概略的な構成図である。受信装置ＲＸは、半導体集積回路１００を備える。受信装置ＲＸは、受信装置ＲＸの外部からの入力信号として差動信号を受信する。このため、受信装置ＲＸが備える半導体集積回路１００は、差動信号に対する処理を実行する。
図１は、第１の実施形態に係る受信装置ＲＸの概略的な構成図である。受信装置ＲＸは、半導体集積回路１００を備える。受信装置ＲＸは、受信装置ＲＸの外部からの入力信号として差動信号を受信する。このため、受信装置ＲＸが備える半導体集積回路１００は、差動信号に対する処理を実行する。
受信装置ＲＸは、図１に示すように、入力端ＩＴ、マッチング回路ＭＧ、カップリングコンデンサＣ０、半導体集積回路１００を備える。半導体集積回路１００は、イコライザ１、ショートスイッチ３ａ～３ｆ、比較器４、処理回路５、デジタルアナログ変換器ＤＡＣ１～３、固定抵抗Ｒ１～Ｒ４、可変抵抗Ｒ５，Ｒ６、コンデンサＣ１，Ｃ２を備える。
入力端ＩＴは、受信装置ＲＸの外部からの差動信号を入力する。マッチング回路ＭＧは、例えばインダクタを含む。マッチング回路ＭＧは、受信装置ＲＸの外部の回路を含む入力端ＩＴ側のインピーダンスとイコライザ１の入力インピーダンスとのインピーダンス整合を行う。カップリングコンデンサＣ０は、マッチング回路ＭＧから出力される差動信号に含まれる直流成分をカットして差動信号の交流成分をイコライザ１に出力する。なお、入力端ＩＴからイコライザ１の間は、図１においてはマッチング回路ＭＧとカップリングコンデンサＣ０とが１系統で図示されている。入力端ＩＴは、差動信号を入力するので、実際には入力端ＩＴからイコライザ１の間は、差動信号に対応して、マッチング回路ＭＧとカップリングコンデンサＣ０とが２系統設けられている。
イコライザ１は、カップリングコンデンサＣ０から入力された差動信号の減衰を補償する。イコライザ１は、初段増幅器ＣＴＬＥと、初段増幅器ＣＴＬＥに直列に接続される３つの後段増幅器ＰＧＡ１～ＰＧＡ３と、ショートスイッチ２ａ，２ｂと、を含んで構成されている。初段増幅器ＣＴＬＥは、例えば連続時間線形等化器（Continuous Time Linear Equalizer）である。後段増幅器ＰＧＡ１～ＰＧＡ３は、可変利得増幅器（Variable Gain Amplifier）である。後段増幅器ＰＧＡ１～ＰＧＡ３は、３つに限定されることなく、例えば１つでも４つ以上でもよい。初段増幅器ＣＴＬＥ、３つの後段増幅器ＰＧＡ１～ＰＧＡ３の各々の増幅器は、差動信号を入力する２入力端と差動信号を出力する２出力端を備えた差動増幅器として構成される。
初段増幅器ＣＴＬＥは、一方の入力端に入力される差動信号ＶＬ１と他方の入力端に入力される差動信号ＶＬ２を差動増幅する。初段増幅器ＣＴＬＥは、一方の出力端に差動信号ＶＰ（正極信号）を出力し、他方の出力端に差動信号ＶＮ（負極信号）を出力する。後段増幅器ＰＧＡ１は、一方の入力端に入力される差動信号ＶＰと他方の入力端に入力される差動信号ＶＮを差動増幅する。後段増幅器ＰＧＡ１は、一方の出力端に差動信号ＶＰ１を出力し、他方の出力端に差動信号ＶＮ１を出力する。後段増幅器ＰＧＡ２は、一方の入力端に入力される差動信号ＶＰ１と他方の入力端に入力される差動信号ＶＮ１を差動増幅する。後段増幅器ＰＧＡ２は、一方の出力端に差動信号ＶＰ２を出力し、他方の出力端に差動信号ＶＮ２を出力する。後段増幅器ＰＧＡ３は、一方の入力端に入力される差動信号ＶＰ２と他方の入力端に入力される差動信号ＶＮ２を差動増幅する。後段増幅器ＰＧＡ３は、一方の出力端に差動信号ＶＰ３を出力し、他方の出力端に差動信号ＶＮ３を出力する。
初段増幅器ＣＴＬＥの一方の出力端とバイアス端子ＢＴとの間にはショートスイッチ２ａが接続される。初段増幅器ＣＴＬＥの他方の出力端とバイアス端子ＢＴとの間には入力ショートスイッチ２ｂが接続される。
後段増幅器ＰＧＡ１の一方の出力端にはショートスイッチ３ｂと固定抵抗Ｒ２との直列回路が接続される。後段増幅器ＰＧＡ１の他方の出力端にはショートスイッチ３ａと固定抵抗Ｒ１との直列回路が接続される。
固定抵抗Ｒ２の一端にはコンデンサＣ２の一端が接続される。コンデンサＣ２の他端は基準電位、例えばグランドに接続される。固定抵抗Ｒ１の一端にはコンデンサＣ１の一端が接続される。コンデンサＣ１の他端は基準電位に接続される。
固定抵抗Ｒ１とコンデンサＣ１とは、第１のローパスフィルタを構成している。第１のローパスフィルタは、入力される差動信号ＶＮ１の低域周波数の成分を通過させる。固定抵抗Ｒ２とコンデンサＣ２とは、第２のローパスフィルタを構成している。第２のローパスフィルタは、入力される差動信号ＶＰ１の低域周波数の成分を通過させる。固定抵抗Ｒ２の値とコンデンサＣ２の値との積である時定数は、固定抵抗Ｒ１の値とコンデンサＣ１の値との積である時定数と略等しく、その値は、後述する可変抵抗Ｒ７の値とコンデンサＣ１の値との積である時定数の設定可能な値の上限値に対して、比較的小さい。このため、入力信号に対する出力の立ち上がり時間が短くなる。
比較器４は、ショートスイッチ３ａ，３ｂがオン時に、コンデンサＣ１の一端の電圧とコンデンサＣ２の一端の電圧との差電圧をＤＣオフセットとして検出する。比較器４は、検出したＤＣオフセットを処理回路５に出力する。処理回路５は、例えばＣＰＵを含んで構成される。また処理回路５は、トランジスタを含むアナログ回路で構成されてもよい。処理回路５は、一定期間の入力信号（すなわち入力されたＤＣオフセット）を平均化処理する。処理回路５は、比較器４からのＤＣオフセットに応じたＤＡＣ（デジタルアナログ変換）コードを演算する。処理回路５は、演算したＤＡＣコードをデジタルアナログ変換器ＤＡＣ１に出力する。
デジタルアナログ変換器ＤＡＣ１は、キャンセル回路に相当する。デジタルアナログ変換器ＤＡＣ１は、可変電流源Ｉａと、可変電流源Ｉｂとを含む。可変電流源Ｉａは、後段増幅器ＰＧＡ１の一方の出力端に接続される。可変電流源Ｉｂは、後段増幅器ＰＧＡ１の他方の出力端に接続される。
デジタルアナログ変換器ＤＡＣ１は、処理回路５からのＤＡＣコードに基づき、可変電流源Ｉａと可変電流源Ｉｂとの電流を調整する。処理回路５からのＤＡＣコードにより、後段増幅器ＰＧＡ１の２出力端間のオフセット電圧がゼロになるように、可変電流源Ｉａの電流と可変電流源Ｉｂの電流とが調整される。後段増幅器ＰＧＡ１の２出力端間のオフセット電圧は、差動信号ＶＰ１の電圧と差動信号ＶＮ１の電圧との差である。すなわち、デジタルアナログ変換器ＤＡＣ１は、電流調整により後段増幅器ＰＧＡ１の２出力端間のＤＣオフセットをキャンセルする。例えば、差動信号ＶＰ１の電圧が差動信号ＶＮ１の電圧よりも高い場合、デジタルアナログ変換器ＤＡＣ１は、可変電流源Ｉａの電流を増加させることで電流を基準電位側に引き込む。デジタルアナログ変換器ＤＡＣ１は、この電流引き込みにより、差動信号ＶＰ１の電圧を下げて、オフセット電圧がゼロになるようにする。
なお、デジタルアナログ変換器ＤＡＣ１は、バイナリサーチを用いて、可変電流源Ｉａと可変電流源Ｉｂとの電流を調整することでＤＣオフセットをキャンセルしてもよい。このバイナリ―サーチによる調整では、可変電流加算前のオフセット電圧と可変電流加算後のオフセット電圧との大小比較を逐次実施し、その差がゼロとなる方向に可変電流を増加又は減少させて、所望の電流値を探索する。より具体的には、可変電流加算後のオフセット電圧の極性判定を逐次実施し、オフセット電圧がゼロとなる方向に、可変電流の増加又は減少の幅を逐次の比較毎に１／２に減少させながら、可変電流を調整する。これにより、高速、高精度に所望の電流値を得ることができる。
後段増幅器ＰＧＡ２の一方の出力端にはショートスイッチ３ｄと固定抵抗Ｒ４との直列回路が接続される。後段増幅器ＰＧＡ２の他方の出力端にはショートスイッチ３ｃと固定抵抗Ｒ３との直列回路が接続される。固定抵抗Ｒ４の一端にはコンデンサＣ２の一端が接続され、固定抵抗Ｒ３の一端にはコンデンサＣ１の一端が接続される。
固定抵抗Ｒ３とコンデンサＣ１とは、第３のローパスフィルタを構成している。第３のローパスフィルタは、入力される差動信号ＶＮ２の低域周波数の成分を通過させる。固定抵抗Ｒ４とコンデンサＣ２とは、第４のローパスフィルタを構成している。第４のローパスフィルタは、入力される差動信号ＶＰ２の低域周波数の成分を通過させる。固定抵抗Ｒ４の値とコンデンサＣ２の値との積である時定数は、固定抵抗Ｒ３の値とコンデンサＣ１の値との積である時定数と略等しく、その値は、可変抵抗Ｒ７の値とコンデンサＣ１の値との積である時定数の設定可能な値の上限値に対して、比較的小さい。このため、入力信号に対する出力の立ち上がり時間が短くなる。
比較器４は、ショートスイッチ３ｃ，３ｄがオン時に、コンデンサＣ１の一端の電圧とコンデンサＣ２の一端の電圧との差電圧をＤＣオフセットとして検出する。比較器４は、検出したＤＣオフセットを処理回路５に出力する。処理回路５は、一定期間の入力信号（すなわち入力されたＤＣオフセット）を平均化処理する。処理回路５は、比較器４からのＤＣオフセットに応じたＤＡＣ（デジタルアナログ変換）コードを演算する。処理回路５は、演算したＤＡＣコードをデジタルアナログ変換器ＤＡＣ２に出力する。
デジタルアナログ変換器ＤＡＣ２は、キャンセル回路に相当する。デジタルアナログ変換器ＤＡＣ２は、可変電流源Ｉｃと、可変電流源Ｉｄとを含む。可変電流源Ｉｃは、後段増幅器ＰＧＡ２の一方の出力端に接続される。可変電流源Ｉｄは、後段増幅器ＰＧＡ１の他方の出力端に接続される。
デジタルアナログ変換器ＤＡＣ２は、処理回路５からのＤＡＣコードに基づき、可変電流源Ｉｃと可変電流源Ｉｄとの電流を調整する。処理回路５からのＤＡＣコードにより、後段増幅器ＰＧＡ２の２出力端間のオフセット電圧がゼロになるように、可変電流源Ｉｃの電流と可変電流源Ｉｄの電流とが調整される。後段増幅器ＰＧＡ２の２出力端間のオフセット電圧は、差動信号ＶＰ２の電圧と差動信号ＶＮ２の電圧との差である。すなわち、デジタルアナログ変換器ＤＡＣ２は、電流調整により後段増幅器ＰＧＡ２の２出力端間のＤＣオフセットをキャンセルする。
後段増幅器ＰＧＡ３の一方の出力端にはショートスイッチ３ｆと可変抵抗Ｒ６との直列回路が接続される。後段増幅器ＰＧＡ３の他方の出力端にはショートスイッチ３ｅと可変抵抗Ｒ５との直列回路が接続される。可変抵抗Ｒ６の一端にはコンデンサＣ２の一端が接続され、固定抵抗Ｒ５の一端にはコンデンサＣ１の一端が接続される。
可変抵抗Ｒ５とコンデンサＣ１とは、第５のローパスフィルタを構成している。第５のローパスフィルタは、入力される差動信号ＶＮ３の低域周波数の成分を通過させる。可変抵抗Ｒ６とコンデンサＣ２とは、第６のローパスフィルタを構成している。第６のローパスフィルタは、入力される差動信号ＶＰ３の低域周波数の成分を通過させる。可変抵抗Ｒ６の値とコンデンサＣ２の値との積である時定数は、可変抵抗Ｒ５の値とコンデンサＣ１の値との積である時定数と略等しい。この時定数の値は可変で、可変の範囲内で小さく設定することで入力信号に対する出力の立ち上がり時間が短くなる。
比較器４は、ショートスイッチ３ｅ，３ｆがオン時に、コンデンサＣ１の一端の電圧とコンデンサＣ２の一端の電圧との差電圧をＤＣオフセットとして検出する。比較器４は、検出したＤＣオフセットを処理回路５に出力する。処理回路５は、一定期間の入力信号（すなわち入力されたＤＣオフセット）を平均化処理する。処理回路５は、比較器４からのＤＣオフセットに応じたＤＡＣ（デジタルアナログ変換）コードを演算する。処理回路５は、演算したＤＡＣコードをデジタルアナログ変換器ＤＡＣ３に出力する。
デジタルアナログ変換器ＤＡＣ３は、ＤＣオフセットキャンセル回路に相当する。デジタルアナログ変換器ＤＡＣ３は、可変電流源Ｉｅと、可変電流源Ｉｆとを含む。可変電流源Ｉｅは、後段増幅器ＰＧＡ３の一方の出力端に接続される。可変電流源Ｉｆは、後段増幅器ＰＧＡ３の他方の出力端に接続される。
デジタルアナログ変換器ＤＡＣ３は、処理回路５からのＤＡＣコードに基づき、可変電流源Ｉｅと可変電流源Ｉｆとの電流を調整する。処理回路５からのＤＡＣコードにより、後段増幅器ＰＧＡ３の２出力端間のオフセット電圧がゼロになるように、可変電流源Ｉｅの電流と可変電流源Ｉｆの電流とが調整される。後段増幅器ＰＧＡ３の２出力端間のオフセット電圧は、差動信号ＶＰ３の電圧と差動信号ＶＮ３の電圧との差である。すなわち、デジタルアナログ変換器ＤＡＣ３は、電流調整により後段増幅器ＰＧＡ３の２出力端間のＤＣオフセットをキャンセルする。
処理回路５は、イコライザ１が第１の状態の場合に、上述した第１～第６のローパスフィルタそれぞれの値を第１の時定数に設定する。固定抵抗Ｒ１～Ｒ４を含んで構成される第１～第４のローパスフィルタは、第１の時定数となる固定値に設定されている。可変抵抗Ｒ５，Ｒ６を含んで構成される第５，第６ローパスフィルタは、第１の時定数に設定される。第１の状態は、初段増幅器ＣＴＬＥがオフ状態である。初段増幅器ＣＴＬＥのオフ状態は、例えば、初段増幅器ＣＴＬＥの出力段において、電源ノードと出力ノードとの間およびグランドノードと出力ノードとの間の電流経路をオープン状態にすることで実現できる。
処理回路５は、イコライザ１が第２の状態の場合、可変抵抗Ｒ５および可変抵抗Ｒ６の値を固定抵抗Ｒ１～Ｒ４の値より大きくして、第５のローパスフィルタの時定数と第６のローパスフィルタの時定数とを第１の時定数よりも大きい第２の時定数に設定する。第２の状態は、初段増幅器ＣＴＬＥがオン状態である。初段増幅器ＣＴＬＥのオン状態は、例えば、初段増幅器ＣＴＬＥの出力段において、電源ノードと出力ノードとの間およびグランドノードと出力ノードとの間の電流経路をオープン状態にはしないことで実現できる。処理回路５は、イコライザが第２の状態の場合、さらに、スイッチ３ａ～３ｄをオフする。
処理回路５は、イコライザ１を第１の状態又は第２の状態に設定する。処理回路５は、イコライザ１に備えられたスイッチ２ａ，２ｂのオンとオフを切り替え、スイッチ３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆのオンとオフを切り替える。また処理回路５は、可変抵抗Ｒ５，Ｒ６の抵抗値を設定する。さらに処理回路５は、比較器４からの比較出力に基づき、後段増幅器ＰＧＡ１～３それぞれの２出力端間のＤＣオフセットをキャンセルさせる。具体的には処理回路は、初段増幅器ＣＴＬＥをオフ状態にし、スイッチ３ａ，３ｂをオンし、第１ローパスフィルタおよび第２ローバスフィルタを第１の時定数に設定し、比較器４からの比較出力に基づき後段増幅器ＰＧＡ１の２出力端間のＤＣオフセットをキャンセルさせる。処理回路５は、スイッチ３ａ，３ｂをオフし、スイッチ３ｃ，３ｄをオンし、第３ローパスフィルタおよび第４ローバスフィルタを第１の時定数に設定し、比較器４からの比較出力に基づき後段増幅器ＰＧＡ２の２出力端間のＤＣオフセットをキャンセルさせる。処理回路５は、スイッチ３ｃ，３ｄをオフし、スイッチ３ｅ，３ｆをオンし、初段増幅器ＣＴＬＥをオフ状態にし、第５ローパスフィルタおよび第６ローパスフィルタを第１の時定数に設定し、比較器４からの比較出力に基づき後段増幅器ＰＧＡ３の２出力端間のＤＣオフセットをキャンセルさせる。処理回路５は、初段増幅器ＣＴＬＥをオン状態にし、第５ローパスフィルタおよび第６ローバスフィルタを第２の時定数に設定して、初段増幅器ＣＴＬＥと後段増幅器ＰＧＡ３とのＤＣオフセットをキャンセルさせる。
（第１の実施形態に係る半導体集積回路の動作）
次にこのように構成された第１の実施形態に係る半導体集積回路の動作を図２－図５を参照して説明し、第１の実施形態におけるＤＣオフセットキャンセル方法を図６のフローチャートを参照しながら説明する。
次にこのように構成された第１の実施形態に係る半導体集積回路の動作を図２－図５を参照して説明し、第１の実施形態におけるＤＣオフセットキャンセル方法を図６のフローチャートを参照しながら説明する。
まず、図２に示すステートＳＴ１において、処理回路５は、初段増幅器ＣＴＬＥとＤＡＣ２，３をオフさせ、ショートスイッチ２ａ，２ｂ，３ａ，３ｂをオンさせ、ショートスイッチ３ｃ，３ｄ，３ｅ，３ｆをオフさせる（Ｓ１１）。デジタルアナログ変換器ＤＡＣ２，３のオフは、例えば、デジタルアナログ変換器ＤＡＣ２，３が、処理回路５から、可変電流源Ｉｃおよび可変電流源Ｉｄの電流を流さない又は０とするＤＡＣコードを入力することにより実現される。このとき、初段増幅器ＣＴＬＥは、オフ状態となる。これにより、後段増幅器ＰＧＡ１の２入力端は、共にバイアス端子ＢＴの電位となる。また、第１および第２のローバスフィルタそれぞれを構成する抵抗とコンデンサとの積であるＲ１×Ｃ１，Ｒ２×Ｃ２は、熱雑音を除去できる程度に小さい時定数（第１の時定数に相当）に予め設定されている。比較器４は、この小さい時定数のフィルタを通過した後段増幅器ＰＧＡ１のＤＣオフセットを検出する（Ｓ１２）。比較器４は、検出したＤＣオフセットを処理回路５に出力する。
処理回路５は、比較器４からのＤＣオフセットに応じたＤＡＣコードを演算し、ＤＡＣコードをデジタルアナログ変換器ＤＡＣ１に出力する。次に、デジタルアナログ変換器ＤＡＣ１は、処理回路５からのＤＡＣコードに基づき後段増幅器ＰＧＡ１の２出力端間のＤＣオフセットをキャンセルするように、可変電流源Ｉａと可変電流源Ｉｂとの電流を調整する。そして、デジタルアナログ変換器ＤＡＣ１は、電流源Ｉａの電流と可変電流源Ｉｂの電流とを保持（Ｈｏｌｄ）する（Ｓ１３）。
次に、図３に示すステートＳＴ２において、処理回路５は、初段増幅器ＣＴＬＥとデジタルアナログ変換器ＤＡＣ３をオフさせ、ショートスイッチ３ｃ，３ｄをオンさせ、ショートスイッチ３ａ，３ｂ，３ｅ，３ｆをオフさせる（Ｓ１４）。このとき、後段増幅器ＰＧＡ１の２入力端は、共にバイアス端子ＢＴの電位となっている。また、デジタルアナログ変換器ＤＡＣ１は、後段増幅器ＰＧＡ１の２出力端間のＤＣオフセットをキャンセルするように、電流源Ｉａの電流と可変電流源Ｉｂの電流とを設定している。これにより、後段増幅器ＰＧＡ２の２入力端のＤＣオフセットがない状態（キャンセルされた状態）となっている。また、比較器４の前段の第３および第４のローバスフィルタを構成する抵抗とコンデンサとの積であるＲ３×Ｃ１，Ｒ４×Ｃ２は、熱雑音を除去できる程度に小さい時定数（第１の時定数に相当）に予め設定されている。比較器４は、この小さい時定数のフィルタを通過した後段増幅器ＰＧＡ１と後段増幅器ＰＧＡ２とのＤＣオフセットを検出する（Ｓ１５）。比較器４は、検出したＤＣオフセットを処理回路５に出力する。
処理回路５は、比較器４からのＤＣオフセットに応じたＤＡＣコードを演算し、ＤＡＣコードをデジタルアナログ変換器ＤＡＣ２に出力する。次に、デジタルアナログ変換器ＤＡＣ２は、処理回路５からのＤＡＣコードに基づき後段増幅器ＰＧＡ２の２出力端間のＤＣオフセットをキャンセルするように、可変電流源Ｉｃと可変電流源Ｉｄとの電流を調整する。そして、デジタルアナログ変換器ＤＡＣ２は、可変電流源Ｉｃの電流と可変電流源Ｉｄの電流とを保持（Ｈｏｌｄ）する（Ｓ１６）。
次に、図４に示すステートＳＴ３において、ショートスイッチ３ｃ，３ｄをオフさせ、ショートスイッチ３ｅ，３ｆをオンさせる（Ｓ１７）。このとき、後段増幅器ＰＧＡ２の２入力端は、共にバイアス端子ＢＴの電位となっている。また、デジタルアナログ変換器ＤＡＣ２は、後段増幅器ＰＧＡ２の２出力端間のＤＣオフセットをキャンセルするように、電流源Ｉｃの電流と可変電流源Ｉｄの電流とを設定している。これにより、後段増幅器ＰＧＡ３の２入力端のＤＣオフセットがない状態（キャンセルされた状態）となっている。また、比較器４の前段の第５および第６のローパスフィルタを構成する抵抗とコンデンサとの積であるＲ５×Ｃ１，Ｒ６×Ｃ２は、熱雑音を除去できる程度の時定数（第１の時定数に相当）に設定される。比較器４は、この小さい時定数のフィルタを通過した後段増幅器ＰＧＡ１と後段増幅器ＰＧＡ２と後段増幅器ＰＧＡ３とのＤＣオフセットを検出する（Ｓ１８）。比較器４は、ＤＣオフセットを処理回路５に出力する。
処理回路５は、比較器４からのＤＣオフセットに応じたＤＡＣコードを演算し、ＤＡＣコードをデジタルアナログ変換器ＤＡＣ３に出力する。次に、デジタルアナログ変換器ＤＡＣ３は、処理回路５からのＤＡＣコードに基づき後段増幅器ＰＧＡ３の２出力端間のＤＣオフセットをキャンセルするように、可変電流源Ｉｅと可変電流源Ｉｆとの電流を調整する。そして、デジタルアナログ変換器ＤＡＣ３は、可変電流源Ｉｅの電流と可変電流源Ｉｆの電流とを保持（Ｈｏｌｄ）する（Ｓ１９）。
次に、図５に示すステートＳＴ４において、処理回路５は、初段増幅器ＣＴＬＥをオンさせ、ショートスイッチ２ａ，２ｂをオフさせるＳ２０）。また、処理回路５は、ショートスイッチ２ａ，２ｂ以外のスイッチ３ａ～３ｄをオフさせ、スイッチ３ｅ，３ｆをオンさせる。デジタルアナログ変換器ＤＡＣ１～３は電流値を保持している。
処理回路５は、可変抵抗Ｒ５，Ｒ６の値それぞれを大きな値に変更する。ここで、大きな値となった可変抵抗Ｒ５，Ｒ６を、可変抵抗Ｒ７，Ｒ８とする。このため、時定数Ｒ７×Ｃ１，Ｒ８×Ｃ２（第２の時定数）が時定数Ｒ５×Ｃ１，Ｒ６×Ｃ２（第１の時定数）よりも大きくなる（Ｓ２１）。
デジタルアナログ変換器ＤＡＣ３は、後段増幅器ＰＧＡ３の２出力端間のＤＣオフセットをキャンセルするように、電流源Ｉｅの電流と可変電流源Ｉｆの電流とを設定している。これにより、後段増幅器ＰＧＡ３の２出力端のＤＣオフセットがない状態（キャンセルされた状態）となっている。比較器４は、この大きい時定数のフィルタを通過した初段増幅器ＣＴＬＥと後段増幅器ＰＧＡ１と後段増幅器ＰＧＡ２と後段増幅器ＰＧＡ３とのＤＣオフセットを検出する（Ｓ２２）。比較器４は、検出したＤＣオフセットを処理回路５に出力する。
処理回路５は、比較器４からのＤＣオフセットに応じたＤＡＣコードを演算し、ＤＡＣコードをデジタルアナログ変換器ＤＡＣ３に出力する。次に、デジタルアナログ変換器ＤＡＣ３は、処理回路５からのＤＡＣコードに基づき後段増幅器ＰＧＡ３の２出力端間のＤＣオフセットをキャンセルするように、可変電流源Ｉｅと可変電流源Ｉｆとの電流を調整する（Ｓ２３）。
（第１の実施形態に係る半導体集積回路の効果）
第１の実施形態に係る半導体集積回路によれば、処理回路５は、初段増幅器ＣＴＬＥをオフ状態にし、測定対象の信号を通過させるフィルタを小さい時定数に設定する。この状態で、処理回路５は、後段増幅器ＰＧＡ１～ＰＧＡ３のＤＣオフセットをキャンセルさせる。その後、処理回路５は、初段増幅器ＣＴＬＥをオン状態にする。処理回路５は、最終段の後段増幅器ＰＧＡ３の出力端に接続されたフィルタを大きい時定数に設定する。処理回路５は、初段増幅器ＣＴＬＥと後段増幅器ＰＧＡ１～ＰＧＡ３とのＤＣオフセットをキャンセルさせる。
第１の実施形態に係る半導体集積回路によれば、処理回路５は、初段増幅器ＣＴＬＥをオフ状態にし、測定対象の信号を通過させるフィルタを小さい時定数に設定する。この状態で、処理回路５は、後段増幅器ＰＧＡ１～ＰＧＡ３のＤＣオフセットをキャンセルさせる。その後、処理回路５は、初段増幅器ＣＴＬＥをオン状態にする。処理回路５は、最終段の後段増幅器ＰＧＡ３の出力端に接続されたフィルタを大きい時定数に設定する。処理回路５は、初段増幅器ＣＴＬＥと後段増幅器ＰＧＡ１～ＰＧＡ３とのＤＣオフセットをキャンセルさせる。
即ち、処理回路５は、初段増幅器をオフ状態にし、フィルタを小さい時定数に設定して、後段増幅器のＤＣオフセットのキャンセルを事前に行う。このため、ＤＣオフセットをキャンセルする所要時間を短縮することができる。
（第２の実施形態に係る半導体集積回路の構成）
図７は、第２の実施形態に係る受信装置ＲＸａの概略的な構成図である。受信装置ＲＸａは、半導体集積回路１００ａを備える。受信装置ＲＸａは、受信装置ＲＸａの外部からの入力信号として差動信号を受信する。このため、受信装置ＲＸａが備える半導体集積回路１００ａは、差動信号に対する処理を実行する。受信装置ＲＸａは、図７に示すように、入力端ＩＴ、マッチング回路ＭＧ、カップリングコンデンサＣ０、半導体集積回路１００ａを備える。半導体集積回路１００ａは、イコライザ１ａ、ショートスイッチ３ｇ～３ｈ、比較器４ａ、処理回路５ａ、デジタルアナログ変換器ＤＡＣ４～６、可変抵抗Ｒ９，Ｒ１０、コンデンサＣ３，Ｃ４を備える。
図７は、第２の実施形態に係る受信装置ＲＸａの概略的な構成図である。受信装置ＲＸａは、半導体集積回路１００ａを備える。受信装置ＲＸａは、受信装置ＲＸａの外部からの入力信号として差動信号を受信する。このため、受信装置ＲＸａが備える半導体集積回路１００ａは、差動信号に対する処理を実行する。受信装置ＲＸａは、図７に示すように、入力端ＩＴ、マッチング回路ＭＧ、カップリングコンデンサＣ０、半導体集積回路１００ａを備える。半導体集積回路１００ａは、イコライザ１ａ、ショートスイッチ３ｇ～３ｈ、比較器４ａ、処理回路５ａ、デジタルアナログ変換器ＤＡＣ４～６、可変抵抗Ｒ９，Ｒ１０、コンデンサＣ３，Ｃ４を備える。
初段増幅器ＣＴＬＥの一方の出力端とバイアス端子ＢＴとの間にはショートスイッチ２ａが接続される。初段増幅器ＣＴＬＥの他方の出力端とバイアス端子ＢＴとの間には入力ショートスイッチ２ｂが接続される。
後段増幅器ＰＧＡ１の一方の出力端とバイアス端子ＢＴとの間にはショートスイッチ２ｃが接続される。後段増幅器ＰＧＡ１の他方の出力端とバイアス端子ＢＴとの間にはショートスイッチ２ｄが接続される。
後段増幅器ＰＧＡ２の一方の出力端とバイアス端子ＢＴとの間にはショートスイッチ２ｅが接続される。後段増幅器ＰＧＡ２の他方の出力端とバイアス端子ＢＴとの間にはショートスイッチ２ｆが接続される。
デジタルアナログ変換器ＤＡＣ４～６は、それぞれキャンセル回路に相当する。デジタルアナログ変換器ＤＡＣ４は、可変電流源Ｉｈと可変電流源Ｉｇとを含む。デジタルアナログ変換器ＤＡＣ５は、可変電流源Ｉｋと可変電流源Ｉｌとを含む。デジタルアナログ変換器ＤＡＣ６は、可変電流源Ｉｉと可変電流源Ｉｊとを含む。
後段増幅器ＰＧＡ１の一方の出力端にはデジタルアナログ変換器ＤＡＣ６の可変電流源Ｉｉが接続される。後段増幅器ＰＧＡ１の他方の出力端にはデジタルアナログ変換器ＤＡＣ６の可変電流源Ｉｊが接続される。後段増幅器ＰＧＡ２の一方の出力端にはデジタルアナログ変換器ＤＡＣ５の可変電流源Ｉｋが接続される。後段増幅器ＰＧＡ２の他方の出力端にはデジタルアナログ変換器ＤＡＣ５の可変電流源Ｉｌが接続される。後段増幅器ＰＧＡ３の一方の出力端にはデジタルアナログ変換器ＤＡＣ４の可変電流源Ｉｇが接続される。後段増幅器ＰＧＡ３の他方の出力端にはデジタルアナログ変換器ＤＡＣ４の可変電流源Ｉｈが接続される。
後段増幅器ＰＧＡ３の一方の出力端にはショートスイッチ３ｈと可変抵抗Ｒ１０との直列回路が接続される。後段増幅器ＰＧＡ３の他方の出力端にはショートスイッチ３ｇと可変抵抗Ｒ９との直列回路が接続される。
可変抵抗Ｒ９の一端にはコンデンサＣ３の一端が接続される。可変抵抗Ｒ１０の一端にはコンデンサＣ４の一端が接続される。
可変抵抗Ｒ９とコンデンサＣ３とは、第７のローパスフィルタを構成している。第７のローパスフィルタは、入力される差動信号ＶＮ３の低域周波数の成分を通過させる。可変抵抗Ｒ１０とコンデンサＣ４とは、第８のローパスフィルタを構成している。第８のローパスフィルタは、入力信号ＶＰ３の低域周波数の成分を通過させる。可変抵抗Ｒ９，Ｒ１０を小さくすることで、第７および第８のローパスフィルタの時抵抗を小さくすることができる。可変抵抗Ｒ９，Ｒ１０を大きくすることで、第７および第８のローパスフィルタの時定数を大きくすることができる。
比較器４ａは、ショートスイッチ３ｇ，３ｈがオン時に、コンデンサＣ３の一端の電圧とコンデンサＣ４の一端の電圧との差電圧をＤＣオフセットとして検出する。比較器４ａは、検出したＤＣオフセットを処理回路５ａに出力する。処理回路５ａは、比較器４ａからのＤＣオフセットに応じたＤＡＣコードを演算する。処理回路５ａは、演算したＤＡＣコードをデジタルアナログ変換器ＤＡＣ４，ＤＡＣ５，ＤＡＣ６に出力する。
（第２の実施形態に係る半導体集積回路の動作）
次にこのように構成された第２の実施形態に係る半導体集積回路の動作を図８－図１１を参照して説明する。第２の実施形態におけるＤＣオフセットキャンセル方法を図１２のフローチャートを参照しながら説明する。
次にこのように構成された第２の実施形態に係る半導体集積回路の動作を図８－図１１を参照して説明する。第２の実施形態におけるＤＣオフセットキャンセル方法を図１２のフローチャートを参照しながら説明する。
まず、図８に示すステートＳＴ１ａにおいて、処理回路５ａは、後段増幅器ＰＧＡ２とデジタルアナログ変換器ＤＡＣ５，６とショートスイッチ２ａ，２ｂ，２ｃ，２ｄをオフさせる。また、処理回路５ａは、後段増幅器ＰＧＡ３とショートスイッチ２ｅ，２ｆ，３ｇ，３ｈとをオンさせる（Ｓ３１）。このとき、後段増幅器ＰＧＡ２は、オフ状態となる。後段増幅器ＰＧＡ２のオフ状態は、初段増幅器ＣＴＬＥのオフ状態と同じようにして実現できる。これにより、後段増幅器ＰＧＡ３の２入力端は、共にバイアス端子ＢＴの電位となる。また、第７および第８のローパスフィルタそれぞれを構成する抵抗とコンデンサとの積であるＲ９×Ｃ３，Ｒ１０×Ｃ４は、熱雑音を除去できる程度に小さい時定数（第１の時定数に相当）に設定されている。比較器４ａは、この小さい時定数のフィルタを通過した後段増幅器ＰＧＡ３のＤＣオフセットを検出する（Ｓ３２）。比較器４ａは、検出したＤＣオフセットを処理回路５ａに出力する。
処理回路５ａは、比較器４ａからのＤＣオフセットに応じたＤＡＣコードを演算する。処理回路５ａは、ＤＡＣコードをデジタルアナログ変換器ＤＡＣ４に出力する。次に、デジタルアナログ変換器ＤＡＣ４は、処理回路５ａからのＤＡＣコードに基づき後段増幅器ＰＧＡ３の２出力端間のＤＣオフセットをキャンセルするように、可変電流源Ｉｇと可変電流源Ｉｈとの電流を調整する。そして、デジタルアナログ変換器ＤＡＣ４は、可変電流源Ｉｇの電流と可変電流源Ｉｈの電流とを保持（Ｈｏｌｄ）する（Ｓ３３）。
次に、図９に示すステートＳＴ２ａにおいて、処理回路５ａは、後段増幅器ＰＧＡ１とデジタルアナログ変換器ＤＡＣ６とショートスイッチ２ａ，２ｂ，２ｅ，２ｆとをオフさせる。また、処理回路５ａは、後段増幅器ＰＧＡ３とショートスイッチ２ｃ，２ｄとをオンさせる（Ｓ３４）。このとき、後段増幅器ＰＧＡ１は、オフ状態となる。後段増幅器ＰＧＡ１のオフ状態は、初段増幅器ＣＴＬＥのオフ状態と同じようにして実現できる。これにより、後段増幅器ＰＧＡ２の２入力端は、共にバイアス端子ＢＴの電位となる。また、第７および第８のローパスフィルタそれぞれは、熱雑音を除去できる程度に小さい時定数（第１の時定数に相当）に設定されている。比較器４ａは、この小さい時定数フィルタを通過した後段増幅器ＰＧＡ２のＤＣオフセットを検出する。比較器４ａは、検出したＤＣオフセットを処理回路５ａに出力する。
処理回路５ａは、比較器４ａからのＤＣオフセットに応じたＤＡＣコードを演算する。処理回路５ａは、ＤＡＣコードをデジタルアナログ変換器ＤＡＣ５に出力する。デジタルアナログ変換器ＤＡＣ５は、処理回路５ａからのＤＡＣコードに基づき後段増幅器ＰＧＡ５の２出力端間のＤＣオフセットをキャンセルするように、可変電流源Ｉｉと可変電流源Ｉｊとの電流を調整し、その後可変電流Ｉｇ，Ｉｈを再度調整する。そして、デジタルアナログ変換器ＤＡＣ５，ＤＡＣ６は、各可変電流源Ｉｉ，Ｉｊ，Ｉｇ，Ｉｈの電流を保持（Ｈｏｌｄ）する（Ｓ３５）。
次に、図１０に示すステートＳＴ３ａにおいて、処理回路５ａは、初段増幅器ＣＴＬＥとショートスイッチ２ｃ，２ｄ，２ｅ，２ｆとをオフさせる。処理回路５ａは、ショートスイッチ２ａ，２ｂをオンさせる（Ｓ３６）。このとき、初段増幅器ＣＴＬＥは、オフ状態となる。これにより、後段増幅器ＰＧＡ１の２入力端は、共にバイアス端子ＢＴの電位となる。また、第７および第８のローパスフィルタそれぞれは、熱雑音を除去できる程度に小さい時定数（第１の時定数に相当）に設定されている。比較器４ａは、この小さい時定数フィルタを通過した後段増幅器ＰＧＡ１のＤＣオフセットを検出する。比較器４ａは、検出したＤＣオフセットを処理回路５ａに出力する。
処理回路５ａは、比較器４ａからのＤＣオフセットに応じたＤＡＣコードを演算する。デジタルアナログ変換器ＤＡＣ６は、ＤＡＣコードに基づき後段増幅器ＰＧＡ１の２出力端間のＤＣオフセットをキャンセルするように、可変電流源Ｉｋと可変電流源Ｉｌとの電流を調整し、その後Ｉｉ，Ｉｊを再度調整し、さらにその後Ｉｇ，Ｉｈを再調整する（Ｓ３７）。そして、デジタルアナログ変換器ＤＡＣ６，ＤＡＣ５，ＤＡＣ４は、各可変電流源Ｉｋ，Ｉｌ，Ｉｇ，Ｉｈ，Ｉｉ，Ｉｊの電流を保持する（Ｓ３８）。
次に、図１１に示すステートＳＴ４ａにおいて、処理回路５ａは、初段増幅器ＣＴＬＥをオンさせる。また、処理回路５ａは、ショートスイッチ２ａ～２ｆをオフさせる（Ｓ３９）。そして、処理回路５ａは、可変抵抗Ｒ９，Ｒ１０の値それぞれを大きな値に変更する。ここで、大きな値となった可変抵抗Ｒ９，Ｒ１０を、可変抵抗Ｒ１１，Ｒ１２とする。これにより、処理回路５ａは、時定数Ｒ１１Ｃ３，Ｒ１２Ｃ４を大に切り替える（Ｓ４０）。このため、時定数Ｒ１１×Ｃ３，Ｒ１２×Ｃ４（第２の時定数）が時定数Ｒ９×Ｃ３，Ｒ１０×Ｃ４（第１の時定数）よりも大きくなる。
比較器４ａは、時定数の大きいフィルタを通過した初段増幅器ＣＴＬＥと後段増幅器ＰＧＡ１と後段増幅器ＰＧＡ２と後段増幅器ＰＧＡ３とのＤＣオフセットを検出する（Ｓ４１）。比較器４ａは、検出したＤＣオフセットを処理回路５ａに出力する。
処理回路５ａは、比較器４ａからのＤＣオフセットに応じたＤＡＣコードを演算する。デジタルアナログ変換器ＤＡＣ４は、処理回路５ａからのＤＡＣコードに基づきＤＣオフセットをキャンセルするように、可変電流源Ｉｇと可変電流源Ｉｈとの電流を調整する（Ｓ４２）。
（第２の実施形態に係る半導体集積回路の効果）
第２の実施形態に係る半導体集積回路によれば、処理回路５ａは、複数の後段増幅器の内の最後から２つ目の後段増幅器ＰＧＡ２をオフ状態にする。処理回路５ａは、フィルタを小さい時定数に設定する。処理回路５ａは、後段増幅器ＰＧＡ１～ＰＧＡ３のＤＣオフセットをキャンセルさせる。その後、処理回路５ａは、初段増幅器ＣＴＬＥをオン状態にする。処理回路５ａは、フィルタを大きい時定数に設定する。処理回路５ａは、初段増幅器ＣＴＬＥと後段増幅器ＰＧＡ１～ＰＧＡ３とのＤＣオフセットをキャンセルさせる。
第２の実施形態に係る半導体集積回路によれば、処理回路５ａは、複数の後段増幅器の内の最後から２つ目の後段増幅器ＰＧＡ２をオフ状態にする。処理回路５ａは、フィルタを小さい時定数に設定する。処理回路５ａは、後段増幅器ＰＧＡ１～ＰＧＡ３のＤＣオフセットをキャンセルさせる。その後、処理回路５ａは、初段増幅器ＣＴＬＥをオン状態にする。処理回路５ａは、フィルタを大きい時定数に設定する。処理回路５ａは、初段増幅器ＣＴＬＥと後段増幅器ＰＧＡ１～ＰＧＡ３とのＤＣオフセットをキャンセルさせる。
即ち、処理回路５ａは、後段増幅器の後段から初段増幅器に向けて順にオフ状態にする。また、処理回路５ａは、フィルタを小さい時定数に設定して、後段増幅器のＤＣオフセットのキャンセルを事前に行う。このため、イコライザ１ａのＤＣオフセットをキャンセルする所要時間を短縮することができる。
また、第２の実施形態に係る半導体集積回路は、第１の実施形態に係る半導体集積回路に比べて、固定抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４が設けられていない。このため、半導体集積回路をさらに小型化できる。
（第３の実施形態に係る半導体集積回路の構成）
図１３は、第３の実施形態に係る半導体集積回路の構成図である。半導体集積回路は、他の半導体集積回路からの差動信号を受信する。
図１３は、第３の実施形態に係る半導体集積回路の構成図である。半導体集積回路は、他の半導体集積回路からの差動信号を受信する。
半導体集積回路は、図１３に示すように、イコライザ１ｂ、比較器４ｂ、処理回路５ｂ、振幅検出回路６、ＲＣフィルタ７、デジタルアナログ変換器ＤＡＣ８を備える。イコライザ１ｂは、差動増幅器から構成される。
処理回路５ｂは、イコライザ１ｂが第１の状態の場合にＲＣフィルタ７を第１の時定数に設定する。処理回路５ｂは、イコライザ１ｂが第２の状態の場合にＲＣフィルタ７を第１の時定数よりも大きい第２の時定数に設定する。第１の状態は、イコライザ１ｂに入力される信号の振幅がしきい値未満の状態である。第２の状態は、イコライザ１ｂに入力される信号の振幅がしきい値以上の状態である。
振幅検出回路６は、イコライザ１ｂに入力する差動信号の振幅を検出する。処理回路５ｂは、振幅検出回路６で検出された信号の振幅がしきい値以上の場合に、ＲＣフィルタ７を第２の時定数に設定する。処理回路５ｂは、信号の振幅がしきい値未満の場合に、ＲＣフィルタ７を第１の時定数に設定する。ＲＣフィルタ７は、抵抗ＲとコンデンサＣとを含んで構成されるローパスフィルタである。
処理回路５ｂは、比較器４ｂの比較出力に基づきデジタルアナログ変換器ＤＡＣ８を制御する。デジタルアナログ変換器ＤＡＣ８は、処理回路５ｂからの指示によりイコライザ１ｂのＤＣオフセットをキャンセルさせる。
（第３の実施形態に係る半導体集積回路の動作）
次に、図１４に示すフローチャートを参照しながら、第３の実施形態に係る半導体集積回路の動作を説明する。
次に、図１４に示すフローチャートを参照しながら、第３の実施形態に係る半導体集積回路の動作を説明する。
まず、処理回路は、振幅検出回路６をオンさせる。振幅検出回路６は、イコライザ１ｂに入力する差動信号の振幅を検出する（Ｓ５１）。振幅検出回路６は、検出結果を示す振幅検出信号を処理回路５ｂに出力する。処理回路５ｂは、振幅検出回路６から出力された振幅検出信号に基づいて、検出された振幅がしきい値以上かどうかを判定する（Ｓ５２）。処理回路５ｂは、検出された信号の振幅がしきい値以上であった場合（Ｓ５２のＹＥＳ）には、Ｓ５４の処理に進む。
処理回路５ｂは、検出された信号の振幅がしきい値未満である場合（Ｓ５２のＮＯ）には、振幅検出回路６、イコライザ１ｂ（アンプ）、比較器４ｂ、デジタルアナログ変換器ＤＡＣ８、ＲＣフィルタ７をオンさせる。また、処理回路５ｂは、ＲＣフィルタ７の時定数を、第１の時定数に設定、即ち時定数を小にする（Ｓ５３）。
次に、比較器４ｂは、第１の時定数に設定されたＲＣフィルタ７を通過したイコライザ１ｂの出力を比較する。比較器４ｂは、第１の時定数に応じた比較出力を処理回路５ｂへ出力する（Ｓ５５ａ）。処理回路５ｂは、比較器４ｂの比較出力に基づきデジタルアナログ変換器ＤＡＣ８を制御する（Ｓ５６ａ）。
次に、処理回路５ｂは、振幅検出回路６で検出された振幅検出信号の振幅がしきい値以上となることがあったかどうかを判定する（Ｓ５７）。処理回路５ｂは、振幅検出信号の振幅がしきい値以上となることがあった場合（Ｓ５７のＹＥＳ）には、Ｓ５４の処理に進む。
一方、振幅検出信号の振幅がしきい値未満であった場合（Ｓ５７のＮＯ）には、デジタルアナログ変換器ＤＡＣ８は、処理回路５ｂからの指示によりイコライザ１ｂのＤＣオフセットをキャンセルさせる（Ｓ５８ａ）。そして、ＤＣオフセットキャンセル処理が終了する。
一方、処理回路５ｂは、（Ｓ５２のＹＥＳ）および（Ｓ５７のＹＥＳ）の判断の後、振幅検出回路６をオフさせ、イコライザ１ｂ（アンプ）、比較器４ｂ、デジタルアナログ変換器ＤＡＣ８、ＲＣフィルタ７をオンさせる。また、処理回路５ｂは、ＲＣフィルタ７の時定数を、ＲＣフィルタ７を第２の時定数に設定、即ち時定数を大にする（Ｓ５４）。
次に、比較器４ｂは、第２の時定数に設定されたＲＣフィルタ７を通過したイコライザ１ｂの出力を比較する。比較器４ｂは、第２の時定数に応じた比較出力を処理回路５ｂへ出力する（Ｓ５５ｂ）。処理回路５ｂは、比較器４ｂの比較出力に基づきデジタルアナログ変換器ＤＡＣ８を制御する（Ｓ５６ｂ）。デジタルアナログ変換器ＤＡＣ８は、処理回路５ｂからの指示によりイコライザ１ｂのＤＣオフセットをキャンセルさせる（Ｓ５８ｂ）。そして、ＤＣオフセットキャンセル処理が終了する。
（第３の実施形態に係る半導体集積回路の効果）
第３の実施形態に係る半導体集積回路によれば、処理回路５ｂは、振幅検出回路６からの振幅検出信号の振幅が所定値未満の場合には、ＲＣフィルタ７の時定数を小にする。このため、イコライザ１ｂのＤＣオフセットをキャンセルする所要時間を短縮することができる。
第３の実施形態に係る半導体集積回路によれば、処理回路５ｂは、振幅検出回路６からの振幅検出信号の振幅が所定値未満の場合には、ＲＣフィルタ７の時定数を小にする。このため、イコライザ１ｂのＤＣオフセットをキャンセルする所要時間を短縮することができる。
また、第１および第２の実施形態に係る半導体集積回路では、処理回路５は、初段増幅器ＣＴＬＥをオフ状態にする。処理回路５は、フィルタを小さい時定数に設定する。処理回路５は、後段増幅器ＰＧＡ１～ＰＧＡ３のＤＣオフセットをキャンセルさせる。その後、処理回路５は、初段増幅器ＣＴＬＥをオン状態にする。処理回路５は、フィルタを大きい時定数に設定する。処理回路５は、初段増幅器ＣＴＬＥと後段増幅器ＰＧＡ１～ＰＧＡ３とのＤＣオフセットをキャンセルさせる。
これに対して、第３の実施形態に係る半導体集積回路では、処理回路５ｂは、イコライザ１ｂに入力される信号の振幅の大小を、判定する。処理回路５ｂは、振幅の大小に応じてＲＣフィルタ７の時定数を大小に切り替える。
（第４の実施形態に係る半導体集積回路の構成）
図１５は、第４の実施形態に係る受信装置ＲＸｂの概略的な構成図である。第４の実施形態に係る受信装置ＲＸｂは、図１に示す第１の実施形態に係る受信装置ＲＸの構成に、さらに、図１３に示す第３の実施形態に係る半導体集積回路を加えた。
図１５は、第４の実施形態に係る受信装置ＲＸｂの概略的な構成図である。第４の実施形態に係る受信装置ＲＸｂは、図１に示す第１の実施形態に係る受信装置ＲＸの構成に、さらに、図１３に示す第３の実施形態に係る半導体集積回路を加えた。
受信装置ＲＸｂは、入力端ＩＴ、マッチング回路ＭＧ、カップリングコンデンサＣ０、半導体集積回路１００ｂを備える。半導体集積回路１００ｂは、イコライザ１、ショートスイッチ３ａ～３ｆ、比較器４ｃ、処理回路５ｃ、デジタルアナログ変換器ＤＡＣ１～３、固定抵抗Ｒ１～Ｒ４、可変抵抗Ｒ５，Ｒ６、コンデンサＣ１，Ｃ２、振幅検出回路６ａを備える。
処理回路５ｃは、初段増幅器ＣＴＬＥをオフ状態にする。処理回路５ｃは、フィルタを小さい時定数に設定する。処理回路５ｃは、図２～図４に示す方法で、後段増幅器ＰＧＡ１～ＰＧＡ３のＤＣオフセットをキャンセルさせる。
振幅検出回路６ａは、イコライザ１に入力する差動信号の振幅を検出する。処理回路５ｃは、初段増幅器ＣＴＬＥをオン状態にする。その後、処理回路５ｃは、振幅検出回路６ａで検出された信号の振幅が所定値以上かどうかを判定する。処理回路５ｃは、信号の振幅が所定値以上の場合に、フィルタの時定数を大きな時定数に設定する。処理回路５ｃは、図５に示す方法で、初段増幅器ＣＴＬＥと後段増幅器ＰＧＡ１～ＰＧＡ３とのＤＣオフセットをキャンセルさせる。
処理回路５ｃは、振幅検出回路６ａで検出された信号の振幅が所定値未満の場合に、フィルタの時定数を小さい時定数に設定する。処理回路５ｃは、初段増幅器ＣＴＬＥと後段増幅器ＰＧＡ１～ＰＧＡ３とのＤＣオフセットをキャンセルさせる。
（第４の実施形態に係る半導体集積回路の効果）
このように第４の実施形態に係る半導体集積回路によれば、処理回路５ｃは、初段増幅器ＣＴＬＥをオフ状態にする。処理回路５ｃは、フィルタを小さい時定数に設定する。処理回路５ｃは、ＤＣオフセットをキャンセルさせる。処理回路５ｃは、振幅検出回路６ａで検出された信号の振幅が所定値未満の場合に、フィルタを小さい時定数に設定する。処理回路５ｃは、ＤＣオフセットをキャンセルさせる。このため、イコライザ１のＤＣオフセットキャンセルの所要時間を大幅に短縮することができる。
このように第４の実施形態に係る半導体集積回路によれば、処理回路５ｃは、初段増幅器ＣＴＬＥをオフ状態にする。処理回路５ｃは、フィルタを小さい時定数に設定する。処理回路５ｃは、ＤＣオフセットをキャンセルさせる。処理回路５ｃは、振幅検出回路６ａで検出された信号の振幅が所定値未満の場合に、フィルタを小さい時定数に設定する。処理回路５ｃは、ＤＣオフセットをキャンセルさせる。このため、イコライザ１のＤＣオフセットキャンセルの所要時間を大幅に短縮することができる。
以上のように、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，１ａ，１ｂ…イコライザ
２ａ，２ｂ，３ａ～３ｆ…ショートスイッチ
４，４ａ，４ｂ…比較器
５，５ａ，５ｂ…処理回路
６…振幅検出回路
１００，１００ａ，１００ｂ 半導体集積回路
ＣＴＬＥ…初段増幅器
ＰＧＡ１，ＰＧＡ２，ＰＧＡ３，ＰＧＡ４…後段増幅器
ＲＸ，ＲＸａ，ＲＸｂ…受信装置
Ｒ１～Ｒ４…固定抵抗
Ｒ５，Ｒ６，Ｒ９，Ｒ１０…可変抵抗
Ｃ０…カップリングコンデンサ
Ｃ１，Ｃ２…コンデンサ
ＤＡＣ１～ＤＡＣ６…デジタルアナログ変換器
２ａ，２ｂ，３ａ～３ｆ…ショートスイッチ
４，４ａ，４ｂ…比較器
５，５ａ，５ｂ…処理回路
６…振幅検出回路
１００，１００ａ，１００ｂ 半導体集積回路
ＣＴＬＥ…初段増幅器
ＰＧＡ１，ＰＧＡ２，ＰＧＡ３，ＰＧＡ４…後段増幅器
ＲＸ，ＲＸａ，ＲＸｂ…受信装置
Ｒ１～Ｒ４…固定抵抗
Ｒ５，Ｒ６，Ｒ９，Ｒ１０…可変抵抗
Ｃ０…カップリングコンデンサ
Ｃ１，Ｃ２…コンデンサ
ＤＡＣ１～ＤＡＣ６…デジタルアナログ変換器
Claims (10)
- 信号を受信する半導体集積回路であって、
前記受信した信号の減衰を補償するイコライザと、
前記イコライザの出力端に接続されるフィルタと、
前記イコライザの前記出力端のＤＣオフセットをキャンセルするキャンセル回路と、
前記フィルタの出力に基づき前記キャンセル回路を制御して前記イコライザのＤＣオフセットをキャンセルさせる処理回路と、を備え、
前記処理回路は、前記イコライザが第１の状態の場合に前記フィルタの時定数を第１の時定数に設定し、前記イコライザが第２の状態の場合に前記フィルタの時定数を前記第１の時定数よりも大きい第２の時定数に設定する、
半導体集積回路。 - 前記イコライザは、初段増幅器と前記初段増幅器の後段に接続される後段増幅器とを備え、
前記処理回路は、前記第１の状態として前記初段増幅器をオフ状態にし、前記第２の状態として前記初段増幅器をオン状態にする、
請求項１に記載の半導体集積回路。 - 前記第１の状態は、前記イコライザに入力される前記信号の振幅が閾値未満の状態であり、
前記第２の状態は、前記イコライザに入力される前記信号の振幅が前記閾値以上の状態である、
請求項１に記載の半導体集積回路。 - 前記後段増幅器の出力端には前記フィルタと前記キャンセル回路が接続され、
前記処理回路は、前記初段増幅器を前記オフ状態にし、且つ前記フィルタの時定数を前記第１の時定数に設定している間に、前記後段増幅器の出力端のＤＣオフセットをキャンセルさせた後、前記初段増幅器を前記オン状態にし、且つ前記フィルタの時定数を前記第２の時定数に設定している間に、前記後段増幅器の前記出力端のＤＣオフセットをキャンセルさせる、
請求項２に記載の半導体集積回路。 - 前記初段増幅器と前記後段増幅器とはそれぞれ、２入力端と２出力端を備えた差動増幅器として構成され、前記後段増幅器の２出力端には前記キャンセル回路が接続され、前記フィルタは第１のフィルタと第２のフィルタを含み、
前記第１のフィルタは、前記後段増幅器の一方の出力端に接続され、
前記第２のフィルタは、前記後段増幅器の他方の出力端に接続され、
前記第１のフィルタの出力と第２のフィルタの出力とを比較し、比較出力を前記処理回路に出力する比較器とを備え、
前記処理回路は、前記初段増幅器を前記オフ状態にし、且つ前記第１のフィルタおよび前記第２のフィルタをそれぞれの時定数を前記第１の時定数に設定している間に、前記比較器からの比較出力に基づき前記後段増幅器の出力端のＤＣオフセットをキャンセルさせた後、前記初段増幅器を前記オン状態にし、且つ前記第１のフィルタおよび前記第２のフィルタをそれぞれの前記時定数を前記第２の時定数に設定している間に、前記比較器からの比較出力に基づき前記後段増幅器の前記出力端のＤＣオフセットをキャンセルさせる、
請求項２に記載の半導体集積回路。 - 前記イコライザは、初段増幅器と前記初段増幅器の後段に接続される複数の後段増幅器とを備え、
前記複数の後段増幅器は、前記初段増幅器に接続される第１の後段増幅器から最後に接続される第２の後段増幅器まで直列に接続され、
前記第２の後段増幅器の出力端には前記フィルタと前記キャンセル回路が接続され、
前記第１の後段増幅器から前記第２の後段増幅器の１つ前の後段増幅器までの各々の出力端には前記キャンセル回路が接続され、
前記処理回路は、
前記第１の状態として前記初段増幅器をオフ状態にし、且つ前記フィルタの時定数を前記第１の時定数に設定している間に、前記第２の後段増幅器から順番に前記第１の後段増幅器までそれぞれの出力端のＤＣオフセットをキャンセルさせる処理を順序行った後、
前記第２の状態として前記初段増幅器をオン状態にし、且つ前記フィルタの時定数を前記第２の時定数に設定している間に、前記第２の後段増幅器のＤＣオフセットをキャンセルさせる、
請求項１に記載の半導体集積回路。 - 前記イコライザに入力する前記信号の振幅を検出する振幅検出回路を備え、
前記処理回路は、
前記振幅検出回路で検出された前記信号の振幅が前記閾値以上の場合に、前記フィルタの時定数を前記第２の時定数に設定し、
前記信号の振幅が前記閾値未満の場合に、前記フィルタの前記時定数を前記第１の時定数に設定する、
請求項３に記載の半導体集積回路。 - 前記イコライザに入力される前記信号の振幅を検出する振幅検出回路を備え、
前記処理回路は、
前記初段増幅器を前記オフ状態にし、且つ前記フィルタの時定数を前記第１の時定数に設定している間に、前記後段増幅器の出力端のＤＣオフセットをキャンセルさせた後、
前記初段増幅器を前記オン状態にし、
前記振幅検出回路で検出された前記信号の振幅が閾値以上の場合に、前記フィルタの前記時定数を前記第２の時定数に設定し、
前記信号の振幅が前記閾値未満の場合に、前記フィルタの前記時定数を前記第１の時定数に設定する、
請求項２に記載の半導体集積回路。 - 入力端と、
カップリングコンデンサと、
前記カップリングコンデンサから受信される信号の減衰を補償するイコライザと、
前記イコライザの出力端に接続されるフィルタと、
前記イコライザの前記出力端のＤＣオフセットをキャンセルするキャンセル回路と、
前記フィルタの出力に基づき前記キャンセル回路を制御して前記イコライザの出力端のＤＣオフセットをキャンセルさせる処理回路と、を備え、
前記処理回路は、前記イコライザが第１の状態の場合に前記フィルタの時定数を第１の時定数に設定し、
前記イコライザが第２の状態の場合に前記フィルタの時定数を前記第１の時定数よりも大きい第２の時定数に設定する、
受信装置。 - 受信した信号の減衰を補償するイコライザのＤＣオフセットをキャンセルするＤＣオフセットキャンセル方法であって、
前記イコライザが第１の状態の場合に前記イコライザの出力端に接続されるフィルタの時定数を第１の時定数に設定して、前記フィルタの出力に基づき前記イコライザのＤＣオフセットをキャンセルさせ、
前記イコライザが第２の状態の場合に前記フィルタの時定数を前記第１の時定数よりも大きい第２の時定数に設定して、前記フィルタの出力に基づき前記イコライザのＤＣオフセットをキャンセルさせる、
ＤＣオフセットキャンセル方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020156324A JP2022049988A (ja) | 2020-09-17 | 2020-09-17 | 半導体集積回路、受信装置、およびｄｃオフセットキャンセル方法 |
| US17/412,142 US11658628B2 (en) | 2020-09-17 | 2021-08-25 | Semiconductor integrated circuit, receiving device, and DC offset cancellation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020156324A JP2022049988A (ja) | 2020-09-17 | 2020-09-17 | 半導体集積回路、受信装置、およびｄｃオフセットキャンセル方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022049988A true JP2022049988A (ja) | 2022-03-30 |
Family
ID=80627208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020156324A Pending JP2022049988A (ja) | 2020-09-17 | 2020-09-17 | 半導体集積回路、受信装置、およびｄｃオフセットキャンセル方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11658628B2 (ja) |
| JP (1) | JP2022049988A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11784857B1 (en) * | 2022-04-18 | 2023-10-10 | Nxp Usa, Inc. | Adaptive linear drivers |
| US11881969B2 (en) * | 2022-04-22 | 2024-01-23 | Samsung Display Co., Ltd. | Real-time DC-balance aware AFE offset cancellation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321259B1 (en) * | 2005-10-06 | 2008-01-22 | Altera Corporation | Programmable logic enabled dynamic offset cancellation |
| JP2009055306A (ja) | 2007-08-27 | 2009-03-12 | Sony Corp | データ受信装置 |
| US8183921B1 (en) | 2010-11-24 | 2012-05-22 | Altera Corporation | Offset cancellation for continuous-time circuits |
| JP2014053755A (ja) | 2012-09-07 | 2014-03-20 | Hitachi Ltd | Ｄｃバランスオフセット調整回路およびそれを有する半導体装置 |
-
2020
- 2020-09-17 JP JP2020156324A patent/JP2022049988A/ja active Pending
-
2021
- 2021-08-25 US US17/412,142 patent/US11658628B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US11658628B2 (en) | 2023-05-23 |
| US20220085779A1 (en) | 2022-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5381148A (en) | Method and apparatus for calibrating a gain control circuit | |
| JP2022049988A (ja) | 半導体集積回路、受信装置、およびｄｃオフセットキャンセル方法 | |
| KR101477853B1 (ko) | 차동 증폭 장치 | |
| US20090258626A1 (en) | Filter circuit and receiving apparatus | |
| CN108390727B (zh) | 直流失调消除电路以及直流失调消除方法 | |
| US8829989B2 (en) | DC offset cancellation for a multi-stage amplifier | |
| WO2016138806A1 (zh) | 一种采用电流dac消除可变增益放大电路直流失调的方法 | |
| US20190288655A1 (en) | Amplifier Circuit Arrangement and Method to Calibrate the Same | |
| TWI650959B (zh) | 直流偏移校準電路及無線訊號收發器 | |
| EP1521370B1 (en) | Pipeline analog to digital converter | |
| US20160182260A1 (en) | Receiver with Offset Calibration | |
| US7982649B2 (en) | Device for the low-distortion transformation, particularly amplification of signals | |
| US11264956B2 (en) | DC offset cancellation circuit and DC offset cancellation method | |
| US7940200B2 (en) | Calibration method, A/D converter, and radio device | |
| US6992611B1 (en) | DC-coupled wideband signal converters | |
| CN104601186B (zh) | 一种直流失配消除方法和装置 | |
| CN111355492B (zh) | 比较器及模拟数字转换电路 | |
| US10972122B2 (en) | Sensor arrangement | |
| US20220352857A1 (en) | Transimpedance amplifier circuit | |
| US11658624B2 (en) | Voltage gain amplifier architecture for automotive radar | |
| US20150244420A1 (en) | Communication system, communication slave and communication master | |
| CN115865018A (zh) | 一种可变增益放大器 | |
| CN115118241A (zh) | 用于线性可变增益放大器的系统和方法 | |
| US9509286B2 (en) | Driving circuit, driving apparatus, and method for adjusting output impedance to match transmission line impedance by using current adjustment | |
| US20100279598A1 (en) | Filtering circuit with jammer generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240409 |