CN102473840A - 压电元件的制造方法 - Google Patents

压电元件的制造方法 Download PDF

Info

Publication number
CN102473840A
CN102473840A CN2010800352918A CN201080035291A CN102473840A CN 102473840 A CN102473840 A CN 102473840A CN 2010800352918 A CN2010800352918 A CN 2010800352918A CN 201080035291 A CN201080035291 A CN 201080035291A CN 102473840 A CN102473840 A CN 102473840A
Authority
CN
China
Prior art keywords
film
strong dielectric
piezoelectric element
etching
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800352918A
Other languages
English (en)
Other versions
CN102473840B (zh
Inventor
植田昌久
吉田善明
小风丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN102473840A publication Critical patent/CN102473840A/zh
Application granted granted Critical
Publication of CN102473840B publication Critical patent/CN102473840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions

Abstract

提供通过等离子体蚀刻将强电介质膜加工成良好的形状的压电元件的制造方法。在将下部电极层和强电介质膜以该顺序层叠于基板上的处理对象物上,配置有由难以被氧气蚀刻的金属薄膜构成的金属掩模。使含有氧气和在化学结构中含有氟的反应气体的混合气体的蚀刻气体等离子体化,使金属掩模与处理对象物接触,另外,向处理对象物下的电极施加交流电压,使等离子体中的离子入射,对强电介质膜进行各向异性蚀刻。能够进行长时间的蚀刻,蚀刻生成物没有附着在所蚀刻的侧面,得到具有良好的形状的强电介质膜的压电元件。

Description

压电元件的制造方法
技术领域
本发明涉及压电元件的制造方法。
背景技术
近几年,MEMS(Micro Electro Mechanical Systems(微机电系统))技术日益发展,喷墨式记录头的墨水吐出驱动源、蜂鸣器或加速度传感器、数码相机等的手抖动修正机构等,从产业设备至小型电子设备等,压电元件在其应用范围呈现出扩大。
作为对压电元件的机械应力和电性变化进行搭桥的材料,较多地研究了具有优异的压电特性的钛锆酸铅(Pb(Zr,Ti)O3、PZT)等氧化物强电介质。
以往,在将强电介质膜沿膜厚方向蚀刻几μm时,将由有机物构成的抗蚀剂用于掩模而进行蚀刻,但蚀刻导致抗蚀剂后退,所以难以控制强电介质膜的尺寸、形状角度。另外,如果几μm的蚀刻甚至都未充分地进行基板冷却,则产生抗蚀剂烧伤(抗蚀剂图案的变形),所以关于沿膜厚方向进行几十μm的蚀刻,难以进行能够经受长时间的蚀刻的膜厚的抗蚀剂作成。
另外,PZT等强电介质被称为难蚀刻材料,缺乏与卤素气体的反应性,另外,其卤化物蒸气压低,所以蚀刻生成物容易附着在图案侧壁。
图4的标号110示出具有通过现有技术进行蚀刻的强电介质膜113的处理对象物。在强电介质膜113下配置有下部电极膜112,在强电介质膜113上配置有抗蚀剂115。在下部电极膜112下配置有基板111。由强电介质的卤化物构成的蚀刻生成物116以围墙(fence)状附着在抗蚀剂115的侧面。
在抗蚀剂115的剥离工序中不能除去蚀刻生成物116,存在着有必要新追加除去工序或在下一工序以后的形成布线的工序中成为断线或绝缘不良的原因等不合适状况。
专利文献1:国际公开WO2007/129732号
发明内容
本发明是为了解决上述现有技术的不合适状况而创作的,其目的在于,提供通过等离子体蚀刻将电介质膜加工成良好的形状的压电元件的制造方法。
为了解决上述课题,本发明是一种压电元件的制造方法,所述压电元件具有:基板;由导电性材料构成的下部电极膜;由氧化物强电介质构成的强电介质膜;以及由导电性材料构成的上部电极膜,所述下部电极膜、所述强电介质膜以及所述上部电极膜以该顺序配置于所述基板上,向所述上部电极膜与所述下部电极膜之间施加电压时,所述强电介质膜的形状变形,停止电压的施加时,变形复原,其中,所述压电元件的制造方法具有:金属掩模配置工序,在所述上部电极膜和所述强电介质膜以该顺序层叠于所述基板上的处理对象物的表面的所述强电介质膜上,形成由图案化的金属薄膜构成的金属掩模,使所述强电介质膜的表面部分地露出,而覆盖其他部分;以及蚀刻工序,向配置于所述处理对象物的背面侧的电极施加交流电压,并且在所述成膜对象物的表面侧形成含有氧气和在化学结构中含有氟的反应气体的混合气体的蚀刻气体的等离子体,使所述等离子体与所述金属掩模和所述强电介质膜接触,并且使所述等离子体中的离子入射,除去露出在所述金属掩模的开口底面的所述强电介质膜,使所述下部电极膜露出。
本发明是这样的压电元件的制造方法:所述强电介质膜含有从由钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸铋镧((Bi,La)4Ti3O12:BLT)、钛锆酸铅(Pb(Zr,Ti)O3:PZT)、钛锆酸镧铅((PbLa)(ZrTi)O3:PLZT)以及钽酸铋锶(SrBi2Ta2O3:SBT)构成的组中选择的任一种氧化物强电介质。
本发明是这样的压电元件的制造方法:所述掩模含有从由Ni、Al以及Cr构成的组中选择的任一种金属。
本发明是这样的压电元件的制造方法:所述反应气体由从由CF4、C2F6、C3F8、C4F8、CHF3、SF6、C4F6以及C5F8构成的组中选择的任一种气体或两种以上的混合气体构成。
本发明是这样的压电元件的制造方法:关于所述蚀刻气体,所述反应气体的流量相对于氧气的流量和所述反应气体的流量的合计的比例是50%以上。
由于金属掩模的膜厚薄,能抑制蚀刻生成物向金属掩模侧壁的附着,所以能抑制断线等的发生,且提高强电介质膜的加工精度。
由于金属掩模的耐热温度范围比以往更广,所以能够在比以往更广的范围控制蚀刻时的温度。
由于能够沿强电介质膜的膜厚方向进行几十μm的蚀刻,所以能够应用到以往不能实施的领域的MEMS。
由于不使用氯类气体作为蚀刻气体,所以能够在不能使用氯类气体的环境下进行处理。
附图说明
图1(a)~(e)是用于说明本发明的压电元件的制造方法的图。
图2是用于说明本发明所使用的蚀刻装置的构造的图。
图3是示出相对于CF4比例的Ni掩模及PZT膜的蚀刻速度及蚀刻选择比的关系的图表。
图4是用于说明通过现有技术蚀刻强电介质膜后的处理对象物的图。
附图标记说明
10e压电元件;11基板;12下部电极膜;13强电介质膜;14上部电极膜;15金属掩模;96电极;98冷却管。
具体实施方式
<压电元件的构造>
首先,说明通过本发明的制造方法形成的压电元件的构造。图1(e)示出压电元件10e的截面图。
压电元件10e具有强电介质膜13、上部电极膜14以及下部电极膜12。
强电介质膜13配置于下部电极膜12上,上部电极膜14配置于强电介质膜13上。基板11配置于下部电极膜12下。
上部电极膜14和下部电极膜12与未图示的控制电路电连接。
这样的压电元件10e具有压电效应,从外部向强电介质膜13施加压力而使其形状变形时,在强电介质膜13感应电极化,在上部电极膜14与下部电极膜12之间产生电压。相反,从未图示的控制电路向上部电极膜14与下部电极膜12之间施加电压时,强电介质膜13的形状变形;停止电压的施加时,形状复原。
强电介质膜13由氧化物强电介质构成,在此,使用钛锆酸铅(Pb(Zr,Ti)O3:PZT)。
但是,本发明不限于PZT作为强电介质膜13的材料,也可以使用钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸铋镧((Bi,La)4Ti3O12:BLT)、钛锆酸镧铅((PbLa)(ZrTi)O3:PLZT)、钽酸铋锶(SrBi2Ta2O3:SBT)等能够利用化学结构中含有氟的气体来蚀刻的氧化物强电介质。
上部电极膜14和下部电极膜12由导电性材料构成,在此,任一个都使用Pt膜。但是,本发明不限于Pt作为上部电极膜14和下部电极膜12的材料,也可以分别使用Ir、IrO2、SRO(Strontium RutheniumOxide(氧化锶钌))等难以与氧化物强电介质反应的导电性材料。
基板11在此使用带有热氧化膜(SiO2)的Si基板,作为绝缘层的热氧化膜配置成与下部电极膜12接触。
<压电元件的制造装置>
图2的标号80示出搭载有本发明所使用的感应耦合等离子体(ICP)源的蚀刻装置。
蚀刻装置80具有真空槽89、等离子体生成部92、气体供给部81、真空排气部82以及温度控制部88。
在真空槽89的内部,设有用于承载处理对象物的台部86。
温度控制部88连接至台部86,通过使经温度控制的热介质流入例如设于台部86的冷却管98,能够控制承载于台部86上的处理对象物的温度。
等离子体生成部92具有RF天线83、匹配箱87a以及等离子体用交流电源84。
在真空槽89的上方形成有开口,在该开口配置有石英等的陶瓷板97。在陶瓷板97的真空槽89外部侧的表面上,配置有RF天线83。该RF天线83经由匹配箱87a电连接至等离子体用交流电源84,能够使供给至真空槽89内的蚀刻气体等离子体化。
另外,在台部86的内部配置有电极96,在将处理对象物配置于台部86上时,电极96位于处理对象物的背面侧。
溅射用交流电源85经由匹配箱87b电连接至电极96,能够对等离子体中的离子进行加速使其与处理对象物碰撞而进行蚀刻。
气体供给部81和真空排气部82的任一个都配置于真空槽89的外部。真空排气部82连接至真空槽89内部,能将真空槽89内排气,气体供给部81连接至真空槽89内部,能够向真空槽89内供给蚀刻气体。
<压电元件的制造方法>
接着,参照图1(a)~(e),说明作为本发明的压电元件的制造方法。
图1(a)的标号10a示出在基板11上通过溅射法等将下部电极膜12和强电介质膜13以该顺序成膜的状态的处理对象物。
首先,作为金属掩模配置工序,在强电介质膜13上配置图案化的抗蚀剂膜后,将处理对象物浸渍于非电解镀镍液,使镍在抗蚀剂膜的表面和露出于抗蚀剂膜的开口底面的强电介质膜13的表面析出、形成镍的金属薄膜后,除去抗蚀剂时,抗蚀剂上的金属薄膜与抗蚀剂一起除去,强电介质膜13上的金属薄膜残留,得到图1(b)的处理对象物10b。
在该处理对象物10b的表面,设有由图案化的金属薄膜(镍薄膜)构成的金属掩模15。该金属掩模15与强电介质膜13密合,利用金属掩模15,强电介质膜13的表面的一部分露出,而其他部分被覆盖。
此外,也可以在使强电介质膜13的表面全部露出的状态下,将处理对象物浸渍于非电解镀镍液、在强电介质膜13的表面形成由镍构成的金属薄膜后,在所形成的金属薄膜表面形成图案化的抗蚀剂膜,将露出于抗蚀剂膜的开口下的金属薄膜蚀刻除去,将金属薄膜图案化为既定形状。除去抗蚀剂时,得到由图案化的金属薄膜(镍薄膜)构成的金属掩模15。
本发明的金属掩模配置方法不限于非电解镀法,能够通过溅射法或真空蒸镀法等形成金属掩模。
总之,与强电介质膜13密合、形成图案化的厚度薄的金属薄膜即可,而尤其优选非电解镀法。这是因为,优选金属掩模15具有4μm以上10μm以下的膜厚,从而即使其较薄,也能经受后述的蚀刻工序中的蚀刻,非电解镀法能够比其他方法更容易地实现该膜厚。
本发明的金属掩模15的材料不限于Ni金属,只要是相对于蚀刻强电介质膜13的蚀刻气体具有比强电介质膜13的蚀刻速度更慢的蚀刻速度的材料、且能够图案化为期望形状即可,除Ni以外,也可以由Al、Cr、Ti、Ta等难以被氧气蚀刻的金属或这些的合金形成金属掩模15。
接下来,作为蚀刻工序,首先,预先在蚀刻装置80的真空槽89内由真空排气部82进行真空排气。
维持真空槽89内的真空气氛,并且将金属掩模配置工序后的处理对象物10b从未图示的搬入装置搬入真空槽89内。
处理对象物10b,以与形成有金属掩模15的面相反的面向着台部86、使形成有金属掩模15的一侧的面露出的方式,承载于台部86上。
将真空槽89内进行真空排气,并且从气体供给部81向真空槽89内供给蚀刻气体。
蚀刻气体含有氧气和在化学结构中含有氟的反应气体的混合气体。具体而言,反应气体由从由CF4、C2F6、C3F8、C4F8、CHF3、SF6、C4F6以及C5F8构成的组中选择的任一种气体构成或由两种以上的混合气体构成。
蚀刻气体也可以含有由Ar等稀有气体构成的辅助气体。
气体供给部81连接至未图示的控制装置而控制流量,优选反应气体的流量相对于氧气的流量和反应气体的流量的合计的比例(以下,称为反应气体比例)为50%以上。这是因为如果氧气比例变大,则蚀刻处理速度下降。
成膜对象物的形成有金属掩模15的面经由陶瓷板97与RF天线83对置,在真空槽89处于接地电位的状态下,启动等离子体用交流电源84,使交流电流流入RF天线83而从RF天线83发射电波时,电波通过陶瓷板97进入真空槽89的内部。
在陶瓷板97与处理对象物的形成有金属掩模15的面之间,成为蚀刻气体气氛,电波照射至蚀刻气体,在处理对象物的金属掩模15上形成蚀刻气体的等离子体。等离子体也可以通过其他方法形成。
在等离子体中,含有蚀刻气体的离子或自由基等活性源。
另外,在生成等离子体而进行蚀刻时,预先启动溅射用交流电源85而向电极96施加交流电压,不使处理对象物带电,将等离子体中的蚀刻气体的离子、辅助气体的离子引入处理对象物10b侧。
强电介质膜13的从金属掩模15露出的部分与等离子体接触时,与等离子体反应而生成强电介质膜13的蚀刻生成物。
蚀刻生成物中的气体状的生成物通过真空排气除去,附着在处理对象物的生成物通过引入到电极96的离子的溅射,从处理对象物的表面除去。
金属掩模15的膜厚是10μm以下,所以能抑制蚀刻生成物向金属掩模15的侧面的附着。
由于由金属薄膜构成的金属掩模15具有耐热性,所以也可以在利用温度控制部88冷却处理对象物时,以台部86上的处理对象物10b的温度为室温以上的方式进行控制,促进蚀刻生成物的气化。
如图1(c)的处理对象物10c所示,如果下部电极膜12露出,则分别停止等离子体用交流电源84和溅射用交流电源85的动作,且停止来自气体供给部81的蚀刻气体的供给。
在此,以包围台部86的方式设有屏蔽体91,能防止由蚀刻产生的附着物向真空槽89的内壁的附着。
接下来,将蚀刻工序后的处理对象物10c从蚀刻装置80取出,使这样的剥离液与处理对象物10c的表面接触,该剥离液选择性地使金属掩模15剥离。金属掩模15溶解于剥离液而除去,得到如图1(d)所示的金属掩模除去后的处理对象物10d。
接下来,在处理对象物10d的强电介质膜13的向上的面配置上部电极膜14,制造如图1(e)所示的压电元件10e。
也能够在成膜强电介质膜13后配置上部电极膜14。
实施例
<实施例1>
将这样的状态的处理对象物搬入蚀刻装置的真空槽内,该状态为:在基板上通过溅射法等成膜由PZT构成的PZT膜,接下来,在PZT膜上配置使PZT膜一部分露出的、由Ni构成的Ni掩模。启动温度控制部,以处理对象物的温度维持20℃的方式进行控制。
将真空槽内进行真空排气,并且作为蚀刻气体将O2气体以8.4×10-3Pa·m3/sec(5sccm)的流量、CF4气体以7.6×10-2Pa·m3/sec(45sccm)的流量向真空槽内供给,使真空槽内为0.5Pa的压力。此时,CF4气体的流量相对于O2气体的流量和CF4气体的流量的合计的比例(以下,称为CF4比例)为0.9。
从等离子体用交流电源向RF天线83施加600W的交流功率,使蚀刻气体等离子体化并与处理对象物接触。另外,从溅射用交流电源向处理对象物下的电极施加400W的交流功率,使等离子体中的离子入射至处理对象物,对PZT膜部分地进行各向异性蚀刻。此时,测定PZT膜和Ni掩模的各蚀刻速度。
接下来,控制气体供给部,使向真空槽内供给的蚀刻气体的CF4比例向0.8变化,测定PZT膜和Ni掩模的各蚀刻速度。
图3示出CF4比例和作为测定结果的各蚀刻速度的关系。另外,在同一图中还示出CF4比例和PZT膜相对于Ni掩模的蚀刻选择比(エツチング選択比)的关系。
可知使CF4比例减少时,各蚀刻速度分别减少,但PZT膜相对于Ni掩模的蚀刻选择比增加。
<实施例2>
由扫描型电子显微镜(SEM)对这样的状态的处理对象物进行摄影,该状态为:在基板上通过溅射法等成膜由PZT构成的PZT膜,接下来,在PZT膜上配置使PZT膜一部分露出的、由Ni构成的Ni掩模。
将该处理对象物搬入蚀刻装置的真空槽内,向真空槽内供给O2气体和CF4气体的混合气体作为蚀刻气体,使蚀刻气体等离子体化,进行蚀刻处理。
接着,在蚀刻处理后,将处理对象物从真空槽取出,由SEM摄影。
所蚀刻的侧面的锥形角度形成为70°,蚀刻生成物没有附着在该侧面。
<比较例1>
与实施例2同样地,用SEM对这样的状态的处理对象物进行摄影,该状态为:在PZT膜上配置使PZT膜一部分露出的、由有机物构成的抗蚀剂。
与实施例2同样地,将该处理对象物搬入蚀刻装置的真空槽内,向真空槽内供给O2气体和CF4气体的混合气体作为蚀刻气体,使蚀刻气体等离子体化,进行蚀刻处理。
接着,在蚀刻处理后,将处理对象物从真空槽取出,用SEM摄影。
蚀刻生成物附着在抗蚀剂的侧面。

Claims (5)

1.一种压电元件的制造方法,所述压电元件具有:
基板;
由导电性材料构成的下部电极膜;
由氧化物强电介质构成的强电介质膜;以及
由导电性材料构成的上部电极膜,
所述下部电极膜、所述强电介质膜以及所述上部电极膜以该顺序配置于所述基板上,
向所述上部电极膜与所述下部电极膜之间施加电压时,所述强电介质膜的形状变形;停止电压的施加时,变形复原,
其中,所述压电元件的制造方法具有:
金属掩模配置工序,在所述上部电极膜和所述强电介质膜以该顺序层叠于所述基板上的处理对象物的表面的所述强电介质膜上,形成由图案化的金属薄膜构成的金属掩模,使所述强电介质膜的表面部分地露出,而覆盖其他部分;以及
蚀刻工序,向配置于所述处理对象物的背面侧的电极施加交流电压,并且在所述成膜对象物的表面侧形成含有氧气和在化学结构中含有氟的反应气体的混合气体的蚀刻气体的等离子体,
使所述等离子体与所述金属掩模和所述强电介质膜接触,并且,使所述等离子体中的离子入射,除去露出于所述金属掩模的开口底面的所述强电介质膜,使所述下部电极膜露出。
2.如权利要求1所述的压电元件的制造方法,其中,所述强电介质膜含有从由钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸铋镧((Bi,La)4Ti3O12:BLT)、钛锆酸铅(Pb(Zr,Ti)O3:PZT)、钛锆酸镧铅((PbLa)(ZrTi)O3:PLZT)以及钽酸铋锶(SrBi2Ta2O3:SBT)构成的组中选择的任一种氧化物强电介质。
3.如权利要求1或2的任一项所述的压电元件的制造方法,其中,所述金属掩模含有从由Ni、Al以及Cr构成的组中选择的任一种金属。
4.如权利要求1至3中的任一项所述的压电元件的制造方法,其中,所述反应气体由从由CF4、C2F6、C3F8、C4F8、CHF3、SF6、C4F6以及C5F8构成的组中选择的任一种气体或两种以上的混合气体构成。
5.如权利要求1至4中的任一项所述的压电元件的制造方法,其特征在于,关于所述蚀刻气体,所述反应气体的流量相对于氧气的流量和所述反应气体的流量的合计的比例是50%以上。
CN201080035291.8A 2009-08-06 2010-07-29 压电元件的制造方法 Active CN102473840B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-183047 2009-08-06
JP2009183047 2009-08-06
PCT/JP2010/062756 WO2011016381A1 (ja) 2009-08-06 2010-07-29 圧電素子の製造方法

Publications (2)

Publication Number Publication Date
CN102473840A true CN102473840A (zh) 2012-05-23
CN102473840B CN102473840B (zh) 2015-07-22

Family

ID=43544277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080035291.8A Active CN102473840B (zh) 2009-08-06 2010-07-29 压电元件的制造方法

Country Status (7)

Country Link
US (1) US20120152889A1 (zh)
JP (1) JP5800710B2 (zh)
KR (1) KR101281429B1 (zh)
CN (1) CN102473840B (zh)
DE (1) DE112010003192T5 (zh)
TW (1) TW201117443A (zh)
WO (1) WO2011016381A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7287767B2 (ja) * 2018-09-26 2023-06-06 株式会社アルバック ドライエッチング方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042291A1 (en) * 2000-05-18 2001-11-22 Olympus Optical Co., Ltd Method of working piezoelectric substance and method of manufacturing composite piezoelectric substance
US6492222B1 (en) * 1999-12-22 2002-12-10 Texas Instruments Incorporated Method of dry etching PZT capacitor stack to form high-density ferroelectric memory devices
WO2007129732A1 (ja) * 2006-05-10 2007-11-15 Ulvac, Inc. エッチング方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524645B1 (en) * 1994-10-18 2003-02-25 Agere Systems Inc. Process for the electroless deposition of metal on a substrate
JP3108374B2 (ja) * 1996-01-26 2000-11-13 松下電子工業株式会社 半導体装置の製造方法
JP2000028595A (ja) * 1998-07-10 2000-01-28 Olympus Optical Co Ltd 圧電構造体の製造方法および複合圧電振動子
JP2000131546A (ja) 1998-10-26 2000-05-12 Pioneer Electronic Corp リッジ形3次元導波路製造方法
JP2004241692A (ja) * 2003-02-07 2004-08-26 Oki Electric Ind Co Ltd 強誘電体メモリ素子の製造方法
JP2008251889A (ja) * 2007-03-30 2008-10-16 Seiko Epson Corp キャパシタの製造方法
JP5183138B2 (ja) * 2007-09-26 2013-04-17 富士フイルム株式会社 圧電アクチュエータおよび液体吐出ヘッド
JP5317635B2 (ja) 2007-11-30 2013-10-16 株式会社半導体エネルギー研究所 微小電気機械式装置の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492222B1 (en) * 1999-12-22 2002-12-10 Texas Instruments Incorporated Method of dry etching PZT capacitor stack to form high-density ferroelectric memory devices
US20010042291A1 (en) * 2000-05-18 2001-11-22 Olympus Optical Co., Ltd Method of working piezoelectric substance and method of manufacturing composite piezoelectric substance
WO2007129732A1 (ja) * 2006-05-10 2007-11-15 Ulvac, Inc. エッチング方法

Also Published As

Publication number Publication date
TW201117443A (en) 2011-05-16
JP5800710B2 (ja) 2015-10-28
KR20120042926A (ko) 2012-05-03
CN102473840B (zh) 2015-07-22
JPWO2011016381A1 (ja) 2013-01-10
KR101281429B1 (ko) 2013-07-02
DE112010003192T5 (de) 2012-07-12
US20120152889A1 (en) 2012-06-21
WO2011016381A1 (ja) 2011-02-10

Similar Documents

Publication Publication Date Title
JP4553143B2 (ja) 圧電アクチュエータの製造方法、インクジェット式記録ヘッド
JP4421609B2 (ja) 基板処理装置および半導体装置の製造方法、エッチング装置
US8053955B2 (en) Piezoelectric device and method of production thereof
WO2006090618A1 (ja) 圧電素子の製造方法
US8133325B2 (en) Dry cleaning method for plasma processing apparatus
US7548408B2 (en) Capacitor and its manufacturing method
CN102473840B (zh) 压电元件的制造方法
JPH11145124A (ja) 構造化方法
JP2009212289A (ja) ドライエッチング方法及びドライエッチング装置
JP5766027B2 (ja) ドライエッチング方法及びデバイス製造方法
WO2012086169A1 (ja) 誘電体デバイスの製造方法及びアッシング方法
JP2012114156A (ja) 圧電素子の製造方法
JP2008251889A (ja) キャパシタの製造方法
JP5733943B2 (ja) 誘電体デバイスの製造方法
JPH11354505A (ja) 誘電体薄膜素子の製造方法
JP2010251403A (ja) 誘電体構造体、誘電体構造体の製造方法、圧着転写方法、及び保持構造
WO2012057127A1 (ja) 誘電体デバイスの製造方法
JP2009147238A (ja) 誘電体構造体、誘電体構造の製造方法、圧着転写方法、及び保持構造
JPH113881A (ja) アッシング方法及び装置
TW200532793A (en) Substrate processing system and process for fabricating semiconductor device
JP2005319380A (ja) 成膜方法及び成膜装置
JP2014060210A (ja) ドライエッチング方法および圧電デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant