CN102468840B - 差分驱动电路及其校准电路和方法 - Google Patents

Abstract

本发明提供一种用来校准一差分驱动电路的校准电路。该差分驱动电路包含有一第一输出端点以及一第二输出端点，该校准电路包含：一比较电路，用来接收对应至该第一输出端点的一第一输出电压以及对应至第二输出端点的一第二输出电压，及用来依据该第一输出电压、该第二输出电压和一预定电压来产生一比较结果；以及一控制电路，耦接于该比较电路、一耦接于该第一输出端点与一参考电压之间的第一电阻性组件以及一耦接于该第二输出端点与该参考电压之间的第二电阻性组件，该控制电路用来依据该比较结果来调整该第一电阻性组件以及该第二电阻性组件。本发明还提供一种校准方法。该校准电路及方法可以精确地校准一差分驱动电路中偏移掉的输出电阻性组件。

Description

差分驱动电路及其校准电路和方法

技术领域

本发明是关于一差分驱动电路与其相关的校准方法，尤指直接校准一差分驱动电路中偏移掉的输出电阻性组件的一校准电路与其相关的校准方法。

背景技术

在一集成电路中，被动组件(例如电阻和电容)往往是影响该集成电路之效能的关键组件。在一差动驱动级中，通常会利用两个负载电阻来匹配看入一传输线的阻抗，其中该传输线是耦接于该差动驱动级的输出端口。理论上而言，该两个负载电阻的电阻值应该是要相等的。然而，由于受到半导体制程偏移的影响，该两个负载电阻的电阻值在制作完成后有可能会偏移出原来所预定的理想电阻值。若该两个负载电阻的电阻值偏移出原来所预定的理想电阻值时，该负载电阻与该传输线之间的电阻就会不匹配。如此一来，当该差动驱动级产生一差动输出信号并透过该输出端口输出至该传输线时，就会产生一个反射信号。进一步而言，该反射信号会破坏该差动输出信号的质量，例如线性度。因此，提供一种机制来校准一集成电路内被动组件的偏移已成为业界亟需解决的问题。

发明内容

有鉴于此，本发明实施例之一目的在于提供直接校准一差分驱动电路中偏移掉的输出电阻性组件的一校准电路与其相关的校准方法。

依据本发明之一第一实施例，其提供一种用来校准一差分驱动电路的校准电路，其中该差分驱动电路具有一差动输出端，该差动输出端包含有一第一输出端点以及一第二输出端点。该校准电路包含有一比较电路以及一控制电路。该比较电路用来接收对应至该第一输出端点的一第一输出电压以及对应至第二输出端点的一第二输出电压，以及用来依据该第一输出电压、该第二输出电压以及一预定电压来产生一比较结果。该控制电路耦接于该比较电路、一第一电阻性组件以及一第二电阻性组件，以及该控制电路用来依据该比较结果来调整该第一电阻性组件以及该第二电阻性组件，其中该第一电阻性组件耦接于该第一输出端点与一参考电压之间，而该第二电阻性组件耦接于该第二输出端点与该参考电压之间。

依据本发明之一第二实施例，其提供一种差分驱动电路。该差分驱动电路包含有一第一电流源、一差动对输入电路、一第一电阻性组件、一第二电阻性组件以及一校准电路。该第一电流源具有一第一端点耦接于一第一参考电压。该差动对输入电路具有一共模端点耦接于该第一电流源的一第二端点。该第一电阻性组件具有一第一端点耦接于该差动对输入电路的一第一输出端点，以及一第二端点耦接于一第二参考电压。该第二电阻性组件具有一第一端点耦接于该差动对输入电路的一第二输出端点，以及一第二端点耦接于该第二参考电压，其中该第一输出端点以及该第二输出端点为该差分驱动电路的一差动输出端。该校准电路用来依据该第一输出端点的一第一输出电压、该第二输出端点的一第二输出电压以及一预定电压来调整该第一电阻性组件与该第二电阻性组件。

依据本发明之一第三实施例，其提供一种用来校准一差分驱动电路的校准方法，该差分驱动电路具有一差动输出端，该差动输出端包含有一第一输出端点以及一第二输出端点。该校准方法包含有：接收对应至该第一输出端点的一第一输出电压以及对应至该第二输出端点的一第二输出电压；依据该第一输出电压、该第二输出电压以及一预定电压来产生一比较结果；以及依据该比较结果来调整一第一电阻性组件以及一第二电阻性组件，其中该第一电阻性组件是耦接于该第一输出端点与一参考电压之间，以及该第二电阻性组件是耦接于该第二输出端点与该参考电压之间。

上述的校准电路、差分驱动电路以及差分驱动电路的校准方法，是透过第一输出电压、第二输出电压以及一预定电压来产生一比较结果，以进一步调整该差分驱动电路中的该第一电阻性组件与该第二电阻性组件以校准偏移掉的多个电阻值，可以非常精确地校准一差分驱动电路中偏移掉的输出电阻性组件，从而解决了由半导体制程所造成的差分驱动电路阻抗不匹配的问题。

附图说明

图1是本发明差分驱动电路之一第一实施例示意图。

图2是本发明差分驱动电路之一第二实施例示意图。

图3是本发明校准方法之一实施例流程图。

具体实施方式

在说明书及申请专利权利要求当中使用了某些词汇来指称特定的组件。所属领域中普通技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及申请专利权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此为包含任何直接及间接的电性连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电性连接于该第二装置，或透过其它装置或连接手段间接地电性连接至该第二装置。

请参考图1。图1所示是依据本发明一种差分驱动电路100之第一实施例示意图。差分驱动电路100包含有一校准电路102以及一驱动电路104。驱动电路104包含有一第一电流源1042、一差动对输入电路1044、一第一电阻性组件1046以及一第二电阻性组件1048。第一电流源1042具有一第一端点耦接在一第一参考电压，例如一接地电压Vgnd。差动对输入电路1044具有一共模端点Nc耦接于第一电流源1042的一第二端点。第一电阻性组件1046具有一第一端点耦接于差动对输入电路1044的一第一输出端点No1，以及一第二端点耦接于一第二参考电压，例如一电源电压Vdd。第二电阻性组件1048具有一第一端点耦接于差动对输入电路1044的一第二输出端点No2，以及一第二端点耦接于第二参考电压Vdd，其中第一输出端点No1以及第二输出端点No2是差分驱动电路100的一差动输出端。差动对输入电路1044包含有一第一晶体管M1以及一第二晶体管M2，其中第一晶体管M1与第二晶体管M2为N型晶体管。第一晶体管M1包含有一第一端点耦接于第一电流源1042的第二端点，亦即Nc，以及一第二端点耦接于第一电阻性组件1046的第一端点，亦即No1。第二晶体管M2包含有一第一端点耦接于第一电流源1042的第二端点，亦即Nc，以及一第二端点耦接于第二电阻性组件1048的第一端点，亦即No2。此外，差动对输入电路1044具有一差动输入端，该差动输入端包含有一第一输入端点Ni1与一第二输入端点Ni2。在此较佳实施例中，第一输入端点Ni1是第一晶体管M1的基极端，而第二输入端点Ni2是第二晶体管M2的基极端。

校准电路102用来依据对应至第一输出端点No1的第一输出电压Vo1、对应至第二输出端点No2的第二输出电压Vo2以及一预定电压Vp来调整第一电阻性组件1046与第二电阻性组件1048。校准电路102另包含有一比较电路1022以及一控制电路1024。比较电路1022用来接收对应至第一输出端点No1的第一输出电压Vo1以及对应至第二输出端点No2的第二输出电压Vo2，并依据第一输出电压Vo1、第二输出电压Vo2与预定电压Vp来产生一比较结果Sc。控制电路1024是耦接至比较电路1022、第一电阻性组件1046以及第二电阻性组件1048。控制电路1024用来依据比较结果Sc来调整第一电阻性组件1046与第二电阻性组件1048。

当差分驱动电路100经由一特定的半导体制程制做出来后，第一电阻性组件1046与第二电阻性组件1048各自的电阻值R1、R2可能会偏移出原来的预定电阻，其中该预定电阻值是设计来匹配该传输线(未显示)的阻抗，其中该传输线是耦接至差分驱动电路100的差动输出端。因此，当第一电阻性组件1046与第二电阻性组件1048各自的电阻值R1、R2偏移出原来的预定电阻，校准电路102就会将第一电阻性组件1046与第二电阻性组件1048各自的电阻值R1、R2校准回预定的电阻值。依据本发明之实施例可以得知，当校准电路102要校准第一电阻性组件1046以及第二电阻性组件1048时，差分驱动电路100的第一输入端点Ni1与第二输入端点Ni2会耦接到同一电压，以使得第一电流源1042所产生的一电流I1可以大致上被一第一电流路径与一第二电流路径平分，其中该第一电流路径包含有第一晶体管M1与第一电阻性组件1046，而该第二电流路径包含有第二晶体管M2与第二电阻性组件1048。请注意，为了简化起见，在图1所示的较佳实施例中，第一输入端点Ni1与第二输入端点Ni2是耦接至第二参考电压Vdd。此外，当差分驱动电路100处于一正常驱动模式下时，第一输入端点Ni1与第二输入端点Ni2用来接收一预定驱动差动信号对。

请注意，虽然图1所示的第一输出电压Vo1是第一输出端点No1上的电压准位，而第二输出电压Vo2是第二输出端点No2上的电压准位，本发明并未以此为限。举例来说，第一输出电压Vo1亦可以是第一电阻性组件1046上的跨压，而第二输出电压Vo2可以是第二电阻性组件1048上的跨压。相较于第一实施例，该第二实施例亦可以经由适度的修改预定电压Vp来得出。

以下叙述是以图1所示的实施例为例子来解释本发明的校准程序。比较电路1022接收第一输出端点No1上的第一输出电压Vo1以及第二输出端点No2上的第二输出电压Vo2，并依据第一输出电压Vo1、第二输出电压Vo2与预定电压Vp来产生一比较结果。本实施方式中，比较电路1022包括一平均电压估测单元以及一比较单元，该平均电压估测单元用来产生该第一输出电压Vo1与该第二输出电压Vo2的一平均电压；该比较单元耦接于该平均电压估测单元，用来比较该平均电压与该预定电压Vp以产生该比较结果Sc。控制电路1024会参考该比较结果来同步调整第一电阻性组件1046与第二电阻性组件1048来校准电阻值R1、R2至一目标校准值。在此较佳实施例中，预定电压Vp是设定为Vdd-Vref，其中电压Vref是第二参考电压Vdd与第一输出电压Vo1以及第二输出电压Vo2的平均电压之间的该预定电压降。因此，比较电路1022一开始会接收第一输出电压Vo1以及第二输出电压Vo2来产生一平均电压Va(例如0.5*Vo1+0.5*Vo2)，接着比较电路1022会比较平均电压Va与电压Vp以产生比较结果Sc。比较电路1022可以利用三个晶体管来实作，它们各自的控制端点(例如基极端)是耦接于第一输出电压Vo1、第二输出电压Vo2以及预定电压Vp，以及(W/L)1∶(W/L)2∶(W/L)p等于1∶1∶2，其中(W/L)1是接收第一输出电压Vo1的第一晶体管的宽长比，(W/L)2是接收第二输出电压Vo2的第二晶体管的宽长比，而(W/L)p是接收预定电压Vp的第三晶体管的宽长比。

接着，控制电路1024接收比较结果Sc并依据比较结果Sc来调整第一电阻性组件1046与第二电阻性组件1048各自的电阻值R1、R2。换句话说，校准电路102用来调整电阻值R1、R2以减小平均电压Va与预定电压Vp之间的一电压差，且一直到第一输出电压Vo1与第二输出电压Vo2的平均电压Va大致上等于预定电压Vp为止。请注意，在此较佳实施例中，控制电路1024会增加或减小第一电阻性组件1046与第二电阻性组件1048各自的电阻值R1、R2以减小平均电压Va与预定电压Vp之间的该电压差，进而将电阻值R1、R2的平均电阻值校准至一目标校准值(2*Vref/I1)。如此一来，第一电阻性组件1046的电阻值R1与第二电阻性组件1048的电阻值R2之间的不匹配就可以补偿回来了。此外，校准电路102用来直接调整差分驱动电路100的第一电阻性组件1046以及第二电阻性组件1048以校准电阻值R1、R2的平均电阻值，而不是经由调整第一电阻性组件1046与第二电阻性组件1046各自的复制(replica)电阻，这是因为第一电阻性组件1046与第二电阻性组件1046各自的复制电阻亦有可能与第一电阻性组件1046与第二电阻性组件1046有所偏移。

进一步而言，当由比较电路1022所产生的比较结果Sc指示第一输出电压Vo1与第二输出电压Vo2的平均电压Va比预定电压Vp来得大时，控制电路1024会增加第一电阻性组件1046与第二电阻性组件1048各自的电阻值R1、R2以减小平均电压Va。当由比较电路1022所产生的比较结果Sc指示第一输出电压Vo1与第二输出电压Vo2的平均电压Va比预定电压Vp来得小时，控制电路1024会减小第一电阻性组件1046与第二电阻性组件1048各自的电阻值R1、R2以提升平均电压Va。接着，比较电路1022比较更新后的平均电压Va与预定电压Vp以产生一更新后的比较结果Sc给控制电路1024。换句话说，校准电路102会比较平均电压Va与预定电压Vp，并递归地调整第一电阻性组件1046与第二电阻性组件1048各自的电阻值R1、R2，一直到第一输出电压Vo1与第二输出电压Vo2的平均电压Va大致上等于预定电压Vp为止。

此外，第一输出电压Vo1与第二输出电压Vo2的平均电压Va可以用以下方程式(1)来表示：

Va＝(Vdd-0.5*I1*R1+Vdd-0.5*I1*R2)/2            (1)

当平均电压Va等于预定电压Vp时，亦即：

Vdd-(0.5*I1*R1+0.5*I1*R2)/2＝Vp，

0.5*R1+0.5*R2＝(2*Vref)/I1；

其中(0.5*R1+0.5*R2)是电阻值R1、R2的平均电阻值。该平均电阻值等于(2*Vref)/I1，其是一已知值。因此，电阻值R1、R2的平均电阻值可以透过改变预定电压Vref与电流I1的值来设定。换句话说，经由将第一输出电压Vo1与第二输出电压Vo2的平均电压Va调整到与预定电压Vp一样时，偏移的电阻值R1、R2的平均电阻值就可以被校准到与上文所述传输线的看入阻抗一样。如此一来，由半导体制程所造成的差分驱动电路100阻抗不匹配的问题就可以解决了。

请参考图2。图2所示是依据本发明一种差分驱动电路200之一第二实施例示意图。差分驱动电路200包含有一校准电路202以及一驱动电路204。驱动电路204可以是一所谓的HBOX差分驱动电路，其包含了一第一电流源2042、一差动对输入电路2044、一第一电阻性组件2046、一第二电阻性组件2048以及一第二电流源2050。第一电流源2042具有一第一端点耦接于一第一参考电压，如接地电压Vgnd’。差动对输入电路2044具有一共模端点Nc1’耦接于第一电流源2042的一第二端点。第一电阻性组件2046具有一第一端点耦接于差动对输入电路2044的一第一输出端点No1’，以及一第二端点耦接于第二参考电压，例如该共模电压(Vcm’)。第二电阻性组件2048具有一第一端点耦接于差动对输入电路2044的一第二输出端点No2’，以及一第二端点耦接于第二参考电压Vcm’，其中第一输出端点No1’与第二输出端点No2’是差分驱动电路200的一差动输出端。第二电流源2050具有一第一端点耦接于一第三参考电压，例如电源电压Vdd’。

差动对输入电路2044包含有一第一晶体管M1’、一第二晶体管M2’、一第三晶体管M3’以及一第四晶体管M4’，其中第一晶体管M1’与第二晶体管M2’为N型晶体管，而第三晶体管M3’与第四晶体管M4’为P型晶体管。第一晶体管M1’具有一第一端点耦接于第一电流源2042的第二端点，亦即Nc1’，以及一第二端点耦接于第一电阻性组件2046的该第一端点，亦渡No1’。第二晶体管M2’具有一第一端点耦接于第一电流源2042的该第二端点，亦即Nc1’，以及一第二端点耦接于第二电阻性组件2048的该第一端点，亦即No2’。第三晶体管M3’具有一第一端点耦接于第二电流源2050的该第二端点Nc2’，以及一第二端点耦接于第一电阻性组件2046的该第一端点No1’。第四晶体管M4’具有一第一端点耦接于第二电流源2050的该第二端点Nc2’，以及一第二端点耦接于第二电阻性组件2048的该第一端点，亦即No2’。

此外，校准电路202用来依据对应到第一输出端点No1’的一第一输出电压Vo1’、对应至第二输出端点No2’的第二输出电压Vo2’以及一预定电压Vp’来调整第一电阻性组件2046与第二电阻性组件2048。此外，校准电路202另包含有一比较电路2022以及一控制电路2024。比较电路21022用来接收对应至第一输出端点No1’的第一输出电压Vo1’以及对应至第二输出端点No2’的第二输出电压Vo2’，并依据第一输出电压Vo1’、第二输出电压Vo2’与预定电压Vp’来产生一比较结果Sc’。控制电路2024是耦接至比较电路2022、第一电阻性组件2046以及第二电阻性组件2048，其中控制电路2024用来依据比较结果Sc’来调整第一电阻性组件2046与第二电阻性组件2048。

请注意，当差分驱动电路200处于一正常驱动模式下时，第一晶体管M1’的基极端，亦即第一输入端点Ni1’，是连接至第三晶体管M3’的基极端，第二晶体管M2’的基极端，亦即第二输入端点Ni2’，是连接至第四晶体管M4’的基极端，以及第一输入端点Ni1’与第二输入端点Ni2用来接收一预定驱动差动信号对。

当校准电路202用来校准第一电阻性组件2046与第二电阻性组件2048时，第三晶体管M3’与第四晶体管M4’的基极端都会耦接至第三参考电压Vdd’以关闭第三晶体管M3’、第四晶体管M4’以及第二电流源2050，以及第一晶体管M1’的基极端(亦即第一输入端点Ni1’)与第二晶体管M2’的基极端(亦即第二输入端点Ni2’)都会耦接至同一电压以使得第一电流源2042所产生的电流I1’会被一第一电流路径与一第二电流路径平分，其中该第一电流路径是由第一晶体管M1’与第一电阻性组件2046所组成，而该第二电流路径是由第二晶体管M2’与第二电阻性组件2048所组成。请注意，为了简化起见，在图2所示的较佳实施例中，第一输入端点Ni1’与第二输入端点Ni2’是耦接至第三参考电压Vdd’。

因此，当差分驱动电路200经由一特定的半导体制程制做出来后，第一电阻性组件2046与第二电阻性组件2048各自的电阻值R1’、R2’可能会偏移出原来的预定电阻，其中该预定电阻值是设计来匹配该传输线(未显示)的阻抗，其中该传输线是耦接至差分驱动电路200的差动输出端。因此，当第一电阻性组件2046与第二电阻性组件2048各自的电阻值R1’、R2’偏移出原来的预定电阻，校准电路202就会将第一电阻性组件2046与第二电阻性组件2048各自的电阻值R1’、R2’校准回预定的电阻值。请注意，在此较佳实施例中，当校准电路202要校准第一电阻性组件2046以及第二电阻性组件2048时，预定电压Vp’会被设定为Vcm’-Vref，其中预定电压Vp’是被连接至比较电路2022的一端点Np’，而电压Vref’是第二参考电压Vcm’与第一输出电压Vo1’以及第二输出电压Vo2’的平均电压Va’之间的预定电压降。

相似于上述的差分驱动电路100，校准电路202用来调整电阻值R1’、R2’以减小平均电压Va’与预定电压Vp’之间的一电压差，一直到平均电压Va’大致上等于预定电压Vp’为止。当平均电压Va’被调整到与预定电压Vp’一样时，偏移掉的电阻值R1’、R2’的平均电阻值就会被校准到与上述传输线的看入阻抗一样的电阻值。因此，由半导体制程偏移所造成差分驱动电路200的阻抗偏移问题就可以解决了。此外，虽然图2所示的第一输出电压Vo1’是第一输出端点No1’上的电压准位，而第二输出电压Vo2’是第二输出端点No2’上的电压准位，本发明并未以此为限。举例来说，第一输出电压Vo1’亦可以是第一电阻性组件2046上的跨压，而第二输出电压Vo2’可以是第二电阻性组件2048上的跨压。相较于第一实施例，该第二实施例亦可以经由适度的修改预定电压Vp’来得出。另一方面，由于校准电路202的操作是相似于校准电路102的操作，故校准电路202的细部运作在此不另赘述。

请参考图3。图3所示是依据本发明一种校准方法300之一实施例流程图。校准方法300用来校准具有一差动输出端的一差分驱动电路，该差动输出端包含有一第一输出端点以及一第二输出端点。因此，为了简化起，该差分驱动电路可以参考上述实施例的差分驱动电路100或200。此外，倘若大体上可达到相同的结果，并不需要一定照图3所示之流程中的步骤顺序来进行，且图3所示之步骤不一定要连续进行，其他步骤亦可插入其中。校准方法300包含有：

步骤302：将差分驱动电路100的第一输入端点Ni1与第二输入端点Ni2耦接至第二参考电压Vdd；

步骤304：设定预定电压Vp；

步骤306：接收对应至第一输出端点No1的第一输出电压Vo1以及对应至第二输出端点No2的第二输出电压Vo2；

步骤308：依据第一输出电压Vo1与第二输出电压Vo2来产生平均电压Va；

步骤310：比较平均电压Va与预定电压Vp来判定平均电压Va是否相等于预定电压Vp，若是，则跳至步骤312，若非，则跳至步骤316；

步骤312：调整第一电阻性组件1046的电阻值R1与第二电阻性组件1048的电阻值R2以减小平均电压Va与预定电压Vp之间的电压差，跳至步骤306；

步骤314：判定偏移掉的电阻值R1、R2的平均电阻值已经被校准到相同于上述传输线的看入阻抗，并结束该校准的程序。

在步骤304中，预定电压Vp可以被设定为Vcm-Vref，其中电压Vref’是第二参考电压Vcm与第一输出电压Vo1以及第二输出电压Vo2的平均电压Va之间的预定电压降。因此，透过递归地执行步骤306-312，一直到平均电压Va等于预定电压Vp时，偏移掉的电阻值R1、R2的平均电阻值就可以被校准到相同于上述传输线的看入阻抗。因此，由半导体制程所造成的差分驱动电路100阻抗不匹配的问题就可以解决了。

综上所述，本发明实施例是直接调整该差分驱动电路中的该第一电阻性组件与该第二电阻性组件以校准偏移掉的多个电阻值的平均电阻值，而不是只调整该第一电阻性组件与该第二电阻性组件中的一个电阻性组件，或调整对应到该第一电阻性组件与该第二电阻性组件的复制电阻性组件。由此，可以非常精确地减小平均电压Va与预定电压Vp之间的电压差，以校准一差分驱动电路中偏移掉的输出电阻性组件，从而解决了由半导体制程所造成的差分驱动电路100阻抗不匹配的问题。

本发明虽以较佳实施例描述，然而并不限于此。各种变形、修改和所述实施例各种特征的组合均属于本发明所主张的范围。

Claims (20)

1.一种用来校准一差分驱动电路的校准电路，该差分驱动电路具有一差动输出端，该差动输出端包含一第一输出端点以及一第二输出端点，其特征在于，该校准电路包含有：

一比较电路，用来接收对应至该第一输出端点的一第一输出电压以及对应至第二输出端点的一第二输出电压，以及用来依据该第一输出电压、该第二输出电压以及一预定电压来产生一比较结果；以及

一控制电路，耦接于该比较电路、一第一电阻性组件以及一第二电阻性组件，该控制电路用来依据该比较结果来调整该第一电阻性组件以及该第二电阻性组件，其中该第一电阻性组件耦接于该第一输出端点与一参考电压之间，而该第二电阻性组件耦接于该第二输出端点与该参考电压之间；

其中，该差分驱动电路另具有一差动输入端，该差动输入端包含有一第一输入端点以及一第二输入端点；以及当该校准电路校准该差分驱动电路时，该差分驱动电路的该第一输入端点与该第二输入端点是耦接到同一电压。

2.如权利要求1所述的校准电路，其特征在于，该控制电路会参考该比较结果来调整该第一电阻性组件的一电阻值以及该第二电阻性组件的一电阻值，以将该第一电阻性组件的该电阻值与该第二电阻性组件的该电阻值的一平均电阻值校准到一目标校准值。

3.如权利要求1所述的校准电路，其特征在于，该比较电路包含有：

一平均电压估测单元，用来产生该第一输出电压与该第二输出电压的一平均电压；以及

一比较单元，耦接于该平均电压估测单元，用来比较该平均电压与该预定电压以产生该比较结果。

4.如权利要求3所述的校准电路，其特征在于，该控制电路会参考该比较结果来调整该第一电阻性组件的一电阻值以及该第二电阻性组件的一电阻值，以减少该平均电压与该预定电压之间的一差距电压。

5.如权利要求4所述的校准电路，其特征在于，该控制电路调整该第一电阻性组件的该电阻值以及该第二电阻性组件的该电阻值，一直到该平均电压大致上相同于该预定电压为止。

6.如权利要求4所述的校准电路，其特征在于，该控制电路增加或减小该第一电阻性组件的该电阻值以及该第二电阻性组件的该电阻值。

7.一种差分驱动电路，其特征在于，该差分驱动电路包含有：

一第一电流源，具有一第一端点耦接于一第一参考电压；

一差动对输入电路，具有一共模端点耦接于该第一电流源的一第二端点；

一第一电阻性组件，具有一第一端点耦接于该差动对输入电路的一第一输出端点，以及一第二端点耦接于一第二参考电压；

一第二电阻性组件，具有一第一端点耦接于该差动对输入电路的一第二输出端点，以及一第二端点耦接于该第二参考电压，其中该第一输出端点以及该第二输出端点是该差分驱动电路的一差动输出端；以及

一校准电路，用来依据该第一输出端点的一第一输出电压、该第二输出端点的一第二输出电压以及一预定电压来调整该第一电阻性组件与该第二电阻性组件的电阻值；

该差动对输入电路具有一差动输入端，该差动输入端包含有一第一输入端点以及一第二输入端点；以及当该校准电路校准该差分驱动电路时，该第一输入端点与该第二输入端点是耦接到同一电压。

8.如权利要求7所述的差分驱动电路，其特征在于，该差动对输入电路包含有：

一第一晶体管，具有一第一端点耦接于该第一电流源的该第二端点，以及一第二端点耦接于该第一电阻性组件的该第一端点；

一第二晶体管，具有一第一端点耦接于该第一电流源的该第二端点，以及一第二端点耦接于该第二电阻性组件的该第一端点；

其中当该校准电路调整该第一电阻性组件与该第二电阻性组件时，该第一晶体管的一控制端点与该第二晶体管的一控制端点是耦接于同一电压以启动该第一晶体管与该第二晶体管，其中，该第一晶体管的控制端点为该第一输入端点，该第二晶体管的控制端点为该第二输入端点。

9.如权利要求7所述的差分驱动电路，其特征在于，该差分驱动电路另包含有：

一第二电流源，具有一第一端点耦接于一第三参考电压；

其中该差动对输入电路包含有：

一第一晶体管，具有一第一端点耦接于该第一电流源的该第二端点，以及一第二端点耦接于该第一电阻性组件的该第一端点；

一第二晶体管，具有一第一端点耦接于该第一电流源的该第二端点，以及一第二端点耦接于该第二电阻性组件的该第一端点；

一第三晶体管，具有一第一端点耦接于该第二电流源的一第二端点，以及一第二端点耦接于该第一电阻性组件的该第一端点；以及

一第四晶体管，具有一第一端点耦接于该第二电流源的该第二端点，以及一第二端点耦接于该第二电阻性组件的该第一端点；

其中当该校准电路在校准该第一电阻性组件以及该第二电阻性组件时，该第一晶体管的一控制端点与该第二晶体管的一控制端点是耦接于同一电压以启动该第一晶体管与该第二晶体管，此时该第三晶体管与该第四晶体管是处于关闭的状态，其中，该第一晶体管的控制端点为该第一输入端点，该第二晶体管的控制端点为该第二输入端点。

10.如权利要求7所述的差分驱动电路，其特征在于，该校准电路包含有：

一比较电路，具有一第一输入端点耦接于该差动对输入电路的该第一输出端点以接收该第一输出电压，一第二输入端点耦接于该差动对输入电路的该第二输出端点以接收该第二输出电压，一第三输入端点用来接收该预定电压，以及一输出端点用来输出一比较结果；以及

一控制电路，耦接于该比较电路以及用来依据该比较结果来调整该第一电阻性组件与该第二电阻性组件的电阻值。

11.如权利要求10所述的差分驱动电路，其特征在于，该比较电路包含有：

一平均电压估测单元，用来产生该第一输出电压与该第二输出电压的一平均电压；以及

一比较单元，耦接于该平均电压估测单元，用来比较该平均电压与该预定电压来产生该比较结果。

12.如权利要求11所述的差分驱动电路，其特征在于，该控制电路会参考该比较结果来调整该第一电阻性组件的一电阻值以及该第二电阻性组件的一电阻值，以减少该平均电压与该预定电压之间的一差距电压。

13.如权利要求12所述的差分驱动电路，其特征在于，该控制电路调整该第一电阻性组件的该电阻值以及该第二电阻性组件的该电阻值，一直到该平均电压大致上相同于该预定电压为止。

14.如权利要求11所述的差分驱动电路，其特征在于，该控制电路用来增加或减小该第一电阻性组件的该电阻值以及该第二电阻性组件的该电阻值。

15.一种用来校准一差分驱动电路的校准方法，该差分驱动电路具有一差动输出端，该差动输出端包含有一第一输出端点以及一第二输出端点，其特征在于，该校准方法包含有：

接收对应至该第一输出端点的一第一输出电压以及对应至该第二输出端点的一第二输出电压；

依据该第一输出电压、该第二输出电压以及一预定电压来产生一比较结果；以及

依据该比较结果来调整一第一电阻性组件以及一第二电阻性组件，其中该第一电阻性组件是耦接于该第一输出端点与一参考电压之间，以及该第二电阻性组件是耦接于该第二输出端点与该参考电压之间；

其中，该差分驱动电路另具有一差动输入端，该差动输入端包含有一第一输入端点以及一第二输入端点，以及该校准方法另包含有：

将该差分驱动电路的该第一输入端点与该第二输入端点耦接至同一电压。

16.如权利要求15所述的校准方法，其特征在于，依据该第一输出电压、该第二输出电压以及该预定电压来产生该比较结果的步骤包含有：

参考该比较结果来同步调整该第一电阻性组件的一电阻值以及该第二电阻性组件的一电阻值，以校准该第一电阻性组件的该电阻值以及该第二电阻性组件的该电阻值的一平均电阻值至一目标校准值。

17.如权利要求15所述的校准方法，其特征在于，依据该第一输出电压、该第二输出电压以及该预定电压来产生该比较结果的步骤包含有：

产生该第一输出电压与该第二输出电压的一平均电压；以及

比较该平均电压与该预定电压来产生该比较结果。

18.如权利要求17所述的校准方法，其特征在于，依据该比较结果来调整该第一电阻性组件以及该第二电阻性组件的步骤包含有：

参考该比较结果来调整该第一电阻性组件的一电阻值与该第二电阻性组件的一电阻值以减少该平均电压与该预定电压之间的一差距电压。

19.如权利要求18所述的校准方法，其特征在于，依据该比较结果来调整该第一电阻性组件以及该第二电阻性组件的步骤另包含有：

调整该第一电阻性组件的该电阻值与该第二电阻性组件的该电阻值一直到该平均电压等于该预定电压。

20.如权利要求18所述的校准方法，其特征在于，依据该比较结果来调整该第一电阻性组件以及该第二电阻性组件的步骤包含有：

增加或减小该第一电阻性组件的该电阻值与该第二电阻性组件的该电阻值。