CN102468232A - 制造阵列基板的方法 - Google Patents

制造阵列基板的方法 Download PDF

Info

Publication number
CN102468232A
CN102468232A CN2011102713122A CN201110271312A CN102468232A CN 102468232 A CN102468232 A CN 102468232A CN 2011102713122 A CN2011102713122 A CN 2011102713122A CN 201110271312 A CN201110271312 A CN 201110271312A CN 102468232 A CN102468232 A CN 102468232A
Authority
CN
China
Prior art keywords
layer
electrode
data
pattern
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102713122A
Other languages
English (en)
Other versions
CN102468232B (zh
Inventor
崔熙东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102468232A publication Critical patent/CN102468232A/zh
Application granted granted Critical
Publication of CN102468232B publication Critical patent/CN102468232B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造阵列基板的方法包括：在包括在像素区域中的晶体管区域的基板上形成第一金属层；在第一金属层上形成栅绝缘层、多晶硅的有源层；在基板整个表面上形成第二金属层；构图第二和第一金属层形成栅线、有源层上的蚀刻阻止部以及栅极，栅线接触栅极一端；形成在栅线上含开口的层间绝缘层，开口对应蚀刻阻止部并被分为暴露有源层两边的第一和第二半导体接触孔；在层间绝缘层上形成掺杂非晶硅的通过第一和第二半导体接触孔接触有源层的两边的第一和第二欧姆接触层、分别在第一和第二欧姆接触层上的源极和漏极以及交叉栅线以限定像素区域并连接源极的数据线；去除蚀刻阻止部被源极与漏极间暴露的部分；以及在像素区域形成接触漏极的像素电极。

Description

制造阵列基板的方法
本申请要求享有于2010年11月2日提交的韩国专利申请10-2010-0108272的优先权，在此援引该专利申请作为参考。
技术领域
本发明涉及一种阵列基板，尤其涉及一种制造具有出色迁移率特性并能减小寄生电容的阵列基板的方法。
背景技术
随着社会已经坚定地步入信息时代，引入了具有外形薄、重量轻和能耗低等优异性能的平板显示装置。
在这些装置中，有源矩阵型液晶显示(LCD)装置由于具有高对比度和适于显示动态图像的特性，已取代阴极射线管(CRT)而广泛用于笔记本电脑、监视器、TV等。
另一方面，有机电致发光显示(OELD)装置也因其高亮度和低驱动电压而得到广泛使用。此外，因为OELD装置是自发光型，所以OELD装置能够实现高对比度、薄外形和快速响应时间。
LCD装置和OELD装置均需要在每个像素中设置薄膜晶体管(TFT)作为开关元件来控制像素开启和关闭的阵列基板。
图1是示出现有技术的阵列基板的一个像素区域的截面图。在图1中，在基板11上且在像素区域“P”内的将要形成TFT“Tr”的开关区域“TrA”中形成有栅极15。沿第一方向形成有与栅极15连接的栅线(未示出)。在栅极15和栅线上形成有栅绝缘层18。在栅极绝缘层18上且在开关区域“TrA”中形成有半导体层28，半导体层28包括本征非晶硅的有源层22和掺杂非晶硅的欧姆接触层26。在半导体层28上且在开关区域“TrA”中形成有源极36和漏极38。源极36与漏极38间隔开。沿第二方向形成有与源极36连接的数据线33。数据线33与栅线交叉以限定像素区域“P”。栅极15、栅绝缘层18、半导体层28、源极36和漏极38组成了TFT“Tr”。
形成有包括漏极接触孔45的钝化层42以覆盖TFT“Tr”。在钝化层42上，形成有通过漏极接触孔45与漏极38连接的像素电极50。在图1中，在数据线33的下方形成有分别由与欧姆接触层26和有源层22的材料相同的材料形成的第一图案27和第二图案23。
在TFT“Tr”的半导体层28中，本征非晶硅的有源层22具有厚度差。就是说，有源层22在欧姆接触层26的下方具有第一厚度“t1”，在中部处具有第二厚度“t2”。第一厚度“t1”与第二厚度“t2”不同(t1≠t2)。有源层22中的厚度差降低了TFT“Tr”的特性。有源层22中的厚度差源于以下参照图2A至图2E解释的制造工艺。
图2A至图2E是表示现有技术的阵列基板的制造工艺的截面图。为了便于解释，没有示出有源层的下方的栅极和栅绝缘层。
在图2A中，在基板11上依次形成本征非晶硅层20、掺杂非晶硅层24和金属层30。然后，通过涂布光刻胶(PR)材料在金属层30上形成光刻胶(PR)层(未示出)。使用曝光掩模将PR层曝光并显影，从而形成具有第三厚度的第一PR图案91以及具有比第三厚度小的第四厚度的第二PR图案92。第一PR图案91覆盖金属层30的形成有源极和漏极的部分，第二PR图案92覆盖源极和漏极之间的空间。第一PR图案91位于第二PR图案92的两边。金属层30的其他部分暴露。
在图2B中，使用第一图案91和第二PR图案92作为蚀刻掩模来蚀刻暴露的金属层30(图2A)以及暴露的金属层30的下方的掺杂非晶硅层24(图2A)和本征非晶硅层20(图2A)。结果，在基板11上形成有源层22、掺杂非晶硅图案25和源极-漏极图案31。
在图2C中，在第一图案91和第二PR图案92(图2B)上进行灰化工艺，从而去除具有第四厚度的第二PR图案92。第一PR图案91被部分去除，从而在源极-漏极图案31上形成具有比第一PR图案91的厚度小的厚度的第三PR图案93。通过去除第二PR图案92暴露源极-漏极图案31的中部部分。
在图2D中，将源极-漏极图案31(图2C)的暴露的中部部分蚀刻，从而形成彼此隔开的源极36和漏极38。结果，通过源极36和漏极38暴露掺杂非晶硅图案25的中部部分。
在图2E中，在掺杂非晶硅图案25(图2D)上进行干法蚀刻工艺，从而去除掺杂非晶硅图案25。结果，在源极36和漏极38的下方形成欧姆接触层26。
在这种情况下，干法蚀刻工艺进行相当长的时间，以完全去除通过源极36和漏极38之间的空间暴露的掺杂非晶硅图案25。结果，通过干法蚀刻工艺部分去除了在去除的掺杂非晶硅图案25的下方的有源层22的中部部分，从而有源层22具有厚度差(t1≠t2)。如果干法蚀刻工艺不进行足够长的时间，则掺杂非晶硅图案25部分残留在有源层22上，从而严重降低了TFT“Tr”(图1)的特性。在有源层22中的厚度差是上述阵列基板的制造工艺的不可避免的结果。
此外，因为在干法蚀刻工艺过程中部分去除有源层22，所以成为有源层22的本征非晶硅层20应形成为具有在1000埃以上的足够厚度，以致在生产成本和制造时间上具有缺点。
TFT是阵列基板非常重要的元件。TFT位于每个像素区域中并与栅线和数据线相连，从而信号通过TFT选择性地被提供给每个像素区域中的像素电极。遗憾的是，因为TFT的有源层由本征非晶硅形成，所以存在一些问题。例如，当光照射在有源层上或给有源层施加电场时，有源层变为亚稳态，使得在TFT的安全性上存在问题。此外，因为本征非晶硅的有源层在沟道中具有相对低的载流子迁移率，例如0.1cm2/V·s～1.0cm2/V·s，所以包括本征非晶硅的有源层的TFT不适于OELD装置的驱动元件。
为了解决这些问题，提出了包括多晶硅的有源层的TFT，所述多晶硅是通过使用激光束的结晶工艺从本征非晶硅结晶得到的。然而，参照图3，图3示出用于现有技术的阵列基板的包括多晶硅的半导体层55的TFT“Tr”的截面图，半导体层55包括第一区域55a和在第一区域55a两边的第二区域55b。应当在半导体层55的第二区域55b中掺杂高浓度杂质。因此，需要进行用于第二区域55b的掺杂工艺和用于该掺杂工艺的注入装置，以致大大增加了生产成本。此外，需要新的生产线。
发明内容
因此，本发明涉及一种基本上克服了由于现有技术的限制和缺陷而导致的一个或多个问题的制造阵列基板的方法。
在下面的描述中将阐明本发明的其它特征和优点，这些特征和优点的一部分从下面的描述将是显而易见的，或者可从本发明的实施获悉。通过书面描述、权利要求以及附图中具体指出的结构可实现和获得本发明的这些目的和其他优点。
为了实现这些和其他优点并根据本发明的目的，如在此具体和概括描述的，提供了一种制造阵列基板的方法，所述方法包括：在包括位于像素区域中的晶体管区域的基板上形成第一金属层；在所述第一金属层上形成栅绝缘层，并在所述栅绝缘层上形成多晶硅的有源层，所述栅绝缘层和所述有源层设置在所述晶体管区域中；在包括所述有源层的基板的整个表面上形成第二金属层；通过构图所述第二金属层和所述第一金属层形成栅线、蚀刻阻止部和栅极，所述栅极设置在所述晶体管区域中，并在所述栅绝缘层的下方，所述蚀刻阻止部设置在所述有源层上，所述栅线与所述栅极的一端接触；形成设置在所述栅线上并包括开口的层间绝缘层，其中所述开口与所述蚀刻阻止部对应，从而将所述开口分为分别暴露所述有源层的两边的第一半导体接触孔和第二半导体接触孔；在所述层间绝缘层上形成掺杂非晶硅的第一欧姆接触层和第二欧姆接触层、源极、漏极和数据线，所述第一欧姆接触层和所述第二欧姆接触层分别通过所述第一半导体接触孔和所述第二半导体接触孔与所述有源层的两边接触，所述源极和所述漏极分别设置在所述第一欧姆接触层和所述第二欧姆接触层上，所述数据线与所述栅线交叉以限定所述像素区域并与所述源极连接；去除所述蚀刻阻止部被所述源极与所述漏极之间的空间暴露的部分；在所述像素区域形成与所述漏极接触的像素电极。
应当理解，本发明前面的概括描述和下面的详细描述都是例示性的和解释性的，意在对要求保护的本发明提供进一步的说明。
附图说明
所包括的附图用来提供对本发明进一步理解，并入到本说明书并组成说明书的一部分，所述附图图示了本发明的实施例，并与描述一起用于解释本发明的原理。
图1是示出现有技术的阵列基板的一个像素区域的截面图；
图2A至图2E是表示现有技术的阵列基板的制造工艺的截面图；
图3是示出用于现有技术的阵列基板的包括多晶硅的半导体层的TFT的截面图；
图4A至图4L是示出根据本发明实施例的LCD装置的阵列基板的制造工艺的截面图；
图5是示出现有技术的阵列基板的TFT的平面图；
图6是根据本发明的阵列基板的TFT的平面图；以及
图7A至图7C是示出根据本发明实施例的LCD装置的阵列基板的制造工艺的截面图。
具体实施方式
现在将详细描述本发明的优选实施例，所述优选实施例的实例在附图中示出。
图4A至图4L是示出根据本发明实施例的LCD装置的阵列基板的制造工艺的截面图。为了便于解释，定义了形成TFT的晶体管区域“TrA”、形成栅极焊盘电极的栅极焊盘区域“GPA”和形成数据焊盘电极的数据焊盘区域“DPA”。
如图4A所示，通过沉积无机绝缘层材料或有机绝缘材料，在基板101上形成缓冲层102。例如，无机绝缘材料可包括氧化硅或氮化硅，有机绝缘材料可包括苯并环丁烯(BCB)或光丙烯酸。例如，基板101可以是透明玻璃基板。缓冲层102具有约1000埃至3000埃的厚度。
在本发明中需要用于将非晶硅结晶为多晶硅层的结晶工艺。在约600℃至800℃的温度下进行结晶工艺。当基板101没有缓冲层102而暴露在SPC工艺的工艺温度下时，碱离子从基板101扩散到多晶硅层中，以致降低了多晶硅层的特性。为了防止该问题，需要缓冲层102。然而，可省略缓冲层102。
接下来，通过沉积具有约800℃以上的高熔点的金属材料在缓冲层102上形成栅极金属层105。例如，金属材料可包括钼(Mo)、钼钛合金(MoTi)、铜(Cu)或铜合金。
上述金属材料具有相对高的电阻。然而，该金属材料具有比结晶工艺温度高的熔点且在熔点下具有低变形特性。此外，不可能产生气孔以及根据快速温度变化导致的膨胀和收缩度。
接下来，通过涂布或沉积绝缘材料和本征非晶硅，在栅极金属层105上依次形成第一绝缘层108和本征非晶硅层111。第一绝缘层108可由无机绝缘材料形成，并具有约500埃至4000埃的厚度，所述无机绝缘材料例如氧化硅或氮化硅。
本征非晶硅层111具有约300埃至1000埃的厚度。在现有技术的阵列基板中，因为有源层通过用于欧姆接触层的干法蚀刻工艺被部分蚀刻，所以本征非晶硅的有源层应具有在1000埃以上的厚度。然而，因为由于蚀刻阻止部120(图4G)，有源层115(图4L)没有暴露于干法蚀刻工艺，所以本征非晶硅层111具有能用作有源层的厚度。就是说，本征非晶硅层111具有约300埃至1000埃的相对低的厚度，从而降低了生产成本和制造时间。
接下来，如图4B所示，为了提高本征非晶硅层111(图4A)的迁移率特性，进行结晶工艺。通过结晶工艺将本征非晶硅层111结晶，以形成本征多晶硅层113。
例如，结晶工艺可以是固相结晶(SPC)工艺或激光结晶工艺。SPC工艺可以是热结晶工艺或交变磁场结晶工艺。在热结晶工艺中，在约600℃至800℃的温度下将本征非晶硅层111加热。在交变磁场结晶工艺中，在约600℃至700℃的温度下使用交变磁场结晶装置将本征非晶硅层111结晶。激光结晶工艺可以是受激准分子(excimer)激光退火。
接下来，如图4C所示，通过涂布PR材料在本征多晶硅层113上形成光刻胶(PR)层(未示出)。在PR层的上方设置包括透射部分、阻挡部分和半透射部分的曝光掩模(未示出)。半透射部分具有小于透射部分而大于阻挡部分的光透射率。半透射部分由狭缝或多重涂布层形成。所述曝光掩模可称作半色调掩模。通过曝光掩模将PR层曝光并显影，从而形成具有第一厚度的第一PR图案191a以及具有比第一厚度大的第二厚度的第二PR图案191b。第一PR图案191a和第二PR图案191b位于晶体管区域“TrA”中。第二PR图案191b与将要形成有源层115(图4L)的区域对应，第一PR图案191a与晶体管区域“TrA”的其他区域对应。在其他区域中的本征多晶硅层113被暴露，所述其他区域例如栅极焊盘区域“GPA”、数据焊盘区域“DPA”以及除了晶体管区域“TrA”之外的像素区域“P”。
接下来，如图4D所示，依次蚀刻暴露的本征多晶硅层113(图4C)和在所述暴露的本征多晶硅层113的下方的第一绝缘层108(图4C)，从而形成层叠在栅极金属层105上的栅绝缘层109和本征多晶硅图案114。栅绝缘层109和本征多晶硅图案114在晶体管区域“TrA”中具有岛形。
通过干法蚀刻工艺将本征多晶硅层113构图，而通过使用缓冲氧化蚀刻剂(BOE)的湿蚀刻工艺将氧化硅的第一绝缘层108构图。当第一绝缘层108由氮化硅形成时，通过使用反应气体的干法蚀刻工艺或使用显影剂的湿蚀刻工艺将第一绝缘层108构图。
接下来，如图4E所示，在第一PR图案191a和第二PR图案191b(图4D)上进行灰化工艺，从而去除第一PR图案191a并暴露在晶体管区域“TrA”的一侧的本征多晶硅图案114的一端。尽管通过灰化工艺减小了第二PR图案191b的厚度，但第二PR图案191b仍残留在本征多晶硅图案114上。
接下来，如图4F所示，将暴露的本征多晶硅图案114(图4E)蚀刻，从而暴露栅绝缘层109的边缘，并由在第二PR图案191b的下方的本征多晶硅图案114形成有源层115。
接下来，如图4G所示，在第二PR图案191b(图4F)上进行剥离工艺，从而去除第二PR图案191b并暴露有源层115。
接下来，在有源层115上形成第一金属层(未示出)。第一金属层可由低电阻金属材料形成。例如，通过沉积铝(Al)、铝合金(AlNd)、Cu、铜合金、Mo和铬(Cr)中的至少一种形成第一金属层。通过掩模工艺将第一金属层构图，从而沿一个方向形成第一栅极图案118a，所述掩模工艺包括形成PR层的步骤、使用曝光掩模将PR层曝光的步骤、将PR层显影以形成PR图案的步骤、使用PR图案作为蚀刻掩模来蚀刻第一金属层的步骤、以及剥离PR图案的步骤。第一栅极图案118a覆盖栅绝缘层109的一边，从而第一栅极图案118a与栅极金属层105接触。第一栅极图案118a的一端设置在栅绝缘层109的暴露的部分上。
同时，由第一金属层形成蚀刻阻止部120。蚀刻阻止部120与有源层115的中部对应并具有岛形。蚀刻阻止部120用作有源层115抵抗干法蚀刻工艺的保护物。此外，如以下所述，由于蚀刻阻止部120，提高了孔径比并降低了寄生电容。
同时，在栅极焊盘区域“GPA”中的栅极金属层105上形成第一栅极焊盘图案119a，在数据焊盘区域“DPA”中的栅极金属层105上形成第一数据焊盘图案121a。第一栅极焊盘图案119a与第一栅极图案118a的一端连接。
第一金属层(未示出)具有单层结构。可替换地，第一金属层可通过沉积两种或三种上述金属材料而具有双层结构或三层结构。例如，第一金属层可具有包括铝合金和Mo的双层结构或者包括Mo、铝合金和Mo的三层结构。
接下来，如图4H所示，通过第一栅极图案118a、第一栅极焊盘图案119a、第一数据焊盘图案121a和有源层115，将暴露的栅极金属层105(图4G)去除。结果，在晶体管区域“TrA”中并且在栅绝缘层109的下方由栅极金属层105形成栅极107。将栅极107与第一栅极图案118a接触的一端定义为第二栅极图案118b，从而第一栅极图案118a和第二栅极图案118b组成栅线118。此外，栅极金属层105在第一栅极焊盘图案119a的下方的一部分保留并被定义为第二栅极焊盘图案119b。第一栅极焊盘图案119a和第二栅极焊盘图案119b组成栅极焊盘电极119。类似地，栅极金属层105在第一数据焊盘图案121a的下方的一部分保留并被定义为第二数据焊盘图案121b。第一数据焊盘图案121a和第二数据焊盘图案121b组成数据焊盘电极121。就是说，栅线118、栅极焊盘电极119和数据焊盘电极121的每一个都具有至少双层。此外，数据焊盘电极121由与栅极焊盘电极119的材料相同的材料形成，并与栅极焊盘电极119形成在相同的层中。
接下来，如图4I所示，通过沉积诸如氧化硅和氮化硅的无机绝缘材料，或者涂布诸如BCB和光丙烯酸的有机绝缘材料，在有源层115、蚀刻阻止部120、栅线118、栅极焊盘电极119和数据焊盘电极121上形成第二绝缘层(未示出)。
通过掩模工艺将第二绝缘层构图，从而形成包括开口126的层间绝缘层125。开口126与有源层115的中部对应。开口126与蚀刻阻止部120重叠，并具有比蚀刻阻止部120大的尺寸，从而相对于蚀刻阻止部120将开口126分为第一半导体接触孔126a和第二半导体接触孔126b。分别通过第一半导体接触孔126a和第二半导体接触孔126b暴露有源层115的一边和另一边。
在现有技术中，如图3所示，需要两个接触孔。然而，在本发明中，由于蚀刻阻止部120，需要一个开口126以形成第一半导体接触孔126a和第二半导体接触孔126b。因此，本发明中减小了接触孔所需的面积，从而提高了孔径比。
通过使用PR图案将绝缘层构图形成所述接触孔。遗憾的是，由于形成PR图案的裕度(margin)和绝缘层的蚀刻速率，接触孔的最小尺寸在5微米以上。
因此，参照图5，图5是示出现有技术的阵列基板的TFT的平面图，分别暴露有源层315的一边和另一边的第一半导体接触孔323a和第二半导体接触孔323b的每一个都具有5微米以上的宽度“w1”。
然而，参照图6，图6是根据本发明的阵列基板的TFT的平面图，被分为第一半导体接触孔126a和第二半导体接触孔126b的开口126具有5微米以上的宽度“w2”。因此，当蚀刻阻止部120具有10微米的宽度，而开口126具有14微米的宽度“w2”时，第一半导体接触孔126a和第二半导体接触孔126b的每一个都具有小于5微米的2微米宽度“w3”。就是说，第一半导体接触孔126a和第二半导体接触孔126b的尺寸小于第一半导体接触孔323a和第二半导体接触孔323b的尺寸。
如上所述，因为减小了第一半导体接触孔126a和第二半导体接触孔126b的尺寸，所以也减小了栅极107与源极133和漏极136的每一个的重叠的宽度。结果，减小了由TFT占据的面积，增大了孔径比。
此外，因为减小了栅极107与源极133和漏极136的每一个的重叠的宽度，所以也减小了栅极107与源极133之间以及栅极107与漏极136之间的寄生电容。因此，改善了TFT的特性。
接下来，如图4J所示，通过沉积掺杂非晶硅，在层间绝缘层125上形成掺杂非晶硅层(未示出)。掺杂非晶硅层具有约100埃至300埃的厚度。
另一方面，在形成掺杂非晶硅层之前，可进行BOE清洗工艺，以去除在有源层115上的氧化膜，所述氧化膜是通过第一半导体接触孔126a和第二半导体接触孔126b暴露于空气而形成的。
在形成掺杂非晶硅层之前，可通过沉积本征非晶硅形成阻挡(barrier)层。阻挡层具有50埃至300埃的厚度。本征非晶硅与本征多晶硅之间的接触强度大于掺杂非晶硅与本征多晶硅之间的接触强度。因此，本征非晶硅的阻挡层位于有源层115与掺杂非晶硅层之间，以提高本征多晶硅的有源层与掺杂多晶硅层之间的接触强度。阻挡层不是必须的。
在形成掺杂非晶硅层之后，通过沉积Al、铝合金、Cu、铜合金、Mo和MoTi中的至少一种，在掺杂非晶硅层上形成第二金属层(未示出)。示出了第二金属层具有单层。
接下来，通过掩模工艺将第二金属层和掺杂非晶硅层构图，以形成层间绝缘层125上的数据线130、第一欧姆接触层127a和第二欧姆接触层127b、源极133和漏极136。数据线130与栅线118交叉以限定像素区域“P”。第一欧姆接触层127a和第二欧姆接触层127b由掺杂非晶硅形成并分别位于源极133和漏极136的下方。第一欧姆接触层127a和第二欧姆接触层127b分别通过第一半导体接触孔126a和第二半导体接触孔126b与有源层115接触。第一欧姆接触层127a和第二欧姆接触层127b分别具有源极133和漏极136完全覆盖它们的板(plane)形状和区域。源极133与数据线130连接并与漏极136隔开。因为通过一个掩模工艺将第二金属层和掺杂非晶硅层构图，所以在数据线130的下方形成掺杂非晶硅的虚拟(dummy)图案。
另一方面，当形成阻挡层时，阻挡层与第二金属层和掺杂非晶硅层一同构图，使得阻挡图案(未示出)分别设置在第一欧姆接触层127a和第二欧姆接触层127b的下方。阻挡图案分别具有大致与第一欧姆接触层127a和第二欧姆接触层127b相同的形状，并通过层间绝缘层125的第一半导体接触孔126a和第二半导体接触孔126b与有源层115接触。
在本发明中，通过干法蚀刻工艺将掺杂非晶硅层(未示出)构图，从而形成第一欧姆接触层127a和第二欧姆接触层127b。然而，因为在有源层115上具有蚀刻阻止部120，所以在干法蚀刻工艺过程中不会对有源层115产生损害。因此，避免了现有技术中在用于形成欧姆接触层的干法蚀刻工艺过程中对有源层损害的问题。
接下来，通过湿法蚀刻工艺来蚀刻被源极133与漏极136之间的空间暴露的蚀刻阻止部120(图4I)的中部，从而形成第一阻挡金属图案120a和第二阻挡金属图案120b，并暴露有源层115。因为蚀刻阻止部120由金属材料形成，所以使用蚀刻剂对蚀刻阻止部120进行湿法蚀刻。因为蚀刻剂与蚀刻阻止部120的金属材料发生反应，而不与有源层115的本征多晶硅发生反应，所以即使有源层115通过第一阻挡金属图案120a和第二阻挡金属图案120b暴露，对有源层115也不会产生损害。因此，防止了对有源层的损害以及有源层的厚度差，从而不会降低TFT的特性。
在蚀刻阻止部120的湿法蚀刻工艺中在源极133、漏极136和数据线130上设置PR图案(未示出)，从而蚀刻剂不会对源极133、漏极136和数据线130产生损害。此外，尽管第一阻挡金属图案120a和第二阻挡金属图案120b分别与源极133和漏极136重叠，但因为第一阻挡金属图案120a和第二阻挡金属图案120b彼此隔开，所以在源极与漏极133和136之间没有电连接。
接下来，通过剥离工艺来去除PR图案(未示出)，从而暴露源极133、漏极136和数据线130。栅极107、栅绝缘层109、本征多晶硅的有源层115、层间绝缘层125、第一阻挡金属图案120a和第二阻挡金属图案120b、掺杂非晶硅的第一欧姆接触层127a和第二欧姆接触层127b、源极133以及漏极136组成晶体管区域“TrA”中的TFT“Tr”。TFT“Tr”可进一步包括阻挡图案。
尽管未示出，当阵列基板用于OELD时，阵列基板进一步包括电源线和另一个TFT。该另一个TFT具有大致与上述TFT“Tr”相同的结构并与电源线和上述TFT“Tr”连接。在OELD中，上述TFT“Tr”用作开关TFT，该另一个TFT用作驱动TFT。
接下来，如图4K所示，在源极133和漏极136以及数据线130上形成钝化层140，钝化层140是诸如氧化硅和氮化硅的无机绝缘材料，或者诸如BCB和光丙烯酸的有机绝缘材料。通过掩模工艺将钝化层140构图，从而形成暴露TFT“Tr”的漏极136的漏极接触孔143。此外，把在栅极焊盘区域“GPA”和数据焊盘区域“DPA”中的层间绝缘层125与钝化层140一同构图，从而形成栅极焊盘接触孔145、第一数据焊盘接触孔146和第二数据焊盘接触孔147以及数据线接触孔148。栅极焊盘接触孔145暴露栅极焊盘电极119，数据线接触孔148暴露数据线130的一端。第一数据焊盘接触孔146和第二数据焊盘接触孔147分别暴露数据焊盘电极121的两端。
接下来，如图4L所示，通过沉积并构图导电材料层(未示出)，在钝化层140上形成像素电极150。导电材料层由诸如氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电材料，或者诸如钼合金的金属材料形成。像素电极150位于像素区域“P”中并通过漏极接触孔143与漏极136接触。
同时，在钝化层140上形成辅助栅极焊盘电极153、辅助数据焊盘电极156和数据连接图案159。辅助栅极焊盘电极153设置在栅极焊盘区域“GPA”中并通过栅极焊盘接触孔145与栅极焊盘电极119接触。辅助数据焊盘电极156设置在数据焊盘区域“DPA”中并通过第一数据焊盘接触孔146与数据焊盘电极121接触。数据连接图案159的一端通过第二数据焊盘接触孔147与数据焊盘电极121接触，数据连接图案159的另一端通过数据线接触孔148与数据线130接触。结果，数据焊盘电极121通过数据连接图案159与数据线130电连接。数据连接图案159和辅助数据焊盘电极156可形成为一体。
如图4L所示，数据焊盘电极121和数据线130位于不同的层并通过数据连接图案159彼此电连接。可替换地，数据焊盘电极121可与数据线130一同形成，且不通过数据连接图案159直接与数据线130连接。
尽管未示出，但当阵列基板用于OELD时，像素电极150与驱动TFT的漏极接触，而不是与上述TFT“Tr”的漏极136接触。此外，在像素电极150上并在像素区域“P”的边界处形成堤(bank)。就是说，堤覆盖像素电极150的边缘并具有与像素电极150的中部对应的开口。可在像素电极150上并在像素区域P中形成有机发光层。就是说，有机发光层位于堤的开口中。作为第一电极的像素电极150用作有机电致发光二极管的阴极和阳极之一。在有机发光层上形成覆盖整个基板101的第二电极。第二电极用作阴极和阳极的另一个。作为第一电极的像素电极150、有机发光层和第二电极组成OELD装置的阵列基板的有机电致发光二极管。
可通过不需要注入装置的常规生产线的六个掩模工艺来制造本发明中的包括多晶硅的有源层的阵列基板。此外，通过蚀刻阻止部防止了由干法蚀刻工艺对有源层造成的损害，使得TFT的特性不会降低。此外，由于蚀刻阻止部，减小了半导体接触孔的尺寸，从而增大了孔径比并减小了寄生电容。
图7A至图7C是示出根据本发明实施例的LCD装置的阵列基板的制造工艺的截面图。制造工艺的解释集中在形成数据线、源极、漏极、欧姆接触层和阻挡金属图案之后的工艺上。
进行图4A至图4H中的工艺，从而在基板201上形成缓冲层202、有源层215、栅线218、栅极207、栅绝缘层209、蚀刻阻止部220、栅极焊盘电极219和数据焊盘电极221。
然后，如图7A所示，通过沉积诸如氧化硅和氮化硅的无机绝缘材料，或者通过涂布诸如BCB和光丙烯酸的有机绝缘材料，在有源层215、蚀刻阻止部220、栅线218、栅极焊盘电极219和数据焊盘电极221上形成第二绝缘层(未示出)。
通过掩模工艺将第二绝缘层构图，从而形成包括开口226、栅极焊盘接触孔245以及第一数据焊盘接触孔246和第二数据焊盘接触孔247的层间绝缘层225。开口226与有源层215的中部对应。开口226与蚀刻阻止部220重叠并具有大于蚀刻阻止部220的尺寸，从而相对于蚀刻阻止部220将开口226分为第一半导体接触孔226a和第二半导体接触孔226b。分别通过第一半导体接触孔226a和第二半导体接触孔226b来暴露有源层215的一边及另一边。栅极焊盘接触孔245设置在栅极焊盘区域“GPA”中并暴露栅极焊盘电极219。第一数据焊盘接触孔246和第二数据焊盘接触孔247设置在数据焊盘区域“DPA”中并分别暴露数据焊盘电极221的两端。
接下来，如图7B所示，在层间绝缘层225上依次形成掺杂非晶硅层(未示出)和第二金属层(未示出)。掺杂非晶硅层由掺杂非晶硅形成，第二金属层由Al、铝合金、Cu、铜合金、Cr、Mo和MoTi中的至少一种形成。掺杂非晶硅层具有约100埃至300埃的厚度。
通过掩模工艺将第二金属层和掺杂非晶硅层构图，从而形成层间绝缘层225上的数据线230、第一欧姆接触层227a和第二欧姆接触层227b、源极233和漏极236。数据线230与栅线218交叉以限定像素区域“P”。第一欧姆接触层227a和第二欧姆接触层227b由掺杂非晶硅形成，并分别位于源极233和漏极236的下方。第一欧姆接触层227a和第二欧姆接触层227b分别通过第一半导体接触孔226a和第二半导体接触孔226b与有源层215接触。尽管未示出，但阻挡图案可位于第一欧姆接触层227a和第二欧姆接触层227b的每一个与有源层215之间。
接下来，通过湿法蚀刻工艺来蚀刻被源极233与漏极236之间的空间而暴露的蚀刻阻止部220(图7A)的中部，从而形成第一阻挡金属图案220a和第二阻挡金属图案220b，并暴露有源层215。
接下来，如图7C所示，通过沉积诸如ITO和IZO的透明导电材料或金属材料形成导电材料层(未示出)。相对于源极233和漏极236的金属材料，导电材料层的金属材料具有蚀刻选择性，从而用于导电材料层的蚀刻工艺不会对源极233和漏极236产生损害。例如，当源极233和漏极236由Al或铝合金形成时，导电材料层可由Mo或MoTi形成。通过第一蚀刻剂对Al或铝合金进行湿法蚀刻，而通过不与Al和铝合金反应的第二蚀刻剂对Mo或MoTi进行湿法蚀刻，或者进行干法蚀刻。
将导电材料层构图以形成像素电极250。像素电极250位于像素区域“P”中并与漏极236接触。因为没有钝化层140(图4L)，所以像素电极250与漏极236直接接触。
同时，在层间绝缘层225上形成辅助栅极焊盘电极253、辅助数据焊盘电极256和数据连接图案259。辅助栅极焊盘电极253设置在栅极焊盘区域“GPA”中，并通过栅极焊盘接触孔245与栅极焊盘电极219接触。辅助数据焊盘电极256设置在数据焊盘区域“DPA”中，并通过第一数据焊盘接触孔246与数据焊盘电极221接触。数据连接图案259的一端通过第二数据焊盘接触孔247与数据焊盘电极221接触，数据连接图案259的另一端与数据线230接触。结果，数据焊盘电极221通过数据连接图案259与数据线230电连接。数据连接图案259和辅助数据焊盘电极256可形成为一体。因为没有钝化层140(图4L)，所以数据连接图案259与数据线230直接接触。
尽管未示出，但当阵列基板用于OELD时，可进一步形成诸如电源线、驱动TFT、堤等的元件。
因为如图7A至图7C所示的制造阵列基板不需要钝化层，所以与如图4A至图4L所示的阵列基板相比减小了一个掩模工艺。
可通过不需要注入装置的常规生产线的六个掩模工艺来制造本发明中的包括多晶硅的有源层的阵列基板。此外，通过蚀刻阻止部防止了由干法蚀刻工艺对有源层造成的损害，使得TFT的特性不会降低。此外，由于蚀刻阻止部，减小了半导体接触孔的尺寸，从而增大了孔径比并减小了寄生电容。
在不脱离本发明的精神或范围的情况下，本发明可进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所附权利要求及其等同物范围内的本发明的各种修改和变型。

Claims (18)

1.一种制造阵列基板的方法，包括以下步骤：
在包括位于像素区域中的晶体管区域的基板上形成第一金属层；
在所述第一金属层上形成栅绝缘层，并在所述栅绝缘层上形成多晶硅的有源层，所述栅绝缘层和所述有源层设置在所述晶体管区域中；
在包括所述有源层的基板的整个表面上形成第二金属层；
通过构图所述第二金属层和所述第一金属层形成栅线、蚀刻阻止部和栅极，所述栅极设置在所述晶体管区域中，并在所述栅绝缘层的下方，所述蚀刻阻止部设置在所述有源层上，所述栅线与所述栅极的一端接触；
形成设置在所述栅线上并包括开口的层间绝缘层，其中所述开口与所述蚀刻阻止部对应，从而将所述开口分为分别暴露所述有源层的两边的第一半导体接触孔和第二半导体接触孔；
在所述层间绝缘层上形成掺杂非晶硅的第一欧姆接触层和第二欧姆接触层、源极、漏极和数据线，所述第一欧姆接触层和所述第二欧姆接触层分别通过所述第一半导体接触孔和所述第二半导体接触孔与所述有源层的两边接触，所述源极和所述漏极分别设置在所述第一欧姆接触层和所述第二欧姆接触层上，所述数据线与所述栅线交叉以限定所述像素区域并与所述源极连接；
去除所述蚀刻阻止部被所述源极与所述漏极之间的空间暴露的部分；以及在所述像素区域形成与所述漏极接触的像素电极。
2.根据权利要求1所述的方法，其中所述形成栅线、蚀刻阻止部和栅极的步骤包括形成数据焊盘电极和在所述栅线的一端形成栅极焊盘电极，其中所述数据焊盘电极与所述数据线电连接。
3.根据权利要求2所述的方法，其中所述栅极焊盘电极和所述数据焊盘电极的每一个都具有双层结构，其中所述双层结构的第一层和第二层分别由所述第一金属层和所述第二金属层形成。
4.根据权利要求2所述的方法，其中所述层间绝缘层进一步包括暴露所述栅极焊盘电极的栅极焊盘接触孔，以及包括分别暴露所述数据焊盘电极的两端的第一数据焊盘接触孔和第二数据焊盘接触孔。
5.根据权利要求4所述的方法，其中所述形成像素电极的步骤包括形成辅助栅极焊盘电极、辅助数据焊盘电极和数据连接图案，其中所述辅助栅极焊盘电极通过所述栅极焊盘接触孔与所述栅极焊盘电极接触，所述辅助数据焊盘电极通过所述第一数据焊盘接触孔与所述数据焊盘电极接触，其中所述数据连接图案的一端通过所述第二数据焊盘接触孔与所述数据焊盘电极接触，所述数据连接图案的另一端与所述数据线接触。
6.根据权利要求1所述的方法，进一步包括以下步骤：
在包括所述源极和所述漏极的基板的整个表面上形成钝化层；
将所述钝化层构图形成漏极接触孔；
其中像素电极设置在所述钝化层上，并通过所述漏极接触孔与所述漏极接触。
7.根据权利要求6所述的方法，其中所述形成栅线、蚀刻阻止部和栅极的步骤包括形成数据焊盘电极和在所述栅线的一端形成栅极焊盘电极，其中所述数据焊盘电极与所述数据线电连接。
8.根据权利要求7所述的方法，其中将所述钝化层构图的步骤进一步包括将所述钝化层与所述层间绝缘层一同构图，从而形成暴露所述栅极焊盘电极的栅极焊盘接触孔、分别暴露所述数据焊盘电极的两端的第一数据焊盘接触孔和第二数据焊盘接触孔、以及暴露所述数据线的一端的数据线接触孔。
9.根据权利要求8所述的方法，其中所述形成像素电极的步骤包括形成辅助栅极焊盘电极、辅助数据焊盘电极和数据连接图案，其中所述辅助栅极焊盘电极通过所述栅极焊盘接触孔与所述栅极焊盘电极接触，所述辅助数据焊盘电极通过所述第一数据焊盘接触孔与所述数据焊盘电极接触，其中所述数据连接图案的一端通过所述第二数据焊盘接触孔与所述数据焊盘电极接触，所述数据连接图案的另一端通过所述数据线接触孔与所述数据线接触。
10.根据权利要求1所述的方法，其中所述第一金属层包括具有约800℃以上熔点的金属材料。
11.根据权利要求10所述的方法，其中所述金属材料包括钼、钼钛合金、铜和铜合金之一。
12.根据权利要求1所述的方法，其中所述形成栅绝缘层和有源层的步骤包括以下步骤：
在所述第一金属层上依次形成绝缘层和本征非晶硅层；
将所述本征非晶硅层结晶为本征多晶硅层；
在所述晶体管区域中并在所述本征多晶硅层上形成第一光刻胶图案和第二光刻胶图案，所述第一光刻胶图案具有大于所述第二光刻胶图案的厚度的厚度；
使用所述第一光刻胶图案和所述第二光刻胶图案作为蚀刻掩模去除所述本征多晶硅层和所述绝缘层，从而形成所述栅绝缘层和本征多晶硅图案；
通过灰化工艺去除所述第二光刻胶图案，以暴露所述本征多晶硅图案的一端；
去除所述本征多晶硅图案的暴露的一端，从而形成所述有源层并暴露所述栅绝缘层的一端；以及
去除所述第一光刻胶图案。
13.根据权利要求12所述的方法，其中所述栅线的一端设置在所述栅绝缘层的暴露的一端上。
14.根据权利要求1所述的方法，其中所述第一半导体接触孔和所述第二半导体接触孔的每一个都具有约小于5微米的宽度。
15.根据权利要求1所述的方法，进一步包括形成设置在所述有源层上且分别在所述第一欧姆接触层和第二欧姆接触层的下方的第一阻挡图案和第二阻挡图案，所述第一阻挡图案和所述第二阻挡图案由本征非晶硅形成。
16.根据权利要求1所述的方法，进一步包括在所述形成第一欧姆接触层和第二欧姆接触层、源极、漏极和数据线的步骤之前，使用缓冲氧化蚀刻剂对所述有源层的暴露的两边进行清洗工艺。
17.根据权利要求1所述的方法，进一步包括在所述形成第一金属层的步骤之前在所述基板上形成无机绝缘材料或有机绝缘材料的缓冲层。
18.根据权利要求1所述的方法，其中所述形成第一欧姆接触层和第二欧姆接触层、源极、漏极和数据线的步骤包括以下步骤：
依次形成掺杂非晶硅层和第二金属层；
将所述第二金属层构图以形成所述源电极源极、漏极和数据线，并通过所述源极与所述漏极之间的空间暴露所述掺杂非晶硅层的一部分；以及
通过干法蚀刻工艺去除所述掺杂非晶硅层的暴露的一部分，从而形成所述第一欧姆接触层和第二欧姆接触层，
其中所述有源层的中部由所述蚀刻阻止部覆盖，从而所述有源层具有均匀的厚度。
CN201110271312.2A 2010-11-02 2011-09-06 制造阵列基板的方法 Expired - Fee Related CN102468232B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100108272A KR101790176B1 (ko) 2010-11-02 2010-11-02 어레이 기판의 제조방법
KR10-2010-0108272 2010-11-02

Publications (2)

Publication Number Publication Date
CN102468232A true CN102468232A (zh) 2012-05-23
CN102468232B CN102468232B (zh) 2014-06-18

Family

ID=46071687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110271312.2A Expired - Fee Related CN102468232B (zh) 2010-11-02 2011-09-06 制造阵列基板的方法

Country Status (3)

Country Link
US (1) US8440483B2 (zh)
KR (1) KR101790176B1 (zh)
CN (1) CN102468232B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013181909A1 (zh) * 2012-06-08 2013-12-12 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制造方法
CN103579532A (zh) * 2012-08-10 2014-02-12 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105870198A (zh) * 2016-05-11 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN106409866A (zh) * 2015-07-03 2017-02-15 三星显示有限公司 有机发光二极管显示器
CN106707638A (zh) * 2016-12-20 2017-05-24 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板
CN106707639A (zh) * 2016-12-20 2017-05-24 厦门天马微电子有限公司 阵列基板、显示面板、阵列基板制作方法
CN106876476A (zh) * 2017-02-16 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN107482065A (zh) * 2017-09-15 2017-12-15 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及背板、显示设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102033379B (zh) * 2009-09-30 2012-08-15 群康科技(深圳)有限公司 液晶显示器与其制造方法
KR101324240B1 (ko) * 2012-05-04 2013-11-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101974609B1 (ko) * 2012-06-28 2019-05-02 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN103441100B (zh) * 2013-08-22 2015-05-20 合肥京东方光电科技有限公司 显示基板及其制造方法、显示装置
CN104409415B (zh) * 2014-12-03 2017-03-15 重庆京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
KR102335170B1 (ko) * 2017-03-06 2021-12-02 에스케이하이닉스 주식회사 암전류가 감소된 포토 다이오드 및 이의 제조 방법
CN109065631A (zh) * 2018-07-12 2018-12-21 武汉华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
US20070145369A1 (en) * 2005-12-28 2007-06-28 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
US20100123138A1 (en) * 2008-11-20 2010-05-20 Hee-Dong Choi Display device and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157081A1 (en) * 2006-12-28 2008-07-03 Samsung Electronics Co., Ltd. Organic light emitting device and method for manufacturing the same
KR101280827B1 (ko) 2009-11-20 2013-07-02 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
US20070145369A1 (en) * 2005-12-28 2007-06-28 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
US20100123138A1 (en) * 2008-11-20 2010-05-20 Hee-Dong Choi Display device and method of manufacturing the same

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013181909A1 (zh) * 2012-06-08 2013-12-12 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制造方法
US9379170B2 (en) 2012-08-10 2016-06-28 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
CN103579532A (zh) * 2012-08-10 2014-02-12 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN103579532B (zh) * 2012-08-10 2016-03-09 乐金显示有限公司 有机发光二极管显示装置及其制造方法
US9312322B2 (en) 2012-08-10 2016-04-12 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
CN106409866B (zh) * 2015-07-03 2022-02-01 三星显示有限公司 有机发光二极管显示器
CN106409866A (zh) * 2015-07-03 2017-02-15 三星显示有限公司 有机发光二极管显示器
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
WO2017156899A1 (zh) * 2016-03-14 2017-09-21 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105870198A (zh) * 2016-05-11 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
US10403756B2 (en) 2016-05-11 2019-09-03 Boe Technology Group Co., Ltd. Thin-film transistor (TFT) and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
CN105870198B (zh) * 2016-05-11 2020-03-31 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
WO2017193667A1 (zh) * 2016-05-11 2017-11-16 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN106707639A (zh) * 2016-12-20 2017-05-24 厦门天马微电子有限公司 阵列基板、显示面板、阵列基板制作方法
CN106707639B (zh) * 2016-12-20 2021-01-22 厦门天马微电子有限公司 阵列基板、显示面板、阵列基板制作方法
CN106707638A (zh) * 2016-12-20 2017-05-24 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板
CN106876476A (zh) * 2017-02-16 2017-06-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
US11264507B2 (en) 2017-02-16 2022-03-01 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and electronic device
WO2019052290A1 (zh) * 2017-09-15 2019-03-21 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及背板、显示设备
CN107482065A (zh) * 2017-09-15 2017-12-15 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及背板、显示设备
US10804405B2 (en) 2017-09-15 2020-10-13 Boe Technology Group Co., Ltd. Method for making thin film transistor, thin film transistor, back plate and display device

Also Published As

Publication number Publication date
US20120107983A1 (en) 2012-05-03
KR101790176B1 (ko) 2017-10-25
KR20120046555A (ko) 2012-05-10
US8440483B2 (en) 2013-05-14
CN102468232B (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
CN102468232B (zh) 制造阵列基板的方法
CN101964330B (zh) 阵列基板及其制造方法
US7989850B2 (en) Array substrate and method of fabricating the same
US8158469B2 (en) Method of fabricating array substrate
US8018544B2 (en) Flat panel display and method for fabricating the same
US7057675B2 (en) Liquid crystal display device and the fabricating method thereof comprising pixel electrode completely covering adjacent gate line and adjacent channel region unconnected to the pixel electrode
CN104851918A (zh) 用于显示设备的阵列基板
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
CN101887868B (zh) 制造阵列基板的方法
US6534246B2 (en) Method of fabricating liquid crystal display device having shorting bars
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR20050001937A (ko) 액정표시패널 및 그 제조 방법
CN102064179B (zh) 显示设备的阵列基板及其制造方法
US6805602B2 (en) Method of manufacturing flat panel display device
KR101518851B1 (ko) 어레이 기판의 제조방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
KR101475313B1 (ko) 어레이 기판의 제조방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR101040490B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20120003061A (ko) 어레이 기판 및 이의 제조방법
KR20120002785A (ko) 어레이 기판 및 이의 제조방법
KR20100122390A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140618

Termination date: 20200906

CF01 Termination of patent right due to non-payment of annual fee