CN102468222A - 射频ldmos器件中源衬接触柱的实现方法 - Google Patents
射频ldmos器件中源衬接触柱的实现方法 Download PDFInfo
- Publication number
- CN102468222A CN102468222A CN2010105458569A CN201010545856A CN102468222A CN 102468222 A CN102468222 A CN 102468222A CN 2010105458569 A CN2010105458569 A CN 2010105458569A CN 201010545856 A CN201010545856 A CN 201010545856A CN 102468222 A CN102468222 A CN 102468222A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- deep trouth
- silicon oxide
- oxide layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种射频LDMOS器件中源衬接触柱的实现方法,其为在衬底上生长外延层之后,包括如下步骤:1)在外延层上生长氧化硅层;2)在氧化硅层上利用光刻工艺定义出深槽的位置,并刻蚀去除深槽区的氧化硅;3)刻蚀外延层形成深槽;4)第一次多晶硅淀积,在深槽的内壁形成一层多晶硅;5)采用离子注入工艺在深槽内壁的多晶硅内注入杂质离子;6)第二次多晶硅淀积,填满深槽;7)去除外延层上的多晶硅,并去除氧化硅层;8)退火处理使杂质离子均匀分布在多晶硅内,并活化杂质离子,形成源衬接触柱。采用本发明的方法,能充分降低多晶硅的电阻率,实现由多晶硅构成的低阻通路。
Description
技术领域
本发明涉及一种射频LDMOS器件中源衬接触柱的实现方法。
背景技术
LDMOS是目前RF射频工艺中的常用器件之一。基于LDMOS器件可以形成低成本,高性能和高集成度的RFLDMOS被应用于高频通信领域以及其他对于速度要求很高的应用领域。普通的RFLDMOS结构如图1所示。为了提高器件的响应频率,如何提高工作频率,降低源衬通路电阻是一个很难的问题,特别是对于没有高剂量的原位掺杂的多晶工艺而言。在现有的RFLDMOS工艺中,为了降低隔离结构的寄生电容,需要形成源衬之间的低阻通路(通常为源衬接触柱),现阶段主要是通过高能高剂量的离子注入加上长时间高温处理推阱形成。
发明内容
本发明要解决的技术问题是提供一种射频LDMOS器件中源衬接触柱的实现方法,其能制备出低电阻的源衬接触柱。
为解决上述技术问题,本发明的射频LDMOS器件中源衬接触柱的实现方法,在衬底上生长外延层之后,包括如下步骤:
1)在所述外延层上生长氧化硅层;
2)在氧化硅层上利用光刻工艺定义出深槽的位置,并刻蚀去除深槽区的氧化硅;
3)刻蚀所述外延层形成深槽;
4)第一次多晶硅淀积,在所述深槽的内壁形成一层多晶硅;
5)采用离子注入工艺在所述深槽内壁的多晶硅内注入杂质离子;
6)第二次多晶硅淀积,填满所述深槽;
7)去除所述外延层上的多晶硅,并去除氧化硅层;
8)退火处理使所述掺杂离子均匀分布多晶硅内,并活化所述杂质离子,形成源衬接触柱。
本发明的实现方法,通过自对准进行深槽的刻蚀,可以大大降低深槽的宽度,提高器件的密度,增加器件的增益。并且由于在多晶硅的夹心层中注入高剂量的载流子,所以能充分降低多晶硅的电阻率,实现由多晶硅构成的低阻通路,即源衬接触柱。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1为本发明的方法流程示意图;
图2至图11为与本发明的流程相应的结构示意图。
具体实施方式
本发明的射频LDMOS器件中源衬接触柱的实现方法,为在衬底上生长外延层之后,包括如下步骤(见图1):
1)在外延层(见图2)上生长氧化硅层(见图3),作为刻蚀阻挡层。氧化硅层的厚度可根据所要刻蚀的深槽的深度进行设置。一般而言,所要刻蚀的槽越深,作为刻蚀阻挡层的氧化硅层需要越厚,以更好的起到保护不需要刻蚀的外延层的部分。
2)在氧化硅层上利用光刻工艺定义出深槽的位置(见图4),并刻蚀去除深槽区的氧化硅(见图5),而后去除光刻胶(见图6)。氧化硅的刻蚀可采用等离子体刻蚀工艺,光刻胶则采用常规的湿法清洗工艺去除。
3)以氧化硅成作为刻蚀阻挡层,自对准刻蚀外延层形成深槽(见图7)。可采用等离子体刻蚀工艺进行刻蚀,以达到较好的垂直形貌。刻蚀气体选择常用的刻蚀硅的种类。一般来讲,刻蚀深度为刻穿整个外延层,至硅衬底。在具体实施例中,深槽宽度可为0.2~3微米,槽深可为1~20微米,具体深度取决于外延层的厚度。在刻蚀的同时,氧化硅层的厚度也会有损失。
4)第一次多晶硅淀积,在深槽的内壁形成一层多晶硅(见图8),该次淀积的多晶硅厚度可为槽宽的1/8至1/4。多晶硅的淀积可采用CVD法。该次多晶硅淀积的目的为使在深槽的内壁先覆盖一层多晶硅,该层多晶硅的厚度选择要求不能使深槽的开口闭合,以免后续的离子注入不能较好的进行。
5)采用离子注入工艺在深槽内壁的多晶硅内注入杂质离子。注入中可采用垂直注入和斜角注入相结合的方式,以保证深槽侧壁都注入到杂质离子(见图9)。在具体的实施中,斜角注入可能需要旋转多次(如4次)以达到预期注入效果。注入的杂质离子类型可为N型或P型,所注入的离子剂量可为:1×1015个原子每平方厘米到1×1016个原子每平方厘米。
6)第二次多晶硅淀积,填满深槽(见图10)。淀积方法可与步骤4中的方法相同。也可采用其它已知的淀积方法。具体操作中,要求多晶硅能较好的填充深槽,以得到良好的电学性能。
7)接着去除外延层上的多晶硅,并去除氧化硅层。即将外延层上多余的多晶硅去除,同时去除作为阻挡层的氧化硅层。
8)退火处理使杂质离子均匀分布多晶硅内,并活化所述杂质离子,形成由多晶硅构成的源衬接触柱(见图11)。退火处理过程中,退火温度可设为:950度到1150度。处理时间可为:30秒到5分钟。高温处理使杂质离子进行扩散运动从而使其均匀分布在多晶硅,形成低阻通路。
上述流程中,衬底为半导体工艺中最常用的硅衬底,通过化学气相淀积(CVD)法在硅衬底上生长外延层。外延层上的氧化硅层可采用热氧化法生长,也可采用CVD法淀积形成,这两个工艺均为本领域的常用技术手段。
本发明的射频LDMOS器件中源衬接触柱的实现方法中,通过自对准进行深槽的刻蚀,可以消除光刻过程引入的对准偏差,降低深槽的宽度,提高器件的密度,增加器件的增益。并且由于在多晶硅的夹心层中注入高剂量的载流子,所以能充分降低多晶硅的电阻率,实现由多晶硅构成的低阻通路,即源衬接触柱。
Claims (5)
1.一种射频LDMOS器件中源衬接触柱的实现方法,其特征在于,在衬底上生长外延层之后,包括如下步骤:
1)在所述外延层上生长氧化硅层;
2)在氧化硅层上利用光刻工艺定义出深槽的位置,并刻蚀去除深槽区的氧化硅;
3)刻蚀所述外延层形成深槽;
4)第一次多晶硅淀积,在所述深槽的内壁形成一层多晶硅;
5)采用离子注入工艺在所述深槽内壁的多晶硅内注入杂质离子;
6)第二次多晶硅淀积,填满所述深槽;
7)去除所述外延层上的多晶硅,并去除氧化硅层;
8)退火处理使所述杂质离子均匀分布在多晶硅内,并活化所述杂质离子,形成源衬接触柱。
2.按照权利要求1所述的实现方法,其特征在于:所述步骤5)的离子注入工艺中,采用垂直注入和斜角注入相结合,所述注入的杂质离子为N型或P型,注入剂量为:1×1015个原子每平方厘米到1×1016个原子每平方厘米。
3.按照权利要求1或2所述的实现方法,其特征在于:所述步骤4)中第一次多晶硅淀积的厚度为所述深槽宽度的1/8至1/4。
4.按照权利要求1或2所述的实现方法,其特征在于:所述步骤3)中深槽的槽宽为0.2~3微米,槽深为1~20微米。
5.按照权利要求1或2所述的实现方法,其特征在于:所述步骤8)中退火处理的温度为:950℃到1150℃,处理时间为:30秒到5分钟之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105458569A CN102468222A (zh) | 2010-11-16 | 2010-11-16 | 射频ldmos器件中源衬接触柱的实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105458569A CN102468222A (zh) | 2010-11-16 | 2010-11-16 | 射频ldmos器件中源衬接触柱的实现方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102468222A true CN102468222A (zh) | 2012-05-23 |
Family
ID=46071680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105458569A Pending CN102468222A (zh) | 2010-11-16 | 2010-11-16 | 射频ldmos器件中源衬接触柱的实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102468222A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106952942A (zh) * | 2017-04-12 | 2017-07-14 | 上海格瑞宝电子有限公司 | 一种p型多晶硅沟槽结构的肖特基二极管及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5183781A (en) * | 1990-01-12 | 1993-02-02 | Nec Corporation | Method of manufacturing semiconductor device |
JP2734968B2 (ja) * | 1993-12-24 | 1998-04-02 | 日本電気株式会社 | 半導体装置の製造方法 |
US6204134B1 (en) * | 1999-11-01 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a self aligned contact plug |
US6348409B1 (en) * | 1999-04-01 | 2002-02-19 | Taiwan Semiconductor Manufacturing Company | Self aligned contact plug technology |
CN1510725A (zh) * | 2002-11-29 | 2004-07-07 | Ӣ���輼���ɷ�����˾ | 侧壁阻挡结构及制造方法 |
-
2010
- 2010-11-16 CN CN2010105458569A patent/CN102468222A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5183781A (en) * | 1990-01-12 | 1993-02-02 | Nec Corporation | Method of manufacturing semiconductor device |
JP2734968B2 (ja) * | 1993-12-24 | 1998-04-02 | 日本電気株式会社 | 半導体装置の製造方法 |
US6348409B1 (en) * | 1999-04-01 | 2002-02-19 | Taiwan Semiconductor Manufacturing Company | Self aligned contact plug technology |
US6204134B1 (en) * | 1999-11-01 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a self aligned contact plug |
CN1510725A (zh) * | 2002-11-29 | 2004-07-07 | Ӣ���輼���ɷ�����˾ | 侧壁阻挡结构及制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106952942A (zh) * | 2017-04-12 | 2017-07-14 | 上海格瑞宝电子有限公司 | 一种p型多晶硅沟槽结构的肖特基二极管及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102270660B (zh) | 沟槽型金属氧化物半导体场效应晶体管形成方法 | |
CN105448990B (zh) | Ldmos晶体管及其形成方法 | |
CN102569411B (zh) | 半导体器件及其制作方法 | |
JP4590151B2 (ja) | 半導体装置の製造方法 | |
CN104241250B (zh) | 用于形成接触件的掺杂保护层 | |
CN101924130A (zh) | 具有沟槽式接触孔的沟槽式mosfet及其制备方法 | |
CN101419905B (zh) | 制造半导体器件的方法 | |
CN103426768B (zh) | 半导体器件制造方法 | |
CN110034067A (zh) | 半导体器件及其形成方法 | |
CN103021849B (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
CN102130006B (zh) | 沟槽型双层栅功率mos晶体管的制备方法 | |
CN102129999B (zh) | 沟槽型双层栅mos结构的制备方法 | |
CN103871887B (zh) | Pmos晶体管、nmos晶体管及其各自的制作方法 | |
CN104900652A (zh) | 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置 | |
CN104952783A (zh) | 浅沟槽隔离结构、其制作方法及包括其的半导体器件 | |
CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
CN102468222A (zh) | 射频ldmos器件中源衬接触柱的实现方法 | |
CN102130001B (zh) | 沟槽型双层栅功率mos器件的制备方法 | |
CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
CN102103997B (zh) | 沟槽型功率mos器件的结构及其制备方法 | |
CN105575810B (zh) | 晶体管的形成方法 | |
CN110197791B (zh) | 多晶硅作为源区的沟槽mosfet结构及其制备方法 | |
CN102104001B (zh) | 提高沟槽型功率mos器件的击穿电压的方法 | |
JP2003069039A (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120523 |