CN102457265B - 电平转换电路 - Google Patents

电平转换电路 Download PDF

Info

Publication number
CN102457265B
CN102457265B CN201110342810.1A CN201110342810A CN102457265B CN 102457265 B CN102457265 B CN 102457265B CN 201110342810 A CN201110342810 A CN 201110342810A CN 102457265 B CN102457265 B CN 102457265B
Authority
CN
China
Prior art keywords
voltage
output
signal
drain electrode
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110342810.1A
Other languages
English (en)
Other versions
CN102457265A (zh
Inventor
金成烈
柳童烈
李秉燦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AD-Tech Co Ltd
Original Assignee
AD-Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AD-Tech Co Ltd filed Critical AD-Tech Co Ltd
Publication of CN102457265A publication Critical patent/CN102457265A/zh
Application granted granted Critical
Publication of CN102457265B publication Critical patent/CN102457265B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

电平转换电路包括输入单元、转换电路、栅极驱动器以及输出切换装置。输入电路接收输入信号VIN1并输出同相输入信号和反相输入信号，输入信号VIN1的电压电平位于接地电压GND与第一驱动电压VD1之间，同相输入信号的相位与输入信号的相位相同，反相输入信号的相位与输入信号的相位相反。转换电路接收从输入电路输出的同相输入信号和反相输入信号，并将所接收的信号转换为输出信号，输出信号的电压电平位于接地电压与高于第一驱动电压的第二驱动电压之间。栅极驱动器接收输出信号并输出驱动信号。输出切换装置接收从栅极驱动器输出的驱动信号并输出切换电压。

Description

电平转换电路
技术领域
本发明涉及一种用于将信号幅值从低电压转换至高电压的电平转换电路，更具体地，涉及一种电平转换电路，在这种电平转换电路中，在转换电路和栅极驱动器中使用低压元件替代高压元件，使得即使当工作电压的幅值较低时也能执行快速切换操作，从而容易地构造电路并改善电路的驱动能力。
背景技术
通常，对系统的元件使用不同的电压以减少系统的功耗。因此，需要电平转换器来在不同电压之间精确地传输信号。
图1是传统电平转换器的电路图。
参见图1，传统电平转换器1包括输入电路2、转换电路3以及电压生成电路4。
转换电路3包括低压NMOS晶体管Tr15和Tr16、高压NMOS晶体管Tr13和Tr14、以及高压PMOS晶体管Tr11和Tr12。电压生成电路4所生成的偏置电压VB1被施加到高压NMOS晶体管Tr13和Tr14的栅极。
在图1所示的电平转换器中，在相同的转换电路配置中改善了偏置电压的性能。
也就是说，第二驱动电压VD2没有对所生成的偏置电压VB1造成影响，从而转换电路的工作速度没有降低。
由于第二驱动电压VD2对改善的偏置电压VB1没有影响，故第一节点N1和第二节点N2处的电压在转换电路中保持恒定。因此，第二驱动电压VD2的变化对低压NMOS晶体管Tr15和Tr16的工作特性没有影响，从而转换电路的快速工作得以维持。
在这种情况下，存在低压NMOS晶体管Tr15和Tr16必须在低工作电压下使用的局限。根据电平转换器的特性，第二驱动电压VD2具有比第一驱动电压VD1更高的电势。因此，高压NMOS晶体管Tr13和Tr14被增加，以使用由第一驱动电压VD1操作的低压NMOS晶体管Tr15和Tr16。
低压NMOS晶体管Tr15和Tr16的漏极电压是通过从偏置电压VB1分别减去高压NMOS晶体管Tr13和Tr14的栅极-源极电压VGS而获得的值。
因此，电压生成电路4生成并提供了适用于低压NMOS晶体管Tr15和Tr16的正常工作的电压VB1。在这种情况下，NMOS晶体管Tr13和Tr14的漏极电压大致变成重复第二驱动电压VD2和0V(即，GND)的切换电压。为了这个目的，必须使用高压NMOS晶体管，以使转换电路在为高电压的第二驱动电压下正常工作。
同样地，配置适于电路的工作电压的元件，从而获得期望的电平转换信号。
高压PMOS晶体管Tr11和Tr12的漏极分别连接至高压NMOS晶体管Tr13和Tr14的漏极。因此，当高压PMOS晶体管Tr11(Tr12)彼此锁存连接时，必须使用高压元件以使输出信号仅对被输入信号的转换起反应。通过这种配置，有可能获得稳定的逻辑转换操作。
在传统电平转换器中，使用NMOS晶体管Tr15和Tr16来获得快速的工作特性。然而，必须增加高压NMOS晶体管作为低压和高压隔离元件，从而使用低压NMOS晶体管Tr15和Tr16。因此，高压元件的影响依然存在，并且通过低压NMOS晶体管Tr15和Tr16与高压NMOS晶体管Tr13和Tr14之间的相互作用来确定输入侧的工作特性。
如传统电平转换器的工作中所描述，由于高压NMOS晶体管Tr13和Tr14的使用，必须使用高压PMOS晶体管Tr11和Tr12作为执行锁存器的操作的元件。因此，处于负载侧的锁存器的工作特性受到高压元件的影响。
电平被转换的输出信号大致执行第二驱动电压VD2与接地电压GND之间的转换。然而，用于处理电平被转换的输出信号的电路必须被配置为高压元件。因此，增加了高压元件的尺寸，并降低了高压元件的工作速度。
发明内容
因此，本发明致力于解决现有技术中所出现的问题，并且本发明的目的是提供一种电平转换电路，其能够通过允许转换电路和栅极驱动器工作在低电压下来减少系统的整体工作电压并实现快速的工作速度。
为了实现上述目的，根据本发明的一个方面，提供了一种电平转换电路，包括：输入电路210，被配置为接收输入信号VIN1并输出同相输入信号VIN和反相输入信号VINB，输入信号VIN1的电压电平位于接地电压GND与第一驱动电压VD1之间，同相输入信号VIN的相位与输入信号VIN1的相位相同，反相输入信号VINB的相位与输入信号VIN1的相位相反；转换电路220，被配置为接收从输入电路输出的同相输入信号VIN和反相输入信号VINB，并将所接收的信号转换成输出信号VOUT，输出信号VOUT的电压电平位于接地电压GND与高于第一驱动电压VD1的第二驱动电压VD2之间；栅极驱动器230，被配置为接收输出信号VOUT并输出驱动信号VG；以及输出切换装置240，被配置为接收从栅极驱动器230输出的驱动信号VG并输出切换电压VSW。
转换电路220可包括：第一NMOS晶体管NM1，具有连接至接地电压GND的源极端和施加有同相输入信号VIN的栅极端；第二NMOS晶体管NM2，具有连接至接地电压GND的源极端和施加有反相输入信号VINB的栅极端；第一齐纳二极管ZD1，具有连接至第一NMOS晶体管NM1的漏极端的第一端和连接到第二驱动电压VD2的第二端；第二齐纳二极管ZD2，具有连接至第二NMOS晶体管NM2的漏极端的第一端和连接至第二驱动电压VD2的第二端；第一PMOS晶体管PM1，具有连接至第一NMOS晶体管NM1的漏极端的漏极端、连接至第二驱动电压VD2的源极端、以及连接至第二NMOS晶体管NM2的漏极端的栅极端；以及第二PMOS晶体管PM2，具有连接至第二NMOS晶体管NM2的漏极端的漏极端、连接至第二驱动电压VD2的源极端、以及连接至第一PMOS晶体管PM1的漏极端的栅极端。
转换电路220可包括：第一NMOS晶体管NM1，具有连接至接地电压GND的源极端和施加有同相输入信号VIN的栅极端；第二NMOS晶体管NM2，具有连接至接地电压GND的源极端和施加有反相输入信号VINB的栅极端；第三PMOS晶体管PM3，具有连接至第一NMOS晶体管NM1的漏极端的漏极端和施加有切换电压VSW的栅极端；第四PMOS晶体管PM4，具有连接至第二NMOS晶体管NM2的漏极端的漏极端和施加有切换电压VSW的栅极端；第一PMOS晶体管PM1，具有连接至第三PMOS晶体管PM3的源极端的漏极端、连接至第二驱动电压VD2的源极端、以及连接至第四PMOS晶体管PM4的源极端的栅极端；以及第二PMOS晶体管PM2，具有共同连接至第四PMOS晶体管PM4的源极端和输出信号VOUT的漏极端、连接至第二驱动电压VD2的源极端、以及连接至第一PMOS晶体管PM1的漏极端的栅极端。
输入电路210可包括：第一反相器，被驱动于第一驱动电压VD1与接地电压GND之间，以将使输入信号VIN1反相而获得的反相输入信号VINB输出；以及第二反相器，被驱动于第一驱动电压VD1与接地电压GND之间，以将使反相输入信号VINB反相而获得的同相输入信号VIN输出。
栅极驱动器230可包括：第三反相器231，被驱动于第二驱动电压VD2与切换电压VSW之间，以将使输出信号VOUT反相而获得的输出信号输出；以及第四反相器232，被驱动于第二驱动电压VD2与切换电压VSW之间，以将使反相输出信号VOUT反相而获得的驱动信号VG输出。
输出切换装置240可具有连接至切换电压VSW的源极端、连接至第三驱动电压VD3的漏极端、以及施加有驱动信号VG的栅极端。
转换电路220的输出信号VOUT可包括：第一输出信号VOUT1，从第一NMOS晶体管NM1的漏极端与第一齐纳二极管ZD1的第一端的公共端输出；以及第二输出信号VOUT2，从第二NMOS晶体管NM2的漏极端与第二齐纳二极管ZD2的第一端的公共端输出。
栅极驱动器230可接收第一输出信号VOUT1和第二输出信号VOUT2并输出驱动信号VG。
转换电路220的输出信号VOUT可包括：第一输出信号VOUT1，从第一PMOS晶体管PM1的漏极端与第三PMOS晶体管PM3的源极端的公共端输出；以及第二输出信号VOUT2，从第二PMOS晶体管PM2的漏极端与第四PMOS晶体管PM4的源极端的公共端输出。
栅极驱动器230可接收第一输出信号VOUT1和第二输出信号VOUT2并输出驱动信号VG。
根据本发明的另一个方面，提供了一种电平转换电路，其具有转换电路，该转换电路用于接收电压电平位于接地电压GND与第一驱动电压VD1之间的同相输入信号VIN和反相输入信号VINB，并将所接收的信号转换成输出信号VOUT，输出信号VOUT的电压电平位于接地电压GND与高于第一驱动电压VD1的第二驱动电压VD2之间，其中转换电路包括：第一NMOS晶体管NM1，具有连接至接地电压GND的源极端和施加有同相输入信号VIN的栅极端；第二NMOS晶体管NM2，具有连接至接地电压GND的源极端和施加有反相输入信号VINB的栅极端；第一齐纳二极管ZD1，具有连接至第一NMOS晶体管NM1的漏极端的第一端和连接至第二驱动电压VD2的第二端；第二齐纳二极管ZD2，具有连接至第二NMOS晶体管NM2的漏极端的第一端和连接至第二驱动电压VD2的第二端；第一PMOS晶体管PM1，具有连接至第一NMOS晶体管NM1的漏极端的漏极端、连接至第二驱动电压VD2的源极端、以及连接至第二NMOS晶体管NM2的漏极端的栅极端；以及第二PMOS晶体管PM2，具有连接至第二NMOS晶体管NM2的漏极端的漏极端、连接至第二驱动电压VD2的源极端、以及连接至第一PMOS晶体管PM1的漏极端的栅极端。
根据本发明的又一个方面，提供了一种电平转换电路，其具有转换电路，该转换电路用于接收电压电平位于接地电压GND与第一驱动电压VD1之间的同相输入信号VIN和反相输入信号VINB，并将所接收的信号转换成输出信号VOUT，输出信号VOUT的电压电平位于接地电压GND与高于第一驱动电压VD1的第二驱动电压VD2之间，其中转换电路包括：第一NMOS晶体管NM1，具有连接至接地电压GND的源极端和施加有同相输入信号VIN的栅极端；第二NMOS晶体管NM2，具有连接至接地电压GND的源极端和施加有反相输入信号VINB的栅极端；第三PMOS晶体管PM3，具有连接至第一NMOS晶体管NM1的漏极端的漏极端和施加有切换电压VSW的栅极端；第四PMOS晶体管PM4，具有连接至第二NMOS晶体管NM2的漏极端的漏极端和施加有切换电压VSW的栅极端；第一PMOS晶体管PM1，具有连接至第三PMOS晶体管PM3的源极端的漏极端、连接至第二驱动电压VD2的源极端、以及连接至第四PMOS晶体管PM4的源极端的栅极端；以及第二PMOS晶体管PM2，具有共同连接至第四PMOS晶体管PM4的源极端和输出信号VOUT的漏极端、连接至第二驱动电压VD2的源极端、以及连接至第一PMOS晶体管PM1的漏极端的栅极端。
附图说明
在阅读了结合附图的下面的详细描述之后，本发明的上述目的、以及其他特性和优点将变得显而易见，其中：
图1是传统电平转换器的电路图；
图2是根据本发明的一个实施方式的电平转换电路的方框图；
图3是示出图2所示的电平转换电路的具体配置的电路图；
图4是示出图3所示的电平转换电路中的栅极驱动器的特性的电路图；
图5是根据本发明的另一个实施方式的电平转换电路的方框图；
图6是示出图5所示的电平转换电路的具体配置的电路图；
图7是示出在图2所示的电平转换电路中转换电路被配置为输出两个输出信号的状态的方框图；以及
图8是示出在图5所示的电平转换电路中转换电路被配置为输出两个输出信号的状态的方框图。
具体实施方式
现将更详细地参照本发明的优选实施方式，其实施例在附图中示出。无论在什么情况下，在整个附图和说明书中都将使用相同的参考标号来指代相同或相似的部件。
图2是根据本发明的一个实施方式的电平转换电路的方框图。图3是示出图2所示的电平转换电路的具体配置的电路图。
参见图2和3，电平转换电路200包括输入电路210、转换电路220、栅极驱动器230以及输出切换装置240。
输入电路210接收输入信号VIN1并输出同相输入信号VIN和反相输入信号VINB，输入信号VIN1的电压电平位于接地电压GND与第一驱动电压VD1之间，同相输入信号VIN的相位与输入信号VIN1的相位相同，反相输入信号VINB的相位与输入信号VIN的相位相反。
也就是说，输入电路210接收低压信号并将所接收的低压信号传输至转换电路220。输入电路210被驱动于第一驱动电压VD1和接地电压GND之间，并具有彼此串联的第一反相器211和第二反相器212。
第一反相器211接收输入信号VIN1并使所接收的输入信号反相。随后，第一反相器211输出相位与输入信号VIN1的相位相反的反相输入信号VINB并将反相输入信号VINB传输至转换电路220。第二反相器212接收第一反相器211的输出信号并使所接收的输出信号反相。随后，第二反相器212输出相位与输入信号VIN1的相位相同的同相输入信号VIN并将同相输入信号VIN传输至转换电路220。
在图3中示出的输入电路210是一个实施方式，并可修改为生成用于驱动转换电路220的信号的各种实施方式。
转换电路220接收从输入电路210输出的同相输入信号VIN和反相输入信号VINB，并将它们转换成输出信号VOUT，输出信号VOUT的电压电平位于接地电压GND与高于第一驱动电压VD1的第二驱动电压VD2之间。
也就是说，转换电路220将从输入电路210传输的低压信号转换为高压信号。
转换电路220包括第一齐纳二极管ZD1、第二齐纳二极管ZD2、高压第一NMOS晶体管NM1、高压第二NMOS晶体管NM2、低压第一PMOS晶体管PM1以及低压第二PMOS晶体管PM2。
第一NMOS晶体管NM1的源极端连接至接地电压GND，同相输入信号VIN被施加至第一NMOS晶体管NM1的栅极端。第二NMOS晶体管NM2的源极端连接至接地电压GND，反相输入信号VINB被施加至第二NMOS晶体管NM2的栅极端。
第一齐纳二极管ZD1的第一端连接至第一NMOS晶体管NM1的漏极端，第一齐纳二极管ZD1的第二端连接至第二驱动电压VD2。第二齐纳二极管ZD2的第一端连接至第二NMOS晶体管NM2的漏极端，第二齐纳二极管ZD2的第二端连接至第二驱动电压VD2。
第一PMOS晶体管PM1的漏极端连接至第一NMOS晶体管NM1的漏极端，第一PMOS晶体管PM1的源极端连接至第二驱动电压VD2。第一PMOS晶体管PM1的栅极端连接至第二NMOS晶体管NM2的漏极端。
第二PMOS晶体管PM2的漏极端连接至第二NMOS晶体管NM2的漏极端，第二PMOS晶体管PM2的源极端连接至第二驱动电压VD2。第二PMOS晶体管PM2的栅极端连接至第一PMOS晶体管PM1的漏极端。
第一NMOS晶体管NM1和第二NMOS晶体管NM2中的每一个响应于输入电路210中所生成的两个信号VIN/VINB执行开-关切换操作。在这种情况下，第一NMOS晶体管NM1和第二NMOS晶体管NM2中的每一个的漏极端处的工作电压变为从第二驱动电压VD2到下降电压(Vf＝VD2-VBD)的范围，下降电压(Vf＝VD2-VBD)通过从第二驱动电压VD2中减去第一齐纳二极管ZD1和第二齐纳二极管ZD2中的每一个的击穿电压VBD而获得。因此，高压NMOS晶体管被使用，使得转换电路220的输入侧处的第一NMOS晶体管NM1和第二NMOS晶体管NM2工作在高的漏极电压下。
另一方面，构成负载的锁存器的第一PMOS晶体管PM1和第二PMOS晶体管PM2被配置为低压元件。这是因为第一NMOS晶体管NM1和第二NMOS晶体管NM2中的每一个的漏极端连接至第一PMOS晶体管PM1和第二PMOS晶体管PM2中的每一个的漏极端，因而施加至第一PMOS晶体管PM1和第二PMOS晶体管PM2中的每一个的两端的电压成为第一齐纳二极管ZD1和第二齐纳二极管ZD2中的每一个的击穿电压。
在这种情况下，接地电压GND与第一PMOS晶体管PM1和第二PMOS晶体管PM2中的每一个的漏极端之间的电压以及接地电压GND与第一PMOS晶体管PM1和第二PMOS晶体管PM2中的每一个的源极端之间的电压近似成为第二驱动电压VD2。因此，源极端和漏极端的反相击穿电压必须很高，这能够通过将元件与基底隔离的隔离布局来解决。
在转换电路220中，构成负载的锁存器的第一PMOS晶体管PM1和第二PMOS晶体管PM2工作在第二驱动电压VD2到下降电压(Vf＝VD2-VBD)的范围内。也就是说，由于转换电路220的输出信号被示为低压工作电压，故转换电路220的后端处的栅极驱动器230能够被配置为低压元件。因此，增加了输出切换装置的驱动能力，并且能够实施用于操作控制的各种电路。
同时，将显而易见的是，转换电路220中所使用的第一齐纳二极管ZD1和第二齐纳二极管ZD2可通过具有防止输入电压升到比一个或多个特定电压更高或者降到比一个或多个特定电压更低的钳位功能的各种电路来代替。
栅极驱动器230将由转换电路220转换的高压驱动信号VG传输至输出切换装置240。栅极驱动器230被驱动于第二驱动电压VD2与切换电压VSW之间，并具有彼此串联的第三反相器231和第四反相器232。
第三反相器231使输出信号VOUT反相并输出被反相的输出信号。第四反相器232使被反相的输出信号VOUT反相并输出驱动信号VG。
图3中所示的栅极驱动器230是一个实施方式，并可修改为用于驱动输出切换装置240的各种实施方式。
输出切换装置240使用通过栅极驱动器230传输的高压驱动信号VG输出期望的切换电压VSW。
输出切换装置240由第三NMOS晶体管NM3构成。
第三NMOS晶体管NM3的漏极端连接至第三驱动电压VD3，第三NMOS晶体管NM3的源极端连接至切换电压VSW。通过栅极驱动器230传输的高压驱动信号VG连接至第三NMOS晶体管NM3的栅极端。因此，第三NMOS晶体管NM3的栅极端与源极端之间的电压VGS1足以作为低压驱动电压。
在这种情况下，作为第三NMOS晶体管NM3的漏极电压的第三驱动电压VD3被优选设定为通过从第二驱动电压VD2中减去第三NMOS晶体管NM3的栅极端与源极端之间的电压VGS而获得的电压。这是因为在输出切换装置240中使用了NMOS晶体管而不是PMOS晶体管，从而能够通过小尺寸使输出驱动能力最大化。
图4是示出图3所示的电平转换电路中的栅极驱动器的特性的电路图。
参见图4，由于栅极驱动器230能够在低电压下工作，所以可使用低压元件PM01和NM01并执行隔离布局以防止在0V下击穿。
图5是根据本发明的另一个实施方式的电平转换电路的方框图。图6是示出图5所示的电平转换电路的具体配置的电路图。
在根据这个实施方式的图5所示的电平转换电路500中，输入电路510、栅极驱动器530以及输出切换装置540的配置与输入电路210、栅极驱动器230以及输出切换装置240的配置相同，因此将省略对它们的详细描述。将仅描述转换电路520。
参见图6，根据这个实施方式的电平转换电路的转换电路520包括第一NMOS晶体管NM1、第二NMOS晶体管NM2、第三PMOS晶体管PM3、第四PMOS晶体管PM4、第一PMOS晶体管PM1以及第二PMOS晶体管PM2。
第一NMOS晶体管NM1的源极端连接至接地电压GND，同相输入信号被施加至第一NMOS晶体管NM1的栅极端。第二NMOS晶体管NM2的源极端连接至接地电压GND，反相输入信号VINB被施加至第二NMOS晶体管NM2的栅极端。
第三PMOS晶体管PM3的漏极端连接至第一NMOS晶体管NM1的漏极端，切换电压VSW被施加至第三PMOS晶体管PM3的栅极端。第四PMOS晶体管PM4的漏极端连接至第二NMOS晶体管NM2的漏极端，切换电压VSW被施加至第四PMOS晶体管PM4的栅极端。
第一PMOS晶体管PM1的漏极端连接至第三PMOS晶体管PM3的源极端，第一PMOS晶体管PM1的源极端连接至第二驱动电压VD2。第一PMOS晶体管PM1的栅极端连接至第四PMOS晶体管PM4的源极端。
第二PMOS晶体管PM2的漏极端共同连接至第四PMOS晶体管PM4的源极端和输出信号VOUT，第二PMOS晶体管PM2的源极端连接至第二驱动电压VD2。第二PMOS晶体管PM2的栅极端连接至第一PMOS晶体管PM1的漏极端。
不同于图2所示的转换电路，在根据这个实施方式的转换电路520中，第一齐纳二极管ZD1和第二齐纳二极管ZD2被移除，高压第三PMOS晶体管PM3和第四PMOS晶体管PM4被用作低压和高压隔离元件。
第三PMOS晶体管PM3和第四PMOS晶体管PM4中的每一个的漏极电压成为上升电压(Vr＝VSW+VGS2)，该上升电压通过使切换电压VSW加上第三PMOS晶体管PM3和第四PMOS晶体管PM4中的每一个的栅极端与源极端之间的电压VGS2而获得。
因此，在负载的锁存器中使用的第一PMOS晶体管PM1和第二PMOS晶体管PM2可用作低压元件。
同时，转换电路520的后端处的栅极驱动器530的工作所需的电压范围为从第二驱动电压VD2到上升电压(Vr＝VSW+VGS2)的范围，图3所示的栅极驱动器的配置的优势仍能被保持。
在根据这个实施方式的图5和6所示的电平转换电路中，即使在不使用齐纳二极管的工艺中也能构建转换电路。
图7是示出在图2所示的电平转换电路中转换电路被配置为输出两个输出信号的状态的方框图。图8是示出在图5所示的电平转换电路中转换电路被配置为输出两个输出信号的状态的方框图。
参见图7，在图2所示的电平转换电路中，转换电路220的输出信号由两个输出信号组成，即，第一输出信号VOUT1和第二输出信号VOUT2。
也就是说，转换电路220的输出信号由第一输出信号VOUT1和第二输出信号VOUT2组成，第一输出信号VOUT1从第一NMOS晶体管NM1的漏极端与第一齐纳二极管ZD1的第一端的公共端输出，第二输出信号VOUT2从第二NMOS晶体管NM2的漏极端与第二齐纳二极管ZD2的第一端的公共端输出。
随后，栅极驱动器230接收第一输出信号VOUT1和第二输出信号VOUT2，并输出驱动信号VG。
参见图8，在图5所示的电平转换电路中，转换电路的输出信号由两个输出信号组成，即，第一输出信号VOUT1和第二输出信号VOUT2。
也就是说，转换电路520的输出信号由第一输出信号VOUT1和第二输出信号VOUT2组成，第一输出信号VOUT1从第一PMOS晶体管PM1的漏极端与第三PMOS晶体管PM3的源极端的公共端输出，第二输出信号VOUT2从第二PMOS晶体管PM2的漏极端与第四PMOS晶体管PM4的源极端的公共端输出。
随后，栅极驱动器530接收第一输出信号VOUT1和第二输出信号VOUT2，并输出驱动信号VG。
从上面的描述显而易见的是，本发明提供了一种电平转换电路，其中转换电路能够在非常低的电压下工作，使得系统的整体工作电压能够被设计为较低。
本发明还提供了一种电平转换电路，其中在转换电路的锁存器和栅极驱动器中使用了低压元件，使得有能够实现非常快速的工作速度并改善了输出切换装置的驱动能力。
虽然出于示意性目的描述了本发明的优选实施方式，但本领域技术人员应该理解，在不背离如所附权利要求中公开的本发明的范围和精神的情况下，可以进行各种修改、增加和替换。

Claims (12)

1.一种电平转换电路，包括：
输入电路（210），被配置为接收输入信号（VIN1）并输出同相输入信号（VIN）和反相输入信号（VINB），所述输入信号（VIN1）的电压电平位于接地电压（GND）与第一驱动电压（VD1）之间，所述同相输入信号（VIN）的相位与所述输入信号（VIN1）的相位相同，所述反相输入信号（VINB）的相位与所述输入信号（VIN1）的相位相反；
转换电路（220），被配置为接收从所述输入电路输出的所述同相输入信号（VIN）和所述反相输入信号（VINB），并将所接收的信号转换成输出信号（VOUT），所述输出信号（VOUT）的电压电平位于接地电压（GND）与高于所述第一驱动电压（VD1）的第二驱动电压（VD2）之间；
栅极驱动器（230），被配置为接收所述输出信号（VOUT）并输出驱动信号（VG）；以及
输出切换装置（240），被配置为接收从所述栅极驱动器（230）输出的所述驱动信号（VG）并输出切换电压（VSW），
其中所述转换电路（220）包括：
第一NMOS晶体管（NM1），具有连接至所述接地电压（GND）的源极端和施加有所述同相输入信号（VIN）的栅极端；
第二NMOS晶体管（NM2），具有连接至所述接地电压（GND）的源极端和施加有所述反相输入信号（VINB）的栅极端；
第一齐纳二极管（ZD1），具有连接至所述第一NMOS晶体管（NM1）的漏极端的第一端和连接至所述第二驱动电压（VD2）的第二端；
第二齐纳二极管（ZD2），具有连接至所述第二NMOS晶体管（NM2）的漏极端的第一端和连接至所述第二驱动电压（VD2）的第二端；
第一PMOS晶体管（PM1），具有连接至所述第一NMOS晶体管（NM1）的漏极端的漏极端、连接至所述第二驱动电压（VD2）的源极端、以及连接至所述第二NMOS晶体管（NM2）的漏极端的栅极端；以及
第二PMOS晶体管（PM2），具有连接至所述第二NMOS晶体管（NM2）的漏极端的漏极端、连接至所述第二驱动电压（VD2）的源极端、以及连接至所述第一PMOS晶体管（PM1）的漏极端的栅极端。
2.如权利要求1所述的电平转换电路，其中所述输入电路（210）包括：
第一反相器，被驱动于所述第一驱动电压（VD1）与所述接地电压（GND）之间，以将使所述输入信号（VIN1）反相而获得的所述反相输入信号（VINB）输出；以及
第二反相器，被驱动于所述第一驱动电压（VD1）与所述接地电压（GND）之间，以将使所述反相输入信号（VINB）反相而获得的所述同相输入信号（VIN）输出。
3.如权利要求1所述的电平转换电路，其中所述栅极驱动器（230）包括：
第三反相器（231），被驱动于所述第二驱动电压（VD2）与所述切换电压（VSW）之间，以将使所述输出信号（VOUT）反相而获得的输出信号输出；以及
第四反相器（232），被驱动于所述第二驱动电压（VD2）与所述切换电压（VSW）之间，以将使所述反相输出信号（VOUT）反相而获得的驱动信号（VG）输出。
4.如权利要求1所述的电平转换电路，其中所述输出切换装置（240）具有连接至所述切换电压（VSW）的源极端、连接至第三驱动电压（VD3）的漏极端、以及施加有所述驱动信号（VG）的栅极端。
5.如权利要求1所述的电平转换电路，其中所述输出信号（VOUT）包括：
第一输出信号（VOUT1），从所述第一NMOS晶体管（NM1）的漏极端与所述第一齐纳二极管（ZD1）的第一端的公共端输出；以及
第二输出信号（VOUT2），从所述第二NMOS晶体管（NM2）的漏极端与所述第二齐纳二极管（ZD2）的第一端的公共端输出。
6.如权利要求5所述的电平转换电路，其中所述栅极驱动器（230）接收所述第一输出信号（VOUT1）和所述第二输出信号（VOUT2）并输出所述驱动信号（VG）。
7.一种电平转换电路，包括：
输入电路（210），被配置为接收输入信号（VIN1）并输出同相输入信号（VIN）和反相输入信号（VINB），所述输入信号（VIN1）的电压电平位于接地电压（GND）与第一驱动电压（VD1）之间，所述同相输入信号（VIN）的相位与所述输入信号（VIN1）的相位相同，所述反相输入信号（VINB）的相位与所述输入信号（VIN1）的相位相反；
转换电路（220），被配置为接收从所述输入电路输出的所述同相输入信号（VIN）和所述反相输入信号（VINB），并将所接收的信号转换成输出信号（VOUT），所述输出信号（VOUT）的电压电平位于接地电压（GND）与高于所述第一驱动电压（VD1）的第二驱动电压（VD2）之间；
栅极驱动器（230），被配置为接收所述输出信号（VOUT）并输出驱动信号（VG）；以及
输出切换装置（240），被配置为接收从所述栅极驱动器（230）输出的所述驱动信号（VG）并输出切换电压（VSW），
其中所述转换电路（220）包括：
第一NMOS晶体管（NM1），具有连接至所述接地电压（GND）的源极端和施加有所述同相输入信号（VIN）的栅极端；
第二NMOS晶体管（NM2），具有连接至所述接地电压（GND）的源极端和施加有所述反相输入信号（VINB）的栅极端；
第三PMOS晶体管（PM3），具有连接至所述第一NMOS晶体管（NM1）的漏极端的漏极端和施加有所述切换电压（VSW）的栅极端；
第四PMOS晶体管（PM4），具有连接至所述第二NMOS晶体管（NM2）的漏极端的漏极端和施加有所述切换电压（VSW）的栅极端；
第一PMOS晶体管（PM1），具有连接至所述第三PMOS晶体管（PM3）的源极端的漏极端、连接至所述第二驱动电压（VD2）的源极端、以及连接至所述第四PMOS晶体管（PM4）的源极端的栅极端；以及
第二PMOS晶体管（PM2），具有共同连接至所述第四PMOS晶体管（PM4）的源极端和所述输出信号（VOUT）的漏极端、连接至所述第二驱动电压（VD2）的源极端、以及连接至所述第一PMOS晶体管（PM1）的漏极端的栅极端。
8.如权利要求7所述的电平转换电路，其中所述输入电路（210）包括：
第一反相器，被驱动于所述第一驱动电压（VD1）与所述接地电压（GND）之间，以将使所述输入信号（VIN1）反相而获得的所述反相输入信号（VINB）输出；以及
第二反相器，被驱动于所述第一驱动电压（VD1）与所述接地电压（GND）之间，以将使所述反相输入信号（VINB）反相而获得的所述同相输入信号（VIN）输出。
9.如权利要求7所述的电平转换电路，其中所述栅极驱动器（230）包括：
第三反相器（231），被驱动于所述第二驱动电压（VD2）与所述切换电压（VSW）之间，以将使所述输出信号（VOUT）反相而获得的输出信号输出；以及
第四反相器（232），被驱动于所述第二驱动电压（VD2）与所述切换电压（VSW）之间，以将使所述反相输出信号（VOUT）反相而获得的驱动信号（VG）输出。
10.如权利要求7所述的电平转换电路，其中所述输出切换装置（240）具有连接至所述切换电压（VSW）的源极端、连接至第三驱动电压（VD3）的漏极端、以及施加有所述驱动信号（VG）的栅极端。
11.如权利要求7所述的电平转换电路，其中所述输出信号（VOUT）包括：
第一输出信号（VOUT1），从所述第一PMOS晶体管（PM1）的漏极端与所述第三PMOS晶体管（PM3）的源极端的公共端输出；以及
第二输出信号（VOUT2），从所述第二PMOS晶体管（PM2）的漏极端与所述第四PMOS晶体管（PM4）的源极端的公共端输出。
12.如权利要求11所述的电平转换电路，其中所述栅极驱动器（230）接收所述第一输出信号（VOUT1）和所述第二输出信号（VOUT2）并输出所述驱动信号（VG）。
CN201110342810.1A 2010-10-25 2011-10-25 电平转换电路 Expired - Fee Related CN102457265B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0104220 2010-10-25
KR1020100104220A KR101162697B1 (ko) 2010-10-25 2010-10-25 레벨 시프트 회로

Publications (2)

Publication Number Publication Date
CN102457265A CN102457265A (zh) 2012-05-16
CN102457265B true CN102457265B (zh) 2014-08-20

Family

ID=46040019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110342810.1A Expired - Fee Related CN102457265B (zh) 2010-10-25 2011-10-25 电平转换电路

Country Status (2)

Country Link
KR (1) KR101162697B1 (zh)
CN (1) CN102457265B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107395192B (zh) * 2017-08-04 2024-03-22 尚睿微电子（上海）有限公司 双向接口电路
CN116131828A (zh) * 2023-02-02 2023-05-16 南京沁恒微电子股份有限公司 一种高压浮置栅驱动电路及其驱动芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842402B1 (ko) * 2007-02-27 2008-07-01 삼성전자주식회사 스태틱 전류를 차단하고 고속 레벨 쉬프팅을 수행하기 위한레벨 쉬프터

Also Published As

Publication number Publication date
CN102457265A (zh) 2012-05-16
KR101162697B1 (ko) 2012-07-05
KR20120042505A (ko) 2012-05-03

Similar Documents

Publication Publication Date Title
KR101787758B1 (ko) 레벨 쉬프터
US7868659B2 (en) I/O buffer with twice the supply voltage tolerance using normal supply voltage devices
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
TW202001887A (zh) 第四代雙倍資料率記憶體的輸入輸出驅動器
CN102208909A (zh) 电平转换电路
CN103840832A (zh) 具有毛刺抑制能力的电流舵型数模转换电路
CN102457265B (zh) 电平转换电路
US20090189638A1 (en) Level shifter circuit
US20130222036A1 (en) Voltage level converting circuit
TWI524672B (zh) 電壓位準轉換器及保持電壓位準轉換器之方法
CN105897252A (zh) 应用于显示装置的位准移位器电路
WO2024021538A1 (zh) 高低电平转换电路
KR20210116937A (ko) 레벨 시프트 회로 및 이를 포함하는 소스 드라이버
KR100647418B1 (ko) 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로
CN218162431U (zh) 一种双向电平转换电路
CN101290712B (zh) 输出电流抽运电路以及使用该电路的远程控制器
US10164615B2 (en) Level conversion device and method
US20090058773A1 (en) Display driver and related display
CN102195635A (zh) 可提高稳定性的输出缓冲电路
CN114513179A (zh) 一种高压驱动器及其驱动方法
TWI429197B (zh) 多模態的傳送輸出電路
CN213152036U (zh) 电平移位电路以及集成电路
CN110609260B (zh) 一种t/r模块测试电路
CN101197125B (zh) 电平移位电路以及使用电平移位电路的显示器
CN106297677B (zh) 源极驱动电路及电泳显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140820

Termination date: 20151025

EXPY Termination of patent right or utility model