CN102446916A - 具有磁芯电感器的集成电路及其制造方法 - Google Patents
具有磁芯电感器的集成电路及其制造方法 Download PDFInfo
- Publication number
- CN102446916A CN102446916A CN2011102925291A CN201110292529A CN102446916A CN 102446916 A CN102446916 A CN 102446916A CN 2011102925291 A CN2011102925291 A CN 2011102925291A CN 201110292529 A CN201110292529 A CN 201110292529A CN 102446916 A CN102446916 A CN 102446916A
- Authority
- CN
- China
- Prior art keywords
- substrate
- inductor coil
- magnetic
- groove
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 239000000463 material Substances 0.000 claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 238000012856 packing Methods 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 229910000859 α-Fe Inorganic materials 0.000 claims description 28
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 18
- 239000000696 magnetic material Substances 0.000 claims description 16
- 238000011049 filling Methods 0.000 claims description 15
- 238000005538 encapsulation Methods 0.000 claims description 12
- 239000006249 magnetic particle Substances 0.000 claims description 12
- 229910000595 mu-metal Inorganic materials 0.000 claims description 10
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 9
- 229910003962 NiZn Inorganic materials 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 229910052742 iron Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 230000005294 ferromagnetic effect Effects 0.000 claims description 7
- 239000002902 ferrimagnetic material Substances 0.000 claims description 5
- 239000003302 ferromagnetic material Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000001746 injection moulding Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 239000006071 cream Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000004804 winding Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- CWYNVVGOOAEACU-UHFFFAOYSA-N Fe2+ Chemical compound [Fe+2] CWYNVVGOOAEACU-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明涉及具有磁芯电感器的集成电路及其制造方法。在一个实施例中，一种形成半导体器件的方法包括在衬底内和/或之上形成第一电感器线圈。邻近衬底的顶面形成该第一电感器线圈。邻近第一电感器线圈在衬底内形成第一沟槽。至少部分地用磁性填充材料来填充第一沟槽。使在第一电感器线圈下面的衬底的至少第一部分变薄。在衬底的第一部分下面形成背面磁层。背面磁层和磁性填充材料形成第一电感器线圈的磁芯区域的至少一部分。
Description
技术领域
本发明大体上涉及半导体器件，并且更具体地涉及具有磁芯电感器的集成电路及其制造方法。
背景技术
在许多电子及其它应用中使用半导体器件。半导体器件包括通过在半导体晶片上沉积许多类型的材料薄膜并将该材料薄膜图案化以形成集成电路而在半导体晶片上形成的集成电路。
电感器是在许多应用中广泛地使用的无源器件。通常使用常规半导体工艺来形成集成电感器。虽然在不断地寻求电感器性能的改善，但在半导体器件技术中还是需要将不同的功能集成在单个芯片上，例如在同一管芯上制造各种类型的有源和无源器件。
作为示例，在诸如蜂窝式电话或音乐播放器的许多应用中使用铁氧体磁珠电感器作为电磁干扰（EMI）保护器件。电感器还在DC/DC转换器中使用来使电压输出平滑化并被制造为分立SMD器件。然而，越来越需要增加电感器的数目，并因此需要将电感器集成在与要保护的集成电路相同的封装内。
然而，此类集成产生需要克服的附加挑战。例如，常规感应结构要求大的表面面积或具有有限的磁性性能。对于激进集成（aggressive integration）而言，具有低表面面积以及高品质因数是必需的。
在一方面，本发明提供了一种在没有生产成本的显著增加的情况下形成具有高感应率和低电阻率的电感器的结构和方法。
发明内容
依照本发明的实施例，一种形成半导体器件的方法包括在衬底内和/或之上形成第一电感器线圈。邻近衬底的顶面形成该第一电感器线圈。邻近第一电感器线圈在衬底内形成第一沟槽。至少部分地用磁性填充材料来填充第一沟槽。使在第一电感器线圈下面的衬底的至少第一部分变薄。在衬底的第一部分下面形成背面磁层。背面磁层和磁性填充材料形成第一电感器线圈的磁芯区域的至少一部分。
依照本发明的另一实施例，一种形成半导体器件的方法包括在衬底内和/或之上形成第一电感器线圈。邻近衬底的顶面形成该第一电感器线圈。邻近第一电感器线圈在衬底内形成第一沟槽。用磁性填充材料来填充第一沟槽。将载体附着于衬底的顶面。用磁性模料（mold compound）来封装衬底和第一电感器线圈。
依照本发明的实施例，半导体器件包括设置在衬底内和/或之上的第一电感器线圈的金属线。该金属线被放置为与相对背面相比更邻近于衬底的顶面。邻近第一电感器线圈在衬底内设置第一沟槽。磁性填充材料至少部分地填充第一沟槽。在衬底的第一部分下面设置磁性材料。第一电感器线圈的磁芯区域的至少一部分包括磁性材料和磁性填充材料。
前述内容已相当广泛地概述了本发明的实施例的特征，以便可以更透彻地理解以下详细说明。下面将描述本发明的实施例的附加特征和优点，其构成本发明的权利要求的主题。本领域的技术人员应认识到可以容易地利用所公开的概念和特定实施例作为用于修改或设计用于执行本发明的相同目的的其它结构或过程的基础。本领域的技术人员还应实现的是此类等效构造不脱离如随附权利要求所阐述的本发明的精神和范围。
附图说明
为了更透彻地理解本发明及其优点，现在对结合附图进行的以下描述进行参考，在附图中：
包括图1a和1b的图1举例说明依照本发明的实施例的半导体器件；
包括图2a～2g的图2举例说明依照各种结构实施例的在形成线圈的金属线之后的电感器线圈的横截面图；
图3举例说明依照实施例的在形成第一电感器线圈的金属线之后的顶视图；
包括图4a～4e的图4举例说明依照替换结构实施例的在形成第一电感器线圈的金属线之后的顶视图；
包括图5a和5b的图5举例说明依照本发明的实施例的在形成沟槽之后的半导体器件的横截面图；
包括图6a～6g的图6举例说明依照本发明的实施例的在形成沟槽之后的半导体器件的顶视图，其中，图6a～6e对应于图5a的横截面实施例，并且其中，图6f～6g对应于图5b的横截面实施例；
包括7a～7d的图7举例说明示出在形成沟槽之后的变压器的替换实施例，其中，图7a～7d对应于图5a的横截面图；
包括图8a～8e的图8举例说明在用磁性填充材料来填充沟槽之后的横截面图，其中，图8a和8b举例说明电感器，而图8c～8e举例说明变压器；
包括图9a～9g的图9举例说明在用磁性填充材料来填充沟槽之后的半导体器件的顶视图，其中，图9a～9e举例说明对应于图8a的横截面实施例的顶视图，并且其中，图9f～9g举例说明对应于图8b的横截面实施例的顶视图；
包括图10a～10d的图10举例说明示出在用磁性填充材料来填充沟槽之后的变压器的替换实施例，其中，图10a～10d对应于图8c～8e的横截面图；
包括图11a和11b的图11举例说明下一个处理阶段，其举例说明在使衬底变薄之后的半导体器件的横截面图，其中，图11a举例说明其中在邻近和之上形成磁性填充材料的实施例，并且其中，图11b举例说明其中在磁性填充材料内嵌入电感器线圈的实施例；
包括图12a和12b的图12举例说明下一个处理阶段，其举例说明在背面磁层形成之后的半导体器件的横截面图；
包括图13a和13b的图13举例说明形成背面磁层的替换实施例；
图14和15举例说明用于形成图案化背面磁层的替换实施例，其中，包括图14a和14b的图14举例说明在局部地蚀刻衬底的一部分以形成背面开口之后的半导体器件，并且其中，包括图15a和15b的图15举例说明用背面磁层来填充背面开口；
包括图16a～16d的图16举例说明依照本发明的结构实施例的半导体器件；以及
包括图17a～17e的图17举例说明依照本发明的实施例的各种处理阶段中的半导体器件。
不同图中的相应数字和符号一般指的是相应部分，除非另外指明。绘制附图是为了清楚地举例说明实施例的相关方面且不一定按比例绘制。
具体实施方式
下面详细地讨论各种实施例的完成和使用。然而，应认识到本发明提供了能够在多种特定背景下体现的许多适用发明构思。所讨论的特定实施例仅仅说明完成和使用本发明的特定方式，并不限制本发明的范围。
将相对于特定背景下的各种实施例、即具有电感器的半导体封装和集成电路芯片来描述本发明。然而，本发明还可以应用于具有磁性材料的其它类型的器件，虽然在本文中未讨论。
本发明的实施例使得能够在同一芯片和/或封装中形成高性能电感器以及其它集成电路。
首先将使用图1来描述本发明的结构实施例。将相对于图16来描述其它结构实施例。将使用图2～15和17来描述半导体器件的各种制造方法。
包括图1a和1b的图1举例说明依照本发明的实施例的半导体器件。图1a举例说明变压器，而图1b举例说明单个电感器线圈。
参考图1，在衬底100内和之上设置半导体芯片。该半导体芯片在各种实施例中可以是集成电路或分立器件。衬底100可以包括器件区域或有源电路，其可以包括晶体管、二极管、电阻器、电容器或用来形成集成电路的其它组件。
图1a举例说明设置在衬底100内和/或之上的变压器10。变压器10包括第一电感器线圈120和第二电感器线圈130。可以将第一电感器线圈120和第二电感器线圈130设置在衬底100内，或者可以部分地或完全地设置在衬底100之上的绝缘层140内。在本实施例中，将第一电感器线圈120和第二电感器线圈130缠绕在芯（中间沟槽）周围。在各种实施例中，绝缘层140可以是单层，或者可以包括多个子层。在一个或多个实施例中，绝缘层140是包括金属线和/或通孔的层间介电（ILD）材料。ILD材料可以是氧化硅或本领域的技术人员已知的其它低介电常数材料。
第一和第二电感器线圈120和130被填充有磁性填充材料170的沟槽160围绕。磁性填充材料170还被设置在第一和第二电感器线圈120和130之上。在一个或多个实施例中，磁性填充材料170包括铁磁或亚铁磁材料，其包括MnZn铁氧体、NiZn铁氧体、NiFe铁氧体、NiCuZn合金、μ金属（mu-metal）、铁、镍及其组合。
在衬底100的背表面下面设置背面磁层180。在各种实施例中，背面磁层180包括铁磁或亚铁磁材料，其包括MnZn铁氧体、NiZn铁氧体、NiFe铁氧体、NiCuZn合金、μ金属、铁、镍及其组合。在一个实施例中，磁性填充材料170和背面磁层100是相同材料。然而，在各种实施例中，磁性填充材料170和背面磁层100是不同材料，因为例如，如下文将进一步描述的，其要求不同的制造要求。
如图1a所示，主要仅在第一和第二电感器线圈120和130下面形成背面磁层180。因此，邻近变压器10形成的附加组件（未示出）不具有在其下面的背面磁层180。同样地，主要在第一和第二电感器线圈120和130之上设置磁性填充材料170，使得邻近变压器10形成的附加组件不受影响。
磁性填充材料170和背面磁层180一起形成第一和第二电感器线圈120和130的磁芯。有利地，磁性填充材料170和背面磁层180的高磁导率引起磁场线的会聚（参见示出闭合磁环路的箭头）。在各种实施例中，磁芯的使用将电感器的电感增加许多倍。增加的电感有助于改善直接取决于电感的品质因数。
在各种实施例中，能够从衬底100的顶面接触变压器10（例如，通过接触焊盘）。所示实施例示出使用接触焊盘100进行的到变压器100的正面接触。
包括变压器10的半导体芯片被模材料200覆盖（封装）。在一个实施例中，模材料200包括基于环氧树脂的模料。
在替换实施例中，模材料200还可以包括磁性颗粒。例如，可以在模材料200内设置包括铁、镍、MnZn铁氧体、NiZn铁氧体、NiFe铁氧体、NiCuZn合金、μ金属或其组合的铁磁或亚铁磁颗粒。
在所示实施例中，使用其中将模料注入到模具腔体中并固化以形成封装所述衬底100的模材料的注模来形成模材料200。
图1b举例说明具有多个绕组的电感器12。在所示示例中，第一电感器线圈120包括两个绕组。
图2～15举例说明依照本发明的实施例的半导体器件的制造方法。
将使用图2、5、8、11～15用各种处理阶段期间的半导体器件的横截面图来描述该方法。在使用图3～4、6～7和9～10进行用于每个处理阶段的横截面图的说明之后将描述半导体器件的相应（包括替换）顶视图。
包括图2a～2g的图2举例说明依照各种结构实施例的在形成线圈的金属线之后的电感器线圈的横截面图。图3和4举例说明依照各种结构实施例的电感器或变压器线圈的顶视图。
在各种实施例中，如图2a所示，可以在衬底100之上形成第一电感器线圈120的金属线。替换地，如图2b所示，可以在衬底100和包括一个或多个金属化层的绝缘层140上形成第一电感器线圈120的金属线。
图2c举例说明另一替换实施例，其中，在绝缘层140内形成第一电感器线圈120的金属线。在此类实施例中，可以在与用于连接衬底100内的其它器件的互连相同的金属层级中形成第一电感器线圈120。因此，在形成第一电感器线圈120的金属线时不需要附加处理。
图2d举例说明其中在衬底之上的多个金属层级中形成第一电感器线圈120的金属线的替换实施例。图2e举例说明其中第一电感器线圈120的金属线完全在衬底100内形成并通过在衬底100内形成的接触焊盘110来耦合的另一实施例。例如，可以在衬底100内形成沟槽并用金属来填充，从而在衬底100内形成第一电感器线圈120的金属线。
图2f举例说明其中在绝缘层140和衬底100两者内形成第一电感器线圈120的金属线的实施例。在图2g中，第一电感器线圈120的金属线在衬底内形成并通过在绝缘层140内形成的接触焊盘110来耦合。
图3举例说明依照实施例的第一电感器线圈120的顶视图。在一个实施例中，图3可以是举例说明图2所示的第一电感器线圈120的金属线的顶视图。第一电感器线圈120被形成为在与衬底100的顶表面平行的水平面内的螺旋。
如相对于图2所述的，使用大马士革工艺或其它沟槽填充工艺来形成第一电感器线圈120的金属线，并设置在的那个金属层级、多个金属层级内和/或衬底内。在一个或多个实施例中，在衬底的顶部上（如在图2a中），还可以使用涉及金属线的光刻步骤和电沉积的图案镀覆来形成第一电感器线圈120。
可以在与第一电感器线圈120的金属线相同的水平面中形成接触焊盘110，或者可以在第一电感器线圈120之上的较高平面中形成。
包括图4a～4e的图4举例说明第一电感器线圈的替换结构实施例。
参考图4a，在一个实施例中，第一电感器线圈120包括直线形状。在图4b所示的实施例中，第一电感器线圈120是圆形的。
在图4c的替换实施例中，第一电感器线圈120是同心的，具有例如八边形形状。在其它实施例中，同心形状可以具有更多或更少数目的边。
图4d和4e举例说明示出具有第一电感器线圈120和第二电感器线圈130的变压器10的实施例。在图4d中，第一电感器线圈120可以是被连接到输入电压节点的初级线圈，而第二电感器线圈130可以是被耦合到输出电压节点的次级线圈。第一和第二电感器线圈120和130之间的绕组的比确定变压器10的输出电压。
在图4e中，变压器10包括第一电感器线圈120和一个或多个第二电感器线圈130。所述多个第二电感器线圈130中的每个电感器线圈可以包括相同的电感器线圈（例如，类似的绕组数目，或者可以包括不同的绕组数目）。
在各种实施例中，可以使用其它适当形状的第一电感器线圈120和/或第二电感器线圈130来形成变压器10。
图5举例说明在形成沟槽之后的半导体器件的横截面图，并且图6和7举例说明相应的顶视图。
接下来参考图5，邻近第一电感器线圈120（和诸如第二电感器线圈之类的其它线圈）形成沟槽160。使用光刻工艺、后面是使用例如反应性离子刻蚀来蚀刻衬底100和/或绝缘层140来形成沟槽160。在各种实施例中，沟槽160的深度可以是约10μm至约400μm。在各种实施例中，沟槽160比最终将形成的衬底100的厚度更深或几乎相同。在各种实施例中，这是必须的，以将沟槽的磁性填充与磁性背面相连，从而闭合磁环路。替换地，可以将沟槽160的深度被选择为在沟槽填料与背面磁性材料之间形成细的间隙。此细间隙相当于“气隙”以调谐磁芯的频率相关性。
为了明了起见，在后续处理步骤处也未示出图2b～2g所示的结构，虽然本发明的各种实施例还包括这些结构的类似处理。
图5a举例说明第一实施例，其中，基本上垂直地执行蚀刻。相反，在图5b所示的替换实施例中，也横向地执行蚀刻，从而在第一电感器线圈120的金属线下面进行蚀刻。
在图6中举例说明此处理阶段处的结构的相应顶视图。图6a～6d对应于图5a的横截面实施例，而图6e～6f对应于图5b的横截面实施例。
图6a举例说明形成沟槽160之后的如图4a所示的直线第一电感器线圈120的顶视图。邻近第一电感器线圈120形成沟槽160。图6b举例说明形成沟槽160之后的如图4b所示的圆形第一电感器线圈120的顶视图。
图6c～6e举例说明如图4c所示的同心第一电感器线圈120的顶视图。在图6c中，仅在同心第一电感器线圈120内的中心区域中形成沟槽160，而在图6d和6e中，在中心区域和围绕第一电感器线圈120的外围区域中形成沟槽160。在图6d中，形成具有与芯内部沟槽160相同的面积的单边沟槽160。在图6e中，由于第一电感器线圈120的八边形形状而形成八边沟槽160。在其它实施例中，可以增加或减少边沟槽160的数目。在各种实施例中，内部沟槽160（磁芯）的面积具有与外围沟槽160相同的面积（在顶视图中）或外围沟槽的面积和。
图6f和6g举例说明对应于图5b的横截面图的半导体器件的顶视图的替换实施例。
图6f举例说明包括邻近第一电感器线圈120的金属线和在其下面两者形成的沟槽160的直线第一电感器线圈120。图6g举例说明包括在第一电感器线圈120的金属线下面形成的沟槽160的圆形第一电感器线圈120。
包括图7a～7d的图7举例说明示出在形成沟槽之后的变压器的顶视图的替换实施例。图7a～7d对应于图5a的横截面图。图7c举例说明具有外围沟槽160的替换实施例。外围沟槽160局部地闭合磁环路。图7d举例说明图7c的替换实施例，其中，以不同的结构来缠绕第一和第二电感器线圈120和130。例如，在一个实施例中，采取矩形形状闭合芯，可以如图7c所示在矩形铁芯的一边周围缠绕第一和第二电感器线圈120和130。替换地，如图7d所示，可以在矩形芯的相对边周围缠绕第一和第二电感器线圈120和130，并且该芯发射磁场。
包括图8a～8e的图8举例说明在用磁性填充材料来填充沟槽之后的横截面图。在图8中，图8a和8b举例说明电感器，而图8c～8e举例说明变压器。图8c～8e举例说明针对变压器举例说明的垂直蚀刻实施例以便阐明。包括图9a～9g的图9和包括图10a～10d的图10举例说明在用磁性填充材料来填充沟槽之后的半导体器件的相应顶视图。在图10b中示出图8c的顶视图，在图10c中示出图8d的顶视图，并且在图10d中示出图8e的顶视图。
接触焊盘110及其它电路（待保护）被对应于掩模M的保护性掩模层（未示出）覆盖。在某些实施例中，如果使用具有一个或多个外围沟槽160的布局，则可以使用掩模M来仅仅局部地施加顶部磁性材料以将内部芯沟槽160和外围沟槽160连接以形成局部闭合的磁环路。可以使用标准光刻工艺来形成保护性掩模层。使用磁性填充材料170来填充沟槽160。在一个或多个实施例中，磁性填充材料170包括铁磁或亚铁磁材料，其包括MnZn铁氧体、NiZn铁氧体、NiFe铁氧体、NiCuZn合金、μ金属、铁、镍及其组合。
在一个实施例中，可以对磁性填充材料170进行旋涂。在其它实施例中，可以对磁性材料170进行沉积。可以使用后续平面化过程来使磁性填充材料170的表面平面化。可以去除任何剩余掩模材料。
在图8a中，从而邻近第一电感器线圈120的金属线和其之上形成磁性填充材料170。在图8b中，还在第一电感器线圈120下面形成磁性填充材料170，从而将第一电感器线圈120嵌入磁性填充材料170内。
包括图9a～9f的图9举例说明在用磁性填充材料来填充沟槽之后的半导体器件的顶视图。图9a～9d举例说明对应于图8a的横截面实施例的顶视图，而图9e～9f举例说明对应于图8b的横截面实施例的顶视图。
图9a举例说明在用磁性填充材料170来填充沟槽160之后的如图6a所述的直线第一电感器线圈120的顶视图。图9b举例说明在用磁性填充材料170来填充沟槽160之后的如图6b所示的圆形第一电感器线圈120的顶视图。图9c、9d和9e举例说明用磁性填充材料170来填充沟槽160之后的如图6c、6d和6e所示的同心第一电感器线圈120的顶视图。图9d举例说明具有用磁性填充材料170填充的附加边沟槽的实施例。
图9f和9g举例说明用磁性填充材料170来填充沟槽160之后的与图8b的横截面图相对应的半导体器件的顶视图的替换实施例。
包括图10a～10c的图10举例说明示出在用磁性填充材料170填充沟槽160之后的变压器10的替换实施例。图10a～10c对应于图8a的横截面图。
包括图11a和11b的图11举例说明下一个处理阶段，其举例说明在使衬底变薄之后的半导体器件的横截面图，其中，图11a举例说明其中邻近和在之上形成磁性填充材料的实施例，并且其中，图11b举例说明其中在磁性填充材料内嵌入电感器线圈的实施例。
从背面使衬底108变薄以使磁性填充材料170暴露。在变薄之后的衬底100的典型厚度是约30μm至约380μm。在不同的实施例中，可以以化学方式和/或以机械方式执行变薄。在一个或多个实施例中，可以用研磨过程来执行变薄。在替换实施例中，可以使用等离子体蚀刻来从背面使衬底100变薄。
包括图12a和12b的图12举例说明背面磁层180的形成之后的实施例。在一个实施例中，在变薄的衬底100的背表面上沉积背面磁层180。
在各种实施例中，背面磁层180包括铁磁或亚铁磁材料，其包括铁、镍、MnZn铁氧体、NiZn铁氧体、NiFe铁氧体、NiCuZn合金、μ金属及其组合。
在一个实施例中，背面磁层180是与磁性填充材料170相同的材料。在一个或多个实施例中，背面磁层180是与磁性填充材料170不同的材料。在一个或多个实施例中，向衬底100的正面施加磁膏，同时在衬底100的背面上层压磁箔。在一个实施例中，在磁膏和磁箔中使用相同的磁性材料。
包括图13a和13b的图13举例说明形成背面磁层的替换实施例。
如图13a和13b所示，仅在第一电感器线圈120下面形成背面磁层180。从而，在衬底100下面的其余区域不被背面磁层180覆盖。这实现衬底100中的其它组件的无缝集成。例如，衬底100可以包括诸如晶体管、电容器、二极管、电阻器等其它器件，其性能可能受到磁性材料的存在的负面影响。在一个实施例中，可以通过沉积一层背面磁层180并使用光刻法进行图案化来形成图案化背面磁层180。
替换地，可以直接用诸如图案镀覆、模版印刷、丝网印刷、喷墨印刷或其它适当的印刷技术的技术来形成图案化背面磁层180。在一个实施例中，可以在适当的液体或溶剂中分散磁性颗粒以形成膏。可以使用例如模版印刷、丝网印刷、喷墨印刷或其它适当的印刷技术将该膏施加于衬底100的背面。在膏的施加之后，可以使膏暴露于热能（例如，升高的温度等）。此热能促使膏中的液体蒸发。此外，施加的升高的温度可以低于磁性材料（散装的形式）（磁性颗粒由其组成）的熔化温度。由于温阶，磁性颗粒可以烧结，并因此可以形成图案化背面磁层180。
图14和15举例说明用于形成图案化背面磁层的替换实施例。
包括图14a和14b的图14举例说明在局部地蚀刻衬底的一部分以形成背面开口之后的实施例。
参考图14a和14b，在形成保护衬底100的其余区域的掩模之后（例如，在使用背面掩模BM形成硬掩模层（未示出）之后），各向异性地蚀刻衬底100的区域。从而在蚀刻之后形成背面开口190，其使磁性填充材料170暴露。该蚀刻在不使其余区域变薄的情况下使局部地在第一电感器线圈120下面的衬底100变薄。在一个或多个实施例中，在全局地使衬底100变薄之后执行蚀刻过程。
包括图15a和15b的图15举例说明用背面磁层180来填充背面开口190。通过诸如图案镀覆、模版印刷、丝网印刷、喷墨印刷或其它适当的印刷技术的技术形成位于开口190内的背面磁层180。替换地，在一个实施例中，可以用后面跟着平面化过程的毯式（blanket）沉积过程的组合来形成图案化背面磁层180。
包括图16a～16d的图16举例说明依照本发明的实施例的半导体器件。
图16a举例说明晶片级球栅阵列（WLB）半导体封装。
参考图16a，半导体器件包括形成变压器10的第一电感器线圈120和第二电感器线圈130。WLB封装包括设置在衬底100的顶面上的焊球接触（contact）220。焊球接触220可以以包括诸如正方形或矩形的形状的阵列或在中心区域中的阵列来定位。焊球接触220还可以成行地位于周界区域处。变压器10的输入端/输出端通过焊球接触220耦合到输入和输出电压节点。如图16a所示，在芯片的基本上整个背表面上形成背面磁层180。用箭头示出在电感器内形成的闭合磁环路。
图16b举例说明WLB封装的替换实施例，其中，主要在变压器10下面局部地形成背面磁层180。这允许在没有来自变压器10的磁性材料的最小负面影响的情况下在芯片上形成其它组件。再次地，用箭头示出在电感器内形成的闭合磁环路。
图16c图示嵌入式晶片级球栅阵列（eWLB）封装的实施例。eWLB实现较高的集成水平和更大数目的外部接触。在本实施例中，变压器10被模料200包围。可以在重新分配绝缘层240中形成接触焊盘110，并且其可以包括重新分配线250。
图16d举例说明包括磁性模料的嵌入式晶片级球栅阵列eWLB封装的实施例。如图16d所示，磁性模料210包围衬底100。磁性模料210的一部分以及磁性填充材料170形成构成变压器10的第一和第二电感器线圈120和130的芯。不同于图16c的在先实施例，在该实施例中，形成eWLB封装的模料是磁性材料。
在一个实施例中，磁性模料210包括被嵌入环氧树脂模料内的磁性颗粒。在各种实施例中，可以在磁性模料210内设置包括铁、镍、MnZn铁氧体、NiZn铁氧体、NiFe铁氧体、NiCuZn合金、μ金属或其组合的铁磁或亚铁磁颗粒。
包括图17a～17e的图17举例说明依照本发明的实施例的各种处理阶段中的半导体器件。
在本实施例中，制造eWLB封装，其中模料形成电感器线圈的磁芯的一部分。本实施例遵循相对于图2～10描述的处理。参考图17a，在用磁性填充材料170填充沟槽160之后，可以使衬底100变薄。可以将衬底100放置在载体230上以在后续处理期间进行机械支撑。特别地，将衬底100的顶表面（具有例如有源器件）放置在载体230上。
载体230可以是在处理期间提供机械支撑且热稳定的玻璃衬底或铝衬底。接下来参考图17b，用磁性模料210来封装衬底100。
在一个实施例中，在衬底100上施加包括磁性颗粒的纳米膏。可以例如通过执行热退火来使纳米膏固化。在固化之后，如图17b所示，磁性模料210包围衬底100。
接下来参考图17c，去除载体230并将衬底翻转，使衬底100的顶表面面朝上（在纸张的平面上）。
接下来，在衬底100的顶面上形成重新分配层。可以在重新分配绝缘层240内形成重新分配线250。在一个实施例中，可以通过在种子层上进行电镀来形成包括铜的重新分配线250。接下来可以在重新分配层上形成焊球接触220以便将芯片的组件耦合到外部输入端/输出端。
接下来，对衬底100进行分割（singulate），将晶片上的芯片分离成单独的芯片。可以例如使用切割工具来机械地执行分割。
虽然未单独地描述，本发明的实施例还包括应用包括诸如致动器之类的微电机的电感线圈。微机电系统（MEMS）致动器的常见示例包括微型电动机。
虽然已详细地描述了本发明及其优点，但应当理解的是在不脱离由所附权利要求定义的本发明的精神和范围的情况下可以在本文中进行各种变更、替换和修改。例如，本领域的技术人员应很容易理解的是在保持在本发明的范围内的同时可以修改本文所述的许多特征、功能、过程和材料。
此外，本申请的范围并不意图局限于本说明书中所描述的过程、机器、制造、物之组成、装置、方法和步骤的特定实施例。如本领域的技术人员将容易地从本发明的公开认识到的，根据本发明，可以利用执行与本文所述的相应实施例基本上相同的功能或实现基本上相同的结果的目前存在或稍后将开放的过程、机器、制造、物之组成、装置、方法或步骤。因此，所附权利要求意图在其范围内包括此类过程、机器、制造、物之组成、装置、方法或步骤。
Claims (27)
1. 一种形成半导体器件的方法，该方法包括：
在衬底内和/或之上形成第一电感器线圈，所述第一电感器线圈邻近衬底的顶面形成；
邻近第一电感器线圈在衬底内形成第一沟槽；
至少部分地用磁性填充材料来填充第一沟槽；
使在第一电感器线圈下面的衬底的至少第一部分变薄；以及
在衬底的第一部分下面形成背面磁层，其中，所述背面磁层和所述磁性填充材料形成第一电感器线圈的磁芯区域的至少一部分。
2. 权利要求1的方法，其中，在第一电感器线圈周围形成第一沟槽。
3. 权利要求1的方法，其中，所述第一电感器线圈围绕第一沟槽中的至少一个沟槽。
4. 权利要求1的方法，其中，在衬底之上的多个金属层级中形成第一电感器线圈的金属线。
5. 权利要求1的方法，其中，邻近第一电感线圈在衬底内形成第一沟槽包括横向地蚀刻在邻近的沟槽之间的衬底部分。
6. 权利要求1的方法，其中，使在第一电感器线圈下面的衬底的至少第一部分变薄包括从衬底的背面全局地使衬底变薄，所述背面与所述顶面相对。
7. 权利要求6的方法，其中，形成背面磁层包括在衬底的背面下面沉积背面磁层的毯式层。
8. 权利要求6的方法，其中，形成背面磁层包括填充包括磁性颗粒的模料。
9. 权利要求6的方法，其中，形成背面磁层包括在第一电感器线圈下面局部地形成背面磁层。
10. 权利要求1的方法，其中，使在第一电感器线圈下面的衬底的至少第一部分变薄包括在第一电感器线圈下面蚀刻背面开口，并且其中，形成背面磁层包括用背面磁层来填充背面开口。
11. 权利要求1的方法，其中，所述磁性填充材料和所述背面磁层包括铁磁或亚铁磁材料。
12. 权利要求1的方法，其中，所述磁性填充材料包括选自包括MnZn铁氧体、NiZn铁氧体、NiFe铁氧体、NiCuZn合金、μ金属、铁、镍及其组合的组的材料。
13. 根据权利要求1所述的方法，还包括：
在衬底内和/或之上形成第二电感器线圈，所述第二电感器线圈邻近衬底的顶面形成，其中，所述第二电感器线圈邻近所述第一电感器线圈形成；
邻近第二电感器线圈在衬底内形成第二沟槽；
至少部分地用磁性填充材料来填充第二沟槽；
使在第一电感器线圈下面的衬底的至少第二部分变薄；以及
在衬底的第二部分下面形成背面磁层，其中，所述背面磁层和所述磁性填充材料形成第二电感器线圈的磁芯区域的至少一部分。
14. 一种形成半导体器件的方法，该方法包括：
在衬底内和/或之上形成第一电感器线圈，所述第一电感器线圈邻近衬底的顶面形成；
邻近第一电感器线圈在衬底内形成第一沟槽；
用磁性填充材料来填充第一沟槽；
将载体附着于衬底的顶面；以及
用磁性模料来封装衬底和第一电感器线圈。
15. 权利要求14的方法，其中，所述磁性模料和所述磁性填充材料形成第一电感器线圈的磁芯区域的至少一部分。
16. 权利要求14的方法，其中，在第一电感器线圈周围形成第一沟槽。
17. 权利要求14的方法，其中，所述第一电感器线圈围绕第一沟槽中的至少一个沟槽。
18. 权利要求14的方法，其中，所述磁性模料包括磁性颗粒，所述磁性颗粒包括选自包括MnZn铁氧体、NiZn铁氧体、NiFe铁氧体、NiCuZn合金、μ金属、铁、镍及其组合的组的材料，并且其中，所述磁性填充材料包括选自包括MnZn铁氧体、NiZn铁氧体、NiFe铁氧体、NiCuZn合金、μ金属、铁、镍及其组合的组的材料。
19. 权利要求14的方法，还包括：
在附着载体之前使衬底变薄；
将所述载体从经封装衬底和第一电感器线圈分离；以及
在分离载体之后将经封装衬底和第一电感器线圈分割成单独芯片。
20. 一种半导体器件，包括：
设置在衬底内和/或之上的第一电感器线圈的金属线，所述金属线邻近衬底的顶面而不是相对的背面来设置；
邻近第一电感器线圈在衬底内设置的第一沟槽；
磁性填充材料，其至少部分地填充第一沟槽；以及
设置在衬底的第一部分下面的磁性材料，其中，所述第一电感器线圈的磁芯区域的至少一部分包括磁性材料和磁性填充材料。
21. 权利要求20的设备，其中，第一电感器线圈的金属线被设置在衬底之上的多个金属层级中。
22. 权利要求20的器件，其中，第一沟槽被设置在第一电感器线圈周围。
23. 权利要求20的器件，其中，所述第一电感器线圈围绕第一沟槽中的至少一个沟槽。
24. 权利要求20的器件，其中，所述磁性材料被设置在衬底的基本上整个背面下面。
25. 权利要求20的器件，其中，所述磁性材料包括含有磁性颗粒的模料。
26. 权利要求25的器件，其中，所述磁性材料封装衬底，并且其中，所述半导体器件是嵌入式晶片级球栅阵列（eWLB）封装。
27. 权利要求20的器件，其中，其中，所述半导体器件是晶片级球栅阵列（WLB）封装、嵌入式晶片级球栅阵列封装（eWLB）或注模封装。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/900277 | 2010-10-07 | ||
| US12/900,277 US8470612B2 (en) | 2010-10-07 | 2010-10-07 | Integrated circuits with magnetic core inductors and methods of fabrications thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446916A true CN102446916A (zh) | 2012-05-09 |
| CN102446916B CN102446916B (zh) | 2016-08-31 |
Family
ID=45872536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110292529.1A Active CN102446916B (zh) | 2010-10-07 | 2011-09-30 | 具有磁芯电感器的集成电路及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US8470612B2 (zh) |
| CN (1) | CN102446916B (zh) |
| DE (1) | DE102011084014B4 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811309A (zh) * | 2014-03-06 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN108336072A (zh) * | 2017-02-06 | 2018-07-27 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
| CN109036765A (zh) * | 2017-06-09 | 2018-12-18 | 德克萨斯仪器股份有限公司 | 一种形成集成磁性器件的磁芯的方法 |
| CN110610926A (zh) * | 2018-06-14 | 2019-12-24 | 台湾积体电路制造股份有限公司 | 半导体结构以及形成半导体结构的方法 |
| CN111755204A (zh) * | 2020-06-09 | 2020-10-09 | 杭州电子科技大学 | 一种两相耦合电感单元和多相耦合电感 |
| WO2020210966A1 (zh) * | 2019-04-16 | 2020-10-22 | 华为技术有限公司 | 一种磁膜电感、裸片以及电子设备 |
| CN116864494A (zh) * | 2023-09-01 | 2023-10-10 | 甬矽电子(宁波)股份有限公司 | 扇出型封装结构和扇出型封装结构制作方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9001527B2 (en) * | 2008-02-18 | 2015-04-07 | Cyntec Co., Ltd. | Electronic package structure |
| SE534510C2 (sv) * | 2008-11-19 | 2011-09-13 | Silex Microsystems Ab | Funktionell inkapsling |
| US8558344B2 (en) * | 2011-09-06 | 2013-10-15 | Analog Devices, Inc. | Small size and fully integrated power converter with magnetics on chip |
| US8890319B2 (en) * | 2012-09-12 | 2014-11-18 | Infineon Technologies Ag | Chip to package interface |
| US8952489B2 (en) * | 2012-10-09 | 2015-02-10 | Infineon Technologies Ag | Semiconductor package and method for fabricating the same |
| WO2014068593A1 (en) * | 2012-11-01 | 2014-05-08 | Indian Institute Of Science | High-frequency integrated device with an enhanced inductance and a process thereof |
| US20150035162A1 (en) * | 2013-08-02 | 2015-02-05 | Qualcomm Incorporated | Inductive device that includes conductive via and metal layer |
| KR20150025859A (ko) * | 2013-08-30 | 2015-03-11 | 삼성전기주식회사 | 코일 부품 및 이를 이용하는 전자 모듈 |
| US9129843B1 (en) * | 2014-06-12 | 2015-09-08 | Globalfoundries Inc. | Integrated inductor |
| US9607748B2 (en) * | 2014-09-03 | 2017-03-28 | Teledyne Scientific & Imaging, Llc | Micro-fabricated integrated coil and magnetic circuit and method of manufacturing thereof |
| US9496213B2 (en) * | 2015-02-05 | 2016-11-15 | Qualcomm Incorporated | Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate |
| US9583433B2 (en) | 2015-02-25 | 2017-02-28 | Qualcomm Incorporated | Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer |
| JP6570954B2 (ja) * | 2015-09-30 | 2019-09-04 | 学校法人慶應義塾 | 半導体チップ及びマルチチップモジュール |
| US10085342B2 (en) * | 2016-12-13 | 2018-09-25 | Intel Corporation | Microelectronic device having an air core inductor |
| US10741327B2 (en) | 2017-01-30 | 2020-08-11 | International Business Machines Corporation | Inductors in BEOL with particulate magnetic cores |
| WO2019005124A1 (en) * | 2017-06-30 | 2019-01-03 | Intel IP Corporation | SEMICONDUCTOR INDUCTION COIL |
| US20200005990A1 (en) * | 2018-06-29 | 2020-01-02 | Intel Corporation | Structures within a substrate layer to cure magnetic paste |
| US11488914B2 (en) | 2019-09-24 | 2022-11-01 | Texas Instruments Incorporated | Transformers with build-up films |
| CN111200062B (zh) * | 2019-12-30 | 2023-11-03 | 电子科技大学 | 一种基于纳米颗粒填充工艺的微型化电感制作方法和电感 |
| US11456262B2 (en) | 2020-04-30 | 2022-09-27 | Texas Instruments Incorporated | Integrated circuit |
| US20210375540A1 (en) * | 2020-05-28 | 2021-12-02 | Texas Instruments Incorporated | Integrated magnetic device with laminate embedded magnetic core |
| US20220068556A1 (en) * | 2020-08-25 | 2022-03-03 | Texas Instruments Incorporated | Transformers with separated magnetic members |
| US11953567B2 (en) | 2020-09-08 | 2024-04-09 | Analog Devices International Unlimited Company | Magnetic multi-turn sensor and method of manufacture |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167541A (ja) * | 1997-08-26 | 1999-03-09 | Toshiba Corp | インダクタ装置 |
| CN101447275A (zh) * | 2007-11-29 | 2009-06-03 | 台湾积体电路制造股份有限公司 | 螺旋电感结构及其制备方法与封装结构 |
| US20100127345A1 (en) * | 2008-11-25 | 2010-05-27 | Freescale Semiconductor, Inc. | 3-d circuits with integrated passive devices |
| CN102148089A (zh) * | 2010-01-12 | 2011-08-10 | 英飞凌科技股份有限公司 | 用于集成电感器的系统和方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2465276A (en) | 1948-02-25 | 1949-03-22 | Stewart Warner Corp | Magnetic mold |
| US5547599A (en) | 1989-03-17 | 1996-08-20 | Raytheon Company | Ferrite/epoxy film |
| US5821846A (en) | 1995-05-22 | 1998-10-13 | Steward, Inc. | High current ferrite electromagnetic interference suppressor and associated method |
| JP2904086B2 (ja) | 1995-12-27 | 1999-06-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3838730B2 (ja) | 1997-02-13 | 2006-10-25 | 株式会社メイト | 軟磁性複合材料 |
| EP1048060B1 (en) | 1998-09-17 | 2006-03-01 | Koninklijke Philips Electronics N.V. | Method of forming a semiconductor body having a surface provided with a coil having a magnetic core |
| US6287931B1 (en) | 1998-12-04 | 2001-09-11 | Winbond Electronics Corp. | Method of fabricating on-chip inductor |
| JP3509058B2 (ja) | 1998-12-15 | 2004-03-22 | Ｔｄｋ株式会社 | 積層フェライトチップインダクタアレイ |
| US6191468B1 (en) | 1999-02-03 | 2001-02-20 | Micron Technology, Inc. | Inductor with magnetic material layers |
| JP2001023822A (ja) | 1999-07-07 | 2001-01-26 | Tdk Corp | 積層フェライトチップインダクタアレイおよびその製造方法 |
| US7061359B2 (en) | 2003-06-30 | 2006-06-13 | International Business Machines Corporation | On-chip inductor with magnetic core |
| US7098070B2 (en) * | 2004-11-16 | 2006-08-29 | International Business Machines Corporation | Device and method for fabricating double-sided SOI wafer scale package with through via connections |
| US7463131B1 (en) | 2005-01-24 | 2008-12-09 | National Semiconductor Corporation | Patterned magnetic layer on-chip inductor |
| JP5348862B2 (ja) * | 2007-08-06 | 2013-11-20 | 新光電気工業株式会社 | インダクタ素子 |
| US8248840B2 (en) * | 2010-03-26 | 2012-08-21 | Qualcomm Incorporated | Magnetoresistive random access memory (MRAM) with integrated magnetic film enhanced circuit elements |
| US8513771B2 (en) | 2010-06-07 | 2013-08-20 | Infineon Technologies Ag | Semiconductor package with integrated inductor |
-
2010
- 2010-10-07 US US12/900,277 patent/US8470612B2/en active Active
-
2011
- 2011-09-30 CN CN201110292529.1A patent/CN102446916B/zh active Active
- 2011-10-05 DE DE102011084014.1A patent/DE102011084014B4/de active Active
-
2013
- 2013-05-28 US US13/903,935 patent/US8709831B2/en active Active
-
2014
- 2014-03-19 US US14/219,944 patent/US8975612B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167541A (ja) * | 1997-08-26 | 1999-03-09 | Toshiba Corp | インダクタ装置 |
| CN101447275A (zh) * | 2007-11-29 | 2009-06-03 | 台湾积体电路制造股份有限公司 | 螺旋电感结构及其制备方法与封装结构 |
| US20100127345A1 (en) * | 2008-11-25 | 2010-05-27 | Freescale Semiconductor, Inc. | 3-d circuits with integrated passive devices |
| CN102148089A (zh) * | 2010-01-12 | 2011-08-10 | 英飞凌科技股份有限公司 | 用于集成电感器的系统和方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811309A (zh) * | 2014-03-06 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN103811309B (zh) * | 2014-03-06 | 2016-08-24 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN108336072A (zh) * | 2017-02-06 | 2018-07-27 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
| US10332849B2 (en) | 2017-02-06 | 2019-06-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
| CN108336072B (zh) * | 2017-02-06 | 2019-11-15 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
| CN109036765A (zh) * | 2017-06-09 | 2018-12-18 | 德克萨斯仪器股份有限公司 | 一种形成集成磁性器件的磁芯的方法 |
| CN110610926A (zh) * | 2018-06-14 | 2019-12-24 | 台湾积体电路制造股份有限公司 | 半导体结构以及形成半导体结构的方法 |
| CN110610926B (zh) * | 2018-06-14 | 2021-09-03 | 台湾积体电路制造股份有限公司 | 半导体结构以及形成半导体结构的方法 |
| US11158448B2 (en) | 2018-06-14 | 2021-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging layer inductor |
| WO2020210966A1 (zh) * | 2019-04-16 | 2020-10-22 | 华为技术有限公司 | 一种磁膜电感、裸片以及电子设备 |
| CN111755204A (zh) * | 2020-06-09 | 2020-10-09 | 杭州电子科技大学 | 一种两相耦合电感单元和多相耦合电感 |
| CN116864494A (zh) * | 2023-09-01 | 2023-10-10 | 甬矽电子(宁波)股份有限公司 | 扇出型封装结构和扇出型封装结构制作方法 |
| CN116864494B (zh) * | 2023-09-01 | 2023-12-05 | 甬矽电子(宁波)股份有限公司 | 扇出型封装结构和扇出型封装结构制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130260483A1 (en) | 2013-10-03 |
| US8470612B2 (en) | 2013-06-25 |
| US8975612B2 (en) | 2015-03-10 |
| US8709831B2 (en) | 2014-04-29 |
| CN102446916B (zh) | 2016-08-31 |
| US20120086102A1 (en) | 2012-04-12 |
| DE102011084014B4 (de) | 2019-05-29 |
| US20140203399A1 (en) | 2014-07-24 |
| DE102011084014A1 (de) | 2012-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102446916B (zh) | 具有磁芯电感器的集成电路及其制造方法 | |
| US10008318B2 (en) | System and method for integrated inductor | |
| TWI479515B (zh) | 製造電感的方法 | |
| US20170309700A1 (en) | Integrated inductor for integrated circuit devices | |
| US8149080B2 (en) | Integrated circuit including inductive device and ferromagnetic material | |
| US20080252407A1 (en) | Multi-Layer Inductive Element for Integrated Circuit | |
| US20090183358A1 (en) | Embedded inductor devices and fabrication methods thereof | |
| TWI609385B (zh) | 一多層電感器及其製造方法 | |
| CN104715919A (zh) | 用于制造用于芯片装置的感应芯的方法及芯片装置 | |
| US12062685B2 (en) | Inductor structure having conductive sheets having fan plate shape arranged in ring structure and fabrication method thereof, electronic package and fabrication method thereof, and method for fabricating packaging carrier | |
| JP2008109139A (ja) | いくつかのコイルブランチを有するコイル、及び当該コイルの一つを有するマイクロインダクタ | |
| US20120013429A1 (en) | Multilayer inductor and method of manufacturing the same | |
| US12080466B2 (en) | Electronic package | |
| TWI754576B (zh) | 電感結構 | |
| TWI830566B (zh) | 整合有電感線路結構之封裝載板及其製造方法 | |
| CN220651781U (zh) | 一种电感线圈 | |
| US20240221999A1 (en) | Inductor structure and manufacturing method thereof | |
| WO1998034287A9 (en) | Vialess integrated inductive elements for electromagnetic applications | |
| KR100367621B1 (ko) | 자기수동소자의 제조방법 | |
| CN118173344A (zh) | 电感器结构及其导磁体与制法 | |
| WO1998034287A1 (en) | Vialess integrated inductive elements for electromagnetic applications | |
| JP2005259969A (ja) | 半導体装置およびその製造方法 | |
| CN118280918A (zh) | 整合有电感线路结构的封装载板及其制造方法 | |
| KR20030015529A (ko) | 반도체 소자의 인덕터 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |