CN111755204A - 一种两相耦合电感单元和多相耦合电感 - Google Patents

一种两相耦合电感单元和多相耦合电感 Download PDF

Info

Publication number
CN111755204A
CN111755204A CN202010516612.1A CN202010516612A CN111755204A CN 111755204 A CN111755204 A CN 111755204A CN 202010516612 A CN202010516612 A CN 202010516612A CN 111755204 A CN111755204 A CN 111755204A
Authority
CN
China
Prior art keywords
coil
phase
magnetic core
phase coupling
coils
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010516612.1A
Other languages
English (en)
Other versions
CN111755204B (zh
Inventor
王宁宁
俞俊超
彭善峰
叶挺聪
张正民
刘磊
启荣·菲尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Xici Microelectronic Co ltd
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN202010516612.1A priority Critical patent/CN111755204B/zh
Publication of CN111755204A publication Critical patent/CN111755204A/zh
Application granted granted Critical
Publication of CN111755204B publication Critical patent/CN111755204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/346—Preventing or reducing leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F2027/348—Preventing eddy currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明涉及耦合电感领域，尤其涉及并公开了一种两相耦合电感单元和多相耦合电感。包括两个线圈、磁芯、磁芯衬体、衬底，所述的两个线圈和磁芯衬体均垂直放置于衬底之上，磁芯衬体以环状围绕两个线圈，在磁芯衬体上刻蚀有沟槽，磁芯设置于沟槽内，磁芯、第一线圈及第二线圈相互之间绝缘，通过两个线圈的电流方向相反。本发明还公开了一种多相耦合电感，由X=n×m个两相耦合电感单元组成，n表示相数，m为自然数，2m个线圈串联成一相，该相中每个线圈属于不同的两相耦合电感单元，通过相邻线圈的电流方向相反。本发明的一种两相耦合电感单元和多相耦合电感，在体积小型化的同时具有高电感密度、大电流密度、利于集成和叠装的优点。

Description

一种两相耦合电感单元和多相耦合电感
技术领域
本发明涉及耦合电感领域，尤其涉及一种两相耦合电感单元和多相耦合电感。
背景技术
便携式高性能电子设备在现在的日常生活中随处可见，这些便携式电子设备正朝着微型化、集成化方向发展。在电子设备内部，电源管理模块是必不可少的。而电源管理模块主要由电源管理芯片以及无源器件组成。随着集成电路技术的快速发展，电源管理芯片的尺寸越来越小，而无源器件还占据了电源管理模块较大的体积，因此通过微纳加工工艺把无源器件集成在硅等材料衬底上，实现无源器件的集成化、微型化十分有必要。
传统的平面带状集成薄膜电感作为一种无源器件，具有工艺相对简单的优点，但其缺陷也比较明显，首先是其采用微纳工艺逐层沉积方式制作，线圈厚度受到结构和工艺限制，因而直流电阻相对较大，导通损耗较高，不利于电源的效率；其次，传统的平面带状薄膜电感的磁芯也采用微纳工艺逐层沉积方式制作，实现叠层磁芯不仅难度很大，而且磁芯上下连接结构不理想，会产生较大的局部涡流损耗；同时，传统平面集成电感的连接点与线圈层在同一金属层，因此占据了较大的芯片面积，不利于电感密度和电流密度的提高。
发明内容
针对现有技术存在的缺陷，本发明提供了一种可以通过微纳工艺实现集成电感以有效地提高电感密度和电流密度的同时，可以实现较小的直流电阻，减小导通损耗，还可以方便地实现理想的叠层磁芯；同时灵活的上下连接点的排布和连接方式，利于实现多相耦合集成电感，也便于与电源控制芯片的单片集成和叠装。
为实现上述发明目的，本发明采用如下的技术方案：
一种两相耦合电感单元，包括第一线圈、第二线圈、磁芯、磁芯衬体、衬底，所述的第一线圈、第二线圈和磁芯衬体均垂直放置于衬底之上，磁芯衬体以环状围绕第一线圈和第二线圈，在磁芯衬体上刻蚀有沟槽，磁芯设置于沟槽内，磁芯、第一线圈）及第二线圈相互之间绝缘，通过第一线圈和第二线圈的电流方向相反，即如果通过第一线圈的电流方向为自上往下，通过第二线圈的电流方向则为自下往上。线圈和磁芯垂直的结构，相对于传统的平面立体结构，具有高电感密度，高电流密度的优点；耦合电感线圈垂直于衬底，相对于传统的平面线圈，线圈的截面积较大，电感阻值较小；如果通过铜连线将多个两相耦合电感单元连接，可得到多相耦合电感；并且在制作垂直电感线圈上下连接点时可以同时在同一金属层利用相同工艺制作互联线，实现多个两相耦合电感单元的串联，提高每相的电感总值，或者实现多相并联，提高电源负载能力。
作为优选，电感线圈采用通孔工艺制作而成，两个电感线圈的横截面为近似矩形以减少直流电阻值，即矩形的四个角为圆角，以减少应力，且电感线圈形状为柱状。磁芯衬底和电感衬底同为一种材料，磁芯衬体上刻蚀的沟槽与线圈通孔采用相同通孔工艺同步形成，在相同工艺下，刻蚀速度与刻蚀的图形横截面积成正比，因此磁芯衬体沟槽因为横截面积较小，刻蚀速度较慢，所以，磁芯衬体的沟槽深度略低于与线圈通孔高度。
作为优选，所述磁芯充满沟槽内部，采用该方法制作磁芯，工艺简单，成本较低。
作为优选，所述磁芯由软磁薄膜材料做成，通过微纳加工工艺沉积，覆盖于沟槽两侧内壁，采用该方法制作磁芯，在不增加单层磁芯厚度的前提下，极大增加了沉积磁芯的表面积和磁性材料体积，实现较少涡流损耗并增加电感密度。
作为优选，在沟槽的两侧内壁各形成至少一层软磁薄膜，软磁薄膜以化学镀或电镀的方法制得。采用该方法可使得软磁薄膜厚薄均匀。
作为优选，所述的磁芯为理想闭合磁芯，所述磁芯通过沟槽形状来控制是否为闭合或不闭合磁芯。优选闭合磁芯可以有效提高电感密度，减少磁漏，且避免了平面立体结构集成电感中因非理想闭合磁芯引起的局部涡流损耗。
作为优选，所述的沟槽可以设置多个，相应的也具有多个磁芯。增加沟槽数量等效于增加磁芯的层数，从而进一步增加电感量。
作为优选，所述的磁芯材料为高饱和磁通密度的软磁材料，磁芯衬体和衬底用硅基板、陶瓷基板、玻璃基板及有机绝缘材料基板制成，磁芯、第一线圈、第二线圈相互之间绝缘所用材料为二氧化硅、氮化硅及有机绝缘材料。磁芯采用高饱和磁通密度的软磁材料，可以有效提高电感密度和电流密度。磁芯、磁芯衬体、衬底和绝缘层选用上述材料，可保证采用微纳加工工艺进行制造。
一种多相耦合电感，由X=n×m个上述两相耦合电感单元串、并联组成，n表示相数，n为大于或等于2的自然数， m为大于或等于1的自然数，2m个线圈串联成一相，该相中每个线圈属于不同的两相耦合电感单元，通过每个两相耦合单元中两个线圈的电流方向相反。采用本技术方案制成的多相耦合电感，可以有效提高电感密度和电流密度。
作为优选，当n为偶数时，可组成n相电路排列对称的多相耦合电感，排列对称的多相耦合电感，可确保各相之间的平衡。
本发明的一种两相耦合电感单元和多相耦合电感，对于传统的平面立体结构，具有高电感密度，大电流密度的优点；通过铜连线将多个两相耦合电感单元连接可得到多相耦合电感；并且在制作垂直电感线圈上下连接点时可以同时在同一金属层利用相同工艺制作互联线，实现多个两相耦合电感单元电感单元的串联，提高每相的电感总值，或者实现多相并联，提高电源负载能力；两相耦合单元中的两个线圈可以并联，实现传统单电感功能，多个单元可以串联以提高电感量；采用微纳加工工艺进行生成，容易集成到开关电源中。
附图说明
图1为本发明实施例1一种两相耦合电感单元的结构示意图。
图2为图1的半剖立体图。
图3a、图3b、图3c、图3d、图3e为图2剖面的制作工艺图。
图4为本发明实施例2一种两相耦合电感单元的立体结构示意图。
图5为本发明实施例3磁芯俯视图。
图6为本发明实施例4沟槽结构俯视图。
图7为本发明实施例5一种两相耦合电感的结构俯视图。
图8为本发明实施例6一种三相耦合电感的结构俯视图。
图9为本发明实施例7一种四相耦合电感的结构俯视图。
图10为本发明实施例8一种对称两相耦合电感的结构俯视图。
图11为本发明实施例8的立体结构示意图。
图12为本发明实施例9的一种串联三相耦合电感的结构俯视图。
图13为本发明实施例9的立体结构示意图。
图14为本发明实施例10的一种对称四相耦合电感的结构俯视图。
图15为本发明实施例10的立体结构示意图。
图中1、第一线圈；2、第二线圈；3、磁芯；4、磁芯衬体；5、衬底；6、沟槽；7、绝缘层；8、下层导线；9、上层导线。
具体实施方式
下面结合图1-15及具体实施方式对本发明作进一步说明。
实施例1
一种两相耦合电感单元，如附图1、2所示，包括第一线圈1、第二线圈2、磁芯3、磁芯衬体4、衬底5，第一线圈1、第二线圈2、磁芯3和磁芯衬体4嵌在衬底5之内，磁芯衬体4以环状围绕第一线圈1和第二线圈2，在磁芯衬体4上刻蚀有沟槽6，磁芯3设置于沟槽6内，磁芯衬体4与磁芯3、第一线圈1、第二线圈2之间用绝缘层7隔离，第一线圈1与第二线圈2电流方向相反，两线圈反相耦合，形成一个两相耦合的电感单元。此实施例第一线圈1、第二线圈2、磁芯3和磁芯衬体4嵌在衬底5之内，磁芯衬体4与衬底5为同一种材料，例如单晶硅和多晶硅材料。
如附图3所示，展示了图1结构的制作工艺图。工艺步骤如下：如图3a中所示在衬底上刻蚀出固定的沟槽，因刻蚀速率不同，长沟槽贯穿衬底，短沟槽未贯穿衬底；如图3b中所示，在沟槽内壁及衬底表面沉积绝缘材料作为绝缘层，绝缘材料可采用二氧化硅及氮化硅适用于微纳工艺的材料，沉积方法可采用化学气相沉积（CVD）、物理气相沉积（PVD）和湿法高温氧化等微纳工艺；如图3c中所示，衬底背面镀满铜，然后在长沟槽中电镀铜柱，填满长沟槽；如图3d中所示，在短沟槽内填埋磁芯，磁芯材料采用软磁微纳米颗粒及聚合物的混合材料，然后通过化学机械抛光将表面磨平；如图3e中所示，通过光刻工艺、电镀工艺和湿法腐蚀工艺形成线圈上下连接点；如采用此实施例结构来制作多相耦合电感或者耦合电感阵列，可在制作耦合电感上下连接点的同时制作好各耦合单元间的上、下层连接导线。
实施例2
其他结构与实施例1相同，不同之处在于：如附图4所示，第一线圈1、第二线圈2、磁芯3和磁芯衬体4垂直放置于衬底5之上，磁芯衬体4与衬底5材料不同，磁芯衬体4是绝缘材料，采用SU8、聚酰亚胺等光敏材料制作，也可采用聚合物非光敏材料通过刻蚀方法来制作，衬底5采用硅、玻璃、陶瓷等材料；在耦合电感单元被独立采用时，需要去除衬底并制作相应的下层连接点。如采用此实施例结构来制作多相耦合电感及耦合电感阵列，可在制作耦合电感单元结构前，先在衬底上按照各单元排列连接需求制作好下层导线。
实施例3
其他结构与实施例1相同，不同之处在于：如附图5所示，沟槽6内的磁芯3是用软磁薄膜材料制成，并采用电镀和化学镀的方法附着于沟槽6的两侧内壁上。制作磁芯之后，槽内的空隙用聚合物填埋，再通过化学机械抛光将表面整体磨平。
实施例4
其他结构与实施例1相同，不同之处在于：在磁芯衬体4上可刻蚀多层沟槽6，多层沟槽均以环状围绕第一线圈1和第二线圈2，全部沟槽6内都填埋磁芯3，如图6所示。
实施例5
一种两相耦合电感，如图7所示，由X=n×m个两相耦合电感单元组成，n=2表示相数，m=1，X=2。2m个线圈串联成一相，该相中每个线圈属于不同的两相耦合电感单元，通过相邻线圈的电流方向相反。
第一个两相耦合电感单元的第一线圈1（记为1-1）通过下层导线8与第二个两相耦合电感单元的第二线圈2（记为1-2）的底部相连，电流从1-1自上往下流入，从1-2自下往上流出，形成一相电路。
第一个两相耦合电感单元的第二线圈2（记为2-2）通过下层导线8与第二个两相耦合电感单元的第一线圈1（记为2-1）的底部相连，电流从2-1自上往下流入，从2-2自下往上流出，形成另一相电路。
两相之间反向耦合。
实施例6
一种三相耦合电感，如图8所示，由X=n×m个两相耦合电感单元组成，n=3表示相数，m=1，X=3。2m个线圈串联成一相，该相中每个线圈属于不同的两相耦合电感单元，通过相邻线圈的电流方向相反。
第一个两相耦合电感单元的第一线圈1（记为1-1）通过下层导线8与第二个两相耦合电感单元的第二线圈2（记为1-2）的底部相连，电流从1-1自上往下流入，从1-2自下往上流出，形成一相电路。
第一个两相耦合电感单元的第二线圈2（记为2-2）通过下层导线8与第三个两相耦合电感单元的第一线圈1（记为2-1）的底部相连，电流从2-1自上往下流入，从2-2自下往上流出，形成第二相电路。
第三个两相耦合电感单元的第二线圈2（记为3-2）通过下层导线8与第二个两相耦合电感单元的第一线圈1（记为3-1）的底部相连，电流从3-1自上往下流入，从3-2自下往上流出，形成第三相电路。
三相中每两相之间反向耦合。
实施例7
一种四相耦合电感，如图9所示，由X=n×m个两相耦合电感单元串联组成，n=4表示相数，m=1，X=4。2m个线圈串联成一相，该相中每个线圈属于不同的两相耦合电感单元，通过相邻线圈的电流方向相反。
第一个两相耦合电感单元的第一线圈1（记为1-1）通过下层导线8与第二个两相耦合电感单元的第二线圈2（记为1-2）的底部相连，电流从1-1自上往下流入，从2-1自下往上流出，形成一相电路。
第一个两相耦合电感单元的第二线圈2（记为2-2）通过下层导线8与第三个两相耦合电感单元的第一线圈1（记为2-1）的底部相连，电流从2-1自上往下流入，从2-2自下往上流出，形成第二相电路。
第四个两相耦合电感单元的第二线圈2（记为3-2）通过下层导线8与第二个两相耦合电感单元的第一线圈1（记为3-1）的底部相连，电流从3-1自上往下流入，从3-2自下往上流出，形成第三相电路。
第三个两相耦合电感单元的第二线圈2（记为4-2）通过下层导线8与第四个两相耦合电感单元的第一线圈1（记为4-1）的底部相连，电流从4-1自上往下流入，从4-2自下往上流出，形成第四相电路。
四相中每两相之间反向耦合。
实施例8
一种对称两相耦合电感，如图10所示，由X=n×m个两相耦合电感单元串联组成，n=2表示相数，m=2，x=4。2m个线圈串联成一相，该相中每个线圈属于不同的两相耦合电感单元，通过相邻线圈的电流方向相反。
第一个两相耦合电感单元的第一线圈1（记为1-1）通过下层导线8与第二个两相耦合电感单元的第二线圈2的底部相连，再通过上层导线9与第三个两相耦合电感单元的第一线圈1相连，之后再通过下层导线8与第四个两相耦合电感单元的第二线圈2（记为1-2）的底部相连，电流从1-1自上往下流入，串联了两个线圈后，从1-2自下往上流出，形成一相电路。
同样，第四个两相耦合电感单元的第一线圈1（记为2-1）通过下层导线8与第三个两相耦合电感单元的第二线圈2的底部相连，再通过上层导线9与第二个两相耦合电感单元的第一线圈1相连，之后再通过下层导线8与第一个两相耦合电感单元的第二线圈2（记为2-2）的底部相连，电流从2-1自上往下流入，串联了两个线圈后，从2-2自下往上流出，形成第二相电路。
图11所示的是图10所示实施例的三维结构图。
两相之间反向耦合。
实施例9
一种对称三相耦合电感，如图12所示，由X=n×m个两相耦合电感单元串联组成，n=3表示相数，m=2，x=6。2m个线圈串联成一相，该相中每个线圈属于不同的两相耦合电感单元，通过相邻线圈的电流方向相反。
第一个两相耦合电感单元的第一线圈1（记为1-1）通过下层导线8与第二个两相耦合电感单元的第二线圈2的底部相连，再通过上层导线9与第三个两相耦合电感单元的第一线圈1相连，之后再通过下层导线8与第四个两相耦合电感单元的第二线圈2（记为1-2）的底部相连，电流从1-1自上往下流入，串联了两个线圈后，从1-2自下往上流出，形成一相电路。
第六个两相耦合电感单元的第一线圈1（记为2-1）通过下层导线8与第五个两相耦合电感单元的第二线圈2的底部相连，再通过上层导线9与第二个两相耦合电感单元的第一线圈1相连，之后再通过下层导线8与第一个两相耦合电感单元的第二线圈2（记为2-2）的底部相连，电流从2-1自上往下流入，串联了两个线圈后，从2-2自下往上流出，形成第二相电路。
第四个两相耦合电感单元的第一线圈1（记为3-1）通过下层导线8与第三个两相耦合电感单元的第二线圈2的底部相连，再通过上层导线9与第五个两相耦合电感单元的第一线圈1相连，之后再通过下层导线8与第六个两相耦合电感单元的第二线圈2（记为3-2）的底部相连，电流从3-1自上往下流入，串联了两个线圈后，从3-2自下往上流出，形成第三相电路。
图13所示的是图12所示实施例的三维结构图。
三相之间反向耦合。
实施例10
一种对称四相耦合电感，如图14所示，由X=n×m个两相耦合电感单元串联组成，n=4表示相数，m=2，x=8。2m个线圈串联成一相，该相中每个线圈属于不同的两相耦合电感单元，通过相邻线圈的电流方向相反。
第一个两相耦合电感单元的第一线圈1（记为1-1）通过下层导线8与第二个两相耦合电感单元的第二线圈2的底部相连，再通过上层导线9与第三个两相耦合电感单元的第一线圈1相连，之后再通过下层导线8与第四个两相耦合电感单元的第二线圈2（记为1-2）的底部相连，电流从1-1自上往下流入，串联了两个线圈后，从1-2自下往上流出，形成一相电路。
第六个两相耦合电感单元的第一线圈1（记为2-1）通过下层导线8与第五个两相耦合电感单元的第二线圈2的底部相连，再通过上层导线9与第二个两相耦合电感单元的第一线圈1相连，之后再通过下层导线8与第一个两相耦合电感单元的第二线圈2（记为2-2）的底部相连，电流从2-1自上往下流入，串联了两个线圈后，从2-2自下往上流出，形成第二相电路。
第八个两相耦合电感单元的第一线圈1（记为3-1）通过下层导线8与第七个两相耦合电感单元的第二线圈2的底部相连，再通过上层导线9与第五个两相耦合电感单元的第一线圈1相连，之后再通过下层导线8与第六个两相耦合电感单元的第二线圈2（记为3-2）的底部相连，电流从3-1自上往下流入，串联了两个线圈后，从3-2自下往上流出，形成第三相电路。
第四个两相耦合电感单元的第一线圈1（记为4-1）通过下层导线8与第三个两相耦合电感单元的第二线圈2的底部相连，再通过上层导线9与第七个两相耦合电感单元的第一线圈1相连，之后再通过下层导线8与第八个两相耦合电感单元的第二线圈2（记为4-2）的底部相连，电流从4-1自上往下流入，串联了两个线圈后，从4-2自下往上流出，形成第四相电路。
图15所示的是图14所示实施例的三维结构图。四相之间反向耦合。
综上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围，凡依本申请专利范围的内容所作的等效变化与修饰，都应为本发明的技术范畴。

Claims (10)

1.一种两相耦合电感单元，包括第一线圈（1）、第二线圈（2）、磁芯（3）、磁芯衬体（4）、衬底（5），其特征在于，所述的第一线圈（1）、第二线圈（2）均垂直放置于衬底（5）之上，磁芯衬体（4）以环状围绕第一线圈（1）和第二线圈（2），在磁芯衬体（4）上刻蚀有沟槽（6），磁芯（3）设置于沟槽（6）内，磁芯（3）、第一线圈（1）及第二线圈（2）相互之间绝缘，通过第一线圈（1）的电流方向与通过第二线圈（2）的电流方向相反。
2.根据权利要求1所述的两相耦合电感单元，其特征在于，所述的第一线圈（1）与第二线圈（2）等高，两个电感线圈的横截面为近似矩形且电感线圈形状为柱状。
3.根据权利要求1所述的两相耦合电感单元，其特征在于，磁芯（3）充满沟槽（6）内部。
4.根据权利要求1所述的两相耦合电感单元，其特征在于，磁芯（3）由软磁薄膜材料做成，覆盖于沟槽（6）两侧内壁。
5.根据权利要求4所述的两相耦合电感单元，其特征在于，在沟槽（6）的两侧内壁各形成至少一层软磁薄膜，软磁薄膜以化学镀或电镀的方法制得。
6.根据权利要求1所述的两相耦合电感单元，其特征在于，所述磁芯（3）通过沟槽（6）形状来控制是否为闭合磁芯。
7.根据权利要求1所述的两相耦合电感单元，其特征在于，所述的沟槽（6）可以设置多个，相应的也具有多个磁芯（3）。
8.根据权利要求1-7任一项所述的两相耦合电感单元，其特征在于，所述的磁芯（3）材料为高饱和磁通密度的软磁材料，磁芯衬体（4）和衬底（5）用硅基板、陶瓷基板、玻璃基板及有机绝缘材料基板制成，磁芯（3）、第一线圈（1）、第二线圈（2）相互之间绝缘所用材料为二氧化硅、氮化硅及有机绝缘材料。
9.一种多相耦合电感，其特征在于，由X=n×m个权利要求1-8中任一项所述的两相耦合电感单元组成，n表示相数，n为大于或等于2的自然数， m为大于或等于1的自然数，2m个线圈串联成一相，该相中每个线圈属于不同的两相耦合电感单元，通过相邻线圈的电流方向相反。
10.根据权利要求9所述的多相耦合电感，其特征在于，当n为偶数时，可组成n相电路排列对称的多相耦合电感。
CN202010516612.1A 2020-06-09 2020-06-09 一种两相耦合电感单元和多相耦合电感 Active CN111755204B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010516612.1A CN111755204B (zh) 2020-06-09 2020-06-09 一种两相耦合电感单元和多相耦合电感

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010516612.1A CN111755204B (zh) 2020-06-09 2020-06-09 一种两相耦合电感单元和多相耦合电感

Publications (2)

Publication Number Publication Date
CN111755204A true CN111755204A (zh) 2020-10-09
CN111755204B CN111755204B (zh) 2022-12-13

Family

ID=72674987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010516612.1A Active CN111755204B (zh) 2020-06-09 2020-06-09 一种两相耦合电感单元和多相耦合电感

Country Status (1)

Country Link
CN (1) CN111755204B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523617A (zh) * 2003-02-21 2004-08-25 Tdk株式会社 高密度电感器及其制造方法
CN101499364A (zh) * 2008-10-20 2009-08-05 天通浙江精电科技有限公司 磁芯及其集成电感
CN102446916A (zh) * 2010-10-07 2012-05-09 英飞凌科技股份有限公司 具有磁芯电感器的集成电路及其制造方法
CN102870175A (zh) * 2010-02-19 2013-01-09 王明亮 硅基功率电感
CN104241188A (zh) * 2014-09-15 2014-12-24 武汉新芯集成电路制造有限公司 一种立体集成电感结构的制备方法
CN104362143A (zh) * 2010-12-22 2015-02-18 美国亚德诺半导体公司 垂直集成系统
US20160225515A1 (en) * 2014-02-17 2016-08-04 Honeywell International Inc. Pseudo edge-wound winding using single pattern turn
CN205751836U (zh) * 2016-06-23 2016-11-30 深圳市海光电子有限公司 新型耐大电流两相贴片耦合电感器
CN107123505A (zh) * 2017-05-24 2017-09-01 成都线易科技有限责任公司 磁感应器件及制造方法
JP2017174920A (ja) * 2016-03-23 2017-09-28 ローム株式会社 電極内蔵基板およびその製造方法、インダクタンス素子、インターポーザ、シールド基板およびモジュール
US20170373133A1 (en) * 2013-05-21 2017-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic core inductors for integrated voltage regulator
EP3499524A1 (en) * 2017-12-12 2019-06-19 Hamilton Sundstrand Corporation Systems and methods for cooling toroidal magnetics
CN110349939A (zh) * 2019-07-17 2019-10-18 上海华虹宏力半导体制造有限公司 电感结构及其制作方法
US20200066830A1 (en) * 2018-08-21 2020-02-27 Intel Corporation Magnetic core inductors on package substrates
CN111029121A (zh) * 2019-12-26 2020-04-17 北京空间飞行器总体设计部 多相耦合电感的阵列式集成磁件的构造方法及集成电感

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523617A (zh) * 2003-02-21 2004-08-25 Tdk株式会社 高密度电感器及其制造方法
CN101499364A (zh) * 2008-10-20 2009-08-05 天通浙江精电科技有限公司 磁芯及其集成电感
CN102870175A (zh) * 2010-02-19 2013-01-09 王明亮 硅基功率电感
CN102446916A (zh) * 2010-10-07 2012-05-09 英飞凌科技股份有限公司 具有磁芯电感器的集成电路及其制造方法
CN104362143A (zh) * 2010-12-22 2015-02-18 美国亚德诺半导体公司 垂直集成系统
US20170373133A1 (en) * 2013-05-21 2017-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic core inductors for integrated voltage regulator
US20160225515A1 (en) * 2014-02-17 2016-08-04 Honeywell International Inc. Pseudo edge-wound winding using single pattern turn
CN104241188A (zh) * 2014-09-15 2014-12-24 武汉新芯集成电路制造有限公司 一种立体集成电感结构的制备方法
JP2017174920A (ja) * 2016-03-23 2017-09-28 ローム株式会社 電極内蔵基板およびその製造方法、インダクタンス素子、インターポーザ、シールド基板およびモジュール
CN205751836U (zh) * 2016-06-23 2016-11-30 深圳市海光电子有限公司 新型耐大电流两相贴片耦合电感器
CN107123505A (zh) * 2017-05-24 2017-09-01 成都线易科技有限责任公司 磁感应器件及制造方法
EP3499524A1 (en) * 2017-12-12 2019-06-19 Hamilton Sundstrand Corporation Systems and methods for cooling toroidal magnetics
US20200066830A1 (en) * 2018-08-21 2020-02-27 Intel Corporation Magnetic core inductors on package substrates
CN110349939A (zh) * 2019-07-17 2019-10-18 上海华虹宏力半导体制造有限公司 电感结构及其制作方法
CN111029121A (zh) * 2019-12-26 2020-04-17 北京空间飞行器总体设计部 多相耦合电感的阵列式集成磁件的构造方法及集成电感

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
韩占岭等: ""无气隙可变耦合度的耦合电感研究"", 《电源学报》 *

Also Published As

Publication number Publication date
CN111755204B (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
US9287344B2 (en) Monolithic magnetic induction device
US9357650B2 (en) Method of making magnetic core inductor integrated with multilevel wiring network
US8686522B2 (en) Semiconductor trench inductors and transformers
US8205324B2 (en) Method of fabricating an inductor structure
CN103700650B (zh) 半导体元件和制造半导体元件的方法
CN101443907B (zh) 组件、芯片及操作组件和芯片的方法
CN102148089B (zh) 用于集成电感器的系统和方法
CN102479685B (zh) 集成电感器及制造集成电感器的方法
US20130187255A1 (en) Power inductors in silicon
US11545301B2 (en) Fully coupled magnetic device
CN105742270A (zh) 堆叠集成电路封装中的集成无源组件
CN104600059A (zh) 一种带有ipd的tsv孔结构及其加工方法
WO2020087972A1 (zh) 一种mems螺线管电感器及其制造方法
CN111755204B (zh) 一种两相耦合电感单元和多相耦合电感
CN108369852B (zh) 具有集成磁性器件的转接板
WO2023232050A1 (zh) 一种晶圆级功率模组及其制作方法
CN110277348B (zh) 一种半导体tsv结构的制造工艺方法及半导体tsv结构
Fang et al. A low substrate loss, monolithically integrated power inductor for compact LED drivers
Wang et al. Design and fabrication of integrated power inductor based on silicon molding technology
Ding et al. A power inductor integration technology using a silicon interposer for DC-DC converter applications
CN102483930B (zh) 多维微结构的制造技术
Wang et al. SU-8 enhanced high power density MEMS inductors
Park et al. New micromachined inductors on silicon substrates
CN115763016A (zh) 三维电感器及电子装置
KR20240069784A (ko) 통합 전압 레귤레이터용 시스템, 디바이스 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230913

Address after: Room 317, Building 1, No. 8 Gaoshun Road, Wuchang Street, Yuhang District, Hangzhou City, Zhejiang Province, 310023

Patentee after: HANGZHOU XICI MICROELECTRONIC Co.,Ltd.

Address before: 310018 Xiasha Higher Education Zone, Hangzhou, Zhejiang

Patentee before: HANGZHOU DIANZI University