CN102148089A - 用于集成电感器的系统和方法 - Google Patents

用于集成电感器的系统和方法 Download PDF

Info

Publication number
CN102148089A
CN102148089A CN2011100055142A CN201110005514A CN102148089A CN 102148089 A CN102148089 A CN 102148089A CN 2011100055142 A CN2011100055142 A CN 2011100055142A CN 201110005514 A CN201110005514 A CN 201110005514A CN 102148089 A CN102148089 A CN 102148089A
Authority
CN
China
Prior art keywords
substrate
conductor
inductor
magnetic material
conductor wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100055142A
Other languages
English (en)
Other versions
CN102148089B (zh
Inventor
C.阿伦斯
G.麦克
K.普鲁格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102148089A publication Critical patent/CN102148089A/zh
Application granted granted Critical
Publication of CN102148089B publication Critical patent/CN102148089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/255—Magnetic cores made from particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F2017/048—Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49075—Electromagnet, transformer or inductor including permanent magnet or core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及用于集成电感器的系统和方法。在一个实施例中，电感器具有基板、布置在基板上的导体和包围导体的至少第一部分的无缝铁磁材料。

Description

用于集成电感器的系统和方法
技术领域
本发明总体上涉及电气部件，并且更具体地说，涉及用于集成电感器的系统和方法。
背景技术
在目前的电子应用中，分立电感器，例如铁氧体磁珠电感器，经常用于保护导体线路不受电磁干扰(EMI)。这些EMI滤波器铁氧体磁珠电感器提供高频电阻，其消散热形式的高频能量。铁氧体电感器的另一应用是用于DC/DC转换器的输出电压平滑。这里，铁氧体电感器用作具有高存储能量能力的装置。
在两种情况下，铁氧体电感器都普遍与电容器一起使用以便提供有效低通特性。到目前为止，铁氧体电感器被制造成标准矩形两端子封装形式的分立SMD装置。例如，电感器可用于具有对应于1.0mm乘以0.5mm的尺寸的0402封装中。随着诸如蜂窝电话和MP3播放器的移动单元不断变得更小并且需要更大的功率转换功能，分立电感器所需的成本和大小变成了进一步小型化的限制因素。
常规分立电感器使用分层方法来制造。提供铁氧体层，其上一般通过印刷沉积导体。第二铁氧体层沉积在电感器上，并且将所有东西在一起烘焙以在铁氧体材料中实现连续磁通。如果例如使用多于一个导电层来提供更高电感，则附加导电层和铁氧体层一个堆叠在另一个之上，并且提供通路来互连这些导电层。然而，在与其它无源或有源器件较高集成的情况下分层铁氧体方法受到限制。
发明内容
在一个实施例中，电感器具有基板、布置在基板上的导体和包围导体的至少第一部分的无缝（seemless）铁磁材料。
前面已经略述了（更确切地说是概述了）本发明的特征。下文将描述本发明的另外的特征，其形成本发明的权利要求的主题。本领域技术人员应当理解，所公开的概念和具体实施例可以容易地被用作用于修改或设计其它结构或过程的基础以实现本发明的相同目的。本领域技术人员还应当理解，这种等效构造并没有脱离如所附权利要求所阐明的本发明的精神和范围。
附图说明
为了更完整地理解本发明及其优点，现在参考下面结合附图的描述，在附图中：
图1示出实施例电感器；
图2a-2g示出实施例电感器的截面图；
图3a-3g示出具有局部磁性填充物的实施例电感器的截面图；
图4a-4e示出表明实施例电感器的制造的截面图和平面图；
图5a-5e示出表明另一实施例电感器的制造的截面图和平面图；
图6a-6e示出表明另一实施例电感器的制造的截面图和平面图；
图7a-7d示出表明另一实施例电感器的制造的截面图和平面图；
图8a-8e示出表明另一实施例电感器的制造的截面图和平面图；
图9a-9f示出表明另一实施例电感器的制造的截面图和平面图；
图10a-10e示出表明另一实施例电感器的制造的截面图和平面图；
图11a-11c示出实施例电感器形状和磁性材料几何形状的平面图实例；
图12示出包括引线框的另一实施例电感器的截面图；
图13a和13b示出另一实施例电感器的平面图和截面图；以及
图14a和14b示出在同一基板上具有电感器和其它部件的实施例。
不同图中的相应数字和标记通常指的是相应部分，除非另外指示。绘制这些图来清楚地说明本发明的实施例的相关方面，并且这些图没有必要按比例绘制。为了更清楚地说明特定实施例，表示相同结构、材料或工艺步骤的变型的字母可以遵循图号。
具体实施方式
下面详细讨论实施例的形成和使用。然而，应当认识到，本发明提供可以在很多种特定情形下来具体实施的多种适用发明构思。所讨论的具体实施例仅是为了说明形成和使用本发明的具体方式，而并没有限制本发明的范围。
将关于特定情形中的实施例，即关于用于集成电感器的系统和方法，来描述本发明。本发明的实施例也可以应用于针对其它磁路的系统和方法。
在本发明的实施例中，导体沉积在基板上，基板材料的一部分被蚀刻掉，并且磁性材料被填充在导体的多个部分周围且在从基板蚀刻的空隙的一部分内。在实施例中，形成具有大截面的磁性材料。在其它实施例中，在基板上包括其它电子部件，例如电容器和有源电路。
图1示出根据本发明实施例的电感器100。电感器100在基板102的顶部上由导体绕组104制成。磁性材料108包围导体绕组104来提供闭合磁环110。提供衬垫（pad）106来产生到导体绕组104的电连接。
在实施例中，导体线路104在隔离基板102的顶部上是平面螺旋电感器。可替换地，导体线路104可以形成环、一个或多个绕组、具有平的或高的高宽比轮廓的螺旋几何形状、在两个或更多平面中的线圈、螺线管、简单线条或其它几何形状。在本发明的实施例中，用于导体线路104的材料可以包括铜、铝、银、金、上述材料中的任何一个且具有添加的其它元素的少部分、或其它导电材料。可替换地，导体线路可以由可用在半导体工艺中的其它材料制成，例如高掺杂的多晶硅。用于基板102的实施例材料包括，但不限于，半导体基板、隔离材料、陶瓷基板、金属衬垫、复合材料、聚合物基板、或由上述材料的层制成的叠层。
在制作电感器100的实施例方法中，导体线路104首先被提供在基板102上。通过使用物理汽相沉积（PVD）工艺，之后通过构图和蚀刻来提供导体线路104。可替换地，可以使用在PVD之后是剥离、电镀、印刷、或本领域中已知的其它技术。导体线路104在沉积在基板102上之后被隔离和钝化。在替换实施例中，导体104保持不被隔离。然后衬垫106在电感器端子处被提供有导电表面材料，用于进行组装。在一些实施例中，衬垫106具有可结合或可焊接的表面，以便稍后使用结合线（bondwire）、直接结合、焊料接合或其它的组装形式来进行组装。在其它实施例中，衬垫106具有适于凸块下金属化的可焊接表面，用于稍后应用于焊料区域，例如焊料球。可替换地，衬垫106可以具有焊料材料。
通过除去导体线路104的芯部之中和之下以及电感器区域外部的基板材料来提供无材料环。在实施例中，这通过在基板102中从顶面到一定深度蚀刻出孔，然后从背面减薄基板直到到达之前蚀刻的孔为止来实现。可替换地，可以在下方在基板102中蚀刻出空洞而不形成完整的孔。空腔的几何形状可以完全包住或者部分地包住导体104。在实施例中，基板102可以通过使用本领域中已知的技术来被蚀刻，所述已知的技术例如是干法蚀刻、湿法蚀刻、选择性蚀刻、利用光刻掩模的局部蚀刻、使用机械方法的锯切、激光蚀刻或其它形式的蚀刻。
在实施例中，通过利用包含铁氧体颗粒的模具材料（磁性模具）以及形成空腔并限定磁性材料108的外形尺寸的铸模工具进行铸模来施加磁性材料108。在从铸模工具除去之后，电感器100被完全封闭在磁性模具中，且衬垫106延伸到表面。可替换地，磁性填充材料可以是磁性聚合物、磁膏、使用磁性微米颗粒或纳米颗粒的材料、或其它磁性材料。在本发明的实施例中，填充过程可以是注入、压缩、或转移过程，其使用工具来形成空腔以限制例如模具尺寸。可替换地，可以通过印刷、喷射、旋涂、或不同方法的组合来施加磁性材料108。由于磁性材料108是在同一工艺步骤中被施加的，因此在一些实施例中磁性材料108是具有低磁阻的无缝磁性材料。然而，也可以使用用于前面和背面施加磁性材料108的连续多步工艺。在将磁性材料108施加到电感器100之后，在一些实施例中可以执行随后处理，例如退火和/或磁场，以便应用磁性材料108的期望的磁特性。
在将磁性材料108施加到导体104之后，在本发明的实施例中执行随后的工艺步骤，包括衬垫连接、钝化、减薄和分离以及背面。衬垫连接包括穿过磁性层或穿过保护层对衬垫开口，以及在一些实施例中衬垫106结束于保护层、阻挡层、可焊接层或焊料。背面工艺包括但不限于，提供管芯附着材料、金属连接和隔离。使用本领域中已知的技术来执行钝化以保护电感器100免受潮湿、污染或机械碰撞以及其它环境因素的影响。在一些实施例中，根据应用及其规范来执行随后工艺步骤的子集。可替换地，可以省略随后的工艺。
图2a至2g示出不同实施例电感器的截面。图2a示出在基板102的顶部上具有导体104的实施例电感器200，其中通过局部除去导体线路104旁边区域中的基板材料来闭合磁环。这些区，以及在基板之下和之上的区域被填充有磁性材料108。
图2b示出在基板102内具有导体104的实施例电感器210，其中通过局部除去导体线路104旁边区域中的基板材料来闭合磁环。这些区以及在基板之下和之上的区域被填充有磁性材料108。
图2c示出在基板102上方距离d处具有导体104的实施例电感器220。在实施例中，距离d在约0.5μm和约50μm之间。可替换地，根据应用及其规范，可以使用在该范围以外的其它距离。在该实施例中，基板102首先被涂有伪层（dummy layer），在该伪层上形成导体104。在接下来的步骤中，除去伪层，由此将导体104留在适当的位置，并且施加磁性材料108以填充围绕导体104的区域以提供围绕导体104的完整磁环。可以通过任何沉积方法，例如旋涂、喷射、印刷、层压、CVD或PVD来施加伪层，并且其材料可以至少包含来自聚合物、气凝胶、碳、二氧化硅或掺杂二氧化硅的组的多个部分。
图2d示出在基板102上在空腔109的底部上距离d处具有导体104的实施例电感器230。在处理期间，在与导体区域重叠的导体104下面的基板102中蚀刻出空腔109。磁性材料108被填充到空腔109中并且围绕导体104以形成闭合磁环。在替换实施例中，基板空腔109可以一直延伸穿过基板102。
图2e示出在基板102上在空腔109的底部上距离d处具有导体104的实施例电感器240。在处理期间，利用本领域中已知的技术将导体104制作在基板102内。接下来，在导体104下面和周围的基板102中蚀刻出空腔109。磁性材料108被填充到空腔109中并且围绕导体104以形成闭合磁环。在替换实施例中，基板空腔109可以一直延伸穿过基板102。
图2f示出具有两个导电层114和116的实施例电感器250。底部导体114在基板102上在空腔109的底部上距离d处，顶部导体116在底部导体114的顶部表面上距离e处。在实施例中，距离e在约0.2μm和约20μm之间，然而，在替换实施例中，根据应用及其规范可以使用该范围之外的距离。在处理期间，底部导体114和顶部导体116之间的材料被蚀刻掉，并且在底部导体114下面的基板102中蚀刻出空腔109。然后磁性材料108被填充到空腔109中和导体114和116周围以及导体114和116之间，以形成闭合磁环。在替换实施例中，基板空腔109可以一直延伸穿过基板102。在本发明的替换实施例中，基板空腔109不被蚀刻。在另一实施例中，基板102被省略并且通过一系列磁性模具应用和导体线路来实现多层结构。
图2g示出具有两层导体114和116的实施例电感器260。在基板蚀刻之前被制作在基板102内的底部导体114在基板102上在空腔109的底部上距离d处，顶部导体116在底部导体114的顶部表面上距离e处。在处理期间，底部导体线路114和顶部导体线路116之间的材料被蚀刻掉。在底部导体114下面的基板102中蚀刻出空腔109。然后磁性材料108被填充到空腔109中和导体114和116周围以及导体114和116之间，以形成闭合磁环。在替换实施例中，基板空腔109可以一直延伸穿过基板102。在本发明的替换实施例中，基板空腔109不被蚀刻。在另一实施例中，基板102被省略并且通过一系列磁性模具应用和导体线路来实现多层结构。
图3a至3g示出不同实施例电感器的截面，其中部分地填充了磁性材料。图3a示出实施例电感器300，其在基板102上距离d处具有导体线路的一部分304，且具有由伪层305支撑的导电线的另一部分306。处理类似于图2c的实施例，然而，伪层305的一部分在导体部分306下面没有被蚀刻掉，并且在导体部分304上方和周围、但是不在导体部分306上方填充了磁性材料108。实施例伪层305提供用于导体的支撑，以及为整个结构提供稳定性。使用部分铸模的方法的实施例提供成本节省，尤其是在使用高成本磁性材料和/或高成本磁性材料工艺的情况下，因为需要较少的磁性材料来制作该部分。
图3b示出在基板102上具有导体部分306和304的实施例电感器310。处理类似于图2a中所示的实施例，然而，磁性材料108被部分地填充以便它包围导体部分304并且不包围导体部分306。
图3c示出实施例电感器320，其在基板102上具有导体部分306，并且在空腔109的底部上距离d处具有导体部分304，所述空腔是在导体部分304之下并且不在导体部分306之下的基板102中被蚀刻出的。磁性材料108被部分地填充以便它包围导体部分304并且不包围导体部分306。通过在基板102上具有导体部分306，所得到的结构更稳定。
图3d示出在基板102中具有导体部分306和304的实施例电感器330。处理类似于图2b中所示的实施例，然而，磁性材料108被部分地填充以便它包围导体部分304并且不包围导体部分306。
图3e示出实施例电感器340，其在基板102中具有导体部分306，并且在空腔109的底部上距离d处具有导体部分304，所述空腔是在导体部分304之下并且不在导体部分306之下的基板102中被蚀刻出的。磁性材料108被部分地填充以便它包围导体部分304并且不包围导体部分306。通过在基板102上具有导体部分306，所得到的结构更稳定。
图3f示出具有两层导体114和116的实施例电感器350。底部导体114在基板102上，且顶部导体116在底部导体114的顶部表面上距离e处。在处理期间，底部导体线路114和顶部导体线路116之间的材料被蚀刻掉。然后磁性材料108被填充到导体114和116周围和导体114和116之间，以形成闭合磁环，但是在基板102上的部分355保持不被磁性材料覆盖。
图3g示出具有两层导体114和116的实施例电感器360。底部导体114在基板102中，且顶部导体116在底部导体114和基板102的顶部表面上距离e处。在处理期间，底部导体线路114和顶部导体线路116之间的材料被蚀刻掉。然后磁性材料108被填充到导体114和116周围和导体114和116之间，以形成闭合磁环，但是在基板102上的部分355保持不被磁性材料覆盖。
在本发明的实施例中，磁性材料的面积和/或几何分布可以在施加磁性材料期间被调节以调整或调节所得到的电感器的电感。例如，如果导体被磁性材料包围的百分比较大，则可以获得较高的电感。同样，通过用磁性材料包围较低百分比的导体可以获得较低电感。
图4a-4e示出表明本发明的实施例电感器410的制作的截面图和平面图。图4a示出基板102的截面图。导体104被沉积在基板102上并且被构图，如图4b所示。空隙405被蚀刻穿过基板102，如图4c所示，并且磁性材料108被沉积，如图4d所示。可替换地，通过下述步骤来产生空隙405：从基板102的顶面蚀刻基板102的第一部分，并且从基板102的底面蚀刻或研磨基板102的第二部分。在替换实施例中，可以使用本领域中已知的其它技术在基板102中产生空隙405。
图4e示出电感器410的平面图，其中线x表示图4a-4d的截面图被截取的位置。在实施例中，导体104形成围绕空隙405的“U”形区，然而，在替换实施例中，导体的形状可以不同。如所示，磁性材料108被沉积在导体104的至少一部分上。在本发明的替换实施例中，空隙405的尺寸和形状以及磁性材料108的量和几何分布可以不同。
图5a-5e示出表明实施例电感器420的制作的截面图和平面图。图5a示出在使用本领域中已知的技术在基板102中蚀刻出空腔407之后基板102的截面图。导体104被沉积在基板102中的空腔407中，如图5b所示。空隙405被蚀刻成穿过基板102，如图5c所示，并且磁性材料108被沉积，如图5d所示。可替换地，通过下述步骤来产生空隙405：从基板102的顶面蚀刻基板102的第一部分，并且从基板102的底面蚀刻或研磨基板102的第二部分。在替换实施例中，可以使用本领域中已知的其它技术在基板102中产生空隙405。
图5e示出电感器420的平面图，其中线x表示图5a-5d的截面图被截取的位置。在实施例中，导体104形成围绕空隙405的“U”形，然而，在替换实施例中，导体的形状可以不同。如所示，磁性材料108被沉积在基板102和导体104的至少一部分上。在本发明的替换实施例中，空隙405的尺寸和形状以及磁性材料108的量和几何分布可以不同。
图6a-6e示出表明实施例电感器430的制作的截面图和平面图。图6a示出在将伪层305布置在基板102上方之后基板102的截面图。在伪层305上方沉积和构图导体104，如图6b所示。伪层305然后被蚀刻掉，如图6c所示，并且磁性材料108被沉积，如图6d所示。图6e示出电感器430的平面图，其中线x表示图6a-6d的截面图被截取的位置。在实施例中，导体104形成“U”形，然而，在替换实施例中，导体的形状可以不同。如所示，磁性材料108被沉积在基板102和导体104的至少一部分上。在本发明的替换实施例中，磁性材料108的量和几何分布可以不同。
图7a-7d示出表明实施例电感器440的制作的截面图和平面图。图7a示出在根据本领域中已知的技术沉积和构图导体104之后基板102的截面图。在导体104的一部分下面从基板102蚀刻空腔109，如图7b所示。磁性材料108被沉积，如图7c所示。图7d示出电感器440的平面图，其中线x表示图7a-7c的截面图被截取的位置。在实施例中，导体104形成“U”形，然而，在替换实施例中，导体104的形状可以不同。如所示，磁性材料108被沉积以包围导体104的一部分和空腔109。在本发明的替换实施例中，空腔109的尺寸和形状以及磁性材料108的量和几何分布可以不同。
图8a-8e示出表明实施例电感器450的制作的截面图和平面图。图8a示出在使用本领域中已知的技术在基板102中蚀刻出空腔407之后基板102的截面图。然后，导体104被沉积在空腔407中，如图8b所示。在导体104的一部分下面从基板102蚀刻空腔109，如图8c所示，并且磁性材料108被沉积，如图8d所示。图8e示出电感器450的平面图，其中线x表示图8a-8d的截面图被截取的位置。在实施例中，导体104形成“U”形，然而，在替换实施例中，导体的形状可以不同。如所示，磁性材料108被沉积在导体104的周围。在本发明的替换实施例中，空腔109的尺寸和形状以及磁性材料108的量和几何分布可以不同。
图9a-9f示出表明本发明的实施例电感器460的制作的截面图和平面图。图9a示出在基板102上沉积导电层462、在导电层462上沉积伪层466以及在伪层466上沉积导电层464之后基板102的截面图。在实施例中，伪层466是氧化物层，然而，可以使用其它材料。根据本领域中已知的技术来构图和蚀刻导电层462和464以及伪层466。接下来，蚀刻伪层466，留下如图9b所示的间隙，并且从基板102从导电线462下面蚀刻空腔109，如图9c所示。磁性材料108被沉积在导电线462和464周围以及空腔109内，如图9d所示。
图9e示出电感器460的平面图，其中线x表示图9a-9d的截面图被截取的位置。在实施例中，导体464形成简单线条，然而，在替换实施例中，导体的形状可以不同。在本发明的替换实施例中，空腔109的尺寸和形状以及磁性材料108的量和几何分布可以不同。图9f示出表明通路468的电感器的侧截面图，该通路将底部导体462耦合到顶部导体464。
图10a-10e示出表明实施例电感器470的制作的截面图和平面图。图10a示出在基板102中沉积导电层462、在导电层462（和基板102）上沉积伪层466以及在伪层466上沉积导电层464之后基板102的截面图。根据本领域中已知的技术来构图和蚀刻导电层464以及伪层466。接下来，蚀刻伪层466，留下如图10b所示的在导电层462和464之间的间隙。从基板102从导电线462下面和周围蚀刻空腔109，如图10c所示。磁性材料108被沉积在导电线462和464周围以及空腔109内，如图10d所示。
图10e示出电感器470的平面图，其中线x表示图10a-10d的截面图被截取的位置。在实施例中，导体464形成简单线条，然而，在替换实施例中，导体的形状可以不同。在本发明的替换实施例中，空腔109的尺寸和形状以及磁性材料108的量和几何分布可以不同。
图11a-11c示出实施例导体形状和磁性材料几何分布的平面图实例。图11a示出在端子111之间具有简单线条形状的导体104的平面图。磁性材料108被布置在导体104的一部分上。图11b示出在端子111之间具有环形状的导体104的平面图。磁性材料108被布置在导体104的成环部分上。图11c示出在端子111之间具有螺旋形状的导体104的平面图。磁性材料108被布置在导体104的螺旋部分的大约一半上。图11a-11c中的导体104的几何形状是可能的导体形状和磁性材料分布的非排他性实例。在本发明的替换实施例中，可以获得其它导体形状和磁性材料分布几何形状。
图12示出根据本发明的实施例的电感器1200的截面图。电感器1200具有基板102，其中沉积导体层1204。在实施例中，通过在导体与基板102之间使用隔离层（未示出）将导体与基板102隔离。连接衬垫1206位于基板102的顶部上并且耦合到导体层1204。结合线1208借助焊料球1212将每个连接衬垫1206耦合到封装引脚1214。基板102被布置在引线框1210上。磁性材料108包围基板102。在实施例中，导电层1204由铜制成，并且基板102包括硅。在替换实施例中，可以使用其它材料。在另外的实施例中，基板102和导体1204的结构和关系可以符合这里公开的其它实施例。
在实施例中，使用本领域中已知的现有封装机械和工艺，并且利用诸如CoZrTa, CoFeHfO, CoAlO, FeSiO, CoFeAlO, CoNbTa, CoZr和其它非晶钴合金, NiMoFe, NiFe, NiZn或其它镍合金, FeSiO, FeCuNbSiB或其它铁合金, MnZn或其它锰合金的磁性材料来替换封装中使用的现有模塑料，来制作电感器1200。
图13a和13b示出实施例电感器1300。图13a示出使用直通硅通路（TSV）方法的电感器1300的平面图。电感器1300包括导体1306和半导体基板1302。图13b示出在图13a所示的线x处截取的电感器1300的截面图。电感器1300被制作在半导体基板上，该半导体基板在硅层1302上具有隔离层。导体1306由铜制成，其被布置在以具有隔离层和阻挡层以防止Cu扩散到Si中的叠层1308为衬里的深沟槽中。在一些实施例中，叠层1308还具有助粘剂。从基板蚀刻芯部1320和划片线（scribe line）1321，其以钝化层1312为衬里。基板和芯部1320被磁性材料（未示出）包围以形成围绕导体1306的磁环。
使用TSV方法提供了从顶到底的低电阻和低电感接触。在本发明的实施例中，TSV没有在基板1302的背面上被接触，而是用于提供垂直集成的铜线。通过使用TSV方法，低截面面积和高边长比（edge ratio）可以在非常小的区域上提供高电流能力和低电阻电感器。
特定实施例的优点包括在电感器芯部中具有磁性材料的高截面面积以避免磁饱和。这种高截面面积为每单位电路板空间的高电感留出余地。而且，对于在形成导体之后在后来的工艺阶段提供施加磁性材料的实施例来说，导体本身的形成不会对磁性材料造成污染问题。而且，具有低磁阻的无缝磁性材料可用于一些在单个步骤中施加磁性材料的实施例中。
在本发明的实施例中，电感器可以与诸如通过典型半导体工艺制作的电容器、电阻器的其它无源部件集成，以及易于与诸如ESD保护元件、二极管或晶体管的有源器件单片集成。例如，图14a示出其上布置了具有导体1404和芯部1402的电感器1406的基板1401。在同一基板上在电感器1406旁边堆叠沟槽电容器1408。图14b示出基板1401，在该基板上将电感器1406布置在堆叠的沟槽电容器1408和LDMOS开关1410旁边。在替换实施例中，在基板1401上可以布置其它电路和元件。
本发明的一些实施例与常规芯片电感器相比在低串联电阻下提供较高电感。而且，一些实施例，由于在一个基板上使用多个器件的并行工艺而使得制造更节省成本。实施例通过使用填充工艺（诸如印刷、注入或其它方法）还提供更容易且节省成本地施加磁性材料，甚至是采用复杂几何形状的磁性材料。
在实施例中，模具材料的双用途是可能的。例如，在封装工艺中使用磁性材料提供了标准保护并且处理了支撑以及提供闭合磁环。对于紧凑且不昂贵的集成，多种晶片级包装（WLP）和系统级封装（SiP）组装技术可用于本发明的实施例。在一些实施例中，磁性材料的构图都不是必须的，因为几何形状是由前面形成的空腔给出的。
在不需要磁性材料的烘焙步骤的本发明的实施例中，工艺可与许多集成电路工艺兼容，因为基板没有被暴露于高温。
本领域技术人员还容易理解，材料和方法可以改变同时仍保持在本发明的范围内。还认识到，本发明提供了除用于说明实施例的具体情形之外的许多适用发明构思。因此，所附权利要求旨在将这些工艺、机器、制造、物质构成、装置、方法或步骤包括在其范围内。

Claims (29)

1. 一种电感器，包括：
基板；
布置在基板上的导体；和
包围导体的至少第一部分的无缝铁磁材料。
2. 如权利要求1的电感器，其中导体的至少第二部分接触基板。
3. 如权利要求1的电感器，其中导体包括环。
4. 如权利要求1的电感器，进一步包括电耦合到导体的衬垫。
5. 如权利要求1的电感器，其中基板被布置在引线框上。
6. 如权利要求5的电感器，进一步包括被耦合在引线框上的衬垫和耦合到导体的衬垫之间的结合线。
7. 如权利要求1的电感器，其中导体具有包括悬浮在基板上的第一部分和悬浮在第一部分上的第二部分的截面。
8. 如权利要求1的电感器，其中基板包括在导体的至少第二部分下面的凹陷部分，该凹陷部分包括在基板的顶表面下第一距离处的底表面。
9. 如权利要求1的电感器，进一步包括布置在导体的至少第二部分下面的支撑层。
10. 如权利要求1的电感器，进一步包括布置在基板上的电路。
11. 如权利要求10的电感器，其中该电路耦合到导体。
12. 如权利要求1的电感器，其中导体包括多个绕组。
13. 一种制造电路的方法，该方法包括：
在基板上沉积导电线；
除去基板与导电线的至少一部分相邻的部分；以及
沉积无缝磁性材料以包围所述导电线的所述至少一部分。
14. 如权利要求13的方法，进一步包括形成基板，其中形成基板包括在沉积导电线之前在第一基板层上沉积伪层，其中所述除去基板与导电线的至少一部分相邻的部分包括除去在所述导电线的所述至少一部分之下的伪层的至少一部分。
15. 如权利要求13的方法，其中所述除去基板与导电线的至少一部分相邻的部分包括在所述导电线的所述至少一部分之下在基板的至少一部分中蚀刻出空腔。
16. 如权利要求13的方法，其中所述在基板上沉积导电线包括在基板内部沉积导电线。
17. 如权利要求13的方法，其中所述在基板上沉积导电线包括在基板上方沉积导电线。
18. 如权利要求13的方法，其中除去基板的所述部分包括穿过整个基板来蚀刻所述基板的所述部分。
19. 如权利要求13的方法，进一步包括形成耦合到导电线的衬垫。
20. 如权利要求13的方法，其中沉积无缝磁性材料包括沉积磁性模具材料。
21. 如权利要求20的方法，其中沉积磁性模具材料包括围绕导电线注入包括磁性颗粒的聚合物。
22. 如权利要求13的方法，其中所述电路包括电感器。
23. 如权利要求13的方法，其中所述沉积无缝磁性材料包括沉积磁性颗粒。
24. 如权利要求13的方法，其中除去基板的所述部分包括：
从基板的顶面蚀刻基板的第一部分；以及
从基板的背面研磨或蚀刻基板的第二部分。
25. 一种形成电感器的方法，该方法包括：
提供基板；
在基板上形成导电线；
蚀刻基板与导电线的至少一部分相邻的部分；以及
围绕所述导电线的所述至少一部分形成无缝磁性材料。
26. 如权利要求25的方法，其中基板包括硅。
27. 如权利要求25的方法，其中形成导电线包括在基板上布置铜。
28. 如权利要求25的方法，其中形成无缝磁性材料包括：
利用包括铁氧体颗粒的模具材料形成模具，形成模具包括使用具有限定无缝磁性材料的外形尺寸的空腔的铸模工具。
29. 如权利要求25的方法，其中蚀刻基板的所述部分包括蚀刻在导电线下面的基板。
CN201110005514.2A 2010-01-12 2011-01-12 用于集成电感器的系统和方法 Active CN102148089B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/686,164 US8436707B2 (en) 2010-01-12 2010-01-12 System and method for integrated inductor
US12/686164 2010-01-12

Publications (2)

Publication Number Publication Date
CN102148089A true CN102148089A (zh) 2011-08-10
CN102148089B CN102148089B (zh) 2014-05-07

Family

ID=44258106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110005514.2A Active CN102148089B (zh) 2010-01-12 2011-01-12 用于集成电感器的系统和方法

Country Status (3)

Country Link
US (3) US8436707B2 (zh)
CN (1) CN102148089B (zh)
DE (2) DE102011122923B3 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446916A (zh) * 2010-10-07 2012-05-09 英飞凌科技股份有限公司 具有磁芯电感器的集成电路及其制造方法
CN103117267A (zh) * 2011-09-19 2013-05-22 英飞凌科技股份有限公司 用于电隔离的信号传输的半导体装置以及用于制造此类装置的方法
CN103515077A (zh) * 2012-05-31 2014-01-15 三星电机株式会社 片式电感器
CN105355360A (zh) * 2012-04-24 2016-02-24 乾坤科技股份有限公司 电磁器件及其制作方法
CN106252334A (zh) * 2015-06-09 2016-12-21 英飞凌科技美国公司 具有嵌入式输出电感器的半导体封装体
US20200091053A1 (en) * 2018-09-14 2020-03-19 Intel Corporation Integrated circuit package supports having inductors with magnetic material

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9001527B2 (en) * 2008-02-18 2015-04-07 Cyntec Co., Ltd. Electronic package structure
US8513771B2 (en) * 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
US9921640B2 (en) * 2012-09-28 2018-03-20 Intel Corporation Integrated voltage regulators with magnetically enhanced inductors
US9264013B2 (en) * 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
US9048128B2 (en) * 2013-10-03 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd Inductor structure with magnetic material
DE102014100119B4 (de) * 2014-01-07 2022-07-14 Infineon Technologies Ag Magnetpackage und Verfahren zum Herstellen eines Magnetpackage
JP6224274B2 (ja) * 2014-12-24 2017-11-01 インテル コーポレイション スタックされた集積回路パッケージに集積されたパッシブコンポーネント
WO2016109696A1 (en) * 2015-01-02 2016-07-07 Voxei8, Inc. Electrical communication with 3d-printed objects
US11270959B2 (en) * 2018-03-23 2022-03-08 Intel Corporation Enabling magnetic films in inductors integrated into semiconductor packages
US10672859B2 (en) 2018-06-27 2020-06-02 Intel Corporation Embedded magnetic inductor
CN111200062B (zh) * 2019-12-30 2023-11-03 电子科技大学 一种基于纳米颗粒填充工艺的微型化电感制作方法和电感

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819079A (zh) * 2006-03-07 2006-08-16 银川开发区银利电器有限责任公司 一种变压器或电感的制造方法
US7187263B2 (en) * 2003-11-26 2007-03-06 Vlt, Inc. Printed circuit transformer
CN101447275A (zh) * 2007-11-29 2009-06-03 台湾积体电路制造股份有限公司 螺旋电感结构及其制备方法与封装结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2465276A (en) 1948-02-25 1949-03-22 Stewart Warner Corp Magnetic mold
US3013030A (en) * 1957-12-12 1961-12-12 Merck & Co Inc Manganese salts of pregnane series steroid 21-phosphates
US4873757A (en) * 1987-07-08 1989-10-17 The Foxboro Company Method of making a multilayer electrical coil
US5547599A (en) 1989-03-17 1996-08-20 Raytheon Company Ferrite/epoxy film
JPH0319358A (ja) 1989-06-16 1991-01-28 Matsushita Electron Corp 半導体集積回路
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
US5361768A (en) 1992-06-30 1994-11-08 Cardiovascular Imaging Systems, Inc. Automated longitudinal position translator for ultrasonic imaging probes, and methods of using same
WO1994017558A1 (en) * 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5821846A (en) 1995-05-22 1998-10-13 Steward, Inc. High current ferrite electromagnetic interference suppressor and associated method
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
JP3838730B2 (ja) 1997-02-13 2006-10-25 株式会社メイト 軟磁性複合材料
US6013939A (en) * 1997-10-31 2000-01-11 National Scientific Corp. Monolithic inductor with magnetic flux lines guided away from substrate
DE69930134T2 (de) 1998-09-17 2006-12-21 Koninklijke Philips Electronics N.V. Verfahren zur herstellung eines halbleiterkörpers auf dessen oberfläche sich eine spule mit magnetischem kern befindet
US6287931B1 (en) 1998-12-04 2001-09-11 Winbond Electronics Corp. Method of fabricating on-chip inductor
JP3509058B2 (ja) 1998-12-15 2004-03-22 Ｔｄｋ株式会社 積層フェライトチップインダクタアレイ
US6191468B1 (en) 1999-02-03 2001-02-20 Micron Technology, Inc. Inductor with magnetic material layers
JP2001023822A (ja) 1999-07-07 2001-01-26 Tdk Corp 積層フェライトチップインダクタアレイおよびその製造方法
US6480086B1 (en) * 1999-12-20 2002-11-12 Advanced Micro Devices, Inc. Inductor and transformer formed with multi-layer coil turns fabricated on an integrated circuit substrate
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
WO2004040599A1 (en) * 2002-10-31 2004-05-13 Delta Energy Systems (Switzerland) Ag A circuit board with a planar magnetic element
US7852185B2 (en) * 2003-05-05 2010-12-14 Intel Corporation On-die micro-transformer structures with magnetic materials
US7061359B2 (en) 2003-06-30 2006-06-13 International Business Machines Corporation On-chip inductor with magnetic core
ATE358330T1 (de) 2003-12-10 2007-04-15 Freescale Semiconductor Inc Verfahren um ein element herzustellen welches einen von magnetischem material umgebenen elektrischen leiter enthält
US7262680B2 (en) * 2004-02-27 2007-08-28 Illinois Institute Of Technology Compact inductor with stacked via magnetic cores for integrated circuits
US7463131B1 (en) 2005-01-24 2008-12-09 National Semiconductor Corporation Patterned magnetic layer on-chip inductor
US7208345B2 (en) 2005-05-11 2007-04-24 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device
JPWO2009028247A1 (ja) * 2007-08-31 2010-11-25 スミダコーポレーション株式会社 コイル部品及びそのコイル部品の製造方法
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
US8143952B2 (en) * 2009-10-08 2012-03-27 Qualcomm Incorporated Three dimensional inductor and transformer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187263B2 (en) * 2003-11-26 2007-03-06 Vlt, Inc. Printed circuit transformer
CN1819079A (zh) * 2006-03-07 2006-08-16 银川开发区银利电器有限责任公司 一种变压器或电感的制造方法
CN101447275A (zh) * 2007-11-29 2009-06-03 台湾积体电路制造股份有限公司 螺旋电感结构及其制备方法与封装结构

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446916A (zh) * 2010-10-07 2012-05-09 英飞凌科技股份有限公司 具有磁芯电感器的集成电路及其制造方法
US8975612B2 (en) 2010-10-07 2015-03-10 Infineon Technologies Ag Integrated circuits with magnetic core inductors and methods of fabrications thereof
CN102446916B (zh) * 2010-10-07 2016-08-31 英飞凌科技股份有限公司 具有磁芯电感器的集成电路及其制造方法
CN103117267A (zh) * 2011-09-19 2013-05-22 英飞凌科技股份有限公司 用于电隔离的信号传输的半导体装置以及用于制造此类装置的方法
CN103117267B (zh) * 2011-09-19 2016-06-29 英飞凌科技股份有限公司 用于电隔离的信号传输的半导体装置以及用于制造此类装置的方法
CN105355360A (zh) * 2012-04-24 2016-02-24 乾坤科技股份有限公司 电磁器件及其制作方法
CN103515077A (zh) * 2012-05-31 2014-01-15 三星电机株式会社 片式电感器
US9660013B2 (en) 2012-05-31 2017-05-23 Samsung Electro-Mechanics Co., Ltd. Chip inductor
CN106252334A (zh) * 2015-06-09 2016-12-21 英飞凌科技美国公司 具有嵌入式输出电感器的半导体封装体
CN106252334B (zh) * 2015-06-09 2019-04-19 英飞凌科技美国公司 具有嵌入式输出电感器的半导体封装体
US20200091053A1 (en) * 2018-09-14 2020-03-19 Intel Corporation Integrated circuit package supports having inductors with magnetic material

Also Published As

Publication number Publication date
DE102011002578A1 (de) 2011-07-14
DE102011122923B3 (de) 2016-02-04
CN102148089B (zh) 2014-05-07
DE102011002578B4 (de) 2013-07-11
US20130239404A1 (en) 2013-09-19
US10008318B2 (en) 2018-06-26
US8436707B2 (en) 2013-05-07
US20160372256A1 (en) 2016-12-22
US20110169596A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
CN102148089B (zh) 用于集成电感器的系统和方法
KR101792281B1 (ko) 파워 인덕터 및 그 제조 방법
US8470612B2 (en) Integrated circuits with magnetic core inductors and methods of fabrications thereof
US8907447B2 (en) Power inductors in silicon
US20170309700A1 (en) Integrated inductor for integrated circuit devices
US7666688B2 (en) Method of manufacturing a coil inductor
EP2811514A2 (en) Moulded semiconductor package with capacitive and inductive components
US20030155661A1 (en) Radio-frequency power component, radio-frequency power module, method for producing a radio-frequency power component, and method for producing a radio-frequency power module
WO2011025897A1 (en) Transformer signal coupling for flip-chip integration
CN104715919B (zh) 用于制造用于芯片装置的感应芯的方法及芯片装置
CN104969312A (zh) 无基板分立耦合电感器结构
US9735102B2 (en) High voltage device
US7978043B2 (en) Semiconductor device
CN109155309A (zh) 具有背侧集成式电感组件的半导体裸片
US20170154722A1 (en) Coupling inductors in an ic device using interconnecting elements with solder caps and resulting devices
US7209026B2 (en) Integrated package inductor for integrated circuit devices
CN103972217A (zh) 集成无源电容扇出型晶圆级封装结构及制作方法
CN104465329A (zh) 一种基板内置环形磁芯电感的工艺方法
CN102867615A (zh) 低构形高功率电感器
US20150311271A1 (en) Landside embedded inductor for fanout packaging
CN108305855B (zh) 电子封装件及其基板结构
CN218038804U (zh) 电感结构
CN118173344A (zh) 电感器结构及其导磁体与制法
CN116682647A (zh) Lc集成磁封装电源模块及制备工艺
CN116798964A (zh) 封装结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant