CN103811309B - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供衬底，所述衬底包括第一区域和第二区域，所述第二区域包围所述第一区域，所述衬底的第二区域表面高于第一区域表面，所述第二区域内形成有平面电感，所述平面电感包围第一区域；在所述第一区域内形成第一凹槽；在所述衬底上以及第一凹槽内形成磁性材料层；采用无掩膜刻蚀工艺，去除位于所述衬底上的部分磁性材料层，形成位于所述第一凹槽内的磁性层，所述磁性层能提高通过所述平面电感的磁通量。上述方法可以提高平面电感的性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

在现有的集成电路，例如CMOS射频集成电路中，电感是一种重要的电学器件，其性能参数直接影响了集成电路的性能。现有技术中，集成电路中的电感大多采用平面电感，例如平面螺旋电感。所述平面电感为金属导线在衬底或介质层表面绕制而成，相对于传统的绕线电感，平面电感具有成本低、易于集成、噪声小和功耗低的优点，更重要的是能与现今的集成电路工艺兼容。

现有技术中，在标准CMOS工艺中，所述平面电感的面积较小，并且形成在半导体衬底或者介质层中，所述半导体衬底和介质层的磁导率较低，使得所述平面电感的电感值较低。

现有可以通过增加所述平面电感的线圈数量来增加平面电感的电感值，但是这样会增加电感的面积，降低集成电路的集成度。

所以所述平面电感的性能有待进一步的提高。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，提高平面电感的电感值。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域，所述第二区域包围所述第一区域，所述衬底的第二区域表面高于第一区域表面；所述第二区域内形成有平面电感，所述平面电感包围第一区域；在所述第一区域内形成第一凹槽；在所述衬底上以及第一凹槽内形成磁性材料层；采用无掩膜刻蚀工艺，去除位于所述衬底上的部分磁性材料层，形成位于所述第一凹槽内的磁性层，所述磁性层能提高通过所述平面电感的磁通量。

可选的，形成所述第一凹槽的方法包括：在衬底上形成具有第一开口的第一图形化掩膜层，所述第一开口位于第一区域表面；以所述第一图形化掩膜层为掩膜刻蚀所述衬底，在所述衬底内的第一区域内形成第一凹槽。

可选的，还包括：位于第二区域内未被所述平面电感包围的焊盘，位于所述衬底表面的钝化层。

可选的，形成所述第一凹槽的方法包括：在所述钝化层表面形成具有第一开口和第二开口的第二图形化掩膜层，所述第一开口暴露出第一区域上的部分钝化层表面，所述第二开口暴露出焊盘上方的钝化层表面；以所述第二图形化掩膜层为掩膜，以所述焊盘表面作为停止层，刻蚀所述钝化层和衬底，在所述焊盘表面形成第二凹槽，在所述第一区域内形成第一凹槽。

可选的，形成所述第一凹槽的方法包括：在所述钝化层表面形成具有第二开口的第三图形化掩膜层，所述第二开口暴露出焊盘上方的钝化层表面；以所述第三图形化掩膜层为掩膜，刻蚀所述钝化层和衬底，在所述焊盘表面形成第二凹槽后去除所述第三图形化掩膜层；在所述钝化层表面形成具有第一开口的第四图形化掩膜层，所述第一开口暴露出第一区域上的部分钝化层表面；以所述第四图形化掩膜层为掩膜刻蚀所述钝化层和衬底，在所述第一区域内形成第一凹槽，然后去除所述第四图形化掩膜层。

可选的，在所述衬底上以及第一凹槽内形成的磁性材料层还覆盖第二凹槽的内壁表面。

可选的，采用无掩膜刻蚀工艺去除位于所述衬底上的部分磁性材料层的方法包括：对所述磁性材料层进行各向异性刻蚀，去除位于所述钝化层的水平表面、第二凹槽底部表面的部分磁性材料层；采用各向同性刻蚀工艺刻蚀去除第一凹槽内部分厚度的磁性材料层以及所述第二凹槽的侧壁表面、钝化层的垂直表面上残留的部分磁性材料层，在所述第一凹槽内形成磁性层。

可选的，所述磁性层的材料为铁、钴、镍中的一种或几种金属材料，或者铁、钴、镍中的两种或三种金属的合金、或者锰锌合金。

可选的，所述磁性材料层的材料为NiFe合金，所述NiFe合金中Ni的含量范围为50%～95%。

为解决上述问题，本发明还提供一种采用上述半导体结构的形成方法所形成的半导体结构，包括：衬底，所述衬底包括第一区域和第二区域，所述第二区域包围所述第一区域，所述衬底的第二区域表面高于第一区域表面；位于所述衬底的第二区域内的平面电感；位于所述衬底的第一区域内的第一凹槽；位于所述第一凹槽内的磁性层，所述磁性层能提高所述平面电感工作时的磁通量。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在被衬底内的平面电感包围的第一区域内形成第一凹槽，然后在所述第一凹槽内形成磁性层，所属磁性层能够提高通过所述平面电感的磁通量，从而提高所述平面电感的电感值，提高所述平面电感的性能。

进一步的，本发明的所述衬底内还形成有位于平面电感外侧的焊盘，并且在所述焊盘和被平面电感包围的衬底内同时分别形成第二凹槽和第一凹槽，后续可以在所述焊盘表面的第二凹槽内形成焊球，从而形成封装结构。在形成所述第二凹槽的同时，形成第一凹槽，可以减少工艺步骤，降低工艺成本。

进一步的，所述第一凹槽和第二凹槽还可以通过不同的图形化掩膜层为掩膜分开形成，这样可以更好的控制形成的第一凹槽的深度，所述第一凹槽的深度越大后续在第一凹槽内形成的磁性层的厚度越大，对平面电感的电感值的提高效果越好。

进一步的，本发明的技术方案中，通过在钝化层表面、第一凹槽和第二凹槽的内壁表面形成磁性材料层，然后对所述磁性材料层进行刻蚀处理，形成位于所述第一凹槽内的磁性层，所采用的工艺方法与现有的半导体工艺兼容，可以减少工艺成本。

附图说明

图1至图6是本发明的实施例的所述平面电感的形成过程的结构示意图；

图7是采用本实施例的方法形成所述磁性层之前与之后的平面电感所对应的电感值曲线。

具体实施方式

如背景技术中所述，现有形成的平面电感的电感值较低，电感的性能较低。

研究发现，由于现有平面电感的面积较小，并且主要形成在介质层或半导体衬底内，而所述半导体衬底以及介质层均为非磁性材料，磁导率较低，使得形成的平面电感的电感值较低。

本发明的技术方案在所述平面电感包围的衬底的第一区域内形成第一凹槽，在所述第一凹槽内形成磁性层，以提高通过平面电感的磁通量，从而提高电感的电感值。并且本发明的技术方案中，形成所述磁性层的方法采用半导体工艺，与现有的半导体技术兼容。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图1，提供衬底100，所述衬底100包括第一区域I和第二区域II，所述第二区域II包围所述第一区域I，所述第二区域II的表面高于第一区域I的表面；所述第二区域II内形成有平面电感300，所述平面电感300包围所述第一区域I。

所述衬底100的材料可以是半导体材料，包括硅、锗、锗化硅、砷化镓等半导体材料，所述衬底100可以是体材料也可以是复合结构如绝缘体上硅。所述衬底100还可以为在衬底表面形成有多层半导体材料层、金属材料层的多层堆栈结构。

在本发明的其它实施例中，所述衬底100包括基底和位于基底表面的介质层，所述介质层作为半导体器件的层间介质层。在所述衬底100内还可以形成有插塞等金属互连结构。所述衬底100的材料为氧化硅、氮化硅、低K介电材料或超低K介电材料。

本领域的技术人员可以根据衬底100上形成的半导体器件选择衬底100的类型，因此所述衬底100的类型不应限制本发明的保护范围。

本实施例中，所述衬底100为介质层，材料为氧化硅。所述衬底100的第二区域II内形成有平面电感300，所述平面电感300为平面线圈结构。图1中仅示出了平面电感的部分横截面示意图。

在本实施例中，所述衬底100的第二区域II内还形成有下层金属层201、位于所述下层金属层201上方的焊盘203以及连接所述焊盘203和下层金属层201的互连件202。所述平面电感300和焊盘203均为顶层金属材料，由于顶层金属材料与衬底100下方的半导体衬底的距离较大，可以降低平面电感300与衬底100之间的寄生电容，并且所述顶层金属的厚度较大，可以降低所述平面电感的电阻，减少损耗。所述下层金属层201可以是金属互连线，与衬底100下方的半导体器件连接。

本实施例中，所述衬底100表面还形成有钝化层400，所述钝化层400用于保护所述衬底100。所述钝化层400的材料为氮化硅。所述下层金属层201、互连件202以及焊盘203位于第二区域II内，未被所述平面电感300的线圈包围。由于所述焊盘203和平面电感300为顶层金属，表面高于第二区域II的表面，并且，后续不会再在所述介质层100上方形成钝化层400作为芯片保护层之后，不会再在所述钝化层400上方形成其他半导体器件，所以，为了节约工艺步骤和成本，在形成所述钝化层之后，不需要再进行平坦化工艺，从而就导致所述第一区域I的表面高于第二区域II的表面。

现有的半导体工艺中，后续要刻蚀所述焊盘203上方的钝化层和介质层，暴露出焊盘的表面，形成开口，在所述开口内形成焊球，作为封装结构。

请参考图2，在所述钝化层400表面形成具有第一开口501和第二开口502的第二图形化掩膜层500，所述第一开口501暴露出被所述平面电感线圈包围的部分衬底100的第一区域I上的钝化层400的部分表面，所述第二开口502暴露出焊盘203上方的钝化层400的部分表面。

所述第二图形化掩膜层500内的第一开口501和第二开口502分别定义了后续在第一区域I内形成的第一凹槽的位置以及在焊盘203上形成的第二凹槽的位置。

所述第二图形化掩膜层500内还可以形成有多个位于第一区域I上的第一开口。

所述第二图形化掩膜层500的材料可以是光刻胶层或氧化硅等其它掩膜层材料。

请参考图3，以所述第二图形化掩膜层500（请参考图2）为掩膜，以所述焊盘203表面作为停止层，刻蚀所述钝化层400和衬底100，在所述焊盘203表面形成第二凹槽402，在所述衬底100的第一区域I内形成第一凹槽401，然后去除所述第二图形化掩膜层500（请参考图2）。

刻蚀所述钝化层400和衬底100的工艺可以是各向异性刻蚀工艺。本实施例中，采用干法刻蚀工艺刻蚀所述钝化层400和衬底100，所述干法刻蚀工艺采用的刻蚀气体可以是CF4、CHF3、C2F6中的一种或几种组合。

所述刻蚀过程可以通过刻蚀时间控制，所述刻蚀工艺以所述焊盘203作为刻蚀停止层。为了确保充分暴露出焊盘203的表面，当刻蚀所述钝化层400和介质层100到达焊盘203表面时，还会进行一定时间的过刻蚀直至所述刻蚀过程达到预设的刻蚀时间。由于所述焊盘203在所述干法刻蚀过程的刻蚀速率很低，所述第二凹槽402的深度与焊盘表面到其上方的钝化层400的表面之间的距离基本相同。所述过刻蚀的过程中，所述第一凹槽401的深度会继续加深，直到刻蚀停止。所以，所述第一凹槽401的深度略大于第二凹槽402的深度，所述第一凹槽401的深度由所述焊盘203表面到达钝化层300表面的距离以及过刻蚀的时间决定。

形成所述第一凹槽401和第二凹槽402之后，采用湿法刻蚀工艺或者灰化工艺去除所述第二图形化掩膜层500（请参考图2）。

所述第二凹槽402用于暴露出焊盘203的表面，以便在所述焊盘203的表面形成焊球，以形成封装结构。

所述第一凹槽401的宽度范围为0.1微米～10微米，可以形成多个第一凹槽401，相邻第一凹槽401之间的间距范围为0.3微米～20微米。

所述第一凹槽401位于第一区域I内，后续在第一凹槽401内形成的磁性层被平面电感300的线圈包围，可以提高通过所述平面电感300内的磁通量，从而提高所述平面电感300的电感值。

并且，本实施例中，所述第一凹槽401与焊盘203顶部的第二凹槽402同时形成，只需要一次光刻-刻蚀过程，不需要增加额外的掩膜层，在形成位于所述焊盘203表面的第二凹槽402的基础上，同时形成了第一凹槽401，与现有的工艺兼容，可以简化工艺流程，降低工艺成本。

在本发明的其它实施例中，也可以分别形成所述第一凹槽401和第二凹槽402。具体的，分别形成所述第一凹槽401和第二凹槽402的方法可以是：在所述钝化层400表面形成具有第二开口的第三图形化掩膜层，所述第二开口暴露出焊盘203上方的钝化层表面；以所述第三图形化掩膜层为掩膜，刻蚀所述钝化层400和衬底100，在所述焊盘203表面形成第二凹槽402，然后去除所述第三图形化掩膜层；在所述钝化层400表面形成具有第一开口的第四图形化掩膜层，所述第一开口暴露出衬底100的第一区域I上的部分钝化层400表面；以所述第四图形化掩膜层为掩膜刻蚀所述钝化层400和衬底100，在所述第一区域I内形成第一凹槽401，然后去除所述第四图形化掩膜层。

可以采用上述方法，在所述焊盘203上形成第二凹槽402之后，再形成第一凹槽401；也可以先形成所述第一凹槽401之后，再形成所述第二凹槽402。

在所述第一凹槽401和第二凹槽402分开形成的情况下，所述第二凹槽402的深度依旧是焊盘203表面与其上方的钝化层400表面的距离，而第一凹槽401的深度则可以大于或者小于所述第二凹槽402的深度。发明人通过研究发现，所述第二凹槽402的深度越大，后续在所述第二凹槽402内形成的磁性层的厚度越大，对平面电感300的性能提高越大。所以，本发明的具体实施例中，可以在单独刻蚀所述第一凹槽401的过程中，适当加大所述第一凹槽401的深度，以最大程度的提高所述平面电感的性能。

在本发明的其它实施例中，所述衬底100的第二区域II内未形成焊盘，可以单独在所述第一区域I内形成第一凹槽401。

请参考图4，在所述钝化层400表面、第一凹槽401（请参考图3）内以及第二凹槽402的内壁表面形成磁性材料层600。

所述磁性材料层600的材料为高磁导率的材料，例如可以铁、钴、镍中的一种或几种金属材料，或者铁、钴、镍中的两种或三种金属的合金、或者锰锌合金等材料，特别的，所述磁性材料层600可以是具有较高的弱磁场磁导率的磁性材料。

本实施例中，采用的磁性材料层600的材料为NiFe合金。所述磁性材料600中Ni的含量范围为50%～95%。

所述磁性材料层600的形成工艺可以是化学气相沉积工艺或物理气相沉积工艺。本实施例中，采用溅射工艺形成所述磁性材料层600。具体的，所述溅射工艺采用的靶材为NiFe合金，其中Ni和Fe的比例范围为50%～95%，所述靶材中Ni和Fe的比例决定了后续形成的磁性材料层600中的Ni和Fe的比例；溅射反应腔内压强为1E-9Torr～1E-8Torr,溅射温度范围为100℃～300℃；形成的所述磁性材料层600的厚度为100埃～50000埃，所述磁性材料层的厚度与所述第一凹槽厚度的1/2相当或者略大于所述第一凹槽401厚度的1/2，从而可以使得第一凹槽两侧侧壁表面形成的磁性材料层发生闭合，填充满所述第一凹槽401（请参考图3）的下部分或者填充满整个第一凹槽401（请参考图3），仅在所述第一凹槽401（请参考图3）上方有部分未闭合区域，或者所述磁性材料层600在第一凹槽上方完全闭合。

请参考图5，采用无掩膜刻蚀工艺，对所述磁性材料层600进行各向异性刻蚀，去除位于所述钝化层400表面、第二凹槽402表面的部分磁性材料层600。

本实施例中，采用干法刻蚀工艺刻蚀所述磁性材料层，所述干法刻蚀工艺为各向异性刻蚀工艺，具体的，所述干法刻蚀刻蚀采用的刻蚀气体为Ar。

去除位于所述钝化层400表面、第二凹槽402表面的部分磁性材料层之后，在第二凹槽402的侧壁表面以及钝化层400的垂直表面上会有残留的部分磁性材料层600，后续工艺中需要去除所述残留的磁性材料层。

请参考图6，采用各向同性刻蚀工艺刻蚀去除第一凹槽401（请参考图3）内部分厚度的磁性材料层600（请参考图5）以及所述第二凹槽402侧壁表面、钝化层400的垂直表面上残留的磁性材料层600（请参考图5），在所述第一凹槽401（请参考图3）内形成磁性层601。

可以采用湿法刻蚀工艺对所述磁性材料层600进行各向同性刻蚀。本实施例中，所述湿法刻蚀工艺采用的刻蚀溶液为HNO₃、HCl、CH₃COOH和H₂O的混合溶液，刻蚀温度为30℃～50℃，较佳的，可以是40℃；所述湿法刻蚀工艺的时间为5s～200s。

所述各向同性刻蚀工艺去除所述第二凹槽402侧壁表面、钝化层400的垂直表面上残留的磁性材料层600（请参考图5）的同时，对第一凹槽600内的磁性材料层也进行刻蚀，会使所述第一凹槽内的磁芯材料层的厚度降低，形成磁性层601。可以通过调整所述各向同性刻蚀工艺的刻蚀时间，调整所述磁性层601的厚度。所述各向同性刻蚀工艺的时间要能够充分将第一凹槽外的区域上残留的磁性材料层去除的同时，尽量减少对第一凹槽内磁性材料层的刻蚀，确保所述磁性层能够具有较大的深度，从而能够较大限度的提高平面电感的电感值，提高平面电感的性能。

在本实施例中，由于所述第一凹槽上方的磁性材料层（请参考图4）未完全闭合，所以最终形成的磁性层601的上表面存在凹陷。在本发明的其它实施例中，可以提高所述磁性材料层的所述第一凹槽上方的磁性材料层的厚度，从而使得所述磁性材料层完全填充满所述第一凹槽，并且在第一凹槽上方闭合，使得最终形成的第一凹槽内的磁性层的表面可以保持平坦。

由于集成电路中器件的电流较低，形成的平面电感300的磁场强度都比较低，而所述磁性层601具有较高的磁导率，特别是本实施例中，采用的磁性层601的材料为NiFe合金，具有较高的弱磁场磁导率，能够在较低磁场下具有较高的磁导率，能够提高所述平面电感300的电感值，从而提高所述平面电感的性能。

在本发明的其他实施例中，所述无掩膜刻蚀工艺也可是仅采用湿法刻蚀工艺，去除所述钝化层和第二凹槽内的磁性材料层。但是仅采用湿法刻蚀工艺需要较长的刻蚀时间，如果刻蚀时间不充分，可能会在所述第二凹槽侧壁和底部连接处以及第一区域I和第二区域II连接处留下磁性材料层的材料，刻蚀时间过程又会使得所述第一凹槽内的磁性层的厚度下降。本实施例中，先采用干法刻蚀工艺去除大部分的磁性材料层之后，再采用湿法刻蚀工艺刻蚀，可以降低所述湿法刻蚀工艺的刻蚀时间以及需要刻蚀的磁性材料层的量，从而不容易在所述钝化层表面和第二凹槽内留下磁性材料层的残留。

后续，可以在所述第二凹槽402内形成连接所述焊盘203的焊球。

本发明的实施例还提供一种采用上述方法形成的半导体结构，以提高平面电感的性能。

请参考图6，为所述半导体结构的剖面结构示意图。

所述半导体结构包括：衬底100，所述衬底100包括第一区域I和第二区域II，所述第二区域II包围所述第一区域I，所述衬底100的第二区域II表面高于第一区域I表面；位于所述衬底100的第二区域II内的平面电感300;位于所述衬底100的第一区域I内的第一凹槽;位于所述第一凹槽内的磁性层601，所述磁性层601能提高所述平面电感300工作时的磁通量。

所述磁性层601的材料为高磁导率的软磁材料，例如可以是铁、钴、镍中的一种或几种金属材料，或者铁、钴、镍中的两种或三种金属的合金、或者锰锌合金等其它高磁导率材料，特别的，所述磁性材料层600可以是具有较高的弱磁场磁导率的磁性材料。本实施例中，所述磁性层601的材料为NiFe合金，其中Ni的含量为50%～95%。

在本实施例中，所述衬底100内还具有下层金属层201、位于所述下层金属层201上方的焊盘203以及连接所述焊盘203和下层金属层201的互连件202。所述衬底100表面形成有钝化层400，所述钝化层400用于保护所述衬底100，所述钝化层400的材料为氮化硅。下层金属层201、互连件202以及焊盘203位于衬底100的第二区域II，所述焊盘203顶部具有第二凹槽402。

由于所述衬底的第一区域I内形成有磁性层601，并且所述磁性层601具有较高的磁导率，使得通过所述平面电感的磁通量增加，可以提高平面电感的电感值，从而提高平面电感的性能。

请参考图7，采用本实施例的方法形成所述磁性层之前与之后的平面电感所对应的电感值曲线。

其中，曲线1为未在所述平面电感内侧的衬底内形成磁性层，所测量得到的平面电感值随着频率变化的曲线；曲线2为在所述平面电感内侧的衬底内形成磁性层之后所测量得到的平面电感值随着频率变化的曲线。其中，所述磁性层的材料为NiFe合金，其中Ni的含量为70%，所述磁性层的厚度为30nm。

由图7中所示，在频率小于1.9E+9Hz的情况下，平面电感在形成磁性层之后的电感值明显大于未形成所述磁性层时的电感值，可见，形成所述磁性层能够明显提高电感的电感值，提高平面电感的性能。

在图7中，大于1.9E+9Hz的情况下，曲线2的电感值逐渐下降，这个主要是由于，磁性层材料的磁导率在高频下会发生所变化导致的。针对这个问题，一方面，在实际应用中，可以将一定配比的磁性层材料应用到具有合适工作频率的器件；另一方面，也可以根据器件的工作频率，调整磁性层材料中的合金成分配比或合金的形成工艺，来改变磁性层材料的磁导率，使它满足器件的工作频率要求。例如可以调整本实施例中的NiFe合金中Ni的含量，改善所述NiFe合金在高频情况下磁导率变化的问题，从而避免在高频情况下平面电感的电感值下降。

综上所述，本发明实施例中，在被平面电感包围的第一区域I内形成第一凹槽，然后在所述第一凹槽内形成磁性层，所属磁性层能够提高通过所述平面电感的磁通量，从而提高所述平面电感的电感值，提高所述平面电感性能。

另外，本发明的所述衬底内还形成有位于平面电感外侧的焊盘，并且在所述焊盘和被平面电感包围的衬底内同时分别形成第二凹槽和第一凹槽，后续可以在所述焊盘表面的第二凹槽内形成焊球，从而形成封装结构。本实施例中，在形成所述第二凹槽的同时，形成第一凹槽，这样可以减少工艺步骤，降低工艺成本。并且，采用沉积、刻蚀工艺在所述第一凹槽内形成磁性层，所采用的工艺与现有的半导体工艺兼容，步骤简单，工艺成本较低。

在本发明的其他实施例中，所述第一凹槽和第二凹槽还可以通过不同的图形化掩膜层为掩膜分开形成。这样可以更好的控制形成的第一凹槽的深度，所述第一凹槽的深度越大后续在第一凹槽内形成的磁性层的厚度越大，对平面电感的电感值的提高效果越好。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底包括第一区域和第二区域，所述第二区域包围所述第一区域，所述衬底的第二区域表面高于第一区域表面所述第一区域，所述第二区域内形成有平面电感，所述平面电感包围第一区域；

在所述第一区域内形成第一凹槽；

在所述衬底上以及第一凹槽内形成磁性材料层；

采用无掩膜刻蚀工艺，去除位于所述衬底上的磁性材料层，形成位于所述第一凹槽内的磁性层，所述磁性层能提高通过所述平面电感的磁通量；

还包括：位于第二区域内形成未被所述平面电感包围的焊盘，位于所述衬底表面的钝化层，其中，形成所述第一凹槽的方法包括：在所述钝化层表面形成具有第一开口和第二开口的第二图形化掩膜层，所述第一开口暴露出第一区域上的部分钝化层表面，所述第二开口暴露出焊盘上方的钝化层表面；以所述第二图形化掩膜层为掩膜，以所述焊盘表面作为停止层，刻蚀所述钝化层和衬底，在所述焊盘表面形成第二凹槽，在所述第一区域内形成第一凹槽。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一凹槽的方法包括：在衬底上形成具有第一开口的第一图形化掩膜层，所述第一开口位于第一区域表面；以所述第一图形化掩膜层为掩膜刻蚀所述衬底，在所述衬底内的第一区域内形成第一凹槽。

3.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一凹槽的方法包括：在所述钝化层表面形成具有第二开口的第三图形化掩膜层，所述第二开口暴露出焊盘上方的钝化层表面；以所述第三图形化掩膜层为掩膜，刻蚀所述钝化层和衬底，在所述焊盘表面形成第二凹槽后去除所述第三图形化掩膜层；在所述钝化层表面形成具有第一开口的第四图形化掩膜层，所述第一开口暴露出第一区域上的部分钝化层表面；以所述第四图形化掩膜层为掩膜刻蚀所述钝化层和衬底，在所述第一区域内形成第一凹槽，然后去除所述第四图形化掩膜层。

4.根据权利要求1或3所述的半导体结构的形成方法，其特征在于，在所述衬底上以及第一凹槽内形成的磁性材料层还覆盖第二凹槽的内壁表面。

5.根据权利要求4所述的半导体结构的形成方法，其特征在于，采用无掩膜刻蚀工艺去除位于所述衬底上的部分磁性材料层的方法包括：对所述磁性材料层进行各向异性刻蚀，去除位于所述钝化层的水平表面、第二凹槽底部表面的部分磁性材料层；采用各向同性刻蚀工艺刻蚀去除第一凹槽内部分厚度的磁性材料层以及所述第二凹槽的侧壁表面、钝化层的垂直表面上残留的部分磁性材料层，在所述第一凹槽内形成磁性层。

6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述磁性层的材料为铁、钴、镍中的一种或几种金属材料，或者铁、钴、镍中的两种或三种金属的合金、或者锰锌合金。

7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述磁性材料层的材料为NiFe合金，所述NiFe合金中Ni的含量范围为50％～95％。

8.一种采用权利要求1至7中任意一项形成方法所形成的半导体结构，其特征在于，包括：

衬底，所述衬底包括第一区域和第二区域，所述第二区域包围所述第一区域，所述衬底的第二区域表面高于第一区域表面所述第一区域；

位于所述衬底的第二区域内的平面电感，位于第二区域内形成未被所述平面电感包围的焊盘；

位于所述衬底的第一区域内的第一凹槽、第二区域内的第二凹槽，所述第一凹槽与第二凹槽在同一刻蚀工序中形成，所述第二凹槽暴露出所述焊盘的表面；

位于所述第一凹槽内的磁性层，所述磁性层能提高所述平面电感工作时的磁通量。