CN102446758B - 减少图案效应的不对称快速热退火 - Google Patents
减少图案效应的不对称快速热退火 Download PDFInfo
- Publication number
- CN102446758B CN102446758B CN201110061223.5A CN201110061223A CN102446758B CN 102446758 B CN102446758 B CN 102446758B CN 201110061223 A CN201110061223 A CN 201110061223A CN 102446758 B CN102446758 B CN 102446758B
- Authority
- CN
- China
- Prior art keywords
- heating source
- side heating
- front side
- temperature
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004151 rapid thermal annealing Methods 0.000 title claims abstract description 42
- 230000000694 effects Effects 0.000 title claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 209
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000000137 annealing Methods 0.000 claims abstract description 32
- 239000002019 doping agent Substances 0.000 claims description 54
- 238000009792 diffusion process Methods 0.000 claims description 29
- 238000010792 warming Methods 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 14
- 230000004913 activation Effects 0.000 description 12
- 230000007547 defect Effects 0.000 description 12
- 238000011084 recovery Methods 0.000 description 11
- 238000007669 thermal treatment Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000004377 microelectronic Methods 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ALKWEXBKAHPJAQ-NAKRPEOUSA-N Asn-Leu-Asp-Asp Chemical compound NC(=O)C[C@H](N)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC(O)=O)C(O)=O ALKWEXBKAHPJAQ-NAKRPEOUSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- YSIITVVESCNIPR-UHFFFAOYSA-N Troxipide Chemical compound COC1=C(OC)C(OC)=CC(C(=O)NC2CNCCC2)=C1 YSIITVVESCNIPR-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种使图案化衬底退火的快速热退火方法和系统，其可以使对衬底温度非均匀性的图案效应最小化。快速热退火系统包括前侧加热源和背面加热源。快速热退火系统的背面加热源提供使衬底温度升高至峰值退火温度的主要热量。前侧加热源提供热量使靠近衬底前侧的环境温度升高至一温度，该温度低于峰值退火温度约100℃至约200℃。这种用于快速热退火的不对称前侧和背面加热可以减少或消除图案效应并且改善WIW和WID器件性能均匀性。
Description
技术领域
本申请涉及快速热处理，并且，尤其是在离子注入之后的快速热退火。
背景技术
半导体集成电路微电子制品由半导体衬底形成，在半导体衬底内及其上形成半导体器件，并且在其上形成由介电层隔开的图案化的导电层。半导体集成电路微电子制品制造中普遍是利用场效应晶体管(FET)器件作为逻辑半导体集成电路微电子制品和存储半导体集成电路微电子制品中的开关器件。场效应晶体管(FET)器件在半导体集成电路微电子制造领域作为逻辑和存储半导体集成电路微电子制品中的开关器件是十分普遍的。通常，场效应晶体管(FET)器件除了在半导体集成电路微电子制品中易于制造外，其也易于在半导体集成电路微电子制品中进行扩展。
虽然场效应晶体管(FET)器件对于半导体集成电路微电子制品领域来说是如此重要并必不可少，获得性能提高同时尺寸减小的场效应晶体管(FET)器件的制造还是一个挑战。本公开的下述内容即涉及于此。
发明内容
这些和其他问题通过提供对图案化衬底进行不对称快速热退火的方法的本发明的示意性实施例来整体解决或克服，并且整体上实现技术优点。
根据本发明的一个方面，提供一种对图案化衬底进行不对称快速热退火的方法，其包括：在快速热退火系统中加热所述图案化衬底至目标温度，所述目标温度低于峰值退火温度约100℃至约200℃，所述快速热退火系统具有前侧加热源和背面加热源；以及利用所述前侧加热源和背面加热源使所述图案化衬底的温度从所述目标温度升高至所述峰值退火温度，其中，所述前侧加热源提供的加热功率少于总加热功率的约50％。
优选地，设置前侧加热源，以辅助将图案化衬底的温度升高至峰值退火温度并且不会显著地促进掺杂剂扩散。
优选地，在升温操作期间，背面加热源提供主要热量以减少图案化衬底前侧的图案效应并且改善单片小片内(WID)器件性能的均匀性。
优选地，在升温操作期间，前侧加热源的功率等于或少于前侧加热源和背面加热源施加的总功率的约30％。
优选地，在升温操作期间，前侧加热源关闭。
优选地，在区域中控制前侧加热源和背面加热源以改善单片晶片内(WIW)的均匀性，并且其中前侧加热源和背面加热源的加热元件分成不同的区域。
优选地，背面加热源的全功率范围在约50KW至约250KW之间。
优选地，前侧加热源的全功率在约30KW至约200KW之间。
优选地，进行不对称快速热退火的方法可用于图案化衬底以使轻掺杂漏极(LDD)注入、源极和漏极(S/D)注入或腔式注入的至少之一退火。
优选地，选择目标温度使其不会引起显著的掺杂剂扩散。
优选地，目标温度在约650℃至约750℃之间内。
优选地，峰值退火温度大于约950℃。
优选地，在升温操作期间，前侧加热源和背面加热源对图案化衬底进行不对称加热。
优选地，背面加热源在升温操作期间的功率高于其在加热操作期间的功率以使图案化衬底的温度升高至峰值退火温度，并且，在达到目标温度之后前侧加热源的功率不再增加。
优选地，图案化衬底的最大单片晶片内(WIW)变化等于或少于约2.5℃。
优选地，最大单片小片内(WID)速度延迟变化等于或少于约5％。
根据本发明的另一方面，提供一种对图案化衬底进行不对称快速热退火的方法，其包括：在快速热退火系统中加热图案化衬底至目标温度，该目标温度低于峰值退火温度约100℃至约200℃范围，该快速热退火系统包括前侧加热源和背面加热源；以及利用前侧加热源和背面加热源使所述图案化衬底的温度从目标温度升高至峰值退火温度，其中，前侧加热源提供的功率少于总加热功率的约30％；其中在升温操作期间，背面加热源提供主要热量以减少图案化衬底前侧的图案效应并且改善单片小片(WID)内器件性能的均匀性。
优选地，设置前侧加热源，以辅助将图案化衬底的温度升高至目标温度并且不会显著促使掺杂剂扩散。
优选地，分区域控制前侧加热源和背面加热源以改善单片晶片内(WIW)的均匀性，并且其中前侧加热源和背面加热源的加热元件分成不同的区域。
优选地，对图案化衬底进行不对称快速热退火方法以使轻掺杂漏极(LDD)注入、源极和漏极(S/D)注入、或腔式注入退火。
附图说明
结合附图，通过下面详细描述能够更好的理解本公开，并且，相同的附图标记表示同样的结构部件。
图1描述了根据部分实施例的NMOS(n型金属氧化物半导体)晶体管；
图2A-2C示出了根据部分实施例的衬底200的器件区210在各种快速热处理腔中的示意图；
图3A示出了根据部分实施例的硅中为温度函数的As，P，和B的掺杂物溶解度的示意图；
图3B示出了根据部分实施例的掺杂剂的掺杂剂扩散和缺陷恢复的温度和特征时间的示意图；
图4示出了根据部分实施例的用于不对称快速热退火处理的温度随时间的函数的示意图；
图5A示出了根据部分实施例的具有用于处理衬底的前侧和背面加热源的快速热处理装置的横截面图；
图5B示出了根据部分实施例的图5A中所示四个加热区的俯视图；
图5C示出了根据部分实施例的平行设置的前侧或背面加热元件；
图6示出了根据部分实施例对衬底进行快速热退火的处理流程。
具体实施方式
应该理解，下列公开提供了用于实现本发明的各种特征的各种不同实施例或示例。下述具体部件和设置的示例用于简化本公开。当然，这些仅仅是示例而并非用于限定。此外，本公开可以在各种示例中重复使用各种参考标记和/或符号。这种重复仅用于简化和清晰目的，而并非表明所讨论的各种实施例和/或结构之间的关系。
图1示出了根据部分实施例的NMOS(n型金属氧化物半导体)晶体管。NMOS晶体管在衬底10(例如p-掺杂的硅衬底)中形成。NMOS 晶体管包括栅结构15，该栅结构具有形成于衬底之上的栅氧化层12、多晶硅栅极16和侧隔离件14。在部分实施例中，栅极16是金属栅。对于一些高级阶段，先形成虚拟多晶硅栅，然后再去除。在去除虚拟多晶硅栅留下的开口中形成金属栅。在侧隔离件14的下面是超浅轻掺杂漏极(LDD)区18，具体地，是n-型LDD区。更深处，邻近NLDD区18形成重掺杂源极/漏极(S/D)区20。P-型腔(pocket)22形成在NLDD区18下面并与S/D区20接近，并且延伸至沟道区24中。在部分实施例中，未形成腔(pockct)22。正如熟悉晶体管形成的人们所知道的，沟道长度取决于技术节点/阶段(generation)。在不同实施例中，技术节点/阶段为90nm或更少(例如90nm、75nm、65nm、53nm、45nm、37nm、32nm、22nm、18nm、14nm、10nm等)。图1示出的示例是NMOS晶体管。也可从PMOS晶体管中得到类似的结构和掺杂区。
在CMOS制造中产生超浅p-n结时，特别注意形成MOS S/D区。在形成注入区时(例如区18和区20)，将n-型掺杂剂注入暴露的衬底表面的表面层中。在形成腔形注入区22时，注入p-型掺杂剂。n-型掺杂剂的示例可包括，但不限于，磷(P)、砷(As)和锑(Sb)。p-型掺杂剂的示例可包括，但不限于，硼(P)和铟(In)。通过热退火，注入的掺杂剂深入至衬底中。热退火(或退火)不但促使掺杂剂深入至衬底中，而且能够恢复因注入和激活的掺杂剂而产生的缺陷。
可以通过炉退火工艺(furnace anneal process)、快速热退火工艺、快速退火工艺或其他可应用的工艺实现热退火。对于改进的工艺技术，并且在一些示例腔中，通常通过快速热退火(尖峰退火)、或快速热退火和快速退火的结合来进行用于LDD，S/D以及一些实施例腔的热退火。
快速热退火工艺在快速热处理腔中进行，该快速热处理腔具有多个可以通电以快速加热晶片(或衬底)的加热元件(例如灯)。对于改进的技术节点来说，单片小片内(within-die，WID)和单片晶片内(within-wafer，WIW)热均匀性对确保器件根据设计穿过衬底是非常重要的。图2A示出了根据部分实施例的衬底200的器件区210在快速热处理腔(未示出)中的示意图。在部分实施例中，位于衬底200前侧的热源230提供热量以增加衬底200的温度。热源230与控制器(未示出)连接。热源230可在短时间内产生大量能量用于快速热退火。
器件区210位于部分衬底200上并且包括多个栅结构211-216，这些栅结构与图1所示的栅结构15类似。设置栅结构211，212，213便其相互靠近彼此，同时可将其描绘为密集图案并且具有高图案密度。相反地，使栅结构214独立，并且可将其描绘成独立图案或具有非常低的图案密度。设置栅结构215和216使其相互之间的距离大于栅结构211，212和213之间的距离。栅结构215和216的图案密度高于栅结构214的，但低于栅结构211，212和213的。因为衬底200、栅结构的栅极以及栅结构的侧壁(隔离件)由不同材料制成，露出的衬底表面220、栅结构的顶面221以及栅结构的侧面222的反射率不相同。穿过小片和衬底的不同图案和图案密度使得热吸收不均匀地穿过小片(或单片小片内，WID)(下文中称为图案效应)。不良的WID均匀性会影响单片小片内器件性能的均匀性。这种不均匀性可能导致一些器件性能不能满足标准。
图2B示出了根据部分实施例的在不同快速热处理腔(也未示出)中的器件区210。图2B示出了从背面加热衬底200。背面加热源235产生热量以增加衬底(或晶片)200的温度。因为只有衬底的背部暴露在加热源235下，可以使衬底前侧上的不同器件图案产生的不均匀性最小化或者甚至消除。因为没有前侧加热源，衬底200的前侧是通过来自衬底背面的热传导加热的。
图2C示出了根据部分实施例的在另一种不同的快速热处理腔(也未示出)中的器件区210。图2C示出了利用前侧加热源230*和背面加热源235*加热衬底200。利用前侧加热源230*从前侧加热衬底200。正如上述，由于不同图案密度产生不均匀性反射，前侧加热不应促使掺杂剂进入(或扩散)、缺陷恢复(或注入缺陷的恢复)、或掺杂剂活化以避免引起器件性能的非均匀性。不过，可利用前侧加热使衬底200前侧温度和面对衬底200的腔室环境达到“温暖”的温度，该温度不是那种能够显著促使掺杂剂进入(或扩散)、缺陷恢复、或掺杂剂活化的温度。可以通过背面加热使得掺杂剂进入(或扩散)、缺陷恢复、以及掺杂剂活化以避免图案效应。
图3A示出了根据部分实施例的硅中为温度函数的As(砷，曲线310)、P(磷，曲线320)和B(硼，曲线330)的掺杂剂溶解度的示意图。掺杂剂活化与掺杂剂溶解度成比例。掺杂剂溶解度越高，可以得到的掺杂剂活化数量就越大。As、P、B的掺杂剂溶解度随温度呈指数级增加。当温度等于或高于约900℃时，As、P、B的溶解度等于或大于约1E20cm-3。对于特定温度，As和P的溶解度高于B的溶解度。为得到较高的掺杂剂活化(例如约1E20cm-3或更高)数量，退火温度需要相对较高(例如950℃，或对于B来说要更高)。
如上所述，退火不但影响掺杂剂活化，而且影响掺杂剂扩散(或进入)以及缺陷恢复。图3B示出了根据部分实施例的硼(B)和砷(As)扩散(区域340)以及掺杂剂缺陷恢复(区域350)的温度和特征时间的示意图。硼扩散的特点是在区域340的下部(沿曲线340I)，并且砷扩散的特点是在区域340的上部(沿曲线340II)。硼比其他种类掺杂剂(例如As、P等)更易扩散。对于尖峰退火，由Tpeak-50C测量的退火特征时间在约0.5秒至约2秒之间。Tpeak-50C测量从50℃升高至峰值温度的时间。根据图3B(参见虚线区360和虚线370)，要得到显著的掺杂剂扩散，需要使温度高于850℃。根据部分实施例，虚线区360包括的特征时间在约0.5秒至约2秒之间。区360与区340(掺杂剂扩散)在最小温度约为850℃处相交。
图3B还示出了虚线区360与区350(缺陷恢复)在最小温度约为950℃处相交。这表示为了得到显著的缺陷恢复，需要使温度达到至少约950℃。为避免衬底200前侧图案产生的不同图案密度和不同反射性引起的掺杂剂活化、掺杂剂扩散以及缺陷恢复的不均匀性，前侧加热源230*不应将衬底前侧加热至接近850℃的温度。如上所述，在约850℃下存在显著的掺杂剂扩散。在部分实施例中，为前侧热源230*提供动力以加热衬底200至目标温度，该目标温度等于或小于掺杂剂扩散温度(例如约850℃)约100℃至约200℃(例如650℃)。较低的目标温度(其小于掺杂剂显著扩散的温度(即，约850℃)约100℃至约200℃之间)可减轻掺杂剂的显著扩散。当利用前侧加热源将衬底前侧加热至目标温度(例如650℃)时，前侧加热源引起掺杂剂极少的扩散或几乎没有。不过，需要将衬底加热至约950℃或更高以得到充足的掺杂剂活化和缺陷恢复。这种高温加热可以通过背面加热源实现，以减少或消除前侧图案效应的影响。
在部分实施例中，只要背面加热是主要热源，可以允许通过前侧加热源的少量的掺杂剂扩散、掺杂剂活化、和/或掺杂剂恢复。如果前侧加热起次要作用，因为背面加热不会引起因图案不同而产生的非均匀性，其主要热效应使前侧加热引起的非均匀性变得平坦(或被遮蔽(ovcr-shadow))。在部分实施例中，前侧加热可促使等于或少于30％的掺杂剂活化和掺杂剂扩散。前侧加热提供等于或少于约30％，主要的背面加热(70％)能够使前侧加热引起的非均匀性变得平坦(或被遮蔽)。例如，背面加热可位于大功率下并使衬底升至较高温度(例如约950℃或更高)。通过背面加热可得到大量的掺杂剂扩散、掺杂剂活化以及结深度。因此，减少并最小化前侧加热引起的图案效应是不成问题的。同时，快速热退火工艺还受益于前侧加热源的加热以增加面对衬底前侧的环境温度以及衬底前侧的温度因为前侧和后侧加热源提供不均匀的能量，将图2C的快速热退火称为不对称快速热退火。
图4示出了根据部分实施例的用于不对称快速热退火工艺的温度时间函数的示意图。在示意图中，通过前侧加热源和背面加热源加热衬底。图4示出了温度内定位点(internal setpoint)的曲线410，其表示快速热退火(RTA)系统设定的预期温度曲线。曲线410在约620℃开始并在TA处增加至650℃。曲线410在TA和TB之间维持在650℃并且在TC处增加至约1010℃。曲线420表示靠近衬底背面中心处的光学高温计测量出的数据。曲线430表示靠近衬底背面边缘的光学高温计测量出的数据。曲线420和430的测量数据表明快速热处理装置能够使衬底温度升高并在TA和TC之间基本跟随温度定位点曲线410。
图5A示出了根据部分实施例的用于处理衬底200*的具有前侧和背面加热源230*和235*的快速热处理装置500的横截面视图。在部分实施例中，衬底200*与图2A-2C中的衬底200类似，其通过衬底保持件510保持在位利用机械装置530升高或降低衬底200*。前侧加热源230*和背面加热源235*都具有多个加热元件，其由区域(例如区域A，B，C，D)控制。前端部和背面加热源(230*和236*)由加热控制件520控制。图5B示出了根据部分实施例的图5A的四个加热区的俯视图。控制每个区域以提供与其他区域相互独立的热能。图5A示出前侧加热源和背面加热源的加热元件和加热区相似。不过，其未必需要这么设置。可以使前侧加热源的加热元件的设置和控制不同于背面加热源。此外，前侧加热源和背面加热源的区域划分也可以不同。进一步，可以将前侧加热源和背面加热源划分成2个、3个、5个、6个、或更多个区域，以取代4个区域。在部分实施例中，独立于背面加热源来控制前侧加热源。
图5A和图5B中所示的加热元件和加热区同心。如果衬底不是圆形的，可以以不同的布置方式设置加热元件和加热区。例如，根据部分实施例，如果衬底是矩形的，可以使前侧和/或背面加热元件平行设置(如图5C所示)。图5C所示的加热元件可以是前侧加热源或背面加热源。通过区域(例如区域A’，B’，C’，D’)控制加热元件。
在图4中，开始由前侧和背面加热源以等于或少于各自功率源全功率(full power)的约20％的功率级同时加热衬底200。在部分实施例中，将前侧加热源的功率设置成(或控制成)不超过前侧功率源全功率的30％。在部分其他实施例中，将前侧加热源的功率设置成(或控制成)不超过前侧功率源全功率的20％。不过，背面加热源可以使用其功率源的最大范围。在部分实施例中，背面加热源的全功率在约50KW(千瓦)至约250KW之间。在部分实施例中，前侧加热源的全功率在约30KW至约200KW之间。在部分其他实施例中，前侧加热源的全功率在约35KW至约175KW之间并且前侧加热源可以使用其全功率。在部分实施例中，前侧加热源提供的功率约少于用于使衬底温度升高至峰值退火温度的总功率的约50％。在部分其他实施例中，前侧加热源提供的功率等于或少于用于使衬底温度升高至峰值退火温度的总功率的约30％。
在图4所示的示例中，加热源(前和后)的4个区域A，B，C，D的功率由曲线440，450，460，和470表示。在整个热处理期间，控制前侧加热源以提供1/6的总功率(或20/100的前/后比)，背面加热源在每个区域中提供5/6的总功率。在整个处理过程中保持该功率比。下面在图5A和5B中描述前侧和背面加热源以及四个区域的设置。
从开始到TS，总功率约为峰值功率的大约10％。在TS处，调节加热源(前和后)的不同区域以有差别地产生功率以使衬底温度升高至650℃并改进穿过衬底的温度均匀性。曲线440表示区域A的功率级(全功率的百分比)，并且曲线450表示区域B的功率级。曲线460表示区域C的功率级，并且曲线470表示区域D的功率级(总功率的百分比)。如图4所示，区域F中的中央高温计温度(曲线420)高于边缘温度(曲线430)。因此，调节区域A(曲线440)和区域B(曲线450)的功率使其刚好在TS之后低于区域C和D(曲线分别为460和470)，以便使边缘区域温度比中央区域温度增加的快。图4右边反映了功率百分比(或全功率)的比例。
此处所述的用于产生图4所示数据的处理过程的功率调节仅仅只是示例。也可以采用其他功率调节方法。在上述示例中，在衬底温度升高至峰值退火温度(即，在TA和TB之间)期间，前侧加热源是打开的。在部分实施例中，前侧电力供应刚好在衬底温度从650℃猛增(或快速增加)至峰值温度之前关闭，并且只使用背面功率维持和/或增加衬底温度。
在TB处，总功率开始上升，并且区域B功率增加以及区域A，C和D由关闭转至打开。正如图4所示，功率上升的相当快。曲线420和430在TB和TC之间紧紧跟随曲线410(设定曲线)。图4示出了衬底温度能够在TC处达到最高目标峰值1010℃。在上升期间(在TB和TC之间)，区域B和C中的功率高于区域A和D中的功率。不过这种区别仅仅是示例，也可以使用其他功率调节方法和加热元件结构。根据部分实施例，在衬底200*达到峰值温度之后，使前侧和背面电源关闭。通过辐射以及使用冷却气体的传统方式使衬底冷却。该冷却气体是惰性气体，例如He、Ar和N2
尖峰退火处理系统的热预算(其可以通过Tpeak-50C测量)期望在约0.5秒至2秒之间。图4中的数据表示Tpeak-50C约为1.5秒，其位于目标区之内。这表示上述不对称快速热退火系统能够满足热预算目标并且适用于改进的器件技术。
如上所述，在处理期间各种加热区的调节可以与上述不同以取得较好的单片晶片内均匀性。在部分实施例中，测量的穿过晶片(WIW)的最大温差等于或少于5℃。在部分其他实施例中，测量的穿过晶片的最大温差等于或少于2.5℃。仍是在部分其他实施例中，测量的穿过晶片的最大温差等于或少于1℃。由于退火热源主要来自于背面以减少单片小片内(WID)的图案效应，可以大大地改善单片小片内的温度均匀性。由于很难测量单片小片内的温度变化，可以测量单片小片内器件的速度延迟来表现温度变化。当只有前侧加热，穿过小片的速度延迟变化可以大于15％。不过，通过上述不对称热量，可以使穿过小片的速度延迟变化减少至少于约5％或更多。
如上所述，图4所示的数据仅是示例。也可以使用其他调节前侧和背面功率的方法来取得较好的WIW和WID热均匀性。正如上述，背面加热源在将衬底温度升高至峰值退火温度中起主要作用以便减少或消除图案效应。前侧加热源能够帮助加热处理腔的前侧和衬底前侧至一定温度，在该温度下不会产生显著的掺杂剂扩散。正如上述，利用前侧加热源加热衬底至比使掺杂剂扩散变得可见或可测量(或显著)的温度小于约100℃至200℃之间的温度。利用上述示例，对于多数扩散的掺杂剂、硼的掺杂剂扩散在约850℃处变得显著。如果前侧加热源(包括所有区域)的功率级只能将衬底加热至约650℃至约750℃之间，则前侧加热源产生的掺杂剂扩散可以忽略不计。
最小化前侧加热的影响以限制WID非均匀性的反射率影响的另一种方法是限制前侧加热源提供的功率级。例如，在整个退火过程中，如果前侧加热功率等于或小于总功率的百分比(例如，30％或更少)，由于背面功率提供大部分的热量(例如70％或更多)，可以最小化图案效应产生的非均匀性影响。背面加热(没有图案效应)的主要影响会遮盖(overshadow)或使前侧加热(具有图案效应)的影响无效。即使前侧功率提供了约50％总功率，所产生的效应仍好于只有前侧加热所产生的效应。在部分实施例中，在整个退火处理期间，前侧加热的功率等于或小于总功率的，例如，20％或更少。在其他部分实施例中，在整个退火处理期间，前侧加热的功率等于或小于总功率的例如，15％或更少。
图6示出了根据部分实施例的快速热退火衬底的处理流程600。在部分实施例中，将衬底图案化。在部分实施例中，衬底使栅结构暴露于衬底的前侧。在部分其他实施例中，衬底具有露出的其他类型的结构(非栅结构)(例如，互连结构)，该结构在减少图案效应方面也可得益于不对称快速热退火。首先将衬底放置在快速热退火腔中，该腔具有前侧加热源和背面加热源。在部分实施例中，将前侧加热源和背面加热源的加热元件分成多个区域，以被该多个区域控制。在操作601处，加热衬底至比峰值退火温度小范围在约100℃至约200℃之间的温度。退火装置具有前侧加热源和背面加热源。在部分实施例中，将前侧和背面加热源分成多个区域。分别独立控制这些区域。在部分实施例中，每个区域都包括前侧加热源的前侧加热元件和背面加热源的背面加热元件。在部分实施例中，分别独立控制前侧加热源和背面加热源。
在操作603处，衬底加热至峰值温度。在操作603期间，在部分实施例中前侧加热源关闭。在部分实施例中，前侧加热源的功率保持在操作601的等级处，只增加背面功率。在部分实施例中，前侧加热源提供的功率约等于或少于总功率的50％，对将衬底温度升高至峰值温度的影响不显著，从而改善WID衬底温度的均匀性。在部分实施例中，前侧加热源提供的功率约等于或少于总功率的30％。调节前侧和背面加热源以增加WIW温度均匀性。在达到峰值退火温度之后，在操作605处冷却衬底。上面已经描述了冷却衬底的机械装置。
上述快速热退火方法和系统的实施例可用于使图案化的衬底退火，其对衬底温度非均匀性产生最小的图案效应。快速热退火系统包括前侧加热源和背面加热源。快速热退火系统的背面加热源提供主要热量(或能量)以将衬底温度提升至峰值退火温度。前侧加热源促使靠近衬底前侧的环境温度升高至低于峰值退火温度约100℃至约200℃。用于快速热退火的不对称前侧和背面加热能够减少或消除图案效应并改善WIW和WID器件性能的均匀性。可以使用所述方法和系统进行任一类型的快速热退火，例如LDD退火，S/D退火和腔式退火(pocket anneal)。
在一实施例中，提供了在图案化的衬底上执行不对称快速热退火的方法。该方法包括在具有前侧加热源和背面加热源的快速热退火系统中将图案化的衬底加热至目标温度，该温度低于峰值退火温度约100℃至约200℃范围内。该方法还包括利用前侧和背面加热源使图案化衬底的温度从目标温度升高至峰值退火温度，其中，前侧加热源提供的功率少于总加热功率的约50％。
在另一实施例中，提供了在图案化衬底上执行不对称快速热退火的方法。该方法包括在具有前侧加热源和背面加热源的快速热退火系统中加热图案化衬底至目标温度，该温度低于峰值退火温度约100℃至约200℃范围内。该方法还包括利用前侧和背面加热源使图案化衬底温度从目标温度升高至峰值退火温度，其中，前侧加热源提供的功率少于总加热功率的约30％。在该升温操作期间，背面加热源提供大部分热量，以减少对图案化衬底前侧的图案效应并改善单片小片(WID)内器件性能的均匀性。
对于本领域普通技术人员来说，对本公开系统和方法的布置、操作、和细节的各种修改、变化和变形是显而易见的。虽然为了清楚的理解上面已经详细描述了实施例，显而易见的是，可以在随附权利要求范围内作出一定的改变和修改。相应地，所述实施例仅用于描述而非限制，并且本发明并不限于此处的描述，而可以在随附权利要求的范围和等同替换内作出各种修改。
Claims (19)
1.一种对图案化衬底进行不对称快速热退火的方法，其包括：
在快速热退火系统中加热所述图案化衬底至目标温度，所述目标温度低于峰值退火温度约100℃至约200℃，所述快速热退火系统具有前侧加热源和背面加热源；以及
利用所述前侧加热源和背面加热源使所述图案化衬底的温度从所述目标温度升高至所述峰值退火温度，其中，所述前侧加热源提供的加热功率少于总加热功率的约50%，
其中，在升温操作期间，所述背面加热源提供剩余热量以减少所述图案化衬底前侧的图案效应并且改善单片小片内（WID）器件性能的均匀性。
2.根据权利要求1所述的方法，其特征在于，设置前侧加热源，以辅助将所述图案化衬底的温度升高至所述峰值退火温度并且不会显著地促进掺杂剂扩散。
3.根据权利要求1所述的方法，其特征在于，在升温操作期间，所述前侧加热源的功率等于或少于所述前侧加热源和所述背面加热源施加的总功率的约30%。
4.根据权利要求1所述的方法，其特征在于，在升温操作期间，所述前侧加热源关闭。
5.根据权利要求1所述的方法，其特征在于，在区域中控制所述前侧加热源和所述背面加热源以改善单片晶片内（WIW）的均匀性，并且其中所述前侧加热源和所述背面加热源的加热元件分成不同的区域。
6.根据权利要求1所述的方法，其特征在于，背面加热源的全功率范围在约50KW至约250KW之间。
7.根据权利要求1所述的方法，其特征在于，前侧加热源的全功率在约30KW至约200KW之间。
8.根据权利要求1所述的方法，其特征在于，所述进行不对称快速热退火的方法可用于所述图案化衬底以使轻掺杂漏极（LDD）注入、源极和漏极（S/D）注入或腔式注入的至少之一退火。
9.根据权利要求1所述的方法，其特征在于，选择所述目标温度使其不会引起显著的掺杂剂扩散。
10.根据权利要求1所述的方法，其特征在于，所述目标温度在约650℃至约750℃之间内。
11.根据权利要求1所述的方法，其特征在于，所述峰值退火温度大于约950℃。
12.根据权利要求1所述的方法，其特征在于，在升温操作期间，所述前侧加热源和背面加热源对所述图案化衬底进行不对称加热。
13.根据权利要求1所述的方法，其特征在于，所述背面加热源在升温操作期间的功率高于其在加热操作期间的功率以使所述图案化衬底的温度升高至所述峰值退火温度，并且，在达到所述目标温度之后所述前侧加热源的功率不再增加。
14.根据权利要求1所述的方法，其特征在于，所述图案化衬底的最大单片晶片内（WIW）变化等于或少于约2.5℃。
15.根据权利要求1所述的方法，其特征在于，最大单片小片内（WID）速度延迟变化等于或少于约5%。
16.一种对图案化衬底进行不对称快速热退火的方法，其包括：
在快速热退火系统中加热所述图案化衬底至目标温度，所述目标温度低于峰值退火温度约100℃至约200℃范围，所述快速热退火系统包括前侧加热源和背面加热源；以及
利用前侧加热源和背面加热源使所述图案化衬底的温度从所述目标温度升高至峰值退火温度，其中，所述前侧加热源提供的功率少于总加热功率的约30%；其中在所述升温操作期间，所述背面加热源提供剩余热量以减少所述图案化衬底前侧的图案效应并且改善单片小片（WID）内器件性能的均匀性。
17.根据权利要求16所述的方法，其特征在于，设置所述前侧加热源，以辅助将所述图案化衬底的温度升高至所述目标温度并且不会显著促使掺杂剂扩散。
18.根据权利要求16所述的方法，其特征在于，分区域控制所述前侧加热源和所述背面加热源以改善单片晶片内（WIW）的均匀性，并且其中所述前侧加热源和所述背面加热源的加热元件分成不同的区域。
19.根据权利要求16所述的方法，其特征在于，对所述图案化衬底进行不对称快速热退火方法以使轻掺杂漏极（LDD）注入、源极和漏极（S/D）注入、或腔式注入退火。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/898,037 US8383513B2 (en) | 2010-10-05 | 2010-10-05 | Asymmetric rapid thermal annealing to reduce pattern effect |
| US12/898,037 | 2010-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446758A CN102446758A (zh) | 2012-05-09 |
| CN102446758B true CN102446758B (zh) | 2014-02-26 |
Family
ID=45890185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110061223.5A Active CN102446758B (zh) | 2010-10-05 | 2011-03-14 | 减少图案效应的不对称快速热退火 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8383513B2 (zh) |
| CN (1) | CN102446758B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9536762B2 (en) | 2010-05-28 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for thermal mapping and thermal process control |
| US8383513B2 (en) * | 2010-10-05 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Asymmetric rapid thermal annealing to reduce pattern effect |
| US20150104914A1 (en) * | 2012-02-07 | 2015-04-16 | United Microelectronics Corp. | Semiconductor process |
| US8536072B2 (en) * | 2012-02-07 | 2013-09-17 | United Microelectronics Corp. | Semiconductor process |
| US8815738B2 (en) * | 2012-07-10 | 2014-08-26 | United Microelectronics Corp. | Salicide process |
| US9490128B2 (en) | 2012-08-27 | 2016-11-08 | Ultratech, Inc. | Non-melt thin-wafer laser thermal annealing methods |
| CN106158622B (zh) * | 2014-11-12 | 2020-07-24 | 台湾积体电路制造股份有限公司 | 用于热映射和热工艺控制的方法和装置 |
| US10083843B2 (en) | 2014-12-17 | 2018-09-25 | Ultratech, Inc. | Laser annealing systems and methods with ultra-short dwell times |
| US10770309B2 (en) * | 2015-12-30 | 2020-09-08 | Mattson Technology, Inc. | Features for improving process uniformity in a millisecond anneal system |
| WO2019199601A1 (en) | 2018-04-12 | 2019-10-17 | Mattson Technology, Inc. | Low thermal budget annealing |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214501A (ja) * | 1998-01-26 | 1999-08-06 | Mitsubishi Electric Corp | 半導体デバイスの製造方法、半導体デバイス及び半導体デバイスの製造装置 |
| US6524877B1 (en) * | 1999-10-26 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of fabricating the same |
| US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6849831B2 (en) * | 2002-03-29 | 2005-02-01 | Mattson Technology, Inc. | Pulsed processing semiconductor heating methods using combinations of heating sources |
| US7642205B2 (en) * | 2005-04-08 | 2010-01-05 | Mattson Technology, Inc. | Rapid thermal processing using energy transfer layers |
| US20110177665A1 (en) * | 2010-01-21 | 2011-07-21 | Chan-Lon Yang | Thermal process |
| US8383513B2 (en) * | 2010-10-05 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Asymmetric rapid thermal annealing to reduce pattern effect |
-
2010
- 2010-10-05 US US12/898,037 patent/US8383513B2/en active Active
-
2011
- 2011-03-14 CN CN201110061223.5A patent/CN102446758B/zh active Active
-
2013
- 2013-01-30 US US13/753,928 patent/US8753980B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120083135A1 (en) | 2012-04-05 |
| US8753980B2 (en) | 2014-06-17 |
| CN102446758A (zh) | 2012-05-09 |
| US8383513B2 (en) | 2013-02-26 |
| US20130143418A1 (en) | 2013-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102446758B (zh) | 减少图案效应的不对称快速热退火 | |
| JP7140860B2 (ja) | 半導体装置を形成する方法および半導体装置 | |
| KR101991646B1 (ko) | 저전력 반도체 트랜지스터 구조 및 그 제조 방법 | |
| JP3699946B2 (ja) | 半導体装置の製造方法 | |
| JP4708563B2 (ja) | 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法およびトランジスタを形成する方法 | |
| CN100495663C (zh) | 集成电路的制造方法 | |
| US6008099A (en) | Fabrication process employing a single dopant implant for formation of a drain extension region and a drain region of an LDD MOSFET using enhanced lateral diffusion | |
| US8987785B2 (en) | Integration of an NPN device with phosphorus emitter and controlled emitter-base junction depth in a BiCMOS process | |
| US7629275B2 (en) | Multiple-time flash anneal process | |
| KR100766254B1 (ko) | 태양전지용 접합층 형성방법 | |
| CN1822321B (zh) | 热处理方法以及热处理装置 | |
| US6566212B1 (en) | Method of fabricating an integrated circuit with ultra-shallow source/drain extensions | |
| US7615458B2 (en) | Activation of CMOS source/drain extensions by ultra-high temperature anneals | |
| US20070232033A1 (en) | Method for forming ultra-shallow high quality junctions by a combination of solid phase epitaxy and laser annealing | |
| US7994016B2 (en) | Method for obtaining quality ultra-shallow doped regions and device having same | |
| JPH1050630A (ja) | 半導体装置を形成する方法 | |
| CN102044436B (zh) | 制作半导体器件的方法 | |
| CN112885716A (zh) | 半导体结构的形成方法 | |
| JPH0221148B2 (zh) | ||
| Fan et al. | An Emerging Local Annealing Method for Simultaneous Crystallization and Activation in Xtacking 3-D NAND Flash | |
| KR100746622B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100468695B1 (ko) | 짧은채널효과를개선시키기위한채널도우핑프로파일을갖는고성능모스트랜지스터제조방법 | |
| CN106298476B (zh) | 一种半导体器件的制造方法 | |
| CN102201341B (zh) | 制造nmos晶体管的方法 | |
| CN101090094A (zh) | 制造半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |