JPH11214501A - 半導体デバイスの製造方法、半導体デバイス及び半導体デバイスの製造装置 - Google Patents

半導体デバイスの製造方法、半導体デバイス及び半導体デバイスの製造装置

Info

Publication number
JPH11214501A
JPH11214501A JP10012559A JP1255998A JPH11214501A JP H11214501 A JPH11214501 A JP H11214501A JP 10012559 A JP10012559 A JP 10012559A JP 1255998 A JP1255998 A JP 1255998A JP H11214501 A JPH11214501 A JP H11214501A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
insulating film
semiconductor device
groove
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10012559A
Other languages
English (en)
Inventor
Kazutoshi Wakao
和年 若尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10012559A priority Critical patent/JPH11214501A/ja
Priority to US09/121,113 priority patent/US6174783B1/en
Priority to TW087113953A priority patent/TW405183B/zh
Priority to KR1019980038861A priority patent/KR19990066775A/ko
Publication of JPH11214501A publication Critical patent/JPH11214501A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 半導体基板の表面に形成された溝を絶縁膜に
より被覆する際、溝の表面開口部が絶縁膜で塞がれ、溝
の内部に低密度の絶縁膜が形成されることを防止する。 【解決手段】 表面に溝２が形成された半導体基板１に
おいて、半導体基板１の溝２の表面開口部分４に比べて
溝２の底部６をより高温に保持しつつ溝２を含む半導体
基板１の表面に絶縁膜３を形成する。このために、半導
体基板１の表面に比べて裏面をより高温に保持する。そ
の手段としては、半導体基板の裏面をハロゲンランプ１
４により加熱する。あるいは、半導体基板の表面に絶縁
膜形成用のガスを吹き付けて半導体基板１の裏面より表
面を低温にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体デバイスおよ
びその製造方法に関するもので、特に半導体基板に形成
された溝あるいはトレンチを絶縁膜で被覆する構造又は
工程を含む半導体デバイスおよびその製造方法に関する
ものである。
【０００２】
【従来の技術】図８および図９は、従来の半導体デバイ
スの製造方法における絶縁膜の形成について説明するた
めの断面の模式図であり、これらは半導体基板に例えば
素子分離用の溝を形成し、この溝を絶縁膜で被覆する工
程の要部を示す図である。図８および図９を参照して、
その製造工程について説明する。先ず、図８に示すよう
に、半導体基板１の表面にエッチングなどにより素子分
離用の溝２を形成する。この半導体基板１の表面に形成
された溝２を埋めるように、CVD法などにより絶縁膜３
を形成する。
【０００３】図８は、その形成の初期を示すもので、絶
縁膜３は溝２以外の半導体基板１の表面では正常に形成
されるが、溝２内部の側面部５においては相対的に薄
く、また密度も低く形成される。特に、溝２の底部６で
は絶縁膜４が充分に成長しない。図９は、絶縁膜形成の
終期を示すもので、絶縁膜３は溝２の表面開口部４を塞
ぐように成長する。このとき、溝２の内部、特にその底
部６では、絶縁膜３が充分に成長しておらず、密度が薄
く形成された絶縁体７、あるいは空隙が生じる可能性も
ある。
【０００４】
【発明が解決しようとする課題】このように従来の半導
体デバイスの製造方法における絶縁膜の形成方法では、
半導体基板１に形成された溝２を絶縁膜３により被覆す
る工程で、半導体基板１の表面に成長した絶縁膜３によ
り、溝２の表面開口部４が塞がれるため、溝２の内部に
低密度の絶縁体７が形成されることがあった。
【０００５】さらに具体的には、半導体デバイスにおけ
る素子分離のためのトレンチ分離構造において、溝を絶
縁膜で埋める際に通常のＣＶＤ法などによる技術によっ
て絶縁膜を形成する場合、溝の深さ方向の奥の部分に絶
縁膜が形成されにくく、絶縁膜の密度の低い部分がで
き、素子分離が不完全になり、電気特性に悪影響を与え
ることがあった。
【０００６】この発明は、このような従来の課題を解決
するためになされたもので、半導体基板の表面に形成さ
れた溝に、被覆性よく絶縁膜を埋め込むことができる半
導体デバイスの製造方法および製造装置を提供しようと
するものであり、かつそれらの方法及び装置により得ら
れた埋め込み特性の優れた絶縁膜を有する半導体デバイ
スを提供しようとするものである。
【０００７】
【課題を解決するための手段】この発明の半導体デバイ
スの製造方法は、表面に溝が形成された半導体基板にお
いて、上記半導体基板の溝の表面開口部分に比べて溝の
底部をより高温に保持しつつ上記溝を含む上記半導体基
板の表面に絶縁膜を形成することを特徴とするものであ
る。
【０００８】また、この発明の半導体デバイスの製造方
法は、上記半導体基板の表面に比べて裏面をより高温に
保持しつつ上記絶縁膜を形成することを特徴とするもの
である。
【０００９】また、この発明の半導体デバイスの製造方
法は、半導体基板における表面反応が気相反応に比べて
支配的となる高真空状態において上記絶縁膜を形成する
ことを特徴とするものである。
【００１０】また、この発明の半導体デバイスの製造方
法は、上記半導体基板の裏面を加熱して上記絶縁膜を形
成することを特徴とするものである。
【００１１】また、この発明の半導体デバイスの製造方
法は、上記半導体基板の裏面を加熱するとともに、上記
半導体基板の表面を裏面より低温に加熱して上記絶縁膜
を形成することを特徴とするものである。
【００１２】また、この発明の半導体デバイスの製造方
法は、上記半導体基板の表面に反応性ガスを吹き付けて
上記半導体基板の裏面より表面を低温にして上記絶縁膜
を形成することを特徴とするものである。
【００１３】また、この発明の半導体デバイスの製造方
法は、上記半導体基板の溝を除く表面を粗面化して上記
半導体基板表面からの放熱を促進させつつ上記絶縁膜を
形成することを特徴とするものである。
【００１４】また、この発明の半導体デバイスは、請求
項１〜７のいずれかに記載の製造方法により製造された
ことを特徴とするものである。
【００１５】また、この発明の半導体デバイスの製造装
置は、内部に収納された半導体基板の表面に絶縁膜を形
成するための処理槽と、上記絶縁膜を形成するための反
応性ガスを上記処理槽に導入する反応性ガス導入手段
と、上記処理槽内に収納された上記半導体基板を裏面か
ら加熱する第１の加熱手段とを備え、上記半導体基板を
裏面から加熱して上記半導体基板の表面に絶縁膜を形成
するようにしたことを特徴とするものである。
【００１６】また、この発明の半導体デバイスの製造装
置は、上記処理槽内に収納された上記半導体基板を表面
から加熱する第２の加熱手段を備え、上記半導体基板の
裏面に比べ表面をより低い温度に加熱して上記半導体基
板の表面に絶縁膜を形成するようにしたことを特徴とす
るものである。
【００１７】また、この発明の半導体デバイスの製造装
置は、上記第２の加熱手段と上記半導体基板表面との間
に加熱調整手段を備え、上記半導体基板の表面加熱を調
整するようにしたことを特徴とするものである。
【００１８】また、この発明の半導体デバイスの製造装
置は、上記反応性ガス導入手段は、上記反応性ガスを上
記半導体基板の表面に吹き付けて上記半導体基板の表面
温度を調整するように構成したことを特徴とするもので
ある。
【００１９】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。なお、図中同一の符号は
それぞれ同一または相当の部分を示す。 実施の形態１．図１は、この発明の実施の形態１によ
る、半導体デバイス（半導体装置と称してもよい）の製
造装置、具体的には絶縁膜の形成装置の構成を示す断面
図である。また、図２及び図３はこの実施の形態及び以
下に述べる各実施の形態により形成される絶縁膜の形成
を説明するための断面模式図である。
【００２０】図１において、１は半導体基板１１は内部
に半導体基板１を収納してその表面に絶縁膜を形成する
ための処理槽（以下、適宜チャンバと称する）、１２は
半導体基板１の保持具、１３は絶縁膜を形成するための
反応性ガスをチャンバ１１に導入するガス導入手段であ
り、具体例としてはノズル、１４は半導体基板１を裏面
から加熱するための加熱手段（第１の加熱手段）であ
り、具体例としてはハロゲンランプを示す。
【００２１】次に、この実施の形態による絶縁膜の形成
工程について説明する。まず、表面に溝の形成された半
導体基板１を半導体基板保持具１２にセットし、チャン
バ１１の中に装入する。チャンバ１１は、真空度０．１
３３Pa（１０-3Torr）以下に減圧可能なものを用いる。
半導体基板１を挿入後、高真空ポンプによりチャンバ１
１内の到達真空度を０．１３３Pa（１０-3Torr）まで減
圧にする。
【００２２】次に、半導体基板１を装入後、ハロゲンラ
ンプ１４の出力を３０kWとして半導体基板１を裏面から
加熱し、裏面温度を７００℃まで加熱する。なお、半導
体基板保持具１２はリング状の部材で半導体基板１を保
持しており、裏面からのハロゲンランプ１4の熱線が妨
げられることはない。
【００２３】しかる後、絶縁膜としてのシリコン酸化膜
を形成するための材料ガスであるテトラエトキシシラン
（TEOS）をノズル１３より供給して、チャンバ１１内圧
力を４０Pa（０．３Torr）に保持する。こうして半導体
基板１の表面に絶縁膜を形成する。
【００２４】なお、従来の絶縁膜の形成方法の例では、
チャンバ自体を例えば７００℃に加熱し、チャンバ壁か
らの輻射熱で内部の半導体基板を加熱していた。また、
従来の例では、内部の半導体基板を主として表面側から
加熱していた。これに対して、この実施の形態では、チ
ャンバ自体を例えば７００℃に加熱する必要はなく、ハ
ロゲンランプ１４により半導体基板１の裏面を例えば７
００℃に加熱する。
【００２５】図２及び図３は、この実施の形態による、
半導体基板上の絶縁膜の形成について説明するための図
である。図２は、絶縁膜形成の初期の状態を示す図であ
る。図２に示すように、絶縁膜３は半導体基板１の表面
に正常に成長するだけでなく、溝２の底部６に厚く充分
な密度で成長する。
【００２６】これは次のような理由による。上述のよう
に半導体基板１の裏面を適切に加熱することにより、表
面に比べて裏面の温度を高くして、半導体基板１の表面
と裏面に温度勾配を生じさせる。これにより、溝２の表
面開口部４に比べ溝２の底部６の温度が高くなり温度勾
配が生じる。この温度勾配により、溝２の底部６におけ
る絶縁体形成速度が、溝２の表面開口４部付近における
絶縁体形成速度に比べて大きくなり、溝の底面部分６か
ら絶縁膜３が成長するためである。
【００２７】また、このとき、チャンバ１１を真空度
０．１３３Pa（１０-3Torr）以下の高真空度に減圧した
うえで、反応ガスを供給し、４０Pa（０．３Torr）以下
の真空状態で成膜することで、絶縁膜形成のためのいわ
ゆる表面反応が気相反応に比べて支配的となるようにす
ることができる。すなわち、絶縁膜の形成が表面反応律
速となる。従って、温度の高い溝底部で絶縁膜の形成速
度を大きくすることができる。
【００２８】図３は、絶縁膜形成の終期の状態を示す図
である。絶縁膜３が溝２の底部６から大きい成長速度で
成長してくるため、溝２の内部に充分な密度で絶縁膜３
が形成される。このことで、従来問題になっていたよう
に、溝２の内部に絶縁膜３が充分に成長する前に、溝２
の開口部分４が表面で成長した絶縁膜３によって塞がれ
ることが無くなるため、溝２の内部に低密度の絶縁体が
生じることがなく、従って溝２を絶縁膜３によって均一
に被覆することができる。
【００２９】これを従来の方法の例と比較すると、従来
では、例えば幅０．３μｍ、深さ１．０μｍのアスペク
ト比３以上の溝を絶縁膜で埋める場合に、溝の底部に巣
ができる場合があった。これに対して、この実施の形態
では、このような溝においても巣が形成されることがな
く、充分な密度の絶縁膜により溝を埋めることができ
る。
【００３０】以上をさらに具体的に述べると、半導体基
板のトレンチ分離をＣＶＤ法等を用いて絶縁膜によって
埋め込む際に、半導体基板の厚さ方向、すなわち、トレ
ンチ分離の溝の深さ方向に温度勾配をもたせ、トレンチ
分離の溝の深い部分を高温に、浅い部分（基板表面付近
の部分）を低温として表面反応速度に差をもたせる。こ
のことで、絶縁膜はトレンチ分離の深い部分から被覆し
ていくことになり、絶縁膜被覆性のよいトレンチ分離を
形成することができる。
【００３１】このように、この実施の形態によれば、ト
レンチ分離構造をもつ半導体デバイスにおいて、被覆性
よく絶縁膜を埋め込み、素子分離の特性を向上させるこ
とができる。一般的に言えば、被覆性のよい、埋め込み
特性の優れた絶縁膜を形成することができる。
【００３２】実施の形態２．図４は、この発明の実施の
形態２による、半導体デバイスの製造装置、具体的には
絶縁膜の形成装置の構成を示す図である。図４におい
て、１５は半導体基板１を表面から過熱するための加熱
手段（第２の加熱手段）であり、具体例としてはハロゲ
ンランプを示す。この場合、裏面側のハロゲンランプ１
４による半導体基板１の裏面加熱に比べて、表面側のハ
ロゲンランプ１５による表面加熱を小さくする。このた
めハロゲンランプ１５の出力をハロゲンランプ１４の出
力より小さくする、あるいは半導体基板１との距離を調
整する。例えば、裏面のハロゲンランプ１４の出力を３
０kWとし、表面側のハロゲンランプ１５の出力を５kWと
する。その他の構成部分は図１と同様であるから、重複
説明を省略する。このように構成した装置において、実
施の形態１で説明したのと同様に半導体基板１の表面に
絶縁膜を形成する。
【００３３】この実施の形態によれば、実施の形態１と
同様に、被覆性のよい、埋め込み特性の優れた絶縁膜を
形成することができる。さらに、この実施の形態では、
半導体基板１の表面側にもハロゲンランプ１５を設けた
ことにより、半導体基板１の表面温度を制御することが
できる。したがって、半導体基板１の裏面だけを加熱す
る実施の形態１の場合に比べて、半導体基板１の表面に
成長する絶縁膜の膜厚制御性を向上させることができ
る。また、半導体基板１の表面と裏面との温度差の制御
性がよくなる。これにより、溝２の底部から成長する絶
縁膜の制御性を向上させることができる。
【００３４】実施の形態３．図５は、この発明の実施の
形態３による、半導体デバイスの製造装置、具体的には
絶縁膜の形成装置の構成を示す図である。図５におい
て、１６は半導体基板１の表面加熱の加熱調整手段であ
り、具体的には例えば石英板を用いる。この石英板１６
は、半導体基板１を表面から加熱するためのハロゲンラ
ンプ１５と、半導体基板１との間に挿入されており、ハ
ロゲンランプ１５からの熱線の透過を調整し、半導体基
板１の表面温度を調整する。その他の構成部分は図４と
同様であるから、重複説明を省略する。
【００３５】この場合、石英板１６を挿入することによ
り、表面側のハロゲンランプ１５の出力が例えば裏面側
のハロゲンランプ１４の出力と同等であっても、表面の
加熱を裏面に比べて抑制することができる。また、石英
板１６に熱透過度の異なるものを用いることにより表面
加熱量を調整することもできる。このように構成した装
置において、実施の形態１で説明したのと同様に半導体
基板１の表面に絶縁膜を形成する。
【００３６】この実施の形態によれば、実施の形態２と
同様に、被覆性のよい、埋め込み特性の優れた絶縁膜を
形成することができる。さらに、この実施の形態では、
半導体基板表面の加熱温度を制御できるようにしたの
で、表面に形成する絶縁膜の膜厚制御性を向上させるこ
とができる。
【００３７】実施の形態４．図６は、この発明の実施の
形態４による、半導体デバイスの製造装置、具体的には
絶縁膜の形成装置の構成を示す図である。図６におい
て、１３Aは絶縁膜を形成するための反応性ガスをチャ
ンバ１１に導入するガス導入手段であり、具体例として
はノズルである。しかし、この実施の形態の場合、実施
の形態１とは異なり、ノズル１３Aはチャンバ１１の中
に延び、反応性ガスを半導体基板１の表面に吹き付ける
ように構成されている。その他の構成部分は図１と同様
であるから、重複説明を省略する。
【００３８】この場合、ノズル１３Aの吹き出し口を半
導体基板１の表面に向けて配置することにより、絶縁体
の材料ガスにより半導体基板１の表面を冷却し、半導体
基板１の表面温度を裏面温度に対してさらに温度差をつ
けることができる。すなわち、半導体基板１の温度より
も十分低温である材料ガスを半導体基板１の表面に吹き
付けることによって、表面温度を効果的に下げることが
でき、半導体基板の表面と裏面に温度差を充分につける
ことができる。一般に、ノズル１３Ａを介してＴＥＯＳ
ガスを供給する配管の温度は１００℃程度とされるの
で、ＴＥＯＳガスにより半導体基板１の表面を充分に冷
却することができる。このように構成した装置におい
て、実施の形態１で説明したのと同様に半導体基板１の
表面に絶縁膜を形成する。
【００３９】この実施の形態によれば、実施の形態１と
同様に、被覆性のよい、埋め込み特性の優れた絶縁膜を
形成することができる。さらに、この実施の形態では、
半導体基板１の裏面だけを加熱する実施の形態1に比べ
て、半導体基板１の表面温度を裏面温度に比べてさらに
下げることが可能となることから、半導体基板１の表面
に形成される絶縁体の形成速度が実施の形態1に比べて
小さくなり、実施の形態1に比べてさらに半導体基板１
の溝の開口部分が塞がりにくくなるようにすることがで
きる。
【００４０】実施の形態５．図７は、この発明の実施の
形態５による半導体デバイスの製造方法を説明するため
の図である。図７に示すように、この実施の形態では、
絶縁膜を形成しようとする半導体基板１の表面におい
て、溝２を除く部分に予め凹凸8を形成しておくもので
ある。この表面の凹凸8は、その形状、凹凸の大きさな
どは適宜に選択してよい。言い換えれば、表面を粗面化
するといってもよい。
【００４１】この実施の形態では、このように表面に素
子分離用などの溝が形成された半導体基板の溝以外の表
面を予め粗面化しておき、この半導体基板を実施の形態
１〜４で説明したような絶縁膜の形成装置により、その
表面に絶縁膜を形成する。絶縁膜の形成方法は、実施の
形態１〜４で述べたところと同様であるから、重複説明
は省略する。
【００４２】このようにすれば、半導体基板１の表面か
ら熱放散がしやすくなり、半導体基板１の表面温度を裏
面温度に対してさらに下げることができる。このことに
より、半導体基板裏面だけを加熱する実施の形態1に比
べて、半導体基板１の表面温度を裏面温度に比べて下げ
ることが可能となることから、半導体基板１の表面に形
成される絶縁体の形成速度が実施の形態1に比べて小さ
くなり、実施の形態1に比べて、半導体基板１に形成さ
れた溝の開口部分が塞がりにくくなるようにすることが
できる。
【００４３】なお、以上の各実施の形態では説明を省略
したが、半導体基板１には一般に複数の溝が形成され、
この溝により半導体基板の表面が分離され、分離された
各領域に半導体デバイスが形成される。つまり、複数の
溝２は素子形成領域を分離する分離溝として機能する。
また、上記の各実施の形態のように絶縁膜３が形成され
たのち、絶縁膜３は一般にエッチバックされて、溝２に
のみ絶縁膜３が残され、絶縁膜が除去された領域にトラ
ンジスタ、容量など素子が形成され回路が形成される。
【００４４】以上においては、素子分離用の溝（トレン
チ）に絶縁膜を埋める場合について説明した。例えば、
この発明は、DRAM,SRAMなどの半導体メモリーをはじめ
各種の半導体デバイスに適用される。しかし、この発明
はこのような例に限られるものではなく、半導体デバイ
スにおいて、広く溝ないしトレンチに絶縁膜あるいは誘
電体膜などを形成する場合に適用できるものである。例
えば、キャパシタトレンチの形成において、トレンチに
誘電体を埋め込む場合にも有効に適用できるものであ
る。
【００４５】さらにまた、上記の各実施の形態で説明し
た絶縁膜の形成に至るまでの半導体デバイスの製造工
程、また、絶縁膜を形成したあとの製造工程は、特にこ
の発明の特徴点ではなく、一般に行われている製造工程
を実施するので、その詳細はここでは記載しない。しか
し、この発明は、上記の各実施の形態のいずれかによる
絶縁膜の形成方法を含む半導体デバイスの製造方法を提
供するものである。また、これにより、半導体基板の表
面に形成された溝に、被覆性よく絶縁膜を埋め込んだ半
導体デバイスを提供するものである。
【００４６】
【発明の効果】以上説明したように、この発明において
は、半導体基板の表面に形成された溝を絶縁膜で被覆す
る工程において、半導体基板の裏面の温度を高くして表
面と裏面に温度差をつけることにより、半導体基板の裏
面により近い溝の底部で絶縁膜の形成速度を速くし、溝
の表面開口部付近と溝の底部付近とで絶縁膜の形成速度
に差をつける。これにより、溝の底面部から絶縁体を形
成していくことが可能となり、溝の内部により被覆性の
優れた絶縁膜を形成することができる。具体的には、ト
レンチ分離構造をもつ半導体デバイスにおいて、被覆性
よく絶縁膜を埋め込み、素子分離の特性を向上させるこ
とができる。
【図面の簡単な説明】
【図１】本発明の実施の形態1による、半導体製造装置
としての絶縁膜形成装置の概略構成を示す図である。
【図２】 本発明の各実施の形態による絶縁膜の形成に
ついて説明するための図である。
【図３】 本発明の各実施の形態による絶縁膜の形成に
ついて説明するための図である。
【図４】 本発明の実施の形態２による絶縁膜形成装置
の概略構成を示す図である。
【図５】 本発明の実施の形態２による絶縁膜形成装置
の概略構成を示す図である。
【図６】 本発明の実施の形態２による絶縁膜形成装置
の概略構成を示す図である。
【図７】 本発明の実施の形態２による絶縁膜形成装置
の概略構成を示す図である。
【図８】 従来技術による絶縁膜の形成について説明す
るための図である。を示す断面模式図を示している。
【図９】 従来技術による絶縁膜の形成について説明す
るための図である。
【符号の説明】
１ 半導体基板、 ２ 溝（トレンチ）、 ３ 絶縁
膜、 ４ 表面開口部、５ 側面部、 ６ 底部、 １
１ チャンバ（処理槽）、 １２ 半導体基板保持具、
１３，１３Ａ ノズル（ガス導入手段）、 １４ ハ
ロゲンランプ（第１の加熱手段）、 １５ ハロゲンラ
ンプ（第２の加熱手段）、 １６ 石英板（加熱調整手
段）。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 表面に溝が形成された半導体基板におい
    て、上記半導体基板の溝の表面開口部分に比べて溝の底
    部をより高温に保持しつつ上記溝を含む上記半導体基板
    の表面に絶縁膜を形成することを特徴とする半導体デバ
    イスの製造方法。
  2. 【請求項２】 上記半導体基板の表面に比べて裏面をよ
    り高温に保持しつつ上記絶縁膜を形成することを特徴と
    する請求項１に記載の半導体デバイスの製造方法。
  3. 【請求項３】 半導体基板における表面反応が気相反応
    に比べて支配的となる高真空状態において上記絶縁膜を
    形成することを特徴とする請求項１又は２に記載の半導
    体デバイスの製造方法。
  4. 【請求項４】 上記半導体基板の裏面を加熱して上記絶
    縁膜を形成することを特徴とする請求項１〜３のいずれ
    かに記載の半導体デバイスの製造方法。
  5. 【請求項５】 上記半導体基板の裏面を加熱するととも
    に、上記半導体基板の表面を裏面より低温に加熱して上
    記絶縁膜を形成することを特徴とする請求項１〜４のい
    ずれかに記載の半導体デバイスの製造方法。
  6. 【請求項６】 上記半導体基板の表面に絶縁膜形用ガス
    を吹き付けて上記半導体基板の裏面より表面を低温にし
    て上記絶縁膜を形成することを特徴とする請求項１〜５
    のいずれかに記載の半導体デバイスの製造方法。
  7. 【請求項７】 上記半導体基板の溝を除く表面を粗面化
    して上記半導体基板表面からの放熱を促進させつつ上記
    絶縁膜を形成することを特徴とする請求項１〜６のいず
    れかに記載の半導体デバイスの製造方法。
  8. 【請求項８】 請求項１〜７のいずれかに記載の製造方
    法により製造されたことを特徴とする半導体デバイス。
  9. 【請求項９】 内部に収納された半導体基板の表面に絶
    縁膜を形成するための処理槽と、上記絶縁膜を形成する
    ための反応性ガスを上記処理槽に導入する反応性ガス導
    入手段と、上記処理槽内に収納された上記半導体基板を
    裏面から加熱する第１の加熱手段とを備え、上記半導体
    基板を裏面から加熱して上記半導体基板の表面に絶縁膜
    を形成するようにしたことを特徴とする半導体デバイス
    の製造装置。
  10. 【請求項１０】 上記処理槽内に収納された上記半導体
    基板を表面から加熱する第２の加熱手段を備え、上記半
    導体基板の裏面に比べ表面をより低い温度に加熱して上
    記半導体基板の表面に絶縁膜を形成するようにしたこと
    を特徴とする請求項９に記載の半導体デバイスの製造装
    置。
  11. 【請求項１１】 上記第２の加熱手段と上記半導体基板
    表面との間に加熱調整手段を備え、上記半導体基板の表
    面加熱を調整するようにしたことを特徴とする請求項１
    ０に記載の半導体デバイスの製造装置。
  12. 【請求項１２】 上記反応性ガス導入手段は、上記反応
    性ガスを上記半導体基板の表面に吹き付けて上記半導体
    基板の表面温度を調整するように構成したことを特徴と
    する請求項９〜１１のいずれかに記載の半導体デバイス
    の製造装置。
JP10012559A 1998-01-26 1998-01-26 半導体デバイスの製造方法、半導体デバイス及び半導体デバイスの製造装置 Withdrawn JPH11214501A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10012559A JPH11214501A (ja) 1998-01-26 1998-01-26 半導体デバイスの製造方法、半導体デバイス及び半導体デバイスの製造装置
US09/121,113 US6174783B1 (en) 1998-01-26 1998-07-23 Semiconductor device having a improved trench structure manufacturing method thereof, and semiconductor device manufacturing apparatus
TW087113953A TW405183B (en) 1998-01-26 1998-08-25 Manufacture of semiconductor device, semiconductor device, and apparatus for manufacturing semiconductor device
KR1019980038861A KR19990066775A (ko) 1998-01-26 1998-09-19 반도체 디바이스의 제조 방법, 반도체 디바이스 및 반도체디바이스의 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10012559A JPH11214501A (ja) 1998-01-26 1998-01-26 半導体デバイスの製造方法、半導体デバイス及び半導体デバイスの製造装置

Publications (1)

Publication Number Publication Date
JPH11214501A true JPH11214501A (ja) 1999-08-06

Family

ID=11808710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10012559A Withdrawn JPH11214501A (ja) 1998-01-26 1998-01-26 半導体デバイスの製造方法、半導体デバイス及び半導体デバイスの製造装置

Country Status (4)

Country Link
US (1) US6174783B1 (ja)
JP (1) JPH11214501A (ja)
KR (1) KR19990066775A (ja)
TW (1) TW405183B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5530856B2 (ja) * 2010-08-18 2014-06-25 信越半導体株式会社 ウエーハの熱処理方法及びシリコンウエーハの製造方法並びに熱処理装置
US8383513B2 (en) * 2010-10-05 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric rapid thermal annealing to reduce pattern effect
JP7023308B2 (ja) * 2020-03-19 2022-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび基板処理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970916B2 (ja) 1989-10-19 1999-11-02 科学技術振興事業団 ディジタルｃｖｄ方法
US5439877A (en) * 1990-12-07 1995-08-08 E. I. Du Pont De Nemours And Company Process for depositing high temperature superconducting oxide thin films
US5815396A (en) * 1991-08-12 1998-09-29 Hitachi, Ltd. Vacuum processing device and film forming device and method using same
KR100206938B1 (ko) * 1996-09-19 1999-07-01 구본준 반도체 제조장치 및 이를 이용한 반도체 소자의 배선 형성방법

Also Published As

Publication number Publication date
KR19990066775A (ko) 1999-08-16
TW405183B (en) 2000-09-11
US6174783B1 (en) 2001-01-16

Similar Documents

Publication Publication Date Title
US10837122B2 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US5915190A (en) Methods for filling trenches in a semiconductor wafer
US5385863A (en) Method of manufacturing polysilicon film including recrystallization of an amorphous film
JP5405004B2 (ja) 総合プロセスモジュレーション（ｉｐｍ）ｈｄｐ−ｃｖｄによるギャップ充填のための新規な解決法
US8263474B2 (en) Reduced defect silicon or silicon germanium deposition in micro-features
JPH04293228A (ja) 多結晶シリコン層の製造方法
KR100558999B1 (ko) 기판 함몰부 충진 방법
KR100243785B1 (ko) 스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기위한 다단계 스퍼터링 방법
US20010025604A1 (en) Substrate processing apparatus
US20040102017A1 (en) Method of forming trench isolation structure
JPH11214501A (ja) 半導体デバイスの製造方法、半導体デバイス及び半導体デバイスの製造装置
JP3527474B2 (ja) 二酸化シリコン層の形成方法、及びトレンチ分離領域の形成方法
JP5116189B2 (ja) 半導体装置の製造方法及び装置
KR100246278B1 (ko) 반도체 소자에 일체화된 커패시터를 형성하기 위한 공정
CN111424259B (zh) 高密度等离子体化学气相沉积制程形成氧化硅层的方法
JP2703228B2 (ja) 窒化シリコン膜の形成方法
KR100768727B1 (ko) 트렌치 내벽에만 선택적으로 ＨＳＧ－Ｓｉ를 형성시키는방법
JP2004193573A (ja) キャパシタの作製方法
US6764916B1 (en) Manufacturing method for semiconductor device
JPH09129626A (ja) 薄膜形成方法
US20220375750A1 (en) Thermal deposition of silicon-germanium
KR101168637B1 (ko) 반도체 소자의 절연막 형성방법
KR100645205B1 (ko) 선택적 에피텍셜 성장 공정을 적용하는 반도체 소자의제조 방법
KR20240039051A (ko) 이음매가 없는 갭필 증착
WO2023018623A1 (en) Seam removal in high aspect ratio gap-fill

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405