CN1822321B - 热处理方法以及热处理装置 - Google Patents

热处理方法以及热处理装置 Download PDF

Info

Publication number
CN1822321B
CN1822321B CN2006100077507A CN200610007750A CN1822321B CN 1822321 B CN1822321 B CN 1822321B CN 2006100077507 A CN2006100077507 A CN 2006100077507A CN 200610007750 A CN200610007750 A CN 200610007750A CN 1822321 B CN1822321 B CN 1822321B
Authority
CN
China
Prior art keywords
temperature
heat treatment
substrate
treatment method
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100077507A
Other languages
English (en)
Other versions
CN1822321A (zh
Inventor
川瀬文俊
柴田聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1822321A publication Critical patent/CN1822321A/zh
Application granted granted Critical
Publication of CN1822321B publication Critical patent/CN1822321B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/38—Parts, details or accessories of cooking-vessels for withdrawing or condensing cooking vapors from cooking utensils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/004—Cooking-vessels with integral electrical heating means
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/08—Pressure-cookers; Lids or locking devices specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Food Science & Technology (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种热处理方法及热处理装置，其不依赖于在晶片上形成的回路图案的面积、图案的设置以及构成回路的膜的材料等，可以在大致相同的热处理条件下进行热处理。将晶片(10)导入利用加热装置(4)在容器(2)内形成的处于放射平衡状态的温度空间(8)的下部低温区域(垂直方向位置B)并对其进行保持，使基板温度缓慢上升至750℃～800℃。然后，将晶片导入温度空间(8)的高温区域(垂直方向位置C)并对其进行保持，使基板温度上升至热处理温度，并且，实施规定时间的热处理。从而，可以不依赖于晶片(10)的状态(氮化硅膜、多晶硅膜的基板覆盖面积比例)，来进行均匀的热处理。

Description

热处理方法以及热处理装置
技术领域
本发明涉及一种在半导体装置的制造过程中进行的热处理方法及热处理装置，特别是涉及一种以单片式(single-wafer processing)对半导体晶片高速地进行热处理的热处理方法及热处理装置。
背景技术
近年来，随着构成半导体集成电路装置(以下称为半导体装置)的元件图案尺寸精细化，热处理正在从批量(batch)式扩散炉中经过数小时热处理的长时间退火处理，向着利用单片式进行10秒左右的短时间热处理的RTP(rapid thermal process：快速热处理)技术转移。该RTP技术，特别是在半导体基板上形成浅结(shallow junction)时，在掺杂(impurity doping)后进行的热活化处理工序中，其实用性不断提高。作为这种装置，开发出一种通过调整卤素灯等基板加热用灯具所放射的能量(电磁波)来进行基板的温度升降控制的灯式RTP装置，并正在不断普及。
但是，由于热处理的时间极短，因此RTP技术难以使热处理中的基板温度在面内保持均匀，难以使基板温度的终点温度与所期望的热处理温度一致。作为其对策，在现有技术的灯式RTP装置中，例如，采用从晶片的上面和下面的双方用灯具加热的结构；或者用热电偶等温度传感器测量热处理中实际的晶片温度，并反馈该温度来进行基板温度的升降控制的结构。
图5是现有技术的典型的灯式RTP装置100的结构简图。在该灯式RTP装置100中，在进行热处理的腔室(chamber)101内的上部以及下部，分别设置有多个用于加热晶片103的上部灯具102和下部灯具105。在该装置中，对灯具102、105的数量及其配置进行优化，以使其晶片103表面内的温度分布均匀。
然后，将晶片103导入至处理室101内的上下灯具102、105之间， 通过控制向灯具102、105供给的电力来控制晶片103的温度。此时，通过与晶片103的背面相接触的热电偶104来测量热处理中晶片103的温度，用于温度的反馈控制。
另外，当加热用的灯光中含有波长900～1200nm时，若在晶片103上形成回路图案的状态下进行热处理，则入射到晶片103表面的上述波长的透射率依赖于该图案的面积及设置而发生改变，不能准确的利用热电偶进行温度测量。因此，在近年来的灯式RTP装置中，采用以非接触方式测量从晶片放射的电磁波(红外线)强度的高温计(pyrometer)来代替热电偶，从而可以不依赖晶片的状态，稳定测量基板温度。
另外，在一部灯式RTP装置中，还采用通过在加热过程中使晶片103高速旋转，使入射到晶片表面的电磁波强度变得均匀，以提高晶片103表面内温度的均匀性的方法。
并且，上述现有技术由于不是与文献、公知发明相关的技术，因此，没有记录的现有技术文献信息。
半导体装置的制造随着精细化的急速发展，正在从以存储器为代表的大量少种类产品的生产，向着以系统LSI为代表的少量多种类产品的生产转移。如上所述，在生产少量多种类的半导体装置的生产线的热处理工序中，在晶片上形成的回路图案的面积对于每个种类都不同，而且构成该图案的材料、所使用的加工工艺(精细化水平)也不同。
因此，为了与少量多种类的生产相对应，必须根据每个种类进行热处理条件的优化。在此，所谓热处理条件是指，包括热处理温度、热处理时间(热处理温度的维持时间)、达到热处理温度的升温过程的温度及时间，冷却过程的温度及时间等温度描述。
特别是，在杂质扩散层的热活化处理中，热处理温度的差异(表面内差异及各处理之间差异)会直接影响到在晶片上形成的晶体管特性的表面内差异及各晶片之间差异。因此，优化上述热处理条件，使热处理温度的晶片面内分布均匀并具有良好再现性，是十分重要的。
但是，在RTP中，根据各种类来优化热处理条件是非常繁琐的，而且，在热处理工序中，根据各种类而改变热处理条件来进行热处理， 也带来非常大的负担。
另外，通过使用优化的热处理条件，可确保晶片上平均的温度分布均匀性，但是，严格上讲，根据在晶片上形成的回路图案面积及其膜的材料，还是不能消除在加热中的晶片上局部发生的温度上升的差异。
例如，如图6所示，通常的系统LSI在同一硅基板上形成有由CMOS构成的逻辑部12和由DRAM(Dynamic Random Access Memory：动态随机存储器)等构成的存储部13。
图6所示逻辑部12是通过公知的以硅化处理(salicide process)而形成的，在通过场效氧化膜121而使元件分离的硅基板11上部的区域上，形成有由硅氧化膜等构成的栅极绝缘膜122、和具有侧壁绝缘膜124的由多晶硅等构成的栅极电极123。
另一方面，在存储部13中，在硅基板11上形成的图中未显示的MOS晶体管上，形成有由BPSG(boro-phospho silicate glass)膜构成的绝缘膜131、以及氮化硅膜132；在该氮化硅膜132上形成有由圆筒型电容构成的存储电容部。
上述存储电容部具有如下结构：从下层依次层积有由多晶硅膜构成的下部电极134；由氮化硅膜和氧化硅膜的层积膜、或者Ta2O5等构成的电容绝缘膜135；和由多晶硅膜构成的上部电极136，并在上部电极136上设置有由氧化硅膜等构成的绝缘膜137。并且，该存储电容部，通过由贯穿氮化硅膜132和绝缘膜131而埋设形成的多晶硅构成的接触插塞(contact plug)133，与上述MOS晶体管连接。
在上述结构中，存储部13所具有的氮化硅膜132，放射从外部接受的能量时的红外区域的放射率，与硅基板11相差很大。即，硅基板11的红外区域的放射率为0.68，与此相对，氮化硅膜132的红外区域的放射率为1.00。这表明氮化硅膜132不会使从外部接受的能量反射或者透过，几乎全部吸收，再几乎全部释放。因此，在利用灯具进行RTP时，与硅基板11相比，氮化硅膜132温度上升迅速。
另外，因为构成栅极电极123、接触插塞133、下部电极134、上部电极136的多晶硅膜的放射率根据成膜条件而变动，因此不能一概确定，一般为0.2～0.4，非常低。因此，在利用灯具进行的RTP中， 与硅基板11相比温度上升缓慢。
因此，如图6所示，在混合搭载有逻辑部12和存储部13的硅基板11中，在形成逻辑部12的区域和形成存储部13的区域上，进行灯式RTP时的温度上升率不同，在类似RTP的短时间热处理中，造成最终的终点温度对于每个区域都不同。这样，由于依赖于晶片上形成的图案的现象，因此，即使采用如上所述在加热中使晶片旋转的技术也不能得到解决。
发明内容
本发明正是为解决上述现有技术的问题而提出的，其目的在于提供一种热处理方法以及热处理装置，不依赖于晶片上形成的回路图案的面积、图案的设置以及构成回路的膜的材料，可以在相同热处理条件下进行热处理。
为了实现上述目的，本发明采用以下方法。首先，本发明的前提是对在基板上形成的、由规定的材料膜构成图案的基板覆盖面积不同的多个半导体基板，进行RTP的热处理方法。
而且，本发明所涉及的热处理方法，首先，在第一温度下、在处于放射平衡状态的第一温度空间内设置上述半导体基板，将该半导体基板升温至第一基板温度。然后，在与上述第一温度相比为高温的第二温度下、在处于放射平衡状态的第二温度空间内设置上述升温后的半导体基板，将该半导体基板升温至第二基板温度。之后，通过将升温至第二基板温度的半导体基板在该第二基板温度维持一定时间，来进行热处理。其中，所谓处于放射平衡状态的温度空间是指，相对于温度空间，从外部射入的能量和温度空间向外部放射的能量相等的状态。即，该温度空间内，其温度分布不变化，稳定维持恒定。
根据该热处理方法，由于使半导体基板在处于放射平衡状态的温度空间内进行加热，与现有技术的灯式RTP相比，即使基板上形成的由规定材料构成的图案的基板覆盖面积不同，也能减小基板温度的表面内差异。因此，不用根据半导体基板上形成的由规定材料膜构成的图案的基板覆盖面积进行热处理条件的优化，可在大致相同的条件下对这些半导体基板进行热处理，也可对各晶片进行相同的热处理，使 热处理变得十分简便。并且，上述第一温度空间和前述第二温度空间优选形成为连续的温度空间。
另外，优选上述方法适用于上述第二基板温度的维持时间为60秒以下的限定时间的情况。
上述规定材料膜为例如氮化硅膜和多晶硅膜，该结构是在半导体基板上混合搭载逻辑回路和存储回路时形成的。另外，上述热处理方法还适用于例如在上述半导体基板上形成的离子注入扩散层的活化处理。并且，上述热处理方法并不局限于上述规定的材料膜的基板覆盖面积不同的情况下，也适用于半导体基板的材料不同的情况。
另一方面，在其它方面中，本发明还提供一种实现上述热处理方法的热处理装置。即，本发明所涉及的热处理装置，在对半导体基板实施热处理的处理室内形成，具有垂直方向的上部成为高温的温度梯度，并且处于放射平衡状态的温度空间。另外，在处理室内部设有承载上述半导体基板并可在上述处理室内部垂直方向上移动而设置的基板支撑台，基板温度检测装置逐次检测承载于上述基板支撑台上的半导体基板的基板温度。然后，根据上述基板温度检测装置所检测的基板温度，通过使上述半导体基板在上述温度空间中垂直方向上移动，来实施上述热处理。
在本发明中，通过在处于放射平衡状态的温度空间内设置半导体基板来实施热处理，因此，即使对于在半导体基板上形成的由规定的材料膜构成的图案的基板覆盖面积不同的多个基板，也可以在不改变热处理条件的情况下进行热处理。即，固定热处理条件，就可以得到相同的热处理效果(相同扩散层深度，相同薄膜电阻等)。在半导体基板薄膜材料不同的情况下，同样也可以得到本发明效果。
因此，可以使少量多种类的系统LSI等，在半导体基板上形成的图案的基板覆盖面积率不同的半导体设备的生产变得容易。
附图说明
图1是使用本发明的热处理装置的结构简图。
图2是温度空间的温度分布的示意图。
图3是表示使用本发明的晶片薄膜电阻值均匀性的示意图。
图4是表示使用本发明的晶片薄膜电阻值的示意图。
图5是现有技术的灯具加热RTP(Rapid Thermal Process：快速热处理)装置的结构简图。
图6是混合搭载逻辑部和存储部的半导体集成电路装置的截面简图。
符号说明
1、100   热处理装置
2、101   腔室(chamber)
3        处理室
4        加热装置
5        支撑台(基板支撑台)
6        支撑棒
7        高温计(pyrometer)
8        温度空间
10、103  晶片
12       逻辑部
13       存储部
132      氮化硅膜
具体实施方式
下面，结合附图对本发明的实施方式进行详细说明。图1是使用本发明的热处理方法的热处理装置的结构简图。
如图1所示，热处理装置1设置有例如具有圆柱状的处理室3的腔室2。该腔室2包括开口部9，该开口部9具有用于将晶片10从一端(图1中的下端)移送至腔室2内部的开闭装置，通过关闭该开口部9来使处理室3密闭。另外，在腔室2的周围设置有用于加热腔室2(处理室3)的加热装置4。在图1的实施例中，该加热装置4由设置于腔室2的侧壁以及上壁的周围(或内部)的多个电热丝所构成。
并且，热处理装置1在与处理室3的轴向垂直的面内设置有具有晶片承载面的支撑台5。该支撑台5被设置于可沿处理室3的轴向移动而设置的中空支撑棒6的一端，支撑棒6的中空部开口于支撑台5的 晶片承载面。其中，该支撑棒6可在保持开口部9密闭状态的状态下进行移动。
在上述支撑棒6的中空部设置有利用从承载于支撑台5上的晶片背面(与支撑台5的晶片承载面相接触的面)放射的电磁波(红外线)来测量温度的高温计7。其中，将高温计7的输出，输入到驱动支撑棒6的图中未示出的驱动装置。此外，在此作为基板温度的检测装置采用高温计7，但是如果可以保证同等的测量精度及测量准确度，可以采用任意的温度传感器。
而且，上述结构中，在处理室3内利用加热装置4形成温度空间8。该温度空间8在与腔室2的轴向垂直的面内具有均匀的温度分布，并且设定为：在插拔支撑棒6的开口部9的一侧(图1中下部一侧)，温度较低；在与其相对的一侧的端部，温度较高。另外，在其之间具有从高温区域向低温区域单调递减的温度梯度的温度分布。其中，因为高温气体聚集在腔室2的上部，因此，如图1所示，只要上述处理室3的轴向与垂直方向一致即可。
例如，在本实施方式中，如图2(a)所示，将处理室3的上部设为1300℃，将下部设为750℃。在此，在图2(a)中，横轴对应处理室3的轴向的位置，纵轴对应温度。另外，图2(a)的横轴所示位置A、位置B及位置C为图1中箭头所表示的位置A、位置B及位置C。
另外，对温度空间8进行温度控制，以使从通过加热装置4加热的腔室2的内壁面所放射的辐射热(远红外区域的电磁波)，与由于温度空间8放射辐射热所损失的能量，维持放射平衡(对于温度空间8进出的能量相等)的状态，在处理室3中恒定地实现例如图2(a)所示的温度分布。
如上所述，温度控制通过采用下述结构来实现，例如，使加热装置4在腔室2的上部和下部设有多个上部加热装置4a和下部加热装置4b。即，在上部加热装置4a和下部加热装置4b上，分别设置可独立控制的温度控制系统，控制各加热装置4a、4b所发生的热量，以使处理室3的上部维持1300℃，使处理室3的下部维持750℃。
并且，加热装置4并不局限于上述设置，只要能够形成处于放射平衡的温度空间8，其可以采用任意的设置。例如，如图2(b)所示，除上述结构以外，还可以形成设有中部加热装置4c的结构，在图2中(a)所示的位置A和位置B的中部的位置C上，形成具有例如1000℃的温度区域的温度空间8。另外，只要能形成处于放射平衡状态的温度空间8，也可以是只通过上部加热装置4a形成温度空间8的结构。其中，温度空间8没有必要必须具有从处理室3的上部向下部单调减小的温度梯度，但由于形成温度空间8的气体(氮气或稀有气体等)成为高温时密度减小，因此，通过形成具有从处理室3的上部向下部单调减小的温度梯度的温度空间8，而可减小能量的损失。
并且，加热装置4并不局限于电热丝，其可以采用应用于热壁式的退火炉(annealing furnace)或者CVD(化学气相沉积：Chemical VaporDeposition)装置等热处理装置中的，例如高频加热装置、灯具加热装置等公知的加热装置。
利用上述结构，通过在处理室3内改变晶片10的设置位置，而可以控制晶片10的基板温度的升降。
其中，根据图6所示系统LSI的热活化处理的实例，对晶片10的热处理方法进行进一步详细说明。
首先，使承载在支撑台5上的晶片10导入至在腔室2的处理室3内形成的温度空间8的下部低温区域(第一放射平衡温度，例如位置B)，并且通过在该位置保持一段时间来进行加热。此时，晶片10所保持的位置，只要是几乎不会因离子注入而对导入晶片10表面的杂质扩散造成影响的温度的750℃～800℃即可。
另外，在该位置处的晶片10的保持时间例如为30秒左右，晶片10的温度经过该保持时间而缓慢上升至第一基板温度。此时，利用高温计7逐次测量热处理中的晶片10的温度，因此，例如当高温计7的测量值上升较快(升温速度快)时，驱动支撑棒6的驱动装置将支撑棒6向着从腔室2拔出的方向移动，可以使升温速度下降。相反，当高温计7的测量值上升缓慢(升温速度慢)时，驱动支撑棒6的驱动装置将支撑棒6向着插入腔室2内的方向移动，而可使升温速度提高。
当经过在上述温度空间8的低温区域中的保持时间后，将晶片10向用于进行杂质热活化处理的放射平衡温度(第二放射平衡温度)，例如形成900℃～1100℃的温度空间8中部的中温区域(位置C)移动。 该移动经过例如5～10秒左右的时间，其间，使晶片10的温度上升。此时，按照如上所述，可以根据高温计7的测量值，使驱动装置改变支撑棒6的插入位置，以此来调整升温速度。然后，在晶片10达到所需要的热处理温度(第二基板温度)的状态下，使晶片10在该位置上、在成为第二基板温度的状态下保持10秒左右，进行杂质扩散层的热活化处理。
如上所述，根据上述说明的方法，在温度空间8的低温区域的升温过程、达到热处理温度的升温过程、以及热处理温度下的热处理过程中，因为驱动装置根据高温计7的测量值改变支撑棒6(支撑台5)在处理室3内的位置，因此，可以进行精密的热处理。
另外，通过在处于放射平衡状态的温度空间8的低温区域中缓慢加热晶片10，可以使温度空间8的低温区域和晶片10达到大致放射平衡状态，即，即使是如图6所示，混合搭载有全表面形成氮化硅膜132的存储部13、和未形成有氮化硅膜132的逻辑部12的晶片10，也可以在不发生局部温度差而使基板温度上升。特别是，对于热处理来说，当达到热处理温度后、在超过0秒并在60秒以下的时间内进行的短时间热处理的情况下，如上所述，通过在不对晶片10上杂质扩散造成影响的温度下，使其与温度空间8处于放射平衡状态，可以显著减少基板温度的面内差异。
并且，与现有的灯式RTP装置通过从灯具放射的可见光区域到红外区域的短波长一侧(近红外区域)的电磁波进行晶片10的加热相比，在图1所示本发明所涉及的热处理装置1中，是利用处于放射平衡状态的温度空间8放射的辐射热、即长波长的红外线(远红外线)来进行的。在该波长区域上，构成半导体集成电路的材料膜的放射率不依赖于材质，几乎为恒定。因此，即使是图6所示，混合搭载有全表面具有氮化硅膜132的存储部13和逻辑部12的晶片10，也可以抑制在热处理中的晶片10的温度分布上产生温度差异。
图3表示对通过离子注入而形成剂量(dose)超过1015/cm3的扩散层的晶片，在使用本发明的热处理装置中进行热活化处理时的薄膜电阻的面内均匀性的示意图。
在图3中，横轴对应于在晶片10上形成的规定材料(图6中所述 氮化硅膜132)的图案的基板覆盖总面积相对于晶片面积的比(称为图案面积率)。另外，横轴对应于将热处理后所得晶片10的杂质扩散薄膜(sheet)电阻的±3σ极差(range)(σ：标准差)，用该所得的数据的平均值除得的值(薄膜电阻均匀性)。
另外，作为比较例，在图3中，显示利用现有技术的灯式RTP装置，在相同条件下进行注入的杂质扩散层薄膜电阻均匀性的数据。其中，在图3中，用黑色圆点表示的数据为本发明的实施例(热壁方式)，中空菱形表示的数据为比较例(灯具加热式)。
从图3可知，使用本发明的热处理装置与现有技术的灯式RTP装置相比，各图案面积率的薄膜电阻均匀性较小，薄膜电阻的面内差异得到改善。另外，利用本发明，使各图案面积率之间的差异变小。
另外，图4是表示上述杂质扩散层的薄膜电阻对图案面积率的依赖性的示意图。在图4中，横轴表示图案面积率，纵轴表示薄膜电阻。并且，在图4中，用中空菱形表示的数据是利用现有技术的灯式RTP装置在相同条件下形成杂质扩散层的薄膜电阻的比较例。
如图4所示，利用本发明涉及的热处理，使由于图案面积率导致的薄膜电阻变化减小。另外，在RTP中，可知热处理温度和热处理结果的薄膜电阻之间有良好的对应关系，通过事先求得两者的对应关系，而可以由薄膜电阻求得实际的热处理温度(例如，参见日本专利特开2004-39776号)。利用该方法，由薄膜电阻求得的温度差(温度差异)，现有技术的例中为4.3℃，与此相对，用本发明的方法达到极小的1.5℃，在实用上，该差异不会导致发生问题(例如，晶体管性能差异很小)。
因此，利用本发明，对于图案面积率不同的晶片，在相同条件下进行热处理时，也可以得到相同的热处理效果，即对于离子注入层的相同活化效果(相同结合深度，相同薄膜电阻)。而且，本发明不局限于杂质扩散层的热活化处理，还可以应用于为了形成例如薄氧化膜或氮化膜而进行的氧化或氮化等热处理。此时，可在晶片面内得到均匀的薄膜。
另外，如上所述利用本发明的RTP，热处理温度的均匀性不仅在以图6所示氮化硅膜132为处理对象时有效，对于将多种材料的不同 膜层积而成的薄膜也可以得到相同的热处理温度均匀性。
另外，如上所述，以硅作为晶片材质的情况为例进行说明，但本发明并不局限于硅基板，也同样适用于以GaAs基板为代表的各种化合物半导体基板，或SOI(绝缘体上外延硅：Silicon On Insulator)基板等基板种类不同的情况。
即，根据本发明，可以与基板材料无关，对一个芯片内、一个晶片面内及多个晶片间，固定于一个热处理条件实施均匀的热处理。
即使是，在晶片上存在放射率不同的多种膜、其表面积相互不同的晶片，也可以在大致相同的热处理条件下进行热处理，因此，在半导体装置的制造过程中，本发明对于热处理有极好的实用性。

Claims (10)

1.一种热处理方法，其特征在于：
是对在基板上形成的、由规定材料膜构成图案的基板覆盖面积不同的多个半导体基板，进行RTP、即快速热处理的热处理方法，其中，包括如下步骤：
在第一放射平衡温度下，在处于放射平衡状态的第一温度空间内设置所述半导体基板，将该半导体基板升温至第一基板温度的升温步骤；
在与所述第一放射平衡温度相比为高温的第二放射平衡温度下，在处于放射平衡状态的第二温度空间内设置所述升温后的半导体基板，将该半导体基板升温至第二基板温度的升温步骤；和
通过将所述升温至第二基板温度的半导体基板在该第二基板温度维持规定时间，来进行热处理的步骤。
2.如权利要求1所述热处理方法，其特征在于：
使所述第一基板温度、所述第二基板温度以及所述第二基板温度的维持时间分别固定为一个，以单片式对所述多个半导体基板进行处理。
3.如权利要求1所述热处理方法，其特征在于：
所述第一温度空间和所述第二温度空间由连续的温度空间构成。
4.如权利要求2所述热处理方法，其特征在于：
所述第一温度空间和所述第二温度空间由连续的温度空间构成。
5.如权利要求1～4中任一项所述热处理方法，其特征在于：
所述第二基板温度的维持时间为60秒以下的有限时间。
6.如权利要求1～4中任一项所述热处理方法，其特征在于：
所述规定材料膜为氮化硅膜或多晶硅膜。
7.如权利要求1～4中任一项所述热处理方法，其特征在于：
在所述半导体基板上形成逻辑回路和存储回路，由所述规定的材料膜构成的图案是构成存储回路的图案。
8.如权利要求1～4中任一项所述热处理方法，其特征在于：
所述热处理为，在所述半导体基板上形成的离子注入扩散层的活化处理。
9.一种热处理方法，其特征在于：
是对基板材料不同的多个半导体基板，进行RTP、即快速热处理的热处理方法，其中，包括如下步骤：
在第一放射平衡温度下，在处于放射平衡状态的第一温度空间内设置所述半导体基板，将该半导体基板升温至第一基板温度的升温步骤；
在与所述第一放射平衡温度相比为高温的第二放射平衡温度下，在处于放射平衡状态的第二温度空间内设置所述升温后的半导体基板，将该半导体基板升温至第二基板温度的升温步骤；和
通过将所述升温至第二基板温度的半导体基板在该第二基板温度维持一定时间，来进行热处理的步骤。
10.如权利要求9所述热处理方法，其特征在于：
使所述第一基板温度、所述第二基板温度、及所述热处理的维持时间分别固定为一个，以单片式对所述多个半导体基板进行处理。
CN2006100077507A 2005-02-18 2006-02-20 热处理方法以及热处理装置 Expired - Fee Related CN1822321B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005042273A JP2006229040A (ja) 2005-02-18 2005-02-18 熱処理方法および熱処理装置
JP2005042273 2005-02-18
JP2005-042273 2005-02-18

Publications (2)

Publication Number Publication Date
CN1822321A CN1822321A (zh) 2006-08-23
CN1822321B true CN1822321B (zh) 2011-10-05

Family

ID=36911710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100077507A Expired - Fee Related CN1822321B (zh) 2005-02-18 2006-02-20 热处理方法以及热处理装置

Country Status (5)

Country Link
US (1) US7560367B2 (zh)
JP (1) JP2006229040A (zh)
KR (1) KR20060093025A (zh)
CN (1) CN1822321B (zh)
TW (1) TW200636829A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870324B1 (ko) * 2006-06-16 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 제조방법
WO2012108882A1 (en) 2011-02-11 2012-08-16 Alliance For Sustainable Energy, Llc Wafer screening device and methods for wafer screening
US7993698B2 (en) * 2006-09-23 2011-08-09 Varian Semiconductor Equipment Associates, Inc. Techniques for temperature controlled ion implantation
CN102027581B (zh) 2008-03-13 2012-12-26 可持续能源联盟有限责任公司 用于半导体晶片处理的光腔炉
US9159597B2 (en) 2012-05-15 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Real-time calibration for wafer processing chamber lamp modules
CN104078400B (zh) * 2014-06-25 2017-07-04 合肥鑫晟光电科技有限公司 承载装置以及离子注入设备
WO2019104060A1 (en) 2017-11-21 2019-05-31 Watlow Electric Manufacturing Company Multi-zone pedestal heater without vias
CN114807902B (zh) * 2021-01-29 2024-02-27 优材科技有限公司 半导体反应装置与反应方法
TWI807253B (zh) * 2021-01-29 2023-07-01 優材科技有限公司 半導體反應裝置與反應方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264396A (en) * 1993-01-14 1993-11-23 Micron Semiconductor, Inc. Method for enhancing nitridation and oxidation growth by introducing pulsed NF3
CN1198250C (zh) * 2002-08-07 2005-04-20 友达光电股份有限公司 有机发光二极管的像素单元

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136320A (ja) * 1989-10-23 1991-06-11 Fujitsu Ltd 半導体装置の製造方法
JPH0689867A (ja) * 1992-09-07 1994-03-29 F T L:Kk 加熱装置、半導体製造装置、加熱方法及び半導体製造方法
JP3083415B2 (ja) * 1991-10-23 2000-09-04 株式会社エフティーエル 半導体製造装置
US5418885A (en) * 1992-12-29 1995-05-23 North Carolina State University Three-zone rapid thermal processing system utilizing wafer edge heating means
US5592581A (en) * 1993-07-19 1997-01-07 Tokyo Electron Kabushiki Kaisha Heat treatment apparatus
US5710450A (en) * 1994-12-23 1998-01-20 Intel Corporation Transistor with ultra shallow tip and method of fabrication
JPH08330245A (ja) * 1995-03-30 1996-12-13 F T L:Kk 半導体装置の製造方法及び半導体装置の製造装置
TW291589B (zh) * 1995-03-30 1996-11-21 Ftl Co Ltd
DE69931278T2 (de) * 1998-11-13 2007-03-29 Mattson Technology Inc., Fremont Vorrichtung und verfahren zur thermischen behandlung von halbleitersubstraten
US6310328B1 (en) * 1998-12-10 2001-10-30 Mattson Technologies, Inc. Rapid thermal processing chamber for processing multiple wafers
US6268270B1 (en) * 1999-04-30 2001-07-31 Advanced Micro Devices, Inc. Lot-to-lot rapid thermal processing (RTP) chamber preheat optimization
US6765178B2 (en) * 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
JP2001291710A (ja) * 2001-02-15 2001-10-19 Tokyo Electron Ltd 熱処理装置及び熱処理方法
TW517348B (en) * 2001-11-05 2003-01-11 Macronix Int Co Ltd Manufacturing method of non-volatile memory with shallow junction
JP2004063863A (ja) * 2002-07-30 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4272484B2 (ja) * 2003-08-28 2009-06-03 東京エレクトロン株式会社 熱処理方法
US20050121145A1 (en) * 2003-09-25 2005-06-09 Du Bois Dale R. Thermal processing system with cross flow injection system with rotatable injectors
JP4064911B2 (ja) * 2003-11-25 2008-03-19 株式会社エフティーエル 半導体装置の製造方法
US20070275570A1 (en) * 2004-01-20 2007-11-29 Hitachi Kokusai Electric Inc. Heat Treatment Apparatus
JP2006128316A (ja) * 2004-10-27 2006-05-18 Shin Etsu Handotai Co Ltd 熱処理用縦型ボートおよび熱処理方法
US7217670B2 (en) * 2004-11-22 2007-05-15 Asm International N.V. Dummy substrate for thermal reactor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264396A (en) * 1993-01-14 1993-11-23 Micron Semiconductor, Inc. Method for enhancing nitridation and oxidation growth by introducing pulsed NF3
CN1198250C (zh) * 2002-08-07 2005-04-20 友达光电股份有限公司 有机发光二极管的像素单元

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2004-39776A 2004.02.05

Also Published As

Publication number Publication date
JP2006229040A (ja) 2006-08-31
US20060186354A1 (en) 2006-08-24
US7560367B2 (en) 2009-07-14
TW200636829A (en) 2006-10-16
KR20060093025A (ko) 2006-08-23
CN1822321A (zh) 2006-08-23

Similar Documents

Publication Publication Date Title
CN1822321B (zh) 热处理方法以及热处理装置
TWI552227B (zh) 提升輻射加熱基材之冷卻的設備及方法
US8222574B2 (en) Temperature measurement and control of wafer support in thermal processing chamber
US4794217A (en) Induction system for rapid heat treatment of semiconductor wafers
US7585771B2 (en) Method of manufacturing semiconductor device
Fiory Recent developments in rapid thermal processing
CN102446758B (zh) 减少图案效应的不对称快速热退火
CN109196623A (zh) 基板处理装置、半导体装置的制造方法以及记录介质
TW202036199A (zh) 可控制溫度的處理腔室，電子裝置處理系統，及製造方法
TW202408103A (zh) 半導體裝置的功率雷射光束之強度調整方法
JP2000208524A (ja) 温度モニタ用半導体ウエハの温度測定方法
CN102002758A (zh) 一种新型的晶片快速退火装置
Russo Rapid thermal processing—where has it been? Where is it going?
Fiory Methods in microelectronics for rapid thermal annealing of implanted dopants
JP2004260097A (ja) 半導体熱処理方法
Peuse Evolution of Commercial RTP Modules
Trivedi et al. Evaluation of rapid thermal processing systems for use in CMOS fabrication
Bratschun The application of rapid thermal processing technology to the manufacture of integrated circuits—An overview
Timans A short history of pattern effects in thermal processing
Setokubo et al. Post-Anneal Stress Reduction of 200 mm Silicon Wafers in Single Wafer Rapid Thermal Annealing
Yoo et al. Ultra-shallow implant anneal using single wafer rapid thermal furnace
Setokubo et al. Significant improvement in device performance of advanced dynamic random access memory by hot wall-based single wafer rapid thermal annealing
JP2008147371A (ja) 温度測定方法および熱処理装置の温度管理方法
Yoo et al. Rapid thermal annealing of arsenic implanted silicon wafers
Malik et al. Analysis of low temperature RTP needs for IC metallization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

Termination date: 20130220