CN102437029A

CN102437029A - 一种改进源漏掺杂离子注入方式的方法

Info

Publication number: CN102437029A
Application number: CN2011101941494A
Authority: CN
Inventors: 魏峥颖
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2011-07-12
Filing date: 2011-07-12
Publication date: 2012-05-02

Abstract

本发明涉及微电子领域，尤其涉及一种改进源漏掺杂离子注入方式的方法。本发明提出一种改进源漏掺杂离子注入方式的方法，根据栅极侧墙在制程中的损耗，通过改变源漏掺杂的入射角度及相应改变漏源掺杂时注入的能量和浓度，从而在保持原有掺杂区域轮廓的情况下，补偿了由于侧墙损耗所引起的结漏电增加。

Description

一种改进源漏掺杂离子注入方式的方法

技术领域

本发明涉及微电子领域，尤其涉及一种改进源漏掺杂离子注入方式的方法。

背景技术

目前，在65纳米及以下的制程中，一般采用降低热预算，来控制器件特性。对于源漏高浓度掺杂的热扩散通过采用峰值退火（Spike anneal）工艺，能将热预算降低到最小，但这却对源漏控制结漏电产生不利的影响；而漏电大小又是影响产品性能以及良率的最重要因素，尤其对于SRAM来讲影响更甚。

源漏离子掺杂工艺作为半导体制作MOS器件的重要工艺，对于控制源漏的金属硅化物的结漏电起着至关重要的影响。即可以通过改善源漏离子掺杂工艺来很好的控制源漏的金属硅化物的结漏电，从而降低由于采用峰值退火工艺对于源漏控制结漏电产生的不利影响，以提高产品的性能及其良率。

传统源漏掺杂离子注入工艺中多采用零度角入射，即如图1-3所示，垂直于包含有栅极12的衬底11上进行漏源零度掺杂工艺13，于栅极侧墙14、15外侧形成源漏重掺杂区域16、17，由于栅极侧墙14、15的阻挡，在其下方未能形成源漏重掺杂区域，而在后续的制程中，栅极外墙14、15会有一定的损耗，以致后续工艺中淀积的硅化物18、19在覆盖源漏重掺杂区域16、17同时覆盖被损耗的外墙14¹、15¹下未被掺杂的区域上，从而增大了器件的结漏电。

发明内容

本发明公开了一种在制备集成电路过程中改进源漏掺杂离子注入方式的方法，其中，在一衬底中形成的阱区的上方设置有栅氧化层和位于栅氧化层上方的栅极，并且在栅极的侧壁上依次覆盖有偏移侧墙和侧墙隔离结构，所述偏移侧墙和侧墙隔离结构还同时覆盖在栅氧化层的侧壁上，包括如下步骤：

在所述阱区中进行倾斜离子注入，以分别形成重掺杂的漏极、源极掺杂区，漏极掺杂区具有横向延伸至侧墙隔离结构下方的重掺杂的漏极横向扩散区，以及源极掺杂区具有横向延伸至侧墙隔离结构下方的源极横向扩散区；

之后沉积一层金属层覆盖在漏极、源极掺杂区上并进行快速热合金（Rapid thermal alloy）处理，以形成分别接触漏极、源极掺杂区的金属硅化物；

其中，漏极横向扩散区用于将接触漏极掺杂区的金属硅化物与阱区间隔开、源极横向扩散区用于将接触源极掺杂区的金属硅化物与阱区间隔开。

上述的改进源漏掺杂离子注入方式的方法，其中，漏极、源极进行重掺杂的倾斜角度范围为3-10度。

上述的改进源漏掺杂离子注入方式的方法，其中，所述漏极横向扩散区、源极横向扩散区的宽度为10~100A

综上所述，由于采用了上述技术方案，本发明提出一种改进源漏掺杂离子注入方式的方法，根据栅极侧墙在制程中的损耗，通过改变源漏掺杂的入射角度及相应改变漏源掺杂时注入的能量和浓度，从而在保持原有掺杂区域轮廓的情况下，补偿了由于侧墙损耗所引起的结漏电增加。

附图说明

图1-3是本发明背景技术中传统源漏掺杂中离子注入工艺流程示意图；

图4-6是本发明改进源漏掺杂离子注入方式的方法的流程示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

如图4-6所示，本发明提供了一种改进源漏掺杂离子注入方式的方法，包括以下步骤：

例如在65纳米及以下的集成电路的制程中，其中，金属氧化物场效应晶体管类的半导体器件制备在衬底2上，在衬底结构2上制成有半导体器件所包含的栅极21，栅极21的侧壁上依次覆盖有偏移侧墙（Offset Spacer）23和侧墙隔离结构（Spacer）24。衬底2中形成有阱区（P或N-Well）2a以及在衬底2中还形成有位于相邻阱区之间的浅沟槽隔离结构（STI），在阱区2a的上方设置有半导体器的栅氧化层21a和位于栅氧化层21a上方的栅极21，并且偏移侧墙23覆盖在栅极21和栅氧化层21a的侧壁上，而侧墙隔离结构24覆盖在偏移侧墙23的侧壁上。在衬底结构2上进行漏源掺杂工艺，其中，漏源掺杂的离子注入采取角度倾斜的离子注入方式，以将离子22植入在阱区2a中并扩散形成半导体器件的重掺杂的源极区25和漏极区26，离子22注入的倾斜角范围在3-10度之间，并可以根据栅极侧墙23、24的损耗（通常损耗的厚度在10~100埃）相应改变离子注入的能量和浓度，以使源漏重掺杂区域25、26较于零倾斜角度注入离子所形成的源漏掺杂区，能保持其各自的掺杂区域的轮廓大致不变。

在后续的制程中，栅极侧墙墙23、24虽然会有一定的损耗，但源漏重掺杂区域25、26有部分区域（分别为源极横向扩散区25a、漏极横向扩散区26a）分别延伸至损耗栅极侧墙23¹、24¹的下方，或者源极横向扩散区25a、漏极横向扩散区26a的宽度分别大于栅极侧墙23¹、24¹的宽度（厚度），在后的工艺中淀积金属（例如Ti/TiN）在漏极掺杂区26、源极掺杂区25上，随后进行快速热合金（Rapid thermal alloy）处理，形成的金属硅化物（Silicide）27、28分别覆盖在源漏重掺杂区域25、26上并与之保持良好的电接触，从而使得在栅极侧墙23、24损耗后，源漏重掺杂区域25、26仍能包住金属硅化物27、28，避免了其增大器件的结漏电。只要保障漏极横向扩散区26a、源极横向扩散区25a的宽度大于侧墙隔离结构24在后续的工艺的损耗厚度（10~100A），金属硅化物27、28就不会直接接触阱区2a而产生过大的漏电流。

值得注意的是，通常在重掺杂的源极区25和漏极区26之前还有LDD工艺形成的轻掺杂漏源区（为了简洁起见并未在图中示意出），而形成的金属硅化物27、28在一些情况下其深度往往是大于轻掺杂漏源区的深度，所以如若不执行带有倾斜角度的离子22注入，一方面，一种严重的情况是，金属硅化物27、28仍然将贯穿轻掺杂漏源区而接触阱区；另一方面，如若金属硅化物27、28即使不直接接触阱区，而仅仅是与阱区的距离比较靠近，金属硅化物27、28中的金属原子仍然有可能扩散至阱区中，还是有可能会导致半导体器件的漏电流的产生，而漏极横向扩散区26a、源极横向扩散区25a的存在则有效的避免该缺陷。漏极横向扩散区26a将接触漏极掺杂区26的金属硅化物28与阱区2a间隔开、源极横向扩散区25a将接触源极掺杂区25的金属硅化物27与阱区2a间隔开。

综上所述，由于采用了上述技术方案，本发明改进源漏掺杂离子注入方式的方法，根据栅极侧墙在制程中的损耗，通过改变源漏掺杂的入射角度及相应改变漏源掺杂时注入的能量和浓度，从而在保持原有掺杂区域轮廓的情况下，补偿了由于侧墙损耗所引起的结漏电增加。

以上对本发明的具体实施例进行了详细描述，但其只是作为范例，例如上述半导体器件可以是SRAM，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims

1.一种在制备集成电路过程中改进源漏掺杂离子注入方式的方法，其中，在一衬底中形成的阱区的上方设置有栅氧化层和位于栅氧化层上方的栅极，并且在栅极的侧壁上依次覆盖有偏移侧墙和侧墙隔离结构，所述偏移侧墙和侧墙隔离结构还同时覆盖在栅氧化层的侧壁上，其特征在于，包括如下步骤：

之后沉积一层金属层覆盖在漏极、源极掺杂区上并进行快速热合金处理，以形成分别接触漏极、源极掺杂区的金属硅化物；

2.根据权利要求1所述的改进源漏掺杂离子注入方式的方法，其特征在于，漏极、源极进行重掺杂的倾斜角度范围为3-10度。

3.根据权利要求1所述的改进源漏掺杂离子注入方式的方法，其特征在于，所述漏极横向扩散区、源极横向扩散区的宽度为10~100A。