CN102431950B - 一种双层mems器件堆叠封装件及其生产方法 - Google Patents

一种双层mems器件堆叠封装件及其生产方法 Download PDF

Info

Publication number
CN102431950B
CN102431950B CN201110455037.XA CN201110455037A CN102431950B CN 102431950 B CN102431950 B CN 102431950B CN 201110455037 A CN201110455037 A CN 201110455037A CN 102431950 B CN102431950 B CN 102431950B
Authority
CN
China
Prior art keywords
mems
bonding
bonding die
glue
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110455037.XA
Other languages
English (en)
Other versions
CN102431950A (zh
Inventor
朱文辉
李习周
慕蔚
郭丽花
郭小伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd, Huatian Technology Xian Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201110455037.XA priority Critical patent/CN102431950B/zh
Publication of CN102431950A publication Critical patent/CN102431950A/zh
Application granted granted Critical
Publication of CN102431950B publication Critical patent/CN102431950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Micromachines (AREA)

Abstract

一种双层MEMS器件堆叠封装件及其生产方法，包括引线框架及包覆引线框架载体的包封体、腔体内壁、腔体外壁。所述引线框架载体上端通过粘片胶固定粘接有第一MEMS器件，第一MEMS器件上通过粘片胶堆叠粘接有第二MEMS器件，第二MEMS器件通过第一键合线与引线框架载体的内引脚相连接，第一MEMS器件与第二MEMS器件通过第二键合线相连通。经过减薄、划片、粘片、粘片后固化烘烤、健合、包封、后固化、电镀及烘烤、打印、切中筋、成型分离、装管检验、包装等工艺，完成整个生产流程。本发明有效提高MEMS器件的稳定性，误差小、精度高，封装方法以最小和最简单的结构尺寸、最低的价格完成封装，实现MEMS器件对封装外壳所要求的功能。

Description

一种双层MEMS器件堆叠封装件及其生产方法
技术领域
本发明属于微电子机械系统（MEMS）器件的封装制造技术领域，具体说是一种双层MEMS器件堆叠封装件，本发明还包括该封装件的生产方法。
背景技术
基于微电子机械系统（MEMS）技术是一门相当典型的多学科交叉渗透的综合性学科，微电子机械系统（MEMS）的微机敏感器件以其体积小、成本低、结构简单、可与处理电路集成等优点得到广泛应用和迅速发展。而MEMS器件封装是在微电子封装的基础上发展起来的，MEMS技术沿用了许多（IC）制造工艺，但它与集成电路（IC）的封装存在着一定的差异，虽然说MEMS技术是在集成电路（IC）技术的基础上发展起来的，由于MEMS技术与IC技术相比在材料、结构、工艺、功能和信号接口等方面存在诸多差别，难以简单的将（IC）封装技术移植到MEMS封装技术中，这就使得MEMS器件在设计、材料、加工、系统集成、封装和测试等各方面都面临着许多新的问题，其中封装是制约MEMS走向产业化的一个重要原因之一，封装技术一直是一个困扰MEMS器件开发和实用化的关键技术之一。封装的目的是将芯片与外部温度、湿度、空气等环境隔绝，起到保护和电器绝缘的作用，MEMS器件封装是MEMS器件走向市场被客户接受并广泛应用的最后一步，也是MEMS器件制造中十分关键的一步。MEMS器件封装的主要功能有：机械支撑、环境保护、与外界媒质的接口和与其它系统的电气连接。目前已经开发出许多MEMS器件，但产业化、市场化的MEMS器件的种类并不多，还有许多MEMS器件仍未能大量走出实验室，充分发挥其在军事与民品中的潜在应用。目前压力敏感芯片主要采用硅-玻璃健合的芯片，然而由于硅-玻璃的膨胀系数不匹配，受压力时其型变量不同，MEMS器件材料固有的特有属性，使得在封装过程中，加热温度不能超过MEMS器件温度。
发明内容
本发明所要解决的技术问题是提供一种能有效提高芯片的稳定性，误差小、精度高的一种双层MEMS器件封装件，本发明还提供该封装件的生产方法。
为解决上述技术问题，本发明采用如下技术方案：
一种双层MEMS器件堆叠封装件，包括引线框架及包覆引线框架载体的包封体、腔体内壁、腔体外壁，所述的引线框架为单载体引线框架，所述引线框架载体上端通过第一粘片胶固定粘接有第一MEMS器件，所述第一MEMS器件上通过第二粘片胶堆叠粘接有第二MEMS器件，第二MEMS器件通过第一键合线与引线框架载体的内引脚相连接，第一MEMS器件与第二MEMS器件通过第二键合线相连通。
本发明的第二种实施例是所述的引线框架为双载体引线框架，设有第一引线框架载体和第二引线框架载体，第一引线框架载体上通过第一粘片胶粘接有第三MEMS器件，第三MEMS器件上通过第二粘片胶堆叠粘接有第四MEMS器件；所述第二引线框架载体上通过第三粘片胶粘接有第五MEMS器件，第五MEMS器件上通过第四粘片胶堆叠粘接有第六MEMS器件；第三MEMS器件与第五MEMS器件通过第三键合线相连通，第五MEMS器件与第六MEMS器件之间通过第二键合线相连接，第六MEMS器件与第四MEMS器件之间通过第四键合线相连接，第六MEMS器件通过第一键合线与引线框架载体的内引脚相连接。
所述包封体6由绝缘材料制成，对第三MEMS器件、第四MEMS器件、第五MEMS器件、第六MEMS器件和第一键合线、第二键合线、第三键合线、第四键合线起到支撑和保护作用。
所述的生产方法，按下述步骤进行：
按下述步骤进行：
 a．晶圆减薄/划片
下层芯片对应的晶圆减薄厚度为：200μm，粗糙度Ra 0.10mm，上层芯片对应的晶圆减薄厚度为：180μm，减薄机具备8″～12″超薄减薄抛光功能，采用防翘曲薄减薄抛光工艺；
b、上芯（粘片）
单载体双MEMS器件堆叠上芯
b.1 第一次粘片
采用IC芯片粘片技术，将MEMS器件粘接到引线框架上，工艺过程为：点胶-粘片-固化烘烤三个步骤：
    粘片机采用AD828等粘片机，将下层第一MEMS器件3粘在载体1上，吸嘴上芯的升降高度为4000step，顶针上升高度为100ms，顶针上升延迟时间为5ms，点胶高度为1400step，粘接胶厚度控制在25μm内不烘烤；
b.2 第二次粘片一次性烘烤
在第一层第一MEMS器件正面先点上第二粘片胶（QMI538NB），再将第二层第二MEMS器件粘在第二粘片胶（QMI538NB）上面，即放在第一层第一MEMS器件的正面一次烘烤，绝缘胶的烘烤条件：在150℃下，防离层烘烤；做推晶试验，检查MEMS器件的粘接强度，推晶标准分为环保胶和普通胶同种推晶标准；放置在已点第一粘接胶上不烘烤。
c、键合
    单载体双MEMS器件堆叠封装键合
本封装件的堆叠封装的压焊，使用金线或铜线， 键合温度：165℃～175℃，先从第一MEMS器件向第二MEMS器件间的反打线，形成第二键合线，最后第二MEMS器件与内引脚间间焊线，形成第一键合线；
d、包封
采用与IC产品同类型封装形式包封模具及材料，采用全自动包封机和环保型塑封料，包封模温：160℃。合模压强：18Mpa，注塑压强：4.5Mpa，注塑速度：19S，固化时间：180S。后固化时间：155℃*8hr。其后固化设备及工艺同普通IC封装设备；
e、打印
打印采用通用打印夹具，工艺同普通塑料封装集成电路生产；
f、电镀
先将打印好的产品送高速电镀线电镀，电镀采用冲废、热煮软化、高压水去溢料工艺流程，镀液温度：35℃～45℃，电镀电流：(95±5)A/槽，镀层厚度:7.0μm～20.32μm；
 g、切筋成型
MEMS器件封装采用自动切筋成型系统，自动进料，自动入管。
所述双载体双芯片堆叠封装时，步骤b上芯（粘片）为：
b.1 第一次粘片
采用IC芯片粘片技术，将MEMS器件粘接到引线框架上，工艺过程为：点胶-粘片-固化烘烤三个步骤：
粘片机采用AD828等粘片机，先在框架载体上点上第一粘片胶，将第三MEMS器件放在第一粘片胶上不烘烤；
b.2 第二次粘片
在第一层第三MEMS器件正面先点上第二粘片胶（QMI538NB），再将第二层第四MEMS器件粘在第二粘片胶（QMI538NB），上面，即放在第一层第一MEMS器件的正面不烘烤；
b.3第三次粘片
第三次粘片是在第二次粘片后的半成品框架上进行，更换第五MEMS器件的晶圆和第三粘片胶，在第二载体上先点上第三粘片胶，将第五MEMS器件放置在第三粘片胶上，不烘烤，粘片设备和工艺同第二次粘片；
b.4 第四次粘片及一次性烘烤
更换第六MEMS器件的晶圆和第四粘片胶，先在第五MEMS器件正面点上第四粘片胶（QMI538NB），再将第六MEMS器件放在已点第四粘片胶（QMI538NB）上面，进行一次性烘烤，烘烤氮气流量28～30L/MIN，烘烤条件：150℃下防离层烘烤4小时，烘烤设备同单载体堆叠封装。做推晶试验，检查MEMS器件的粘接强度，推晶标准分为环保胶和普通胶同种推晶标准。
所述双载体双芯片堆叠封装时，步骤c键合为：
先从第三MEMS器件向第五MEMS器件间的焊线，形成第三键合线，接着从第五MEMS器件向第六MEMS器件反打线，形成第二键合线；其次在第六MEMS器件的焊点上堆叠金（铜）球，然后从第四MEMS器件向第六MEMS器件的金（铜）球连线，形成第四键合线，最后从第六MEMS器件向载体内引脚焊线，形成第一键合线。
本发明能有效提高MEMS器件的稳定性，误差小、精度高本封装方法以最小和最简单的结构尺寸、最低的价格，完成对MEMS器件的封装，实现MEMS器件对封装外壳所要求的功能。本发明所用封装方法，以最小和最简单的结构尺寸、最低的价格，完成对MEMS器件的封装，实现MEMS器件对封装外壳所要求的功能。
附图说明
图1 为本发明单载体平面示意图；
图2 为本发明双载体平面示意图；
图3为单载体MEMS器件堆叠封装件剖面结构示意图；
图4为双载体MEMS器件堆叠封装件剖面示意图。
附图标号说明
1、第一载体；2、第一粘片胶；3、第一MEMS器件；4、框架内引脚；5、第一键合线；6、包封体；7、第三MEMS器件；8、第二载体；9、第四MEMS器件；10、腔体内壁；11、腔体外壁；12、第二粘片胶；13、金（铜）球；14、第五MEMS器件；15、第二键合线；16、第三键合线；17、第四键合线；18、第六MEMS器件；19、第三粘片胶；20、第四粘片胶；21、第二MEMS器件。
具体实施方式
如图1、图2、图3、图4所示，             
一种MEMS器件堆叠封装件，包括引线框架及包覆引线框架的包封体6，所述引线框架为单载体引线框架，包括面向包封体的内壁10及与内壁相对的外壁11。引线框架载体1上通过第一粘片胶2固定粘接有第一MEMS器件3，第一MEMS器件3上通过第二粘片胶12堆叠粘接有第二MEMS器件21，第一MEMS器件3与第二MEMS器件21通过第二键合线15相连接，第二MEMS器件21通过第一键合线5与引线框架载体1的内引脚4相连接。所述的内引脚4作为MEMS器件与系统和外界的主要接口和封装结构最终应用时的引出端，完成电源、电信号或射频信号与外界的电连接。所述包覆引线框架载体1、第一粘片胶2、第二粘片胶12、第一MEMS器件3、第二MEMS器件21、第一键合线5、第二键合线15的包封体6由绝缘材料制成，并对第一MEMS器件3、第二MEMS器件21、第一键合线5、第二键合线15起到了支撑和保护作用。
本发明的第二种实施方式如图4所示，所述的引线框架为双载体引线框架，设有第一引线框架载体1和第二引线框架载体8，第一引线框架载体1上通过第一粘片胶2粘接有第三MEMS器件7，第三MEMS器件7上通过第二粘片胶12堆叠粘接有第四MEMS器件9；所述第二引线框架载体8上通过第三粘片胶19粘接有第五MEMS器件14，第五MEMS器件14上通过第四粘片胶20堆叠粘接有第六MEMS器件18；第三MEMS器件7与第五MEMS器件14间通过第三键合线16相连通，第五MEMS器件14与第六MEMS器件18通过第二键合线15相连接，第四MEMS器件9与第六MEMS器件18通过第四键合线17相连接，第六MEMS器件18通过第一键合线5相连接与引线框架载体1的内引脚4相连接。所述的内引脚4作为MEMS器件与系统和外界的主要接口和封装结构最终应用时的引出端，完成电源、电信号或射频信号与外界的电连接。所述包覆引线框架第一载体1、第二载体8、第一粘片胶2、第二粘片胶12、第三粘片胶19、第四粘片胶20、第三MEMS器件7、第四MEMS器件9、第五MEMS器件14、第六MEMS器件18、第一键合线5、第二键合线15、第三键合线16、第四键合线17的包封体6由绝缘材料制成，并对第三MEMS器件7、第四MEMS器件9、第五MEMS器件14、第六MEMS器件18、第一键合线5、第二键合线15、第三键合线16、第四键合线17起到了支撑和保护作用。
实施例1
单载体双层MEMS器件堆叠封装
1、减薄/划片
下层芯片对应的晶圆减薄厚度为：200μm，粗糙度Ra 0.10mm，上层芯片对应的晶圆减薄厚度为：180μm，减薄机具备8″～12″超薄减薄抛光功能，采用防翘曲薄减薄抛光工艺；
2、上芯（粘片）
a、一次粘片
    采用MEMS器件所用封装形式的框架，使用通用TO封装上料夹，点胶头均匀的将导电胶点在引线框架载体1上，将下层第一MEMS器件3粘在载体1上，吸嘴上芯的升降高度为4000step，顶针上升高度为100ms，顶针上升延迟时间为5ms，点胶高度为1400step，粘接胶厚度控制在25μm内不烘烤；
b、二次粘片
第二次粘片是在第一次粘片后的半成品框架上进行，在第一MEMS器件3正面先点上第二次粘片胶（绝缘胶）（QMI538NB）12，再将第二个MEMS器件21粘在第二次粘片胶（绝缘胶）（QMI538NB）12上面，即放在第一MEMS器件3的上面。烘烤设备及工艺：粘片设备参数：吸嘴（型号、规格）；HRTR-B-150*150，点胶头（规格）；Φ0.42。顶针（规格、数量）；Mu-125*4  pins；顶针上升高度：520μm，固化烘烤氮气流量：28L/MIN，150℃下防离层烘烤4小时，烘烤设备同单芯片封装。做推晶试验，检查MEMS器件的粘接强度，推晶标准分为环保胶和普通胶同种推晶标准。
3、键合
先从第一MEMS器件3向第二MEMS器件21间的反打线，形成第二键合线15，最后第四MEMS器件9与内引脚间4间焊线，形成第一键合线5；
4、包封、后固化
由于封装过程工艺要求低温：温度小于180℃，普通IC产品包封温度：160℃，后固化温度：175℃（5小时）。MEMS器件包封模温：160℃。合模压强：18Mpa，注塑压强：4.5Mpa，注塑速度：19S，固化时间：180S。后固化时间：155℃*8hr。
5、打印
打印采用通用打印夹具，工艺同普通MEMS器件封装集成电路生产。
6、电镀
先将打印好的产品送高速电镀线电镀，电镀采用冲废、热煮软化、高压水去溢料工艺流程。可以去除框架表面的溢料并能满足产品可靠性，镀液温度：35℃，电镀电流：（95）A/槽，镀层厚度控制在:7.0μm。
7、切筋成型
采用自动切筋成型系统，自动进料，自动入管。
实施例2
单载体双层MEMS器件堆叠封装
1、减薄/划片
下层芯片对应的晶圆减薄厚度为：210μm，粗糙度Ra0.05mm，上层芯片对应的晶圆减薄厚度为：190μm，减薄机具备8″～12″超薄减薄抛光功能，采用防翘曲薄减薄抛光工艺；
2、上芯（粘片）
a、一次粘片
    采用MEMS器件所用封装形式的框架，使用通用TO封装上料夹，点胶头均匀的将导电胶点在引线框架载体1上，将下层第一MEMS器件3粘在载体1上，吸嘴上芯的升降高度为6500step，顶针上升高度为160ms，顶针上升延迟时间为10ms，点胶高度为2000 step，粘接胶厚度控制在38μm内不烘烤；
b、二次粘片
第二次粘片是在第一次粘片后的半成品框架上进行，在第一MEMS器件3正面先点上第二次粘片胶（绝缘胶）（QMI538NB）12，再将第二个MEMS器件21粘在第二次粘片胶（绝缘胶）（QMI538NB）12上面，即放在第一MEMS器件3的上面。烘烤设备及工艺：粘片设备参数：吸嘴（型号、规格）；HRTR-B-150*150，点胶头（规格）；Φ0.42。顶针（规格、数量）；Mu-125*4  pins；顶针上升高度：520μm，固化烘烤氮气流量： 30L/MIN，150℃下防离层烘烤4小时，烘烤设备同单芯片封装。做推晶试验，检查MEMS器件的粘接强度，推晶标准分为环保胶和普通胶同种推晶标准。
3、键合
先从第一MEMS器件3向第二MEMS器件21间的反打线，形成第二键合线15，最后第四MEMS器件9与内引脚间4间焊线，形成第一键合线5；
4、包封、后固化
由于封装过程工艺要求低温：温度小于180℃，普通IC产品包封温度： 180℃，后固化温度：175℃（5小时）。MEMS器件包封模温： 170℃。合模压强：18Mpa，注塑压强：4.5Mpa，注塑速度：19S，固化时间：180S。后固化时间：155℃*8hr。
5、打印
打印采用通用打印夹具，工艺同普通MEMS器件封装集成电路生产。
6、电镀
先将打印好的产品送高速电镀线电镀，电镀采用冲废、热煮软化、高压水去溢料工艺流程。可以去除框架表面的溢料并能满足产品可靠性，镀液温度： 45℃，电镀电流：100A/槽，镀层厚度控制在20.32μm。
7、切筋成型
采用自动切筋成型系统，自动进料，自动入管。
实施例3
双载体双MEMS器件堆叠封装
1．减薄/划片
下层芯片对应的晶圆减薄厚度为：200μm，粗糙度Ra 0.10mm，上层芯片对应的晶圆减薄厚度为：180μm，减薄机具备8″～12″超薄减薄抛光功能，采用防翘曲薄减薄抛光工艺；
2、上芯（粘片）
a、第一次粘片
    采用MEMS器件所用封装形式的框架，及其相应原通用封装上料夹，点胶头均匀的将第一粘片胶（导电胶）2点在引线框架第一载体1上，将第三MEMS器件7粘接在第一载体1上不烘烤，吸嘴上芯的升降高度为4000step，顶针上升高度为100step，顶针上升延迟时间为5ms，点胶高度为1400step，粘接胶厚度控制在25μm内；
b、第二次粘片
第二次粘片是在第一次粘片后的半成品框架上进行，更换第四MEMS器件9晶圆和第二粘片胶12，在第三MEMS器件7正面先点上第二粘片胶（QMI538NB）12，再将第四MEMS器件9放在已点第二粘片胶（QMI538NB）12上面，不烘烤。粘片设备同第一次粘片：粘片设备参数：吸嘴（型号、规格）；HRTR-B-150*150，点胶头（规格）；Φ0.42。顶针（规格、数量）；Mu-125*4  pins；顶针上升高度：520μm；
c、第三次粘片
第三次粘片是在第二次粘片后的半成品框架上进行，更换晶圆（第五MEMS器件14）和第三粘片胶19，在第二载体8上先点上第三粘片胶19，将第五MEMS器件14放置在第三粘片胶19上，不烘烤，粘片设备和工艺同第二次粘片；
d、第四次粘片及一次性烘烤
更换晶圆（第六MEMS器件18）和第四粘片胶20，先在第五MEMS器件14正面点上第四粘片胶（QMI538NB）20，再将第六MEMS器件18放在已点第四粘片胶（QMI538NB）20上面，进行一次性烘烤，烘烤氮气流量28L/MIN，烘烤条件：150℃下防离层烘烤4小时，烘烤设备同单载体堆叠封装。做推晶试验，检查MEMS器件的粘接强度，推晶标准分为环保胶和普通胶同种推晶标准。
3、键合
    先从第三MEMS器件7向第五MEMS器件14间的焊线，形成第三键合线16，接着从第五MEMS器件14向第六MEMS器件18反打线，形成第二键合线15；其次在第六MEMS器件18的焊点上堆叠金（铜）球13，然后从第四MEMS器件9向第六MEMS器件18的金（铜）球13连线，形成第四键合线17，最后从第六MEMS器件18向载体内引脚4焊线，形成第一键合线5。
4、包封、后固化
由于封装过程工艺要求低温：温度小于180℃，普通IC产品包封温度：160℃，后固化温度：175℃，5小时。MEMS器件包封模温：160℃，合模压强：18Mpa，注塑压强：4.5Mpa，注塑速度：19S，固化时间：180S，后固化时间：155℃*8hr。
5、打印
打印采用通用打印夹具，工艺同普通MEMS器件封装集成电路生产。
6、电镀
先将打印好的产品送高速电镀线电镀，电镀采用冲废、热煮软化、高压水去溢料工艺流程。可以去除框架表面的溢料并能满足产品可靠性，镀液温度：35℃，电镀电流： 95A/槽，镀层厚度控制在:7.0μm。
7、切筋成型
    采用自动切筋成型系统，自动进料，自动入管。
实施例4
双载体双MEMS器件堆叠封装
     1．减薄/划片
下层芯片对应的晶圆减薄厚度为：220μm，粗糙度Ra0.05mm，上层芯片对应的晶圆减薄厚度为：190μm，减薄机具备8″～12″超薄减薄抛光功能，采用防翘曲薄减薄抛光工艺；
2、上芯（粘片）
a、第一次粘片
    采用MEMS器件所用封装形式的框架，及其相应原通用封装上料夹，点胶头均匀的将第一粘片胶（导电胶）2点在引线框架第一载体1上，将第三MEMS器件7粘接在第一载体1上不烘烤，吸嘴上芯的升降高度为6500step，顶针上升高度为1150step，顶针上升延迟时间为10ms，点胶高度为2000step，粘接胶厚度控制在38μm内；
b、第二次粘片
第二次粘片是在第一次粘片后的半成品框架上进行，更换晶圆（第四MEMS器件9）和第二粘片胶12，在第三MEMS器件7正面先点上第二粘片胶（QMI538NB）12，再将第四MEMS器件9放在已点第二粘片胶（QMI538NB）12上面，不烘烤。粘片设备同第一次粘片：粘片设备参数：吸嘴（型号、规格）；HRTR-B-150*150，点胶头（规格）；Φ0.42。顶针（规格、数量）；Mu-125*4  pins；顶针上升高度：520μm；
c、第三次粘片
第三次粘片是在第二次粘片后的半成品框架上进行，更换晶圆（第五MEMS器件14）和第三粘片胶19，在第二载体8上先点上第三粘片胶19，将第五MEMS器件14放置在第三粘片胶19上，不烘烤，粘片设备和工艺同第二次粘片；
d、第四次粘片及一次性烘烤
更换晶圆（第六MEMS器件18）和第四粘片胶20，先在第五MEMS器件14正面点上第四粘片胶（QMI538NB）20，再将第六MEMS器件18放在已点第四粘片胶（QMI538NB）20上面，进行一次性烘烤，烘烤氮气流量（28～30）L/MIN，烘烤条件：150℃下防离层烘烤4小时，烘烤设备同单载体堆叠封装。做推晶试验，检查MEMS器件的粘接强度，推晶标准分为环保胶和普通胶同种推晶标准。
3、键合
    先从第三MEMS器件7向第五MEMS器件14间的焊线，形成第三键合线16，接着从第五MEMS器件14向第六MEMS器件18反打线，形成第二键合线15；其次在第六MEMS器件18的焊点上堆叠金（铜）球13，然后从第四MEMS器件9向第六MEMS器件18的金（铜）球13连线，形成第四键合线17，最后从第六MEMS器件18向载体内引脚4焊线，形成第一键合线5。
4、包封、后固化
由于封装过程工艺要求低温：温度小于180℃，普通IC产品包封温度： 180℃，后固化温度：175℃（5小时）。MEMS器件包封模温： 170℃。合模压强：18Mpa，注塑压强：4.5Mpa，注塑速度：19S，固化时间：180S。后固化时间：155℃*8hr。
5、打印
打印采用通用打印夹具，工艺同普通MEMS器件封装集成电路生产。
6、电镀
先将打印好的产品送高速电镀线电镀，电镀采用冲废、热煮软化、高压水去溢料工艺流程。可以去除框架表面的溢料并能满足产品可靠性，镀液温度： 45℃，电镀电流：100A/槽，镀层厚度控制在: 20.32μm。
7、切筋成型
采用自动切筋成型系统，自动进料，自动入管。
虽然结合优选实施例已经示出并描述了本发明，本领域技术人员可以人理解，在不违背所附权利要求限定的本发明的精神和范围的前提下可以进行修改和变换。

Claims (2)

1.一种双层MEMS器件堆叠封装件的生产方法，所述封装件包括引线框架及包覆引线框架载体的包封体，其特征在于：所述的引线框架为单载体引线框架，所述引线框架载体（1）上端固定粘接有第一MEMS器件（3），所述第一MEMS器件（3）上堆叠粘接有第二MEMS器件（21），第一MEMS器件（3）通过反打线与第二MEMS器件（21）相连，形成第二键合线（15），第二MEMS器件（21）通过第一健合线（5）与引线框架载体（1）的内引脚（4）相连接；所述封装件的生产方法按下述步骤进行：
 a、晶圆减薄/划片
下层芯片对应的晶圆减薄厚度为：200μm，粗糙度Ra 0.10mm，上层芯片对应的晶圆减薄厚度为：180μm，减薄机具备8″～12″超薄减薄抛光功能，采用防翘曲减薄抛光工艺；
b、上芯
b.1 第一次粘片
采用IC芯片粘片技术，将MEMS器件粘接到引线框架上，工艺过程为：点胶-粘片-固化烘烤三个步骤：
    粘片机采用AD828粘片机，将下层第一MEMS器件(3)粘在载体(1)上，吸嘴上芯的升降高度为4000step，顶针上升高度为100 step，顶针上升延迟时间为5ms，点胶高度为1400step，粘接胶厚度控制在25μm内不烘烤；
b.2 第二次粘片一次性烘烤
在第一层第一MEMS器件（3）正面先点上第二粘片胶（12），再将第二层第二MEMS器件（21）粘在第二粘片胶（12）上面，即放在第一层第一MEMS器件（3）的正面一次烘烤，粘片胶的烘烤条件：在150℃下，防离层烘烤4小时；做推晶试验，检查MEMS器件的粘接强度，推晶标准分为环保胶和普通胶同种推晶标准；
 c、键合
   本封装件的堆叠封装的压焊，使用金线或铜线， 键合温度：165℃～175℃，先从第一MEMS器件（3）向第二MEMS器件（21）间反打线，形成第二键合线（15），最后第二MEMS器件（21）与内引脚（4）间焊线，形成第一键合线（5）；
d、包封
采用与IC产品同类型封装形式包封模具及材料，采用全自动包封机和环保型塑封料，包封模温：160℃；
合模压强：18Mpa，注塑压强：4.5Mpa，注塑速度：19S，固化时间：180S；
后固化时间：155℃*8hr；
 其后固化设备及工艺同普通IC封装设备;
e、打印
打印采用通用打印夹具，工艺同普通塑料封装集成电路生产；
f、电镀
先将打印好的产品送高速电镀线电镀，电镀采用冲废、热煮软化、高压水去溢料工艺流程，镀液温度：35℃～45℃，电镀电流：(95±5)A/槽，镀层厚度:7.0μm～20.32μm；
 g、切筋成型
MEMS器件封装采用自动切筋成型系统，自动进料，自动入管。
2.一种双层MEMS器件堆叠封装件的生产方法，所述封装件包括引线框架及包覆引线框架载体的包封体，其特征在于：所述的引线框架为设有第一载体（1）和第二载体（8）的双载体引线框架，所述第一载体（1）上通过第一粘片胶（2）粘接有第三MEMS器件（7），第三MEMS器件（7）上通过第二粘片胶（12）堆叠粘接有第四MEMS器件（9）；所述第二载体（8）上通过第三粘片胶（19）粘接有第五MEMS器件（14），第五MEMS器件（14）上通过第四粘片胶（20）堆叠粘接有第六MEMS器件（18）；第三MEMS器件（7）与第五MEMS器件（14）通过第三键合线（16）相连通，第五MEMS器件（14）与第六MEMS器件（18）之间通过第二键合线（15）相连接，第六MEMS器件（18）与第四MEMS器件（9）之间通过第四键合线（17）相连接，第六MEMS器件（18）通过第一键合线（5）与引线框架载体的内引脚（4）相连接；所述封装件的生产方法按下述步骤进行：
 a、晶圆减薄/划片
下层芯片对应的晶圆减薄厚度为：200μm，粗糙度Ra 0.10mm，上层芯片对应的晶圆减薄厚度为：180μm，减薄机具备8″～12″超薄减薄抛光功能，采用防翘曲减薄抛光工艺；
b、上芯
b.1第一次粘片
采用IC芯片粘片技术，将MEMS器件粘接到引线框架上，工艺过程为：点胶-粘片-固化烘烤三个步骤：
先在框架载体（1）上点上第一粘片胶（2），将第三MEMS器件（7）放在第一粘片胶（2）上不烘烤；
b.2 第二次粘片
在第一层第三MEMS器件（7）正面先点上第二粘片胶（12），再将第二层第四MEMS器件（9）粘在第二粘片胶（12）上面，即放在第一层第三MEMS器件（7）的正面不烘烤；
b.3 第三次粘片
第三次粘片是在第二次粘片后的半成品框架上进行，更换第五MEMS器件（14）的晶圆和第三粘片胶（19），在第二载体（8）上先点上第三粘片胶（19），将第五MEMS器件（14）放置在第三粘片胶（19）上，不烘烤，粘片设备和工艺同第二次粘片；
b.4 第四次粘片及一次性烘烤
更换第六MEMS器件（18）的晶圆和第四粘片胶（20），先在第五MEMS器件（14）正面点上第四粘片胶（20），再将第六MEMS器件（18）放在已点第四粘片胶（20）上面，进行一次性烘烤，烘烤氮气流量28～30L/MIN，烘烤条件：150℃下防离层烘烤4小时，烘烤设备同单载体堆叠封装；
 做推晶试验，检查MEMS器件的粘接强度，推晶标准分为环保胶和普通胶同种推晶标准；
c、键合
先从第三MEMS器件（7）向第五MEMS器件（14）间焊线，形成第三键合线（16），接着从第五MEMS器件（14）向第六MEMS器件（18）反打线，形成第二键合线（15）；其次在第六MEMS器件（18）的焊点上堆叠金球或铜球（13），然后从第四MEMS器件（9）向第六MEMS器件（18）的金球或铜球（13）连线，形成第四键合线（17），最后从第六MEMS器件（18）向载体内引脚（4）焊线，形成第一键合线（5）；
d、包封
采用与IC产品同类型封装形式包封模具及材料，采用全自动包封机和环保型塑封料，包封模温：160℃；
合模压强：18Mpa，注塑压强：4.5Mpa，注塑速度：19S，固化时间：180S；
后固化时间：155℃*8hr；
 其后固化设备及工艺同普通IC封装设备;
e、打印
打印采用通用打印夹具，工艺同普通塑料封装集成电路生产；
f、电镀
先将打印好的产品送高速电镀线电镀，电镀采用冲废、热煮软化、高压水去溢料工艺流程，镀液温度：35℃～45℃，电镀电流：(95±5)A/槽，镀层厚度:7.0μm～20.32μm；
 g、切筋成型
MEMS器件封装采用自动切筋成型系统，自动进料，自动入管。
CN201110455037.XA 2011-12-31 2011-12-31 一种双层mems器件堆叠封装件及其生产方法 Active CN102431950B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110455037.XA CN102431950B (zh) 2011-12-31 2011-12-31 一种双层mems器件堆叠封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110455037.XA CN102431950B (zh) 2011-12-31 2011-12-31 一种双层mems器件堆叠封装件及其生产方法

Publications (2)

Publication Number Publication Date
CN102431950A CN102431950A (zh) 2012-05-02
CN102431950B true CN102431950B (zh) 2015-10-07

Family

ID=45980364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110455037.XA Active CN102431950B (zh) 2011-12-31 2011-12-31 一种双层mems器件堆叠封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN102431950B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012212249B4 (de) * 2012-07-12 2016-02-25 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes und eines Halbleitermoduls
CN104760920B (zh) 2014-01-02 2017-01-04 意法半导体研发(深圳)有限公司 具有mems ic的紧凑电子封装体和相关方法
CN104465595B (zh) * 2014-12-02 2017-04-05 天水华天科技股份有限公司 基于定制引线框架的csp型mems封装件及生产方法
CN106442313B (zh) * 2016-08-23 2019-04-02 北京时代民芯科技有限公司 一种引线牢固性试验仪
CN108022845B (zh) * 2016-11-02 2020-06-26 中芯国际集成电路制造(上海)有限公司 芯片封装方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562160A (zh) * 2009-05-18 2009-10-21 天水华天科技股份有限公司 一种ic卡封装件及其生产方法
CN201598171U (zh) * 2010-03-05 2010-10-06 南京理工大学 具有应力隔离的mems惯性传感器封装结构
CN102074540A (zh) * 2010-11-26 2011-05-25 天水华天科技股份有限公司 矩阵式dip引线框架、该框架的ic封装件及其生产方法
CN102241388A (zh) * 2011-05-18 2011-11-16 中国科学院上海微系统与信息技术研究所 Mems圆片级三维混合集成封装结构及方法
CN202390195U (zh) * 2011-12-31 2012-08-22 天水华天科技股份有限公司 一种双层mems器件堆叠封装件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1945561B1 (en) * 2005-10-14 2018-10-24 STMicroelectronics Srl Substrate-level assembly for an integrated device, manufacturing process thereof and related integrated device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562160A (zh) * 2009-05-18 2009-10-21 天水华天科技股份有限公司 一种ic卡封装件及其生产方法
CN201598171U (zh) * 2010-03-05 2010-10-06 南京理工大学 具有应力隔离的mems惯性传感器封装结构
CN102074540A (zh) * 2010-11-26 2011-05-25 天水华天科技股份有限公司 矩阵式dip引线框架、该框架的ic封装件及其生产方法
CN102241388A (zh) * 2011-05-18 2011-11-16 中国科学院上海微系统与信息技术研究所 Mems圆片级三维混合集成封装结构及方法
CN202390195U (zh) * 2011-12-31 2012-08-22 天水华天科技股份有限公司 一种双层mems器件堆叠封装件

Also Published As

Publication number Publication date
CN102431950A (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
CN102431950B (zh) 一种双层mems器件堆叠封装件及其生产方法
CN104465595B (zh) 基于定制引线框架的csp型mems封装件及生产方法
CN104934405B (zh) 基于dip多基岛的引线框架及用其制造封装件的方法
CN104124216A (zh) 一种基板片式载体csp封装件及其制造方法
CN102522383B (zh) 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法
CN103681319B (zh) 一种二极管的制备工艺
CN107123604A (zh) 一种双面成型的封装方法
CN106128965A (zh) 一种无基板封装器件的制作方法
CN103985692A (zh) Ac-dc电源电路的封装结构及其封装方法
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN102515082A (zh) 一种单载体mems器件封装件及其生产方法
CN102431951A (zh) 一种双载体双mems器件封装件及其生产方法
CN102862946A (zh) 塑封预模内空封装的结构
CN101162698A (zh) 感测式封装件及其制法
CN102403238A (zh) 用于制造半导体芯片面板的方法
CN109301028A (zh) 一种一次成型的塑封光电耦合器制作方法
CN103985693A (zh) 无刷直流电机集成驱动电路的封装结构及其封装方法
CN103050451A (zh) 一种双排引脚四面扁平无引脚封装件及其绝缘处理方法
CN202390196U (zh) 一种单载体mems器件封装件
CN103021902A (zh) 半导体封装铸模装置及方法
CN102601919A (zh) 传感器注塑成型工艺
CN204596785U (zh) 基于dip多基岛的引线框架
CN204054661U (zh) 一种可提高生产效率的圆环粘贴模具
CN202449845U (zh) 一种双载体双mems器件封装件
CN110021693A (zh) 一种多杯的led cob显示屏模组及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant