CN102419501B - 液晶显示面板和电子设备 - Google Patents

液晶显示面板和电子设备 Download PDF

Info

Publication number
CN102419501B
CN102419501B CN201110409291.6A CN201110409291A CN102419501B CN 102419501 B CN102419501 B CN 102419501B CN 201110409291 A CN201110409291 A CN 201110409291A CN 102419501 B CN102419501 B CN 102419501B
Authority
CN
China
Prior art keywords
current potential
circuit
pixel
terminal
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110409291.6A
Other languages
English (en)
Other versions
CN102419501A (zh
Inventor
寺西康幸
仲岛义晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display West Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102419501A publication Critical patent/CN102419501A/zh
Application granted granted Critical
Publication of CN102419501B publication Critical patent/CN102419501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开一种液晶显示面板和电子设备。液晶显示面板具有像素电路，所述像素电路包括：电容性元件，电容性元件保存表示灰阶电平的像素电位并且通过信号线被提供到每个像素；第一开关元件和第二开关元件，第一开关元件和第二开关元件被串联连接在电容性元件和信号线之间；复原电路，复原电路被连接到第一开关元件和第二开关元件之间的端子，并且进行操作以通过第一开关元件从电容性元件读出像素电位，对所读出的像素电位进行逻辑反转和进行复原，并且通过第一开关元件将经逻辑反转并复原的像素电位重写入电容性元件。

Description

液晶显示面板和电子设备
本申请是于2009年12月17日提交的申请号为“200910261056.1”并且发明名称为“液晶显示面板和电子设备”的专利申请的分案申请。
技术领域
本发明涉及具有既适宜模拟显示模式又适宜存储器显示模式的像素结构的液晶显示面板。本发明还涉及安装有此液晶显示面板的电子设备。
背景技术
近来，某些液晶显示面板既适宜模拟显示模式(analog display mode)中的显示又适宜存储器显示模式(memory display mode)中的显示(例如，参见日本专利申请未实审公开No.H09-243995)。模拟显示模式是指其中像素灰阶(gray-scale)可以利用最小显示单位(在说明书中称为“子像素”)中的多个灰阶来模拟表达的显示模式。存储器显示模式是指其中像素灰阶可以利用基于存储在存储器中的二进制信息(H电平或L电平)的黑白两个灰阶来表达的显示模式。
在存储器显示模式中，写入灰阶电位的操作不必要以帧周期来执行。因此，与模拟显示模式相比，在存储器显示模式中可以减少功耗。
发明内容
图1和图2分别示出既适宜模拟显示模式又适宜存储器显示模式的液晶显示面板的像素电路示例。图1和图2的像素电路分别示出SRAM用于子像素内的存储器的情况。图1示出当针对一个子像素设置一个SRAM时的像素电路示例。图2示出针对三个子像素设置一个SRAM时的像素电路示例。
在图1中，LC示出与子像素对应的液晶。然而，在图2中，为了绘图的便利而示出为省略了LC。
在图1中，Cs是保存灰阶电位的保持电容(holding capacitance)。在图2中，三个保持电容被示出为Cs(B)、Cs(G)和Cs(R)。括号中的B示出用于与蓝色对应的子像素的保持电容。括号中的G示出用于与绿色对应的子像素的保持电容。括号中的R示出用于与红色对应的子像素的保持电容。
薄膜晶体管N1、N1(B)、N1(G)和N1(R)中的每个是在向相应的保持电容Cs写入灰阶电位的时段期间被控制为导通并且在其他时段期间被控制为断开的有源元件。控制线CTL1、CTL1(B)、CTL1(G)和CTL1(R)分别用于薄膜晶体管N1、N1(B)、N1(G)和N1(R)。在图2中，薄膜晶体管N1、N1(B)、N1(G)和N1(R)的导通时段是按照时间顺序布置的。
在图1中，薄膜晶体管N2是当向相应的一个子像素写入灰阶电位的时段期间被控制为导通的有源元件。在图2中，薄膜晶体管N2是在向相应的三个子像素写入灰阶电位的时段期间被控制为导通的有源元件。在图2中，最后向与蓝色对应的子像素写入灰阶电位。
薄膜晶体管N3是当在模拟显示模式中写入灰阶电位时或者当在存储器显示模式中写入与对向电极的电位不同的电位VXCS时被控制为导通的有源元件。SRAM(P1、P2、N6和N7)的保持电位用于这样的控制。在本电路示例的情况中，当晶体管N3被导通时，晶体管N4被断开，并且当晶体管N3被断开时，晶体管N4被导通。
薄膜晶体管N4是当在存储器显示模式中向保持电容写入与对向电极的电位相同的电位时被控制为导通的有源元件。
薄膜晶体管N5是当向SRAM(P1、P2、N6和N7)写入控制电位时被控制为导通的有源元件。控制线CTL2用于控制薄膜晶体管N5。薄膜晶体管N5被控制为导通或者断开，以使得当在模拟显示模式中写入灰阶电位时或者当在存储器显示模式中写入与对向电极的电位不同的电位VXCS时薄膜晶体管N3被控制为导通。
在图1和图2中的像素电路仍存在一些困难。其中一个困难是形成SRAM需要大面积的事实。特别指出，当针对一个子像素布置一个SRAM时，透过开口率被降低。
另外，当液晶显示面板要求高显示分辨率时，将在一个子像素内设置一个SRAM在技术上存在困难。这导致当采用图1或图2的电路配置时分辨率受到限制。
希望提供一种能够避免透过开口率降低并实现高分辨率的具有存储器显示模式的液晶显示面板和电子设备。
根据本发明的一个实施例的液晶显示面板包括：电容性元件，保存表示灰阶电平的像素电位并且设置在每个像素中；第一开关元件，具有第一端子和第二端子，第一端子连接到电容性元件的一个电极并且连接到液晶元件的驱动电极，第二端子连接到信号线，第一开关元件在从信号线向电容性元件写入像素电位的第一操作时段期间被控制为导通，并且在顺序执行从电容性元件读出像素电位、对读出的像素电位进线反转和放大并且将经过反转和放大的像素电位重新写入电容性元件的第二操作时段期间被控制为断开；第二开关元件，具有连接到第一开关元件的第一端子的第一端子，第二开关元件在所述第一操作时段期间被控制为断开，并且在读出存储于电容性元件的像素电位的读出时段期间被控制为导通，所述读出时段是所述第二操作时段的一部分；第三开关元件，具有连接到第一开关元件的第一端子的第一端子，第三开关元件在所述第一操作时段期间被控制为断开，并且在向电容性元件写入像素电位的写时段期间被控制为导通，所述写时段是所述第二操作时段的另一部分；以及电路，在所述读出时段期间通过第二开关元件将从电容性元件读出的像素电位的逻辑电平进行复原，并且然后在写时段期间通过第三开关元件将具有复原后的逻辑电平的逻辑反转的输出写入电容性元件。
根据本发明的一个实施例的电子设备包括上面描述的液晶显示面板。
在根据本发明的实施例的液晶显示面板和电子设备中，第二开关元件和第三开关元件在第一操作时段期间被控制为断开，并且在第一开关元件被控制为导通时的定时处，信号线的像素电位被写入电容性元件。另一方面，在第二操作时段期间，第一开关元件被控制为断开，并且在此状态中，第二开关元件被控制为导通并且第三开关元件被控制为断开。从而，由电容性元件保存的像素电位被所述电路读出，并且读出的像素电位的逻辑电平被复原。也就是说，执行了自刷新功能。然后，第二开关元件被控制为断开，并且第三开关元件被控制为导通。从而，具有复原后的逻辑电平的经过逻辑反转的输出被所述电路通过第三开关元件写入电容性元件。也就是说，执行了自反转功能。
根据本发明的实施例的液晶显示面板和电子设备，在每个像素中的电容性元件被用作DRAM，并且刷新操作在所述电路中完成。因此，能够避免透过开口率的降低并实现高分辨率。此外，在刷新操作期间，不必要对具有大负载容量的信号线进行充电或放电。因此，能够降低与刷新操作相关联的功耗。
本发明的其它和进一步的目的、特征以及优点将从下面的描述表现得更全面。
附图说明
图1是示出液晶显示面板的像素结构示例的示图；
图2是示出液晶显示面板的像素结构示例的示图；
图3是示出根据本发明一个实施例的液晶显示面板的像素结构示例的示图；
图4是示出液晶显示面板的外观的示例的示图；
图5是示出液晶显示面板的截面结构示例的示图；
图6是示出液晶显示面板的系统配置示例的示图；
图7是示出子像素的布置示例的示图；
图8是示出根据第一实施例的像素电路的配置示例的示图；
图9是示出模拟显示模式中的驱动操作示例的示图；
图10是示出模拟显示模式中的像素电路内的连接状态的示图；
图11是示出在存储器显示模式中的总的驱动操作示例的示图；
图12是示出在存储器显示模式中的详细驱动操作示例的示图；
图13是示出当从保持电容读出灰阶电位时像素电路内的连接状态的示图；
图14是示出在闭锁操作期间像素电路内的连接状态的示图；
图15是示出在过渡时段中像素电路内的连接状态的示图；
图16是示出当逻辑中经反转的灰阶电位被写入保持电容时像素电路内的连接状态的示图；
图17是示出根据第二实施例的像素电路的配置示例的示图；
图18是示出在模拟显示模式中的驱动操作示例的示图；
图19是示出在存储器显示模式中的总的驱动操作示例的示图；
图20是示出在存储器显示模式中的详细驱动操作示例的示图；
图21是示出根据第三实施例的像素电路的配置示例的示图；
图22是示出在模拟显示模式中的驱动操作示例的示图；
图23是示出在存储器显示模式中的总的驱动操作示例的示图；
图24是示出像素电路的另一配置示例的示图；
图25是示出在存储器显示模式中的详细驱动操作示例的示图；
图26是示出电子设备的功能配置示例的示图；
图27是示出电子设备的产品示例的示图；
图28A和图28B是示出电子设备的产品示例的示图；
图29是示出电子设备的产品示例的示图；
图30A和图30B是示出电子设备的产品示例的示图；
图31是示出电子设备的产品示例的示图。
具体实施方式
下面将参考附图详细描述本发明的实施例。
根据本发明的一个实施例的液晶显示面板采用了一种像素电路，该像素电路利用保存灰阶电位的电容性元件作为DRAM，并且包括下面的元件(1)到(5)，如图3中所示。
(1)电容性元件Cs，保存表示灰阶电平的像素电位，并且设置在每个像素中。
(2)第一开关SW1，具有第一端子和第二端子，第一端子连接到电容性元件的一个电极并且连接到液晶元件的驱动电极，第二端子连接到信号线。第一开关在从信号线向电容性元件写入像素电位的第一操作时段期间被控制为导通，在顺序执行从电容性元件读出像素电位、对读出的像素电位进线反转和放大并且将经过反转和放大的像素电位重新写入电容性元件的第二操作时段期间被控制为断开。
(3)第二开关SW2，具有连接到第一开关的第一端子的第一端子。第二开关在第一操作时段期间被控制为断开，并且在读出存储于电容性元件的像素电位的读出时段期间被控制为导通。读出时段是第二操作时段的一部分。
(4)第三开关SW3，具有连接到第一开关元件的第一端子的第一端子。第三开关在第一操作时段期间被控制为断开，并且在向电容性元件写入像素电位的写时段期间被控制为导通。写时段是第二操作时段的另一部分。
(5)电路1，对在读出时段期间通过第二开关从电容性元件读出的像素电位的逻辑电平进行复原，并且然后在写时段期间通过第三开关将具有经复原的逻辑电平的逻辑反转的输出写入电容性元件。
下面，将参考图4到图31描述本发明的实施例。将按照下面的顺序给出描述。
(A)液晶显示面板的基本结构
(B)第一实施例：每个子像素有一个电路1
(B-1)系统配置示例
(B-2)像素电路的配置
(B-3)驱动操作示例
(B-4)结论
(C)第二实施例：每三个子像素有一个电路1
(C-1)像素电路的配置
(C-2)驱动操作示例
(C-3)结论
(D)第三实施例：每六个子像素有一个电路1
(D-1)像素电路的配置
(D-2)驱动操作示例
(D-3)结论
(E)其它实施例
应当意识到本发明不限于这些实施例。
(A)液晶显示面板的基本结构
(A-1)外部结构
首先，描述液晶显示面板的外观的一个示例。如此处所使用的，术语“液晶显示面板”不仅涉及像素阵列部件和驱动电路是利用相同的处理而形成的面板模块，而且涉及配置为集成电路的驱动电路被安装在设有像素阵列部件的面板上的面板模块。此处的集成电路相当于“半导体设备”。
图4示出液晶显示面板的外观的示例。液晶显示面板11具有如下结构，其中支持基板13与对向基板15附接。
支持基板13包括玻璃、塑料或者其它透过性材料。对向基板15也包括玻璃、塑料或者其它透过性材料。对向基板15是在与支持基板13之间以密封材料密封支持基板13的表面的构件。
另外，FPC(柔性印刷电路)7设在液晶显示面板11上，用于按照需要输入外部信号或者驱动功率。
(A-2)截面结构
图5示出液晶显示面板的截面结构示例。图5的液晶显示面板11包括两个玻璃基板，即13和15，以及以被基板夹在中间的方式被包围的液晶层19。偏光板21设置在每个基板的外表面上，并且配向膜23设置在每个基板的内表面上。配向膜23用于将液晶层19的液晶分子排列在一定方向中。通常使用聚酰亚胺膜作为膜23。
像素电极25和对向电极27形成在玻璃基板15上，电极25和27分别由透明导电膜形成。在图5中，像素电极25具有如下的结构，其中形成为梳状的5个电极分枝25A的两端经由连接而被连接。
相反，相对于电极分枝25A，电极27以覆盖整个像素区域的方式形成在下层侧(玻璃基板15侧)上。此电极结构在电极分枝25A和对向电极27之间包括抛物线状电场。也就是说，电极分枝25A的顶部区域也可受到电场的影响。因此，整个像素区域的液晶都可被定向到所希望的方位方向。
(B)第一实施例
(B-1)系统配置示例
首先，对具有根据本发明的像素结构的液晶显示面板31的系统配置进行描述。
图6示出液晶显示面板模块31的系统配置示例。模块31具有如下的配置，其中，像素阵列部件33、信号线驱动部件35、控制线驱动部件37和驱动定时生成部件39被布置在下玻璃基板(对应于图5中的玻璃基板15)上。在本实施例中，像素阵列部件33的驱动电路被形成为一个或多个半导体集成电路，并且被安装在玻璃基板上。
像素阵列部件33具有矩阵结构，其中白色单元(每个单元构成一个显示像素)以M行N列被布置。如在此所使用的，术语“行”是指由图中布置在X轴方向的3*N个子像素41构成的像素行。术语“列”是指由图中布置在Y轴方向由M个子像素41构成的像素行。注意M的值和N的值分别根据在垂直方向的显示分辨率和水平方向的显示分辨率来确定。
图7示出构成白色单元的子像素41的布置示例。图7的示例是当白色单元由与三原色对应的子像素41构成时的布置示例。注意，白色单元的构成不限于此。
信号线驱动部件35是电路驱动信号线DTL。在本实施例中，信号线DTL在图中的Y轴方向延伸连线。例如，在模拟显示模式中，信号线驱动部件35进行操作以使得根据像素灰阶的可选灰阶电位(模拟电位Vsig)被施加到相应的信号线DTL。例如，即使在存储器显示模式中，当要被存储到子像素41中的灰阶电位的逻辑电平改变时，部件35也进行操作以使得必要的像素灰阶施加到相应的信号线DTL。
控制线驱动部件37是电路驱动控制线CTL21到25。在本示例中，控制线CTL21到25在图中的X方向延伸连线。例如，在模拟显示模式中，部件37控制将施加到信号线DTL的灰阶电位写入子像素41的操作。例如，在存储器显示模式中，部件37控制重写操作以及对在子像素41中存储的灰阶电位的刷新操作。
驱动定时生成部件39是向信号线驱动部件35和控制线驱动部件37提供驱动脉冲的电路设备。
(B-2)像素电路的配置
图8示出与根据本实施例的子像素41相应的像素电路的配置示例。图8示出作为当具有自刷新功能和自反转功能的电路1(图3)与子像素41一一对应地设置时的电路配置示例的电路配置。
以下，描述构成像素电路的每个元件。
在图8中，LC示出与子像素41对应的液晶。
在图8中，“Cs”示出保存灰阶电位的保持电容。在本实施例中，保持电容Cs在存储器显示模式中被用作DRAM。
薄膜晶体管N11是在向保持电容Cs写入灰阶电位期间被控制为导通并且在其它时段期间被控制为断开的有源元件。控制线CTL21用于控制薄膜晶体管N11。晶体管N11的一个主电极连接到连接像素电极的配线，并且另一电极通过配线连接到薄膜晶体管N12的一个主电极。
薄膜晶体管N12是当从信号线DTL写入灰阶电位时被控制为导通的有源元件。控制线CTL22用于控制薄膜晶体管N12。薄膜晶体管N12对应于图3中的第一开关SW1。晶体管N12的一个主电极连接到信号线DTL，其另一电极通过配线连接到薄膜晶体管N11的一个主电极。
薄膜晶体管N13是当从信号线向保持电容写像素电位时被控制为断开的有源元件。晶体管N13仅在执行存储器显示模式的内部刷新操作期间紧在每个帧结束之前的一定时段被控制为导通。在薄膜晶体管N13被控制为导通的时段期间，由用作DRAM的保持电容保存的灰阶电位被电路1(图3)读出。控制线CTL23用于薄膜晶体管N13。薄膜晶体管N13对应于图3中的第二开关SW2。
薄膜晶体管N14也是当从信号线向保持电容写入像素电位时被控制为断开的有源元件。晶体管N14仅在执行存储器显示模式的内部刷新操作期间紧在每个帧开始之后的一定时段被控制为导通。在薄膜晶体管N14被控制为导通的时段期间，已经在电路1(图3)内的逻辑中被反转的灰阶电位被写入保持电容Cs。控制线CTL24用于控制薄膜晶体管N14。薄膜晶体管N14对应于图3中的第三开关SW3。
薄膜晶体管P11、P12、N15、N16和N17构成图3中的电路1。
薄膜晶体管P11和N15构成一个反转电路(放大器电路)。另外，薄膜晶体管P12和N16构成一个反转电路(放大器电路)。反转电路的驱动功率包括高电平功率VDD和低电平功率VSS。
包括薄膜晶体管P11和N15的反转电路的输入侧连接到薄膜晶体管N13的一个主电极。该反转电路可以在薄膜晶体管N13导通时输入保持电容Cs的灰阶电位。
包括薄膜晶体管P12和N16的反转电路的输入侧连接到薄膜晶体管N14的一个主电极。该反转电路可以在晶体管N14导通时将逻辑中经反转的灰阶电位写入保持电容Cs。
包括薄膜晶体管P11和N15的反转电路的输出侧连接到包括薄膜晶体管P12和N16的反转电路的输入侧。包括薄膜晶体管P12和N16的反转电路的输出侧通过薄膜晶体管N17连接到包括薄膜晶体管P11和N15的反转电路的输入侧。薄膜晶体管N17控制电路1(图3)的操作。控制线CTL25用于控制薄膜晶体管N17。
例如，当薄膜晶体管N17为导通时，这两个反转电路作为闭锁电路进行操作。当反转电路作为闭锁电路进行操作时，自刷新功能被使能。也就是说，复原逻辑电平的操作被执行，以使得具有VDD到VSS的逻辑幅度。从保持电容读出的灰阶电位的经反转的输出被提供在包括薄膜晶体管P11和N15的反转电路的输出侧上。
另外，例如，当薄膜晶体管N17为断开时，两个反转电路作为独立的放大器电路进行操作。
(B-3)驱动操作示例
以下，针对各个显示模式描述构成子像素41的像素电路的驱动操作示例。
(1)模拟显示模式
图9示出在模拟显示模式中控制线驱动部件37对某个扫描线的特定控制操作。在图9中，(A)示出施加到信号线DTL的灰阶电位的波形。在本实施例中，施加在像素电极和对向电极之间的电压的极性在一个水平时段周期(1H周期)上被反转。也就是说，线反转驱动被执行。因此，在(A)中，施加到信号线DTL的灰阶电位的波形被绘制为使得电位电平在1H周期上被反转。施加到信号线DTL的灰阶电位的高电平电位为VDD1，其低电平电位为VSS。虽然(A)示出了最大幅度的情况的示例，但是实际上依赖于像素灰阶而使用VDD1和VSS之间的电位电平。
在图9中，(B)示出控制线CTL21和CTL22中每个的驱动波形。驱动幅度的高电平电位为VDD2，其低电平电位为VSS2。如图中所示，仅在从信号线DTL写入灰阶电位时，驱动电位才被控制为高电平电位VDD2。
(C)示出控制线CTL23和CTL24中每个的驱动波形。驱动幅度的高电平电位为VDD2，其低电平电位为VSS2。然而，在模拟显示模式中，控制线CTL23和CTL24被连续地控制在低电平电位VSS2。
(D)示出控制线CTL25的驱动波形。驱动幅度的高电平电位为VDD2，其低电平电位为VSS2。然而，在模拟显示模式中，控制线CTL25被连续地控制在高电平电位VDD2。
图10示出在模拟显示模式中从信号线DTL写入灰阶电位时像素电路内的连接状态。灰阶电位的写入路径由箭头示出。
在此情况中，仅仅对应于第一开关SW1的薄膜晶体管N12被控制为导通，如图10所示。相反，在此整个时段中，对应于第二开关SW2的薄膜晶体管N13和对应于第三开关SW3的薄膜晶体管N14都被控制为断开。也就是说，像素电路的包括保持电容Cs和像素电极的一部分被很好地与电路1(图3)隔离开。
电路1中的薄膜晶体管N17被连续地控制为导通，并且因此连续地作为闭锁电路进行操作。
(2)存储器显示模式
存储器显示模式包括从信号线DTL向保持电容Cs写入灰阶电位的操作，以及对存储在子像素内的保持电容Cs中的灰阶电位进行刷新的操作。例如，当显示内容被改变时，执行从信号线DTL向保持电容Cs写入灰阶电位的操作。当从信号线DTL向保持电容Cs写入灰阶电位时，像素电路的操作与在模拟显示模式中相同。因此，省略了对此操作的描述。
图11示出在对存储在子像素内的保持电容Cs中的灰阶电位进行刷新的情况中控制线驱动部件37的控制操作的内容。图11示出帧中的驱动操作关系。
在图11中，(A)示出控制线CTL21的驱动波形。(B)示出控制线CTL23和CTL24中的每个的驱动波形。在一帧周期中，这两个控制线被施加脉冲方式的高电平电位。(C)示出控制线CTL25的驱动波形。在一帧周期中，控制线CTL25被施加脉冲方式的低电平电位。
在图11中，(D)示出对向电极电位VCS的驱动波形。如图中所示，在一帧周期中，高电平电位和低电平电位被交替输出。
(E)示出要被写入保持电容Cs的灰阶电位(PIX)的改变的波形。如图中所示，灰阶电位(PIX)交替改变，以在存储器显示模式中保持子像素41的发光状态。
在存储器显示模式中，控制线CTL22被连续地控制为低电平电位。
接着，将详细描述一个帧内的驱动操作。
图12示出在存储器显示模式中控制线驱动部件37对某扫描线的控制操作的内容。图12以放大的方式示出图11的帧之间的边界部分。在图12中，在前的帧被示出为帧N，在后的帧被示出为帧N+1。
在图12中，(A)示出控制线CTL21的驱动波形。如图中所示，控制线CTL21在从紧在帧N结束之前的点到紧在帧N+1开始之后的点的一定时段被控制为高电平电位VDD2。
(B)示出控制线CTL23的驱动波形。如图中所示，控制线CTL23仅在紧在各帧结束之前的一定时段被控制为高电平电位VDD2。
(C)示出控制线CTL24的驱动波形。如图中所示，控制线CTL24仅在紧在各帧开始之后的一定时段被控制为高电平电位VDD2。
(D)示出控制线CTL25的驱动波形。如图中所示，控制线CTL25基本被控制为高电平电位VDD2，但是紧在从保持电容Cs向电路1(图3)读灰阶电位开始之前被控制为低电平电位VSS2。
然后，当一定时间过去之后，控制线CTL25被再次控制为高电平电位VDD2。在帧N结束之前，这样高电平电位VDD2的施加被执行一定时段。在施加高电平电位VDD2期间，电路1(图3)的闭锁功能被使能，并且从保持电容读出的灰阶电位(PIX)被返回到初始电位。也就是说，执行了自刷新操作。照此方式，在不用对信号线DTL进行充电或放电的情况下执行了自刷新操作。
当自刷新操作结束时，控制线CTL25被再次控制为低电平电位VSS2，并且在从下一帧的开始过去一定时段之前一直保持这样的电位状态。然后，在从用作第三开关SW3的薄膜晶体管N14的导通控制开始过去一定时间之后，控制线CTL25被再次控制为导通，并且保持这样的电位状态。
在图12中，(E)示出对向电极电位VCS的改变的波形。如图中所示，电位电平随着帧周期被反转。
图13示出当在存储器显示模式中从保持电容Cs读灰阶电位(PIX)时像素电路内的状态。
此时，薄膜晶体管N11和薄膜晶体管N13(第二开关SW2)被控制为导通。因此，用作DRAM的保持电容Cs所保存的灰阶电位被包括薄膜晶体管P11和薄膜晶体管N15的反转电路通过该反转电路的输入端读出。
当在此状态中薄膜晶体管N17被控制为导通时，电路1(图3)作为闭锁电路进行操作，如图14所示，并且从保持电容Cs读出的灰阶电位的逻辑幅度被复原。
然后，薄膜晶体管N17被控制为断开，并且然后薄膜晶体管N13也被控制为断开。此状态是如图15中所示的连接状态。因此，在帧N的时段期间，逻辑上经反转的灰阶电位被提供到薄膜晶体管P12和N16中的每个的输入侧，同时复原了从保持电容Cs读出的灰阶电位的逻辑幅度。
然后，薄膜晶体管N14首先被控制为导通，并且然后薄膜晶体管N17被控制为导通。此状态如图16中所示的连接状态。这样，灰阶电位被新写入保持电容Cs，在帧N的灰阶电位被刷新之后，此灰阶电位逻辑上被反转。
在存储器显示模式的时段期间重复上述操作。
(B-4)结论
根据本实施例的像素结构被使用，以使得能够实现既适宜模拟显示模式又适宜存储器显示模式的液晶显示面板。
另外，因为在存储器显示模式中保持电容被用作DRAM，所以电容面积可以较小，并且因此可以将开口率设计得较高。
而且，在根据本实施例的像素结构的情况中，在存储器显示模式中，子像素41基本不必要连接到信号线DTL。也就是说，即使信号线DTL没有被充电或者放电，被允许用作DRAM的保持电容的灰阶电位也可以被刷新。这又使得能够降低存储器显示模式中的功耗。
(C)第二实施例
接着，描述第二实施例。在本实施例中，对针对构成白色单元的三个子像素41设置一个电路1(图3)的情况进行描述。
(C-1)像素电路的配置
图17示出与根据本实施例的子像素41相应的像素电路的配置示例。在图17中，以相同的标号或符号来标记与图8对应的部分。在图17中，也省略示出LC，以便绘制如图2中那样。
图17与图8的不同在于薄膜晶体管N11是针对构成白色单元的三个子像素41而准备的。也就是说，准备了三个薄膜晶体管N11(B)、N11(G)和N11(R)。括号中的“B”表示用于与蓝色对应的子像素的薄膜晶体管。括号中的G表示用于与绿色对应的子像素的薄膜晶体管。括号中的R表示用于与红色对应的子像素的薄膜晶体管。
因此，保持电容Cs(B)示出与蓝色显示对应的子像素41的保持电容Cs。类似地，保持电容Cs(G)示出与绿色显示对应的子像素41的保持电容Cs。类似地，保持电容Cs(R)示出与红色显示对应的子像素41的保持电容Cs。
控制线CTL21(B)用于控制薄膜晶体管N11(B)。控制线CTL21(G)用于控制薄膜晶体管N11(G)。控制线CTL21(R)用于控制薄膜晶体管N11(R)。
(C-2)驱动操作示例
下面，将针对各个显示模式描述根据本实施例的像素电路的驱动操作示例。
(1)模拟显示模式
图18示出在模拟显示模式中控制线驱动部件37对于某个扫面线的控制操作的内容。在图18中，(A)示出施加到信号线DTL的灰阶电位的波形。在本实施例中，施加在像素电极和对向电极之间的电压的极性在一个水平时段周期(1H周期)上被反转。也就是说，线反转驱动被执行。因此，在(A)中，施加到信号线DTL的灰阶电位的波形被绘制为使得电位电平在1H周期上被反转。施加到信号线DTL的灰阶电位的高电平电位为VDD1，其低电平电位为VSS。虽然(A)示出了最大幅度的情况的示例，但是实际上依赖于像素灰阶使用在VDD1和VSS之间的电位电平。
在图18中，(B)示出控制线CTL22的驱动波形。驱动幅度的高电平电位为VDD2，其低电平电位为VSS2。如图中所示，仅在从信号线DTL写入灰阶电位时，驱动电位才被控制为高电平电位VDD2。
(C1)到(C3)分别示出控制线CTL21(R)、CTL21(G)和CTL21(B)的驱动波形。如图中所示，控制线CTL21(R)、CTL21(G)和CTL21(B)按照R、G和B的顺序被顺序控制为高电平电位VDD2。各个控制线CTL21(R)、CTL21(G)和CTL21(B)处于高电平电位VDD2的时段被设定为彼此不重叠。在控制线CTL21(R)、CTL21(G)和CTL21(B)的每个处于高电平电位VDD2期间，相应的信号电位Vsig被施加到信号线DTL。驱动幅度的高电平电位为VDD2，其低电平电位为VSS2。
在图18中，(D)示出控制线CTL23和CTL24中每个的驱动波形。驱动幅度的高电平电位为VDD2，其低电平电位为VSS2。然而，在模拟显示模式的情况中，控制线CTL23和CTL24被连续地控制在低电平电位VSS2。
(E)示出控制线CTL25的驱动波形。驱动幅度的高电平电位为VDD2，其低电平电位为VSS2。然而，在模拟显示模式中，控制线CTL25被连续地控制在高电平电位VDD2。
(2)存储器显示模式
存储器显示模式包括从信号线DTL向保持电容Cs写入灰阶电位的操作，以及对存储在子像素内的保持电容Cs中的灰阶电位进行刷新的操作。例如，当显示内容被改变时，执行从信号线DTL向保持电容Cs写入灰阶电位的操作。当从信号线DTL向保持电容Cs写入灰阶电位时，像素电路执行与在模拟显示模式中的操作相同的操作。因此，省略了对此操作的描述。
图19示出在对存储在子像素内的保持电容Cs中的灰阶电位进行刷新的情况中控制线驱动部件37的控制操作的内容。图19示出帧中的驱动操作关系。
在图19中，(A1)到(A3)分别示出控制线CTL21(R)、CTL21(G)和CTL21(B)的驱动波形。在本实施例中，在三帧的周期中，控制线CTL21(R)、CTL21(G)和CTL21(B)被施加脉冲方式的高电平电位。
在图19中，(B)示出控制线CTL23和CTL24中的每个的驱动波形。在一帧周期中，这两个控制线被施加脉冲方式的高电平电位。(C)示出控制线CTL25的驱动波形。在一帧周期中，控制线CTL25被施加脉冲方式的低电平电位。
在图19中，(D)示出对向电极电位VCS的驱动波形。如图中所示，在一帧周期中，高电平电位和低电平电位被交替输出。
(E1)到(E3)分别示出要被写入保持电容Cs的灰阶电位(PIXR、PIXG和PIXB)的改变的波形。在图中，由虚线示出的波形是对向电极电位VCS的驱动波形。由实线示出的波形是在每个子像素41中存储的灰阶电位的波形。
如在图中所示，灰阶电位随着对向电极电位的改变而改变，并且对向电极电位VCS和由保持电容Cs保存的灰阶电位(PIXR、PIXG和PIXB)之间的电位关系在三帧的周期中改变。也就是说，在三帧的周期中，执行针对每种颜色的自刷新/自反转操作。注意，从在前的自刷新/自反转操作到在后的自刷新/自反转操作，保持子像素41内的电位关系。因此，在本实施例中，即使刷新率是三帧的周期，保持电容Cs也具有足以保持一定灰阶电位的电容。在存储器显示模式中，控制线CTL22被连续地控制为低电平电位。
接着，将详细描述一个帧内的驱动操作。
图20示出在存储器显示模式中控制线驱动部件37对某扫描线的控制操作的内容。图20以放大的方式示出图19的帧之间的边界部分。在图20中，在前的帧被示出为帧N，在后的帧被示出为帧N+1。
在图20中，(A)示出控制线CTL21(R)、CTL21(G)和CTL21(B)中每个的驱动波形。也就是说，(A)示出在图19的(A1)到(A3)中的每个脉冲输出的时间点处的操作。以下，对控制线CTL21(R)做出描述。
如在图中所示，控制线CTL21(R)在从紧在帧N结束之前的点到紧在帧N+1开始之后的点的一定时段被控制为高电平电位VDD2。
(B)示出控制线CTL23的驱动波形。如在图中所示，控制线CTL23仅在紧在各帧结束之前的一定时段被控制为高电平电位VDD2。
(C)示出控制线CTL24的驱动波形。如在图中所示，控制线CTL24仅在紧在各帧开始之后的一定时段被控制为高电平电位VDD2。
(D)示出控制线CTL25的驱动波形。如在图中所示，控制线CTL25基本被控制为高电平电位VDD2，但是紧在从保持电容Cs向电路1(图3)读灰阶电位开始之前被控制为低电平电位VSS2。
然后，当一定时间过去之后，控制线CTL25被再次控制为高电平电位VDD2。在帧N结束之前，这样高电平电位VDD2的施加被执行一定时段。在施加高电平电位VDD2期间，电路1(图3)的闭锁功能被使能，并且从保持电容读出的灰阶电位(PIX)被返回到初始电位。也就是说，执行了自刷新操作。照此方式，在不用对信号线DTL进行充电或放电的情况下执行了自刷新操作。
当自刷新操作结束时，控制线CTL25被再次控制为低电平电位VSS2，并且在从下一帧的开始过去一定时段之前一直保持这样的电位状态。然后，在从用作第三开关SW3的薄膜晶体管N14的导通控制开始过去一定时间之后，控制线CTL25被再次控制为导通，并且保持这样的电位状态。
在图20中，(E)示出对向电极电位VCS的改变的波形。如图中所示，电位电平随着帧周期被反转。
在针对与红色显示对应的子像素41、与绿色显示对应的子像素41和与蓝色显示对应的子像素41的帧中顺序执行上述操作。
(C-3)结论
在本实施例中，也能够实现既适宜模拟显示模式又适宜存储器显示模式的液晶显示面板。
另外，在本实施例中，单个电路1(图3)可以被顺序用于三个子像素41。也就是说，在一个白色单元内形成的多个电路1(图3)可以从三个减少为一个。结果，一个像素区域内构成白色单元的多个元件可以被减少。此外，当构成液晶显示面板的多个元件被减少了时，产率可以相应地提高。
(D)第三实施例
接着，描述第三实施例。在本实施例中，对针对构成两个白色单元的六个子像素41设置一个电路1(图3)的情况进行描述。
(D-1)像素电路的配置
图21示出与根据第三实施例的子像素41相应的像素电路的配置示例。在图21中，以相同的标号或符号来标记与图17对应的部分。在图21中，也省略示出LC，以便绘制如图2或图17中的情况那样。
图21与图2和图17的不同在于薄膜晶体管N11是针对构成两个白色单元的六个子像素41而准备的。也就是说，准备了六个薄膜晶体管N11(B1)、N11(G1)、N11(R1)、N11(B2)、N11(G2)和N11(R2)。
在图21中，括号中的“B”也表示用于与蓝色对应的子像素的薄膜晶体管。括号中的G表示用于与绿色对应的子像素的薄膜晶体管。括号中的R表示用于与红色对应的子像素的薄膜晶体管。
括号中的“1”表示用于构成第一白色单元的子像素的薄膜晶体管，并且括号中的“2”表示用于构成第二白色单元的子像素的薄膜晶体管。
因此，保持电容Cs(B1)示出与构成第一白色单元的蓝色显示对应的子像素41的保持电容Cs。类似地，保持电容Cs(G1)示出与构成第一白色单元的绿色显示对应的子像素41的保持电容Cs。类似地，保持电容Cs(R1)示出与构成第一白色单元的红色显示对应的子像素41的保持电容Cs。
保持电容Cs(B2)示出与构成第二白色单元的蓝色显示对应的子像素41的保持电容Cs。类似地，保持电容Cs(G2)示出与构成第二白色单元的绿色显示对应的子像素41的保持电容Cs。类似地，保持电容Cs(R2)示出与构成第二白色单元的红色显示对应的子像素41的保持电容Cs。
控制线CTL21(B1)用于控制薄膜晶体管N11(B1)。控制线CTL21(G1)用于控制薄膜晶体管N11(G1)。控制线CTL21(R1)用于控制薄膜晶体管N11(R1)。
控制线CTL21(B2)用于控制薄膜晶体管N11(B2)。控制线CTL21(G2)用于控制薄膜晶体管N11(G2)。控制线CTL21(R2)用于控制薄膜晶体管N11(R2)。
(D-2)驱动操作示例
下面，将针对各个显示模式描述根据本实施例的像素电路的驱动操作示例。
(1)模拟显示模式
图22示出在模拟显示模式中控制线驱动部件37对于某个扫面线的控制操作的内容。在图22中，(A)示出施加到信号线DTL的灰阶电位的波形。在本实施例中，施加在像素电极和对向电极之间的电压的极性也在一个水平时段周期(1H周期)上被反转。也就是说，线反转驱动被执行。因此，在(A)中，施加到信号线DTL的灰阶电位的波形被绘制为使得电位电平在1H周期上被反转。施加到信号线DTL的灰阶电位的高电平电位为VDD1，其低电平电位为VSS。虽然(A)示出了最大幅度的情况的示例，但是实际上依赖于像素灰阶使用在VDD1和VSS之间的电位电平。
在图22中，(B)示出控制线CTL22的驱动波形。驱动幅度的高电平电位为VDD2，其低电平电位为VSS2。如图中所示，仅在从信号线DTL写入灰阶电位时，驱动电位才被控制为高电平电位VDD2。
(C1)到(C6)分别示出控制线CTL21(R1)、CTL21(G1)、CTL21(B1)、CTL21(R2)、CTL21(G2)和CTL21(B2)的驱动波形。省略示出控制线CTL21(B1)、CTL21(R2)和CTL21(G2)。
如图中所示，控制线CTL21(R1)、CTL21(G1)、CTL21(B1)、CTL21(R2)、CTL21(G2)和CTL21(B2)按照R1、G1、B1、R2、G2和B2的顺序被顺序控制为高电平电位VDD2。各个控制线CTL21(R1)、CTL21(G1)、CTL21(B1)、CTL21(R2)、CTL21(G2)和CTL21(B2)处于高电平电位VDD2的时段被设定为彼此不重叠。在控制线CTL21(R1)、CTL21(G1)、CTL21(B1)、CTL21(R2)、CTL21(G2)和CTL21(B2)的每个处于高电平电位VDD2期间，相应的信号电位Vsig被施加到信号线DTL。驱动幅度的高电平电位为VDD2，其低电平电位为VSS2。
在图22中，(D)示出控制线CTL23和CTL24中每个的驱动波形。驱动幅度的高电平电位为VDD2，其低电平电位为VSS2。然而，在模拟显示模式中，控制线CTL23和CTL24被连续地控制在低电平电位VSS2。
(E)示出控制线CTL25的驱动波形。驱动幅度的高电平电位为VDD2，其低电平电位为VSS2。然而，在模拟显示模式中，控制线CTL25被连续地控制在高电平电位VDD2。
(2)存储器显示模式
存储器显示模式包括从信号线DTL向保持电容Cs写入灰阶电位的操作，以及对存储在子像素内的保持电容Cs中的灰阶电位进行刷新的操作。例如，当显示内容被改变时，执行从信号线DTL向保持电容Cs写入灰阶电位的操作。当从信号线DTL向保持电容Cs写入灰阶电位时，像素电路的操作与在模拟显示模式中相同。因此，省略了对此操作的描述。
图23示出在对存储在子像素内的保持电容Cs中的灰阶电位进行刷新的情况中控制线驱动部件37的控制操作的内容。图23示出帧中的驱动操作关系。
在图23中，(A1)到(A6)分别示出控制线CTL21(R1)、CTL21(G1)、CTL21(B1)、CTL21(R2)、CTL21(G2)和CTL21(B2)的驱动波形。在本实施例中，在六帧的周期中，控制线CTL21(R1)、CTL21(G1)、CTL21(B1)、CTL21(R2)、CTL21(G2)和CTL21(B2)被施加脉冲方式的高电平电位。
在图23中，(B)示出控制线CTL23和CTL24中的每个的驱动波形。在一帧周期中，这两个控制线被施加脉冲方式的高电平电位。(C)示出控制线CTL25的驱动波形。在一帧周期中，控制线CTL25被施加脉冲方式的低电平电位。
在图23中，(D)示出对向电极电位VCS的驱动波形。如图中所示，在一帧周期中，高电平电位和低电平电位被交替输出。
(E1)到(E6)分别示出要被写入保持电容Cs的灰阶电位(PIXR1、PIXG1、PIXB1、PIXR2、PIXG2和PIXB2)的改变的波形。在图中，由虚线示出的波形是对向电极电位VCS的驱动波形。由实线示出的波形是在每个子像素41中存储的灰阶电位的波形。
如在图中所示，灰阶电位随着对向电极电位的改变而改变，并且对向电极电位VCS和由保持电容Cs保持的灰阶电位(PIXR1、PIXG1、PIXB 1、PIXR2、PIXG2和PIXB2)之间的电位关系在六帧的周期中改变。也就是说，在六帧的周期中，执行针对每种颜色的自刷新/自反转操作。注意，从在前的自刷新/自反转操作到在后的自刷新/自反转操作，保持子像素41内的电位关系。因此，在本实施例中，即使刷新率是六帧的周期，保持电容Cs也具有足以保持一定灰阶电位的电容。在存储器显示模式中，控制线CTL22被连续控制为低电平电位。
在此情况中，一个帧内的详细的驱动操作也与在所描述的两个实施例中的每个都相同。具体地，执行类似图20的驱动操作的驱动操作。此驱动操作与图20的驱动操作的不同仅在于驱动波形类似于图20的A的控制线CTL21(R1)、CTL21(G1)、CTL21(B1)、CTL21(R2)、CTL21(G2)和CTL21(B2)相应的驱动操作。
(D-3)结论
在本实施例中，也能够实现既适宜模拟显示模式又适宜存储器显示模式的液晶显示面板。
另外，在本实施例中，单个电路1(图3)可以被顺序用于六个子像素41。也就是说，在两个白色单元内形成的多个电路1(图3)可以从六个减少为一个。结果，一个像素区域内构成两个白色单元的多个元件可以被减少。此外，当构成液晶显示面板的多个元件被减少了时，产率可以相应地提高。
(E)其他实施例
(E-1)另一像素配置示例
在上述实施例中，已经针对如图8所示的像素结构被用作基本配置的情况进行了描述。也就是说，对薄膜晶体管N17被设置在彼此连接两个反转电路的输入/输出端的路径中的一个路径中并且通过薄膜晶体管N17的导通/断开控制来控制电路1的闭锁操作的情况进行了描述。
然而，驱动操作也可以通过图24中所示的像素电路来实现。
在图24中，LC示出与子像素41对应的液晶。
在图24中，Cs示出保存灰阶电位的保持电容。在本实施例中，保持电容Cs在存储器显示模式中被用作DRAM。
薄膜晶体管N11是在向保持电容Cs写入灰阶电位期间被控制为导通并且在其它时段期间被控制为断开的有源元件。控制线CTL21用于控制薄膜晶体管N11。晶体管N11的一个主电极连接到连接像素电极的配线，并且另一电极通过配线连接到薄膜晶体管N12的一个主电极。
薄膜晶体管N12是当从信号线DTL写入灰阶电位时被控制为导通的有源元件。控制线CTL22用于控制薄膜晶体管N12。薄膜晶体管N12对应于图3中的第一开关SW1。晶体管N12的一个主电极连接到信号线DTL，其另一电极通过配线连接到薄膜晶体管N11的一个主电极。
薄膜晶体管N13是当从信号线向保持电容写入像素电位时被控制为断开的有源元件。晶体管N13仅在执行存储器显示模式的内部刷新操作期间紧在每个帧结束之前的一定时段被控制为导通。在薄膜晶体管N13被控制为导通的时段期间，由用作DRAM的保持电容保存的灰阶电位被电路1(图3)读出。控制线CTL23用于薄膜晶体管N13。薄膜晶体管N13对应于图3中的第二开关SW2。
薄膜晶体管N14也是当从信号线向保持电容写入像素电位时被控制为断开的有源元件。晶体管N14仅在执行存储器显示模式的内部刷新操作期间紧在每个帧开始之后的一定时段被控制为导通。在薄膜晶体管N14被控制为导通的时段期间，已经在电路1(图3)内的逻辑中被反转的灰阶电位被写入保持电容Cs。控制线CTL24用于控制薄膜晶体管N14。薄膜晶体管N14对应于图3中的第三开关SW3。
薄膜晶体管P11和N15以及电容C构成图3中的电路1。
薄膜晶体管P11和N15构成一个反转电路(放大器电路)。包括薄膜晶体管P11和N15的反转电路的输入侧连接到薄膜晶体管N13的一个主电极。该反转电路可以在晶体管N13导通时输入保持电容Cs的灰阶电位。保持电容Cs的灰阶电位被存储在电容C中。虽然在图24中明确设置了电容C，但是可以使用配线电容。
包括薄膜晶体管P11和N15的反转电路的输出侧连接到薄膜晶体管N14的一个主电极。
在此电路配置中，单个反转电路被用于实现刷新功能和逻辑反转功能。在此电路配置中，在图8中使用的三个薄膜晶体管P12、N16和N17可以去除。电路面积可以相应地减小。
在图24中所示出的像素结构中，当从信号线向电容性元件写入像素电位时，薄膜晶体管N13和N14也被控制为断开。
当执行存储器显示模式的内部刷新模式时，可以如图25所示那样执行驱动控制。
图25示出当存储器显示模式的内部刷新操作被执行时控制线驱动部件37对某扫描线的控制操作的内容。
在图25中，在前的帧被示出为帧N，在后的帧被示出为帧N+1。
在图25中，(A)示出控制线CTL21的驱动波形。如图中所示，控制线CTL21在从紧在帧N结束之前的点到紧在帧N+I开始之后的点的一定时段被控制为高电平电位VDD2。
(B)示出控制线CTL23的驱动波形。如图中所示，控制线CTL23仅在紧在各帧结束之前的一定时段被控制为高电平电位VDD2。在施加高电平电位VDD2期间，从保持电容Cs读出的灰阶电位(PIX)被存储到电路1(图3)的电容C。
灰阶电位(PIX)的反转输出被提供在反转电路的输出端处，并且此时灰阶电位逻辑上被反转。而且，灰阶电位的输出幅度被改变成高电平电位VDD或低电平电位VSS。也就是说，执行自刷新操作和自反转操作。再次，在没有对信号线DTL进行充电或者放电的情况下，自刷新操作被执行。
在图25中，(C)示出控制线CTL24的驱动波形。如图中所示，控制线CTL24仅在紧在各帧开始之后的一定时段被控制为高电平电位VDD2。在施加高电平电位VDD2期间，反转电路的输出端被电连接到保持电容，以使得逻辑中经反转的灰阶电位(PIX)被写入保持电容。
(D)示出对向电极电位VCS的改变的波形。如图中所示，在帧中电位电平被反转。
(E-2)产品示例(电子设备)
所描述的施加驱动电压的技术不仅被配置为液晶面板的形式，而且还配置为液晶面板被安装在各个电子设备上的产品的形式。以下，示出液晶面板被安装在电子设备上的示例。
图26示出电子设备51的概念上的配置示例。电子设备51包括利用了施加驱动电压的技术的液晶面板53、系统控制部件55以及操作输入部件57。在系统控制部件55中执行的处理的内容依赖于电子设备51的产品形式而不同。操作输入部件57是接收对系统控制部件55的操作输入的设备。例如，开关、按钮或者其它机械接口，或者图形界面被用于操作输入部件57。
电子设备51不限于特定领域的设备，只要该设备具有显示在该设备内生成的或者从外部输入的图片或者视频图像的功能即可。
图27示出当另一电子设备是电视接收机的外观的示例。包括正面面板63、滤光玻璃65等的显示屏67被设置在电视接收机61的外壳的正面。
此种类型的电子设备51例如可以是数码相机。图28A和28B分别示出数码相机71的外观的示例。图28A示出相机71的正面侧(对象侧)的外部示例，图28B示出相机71的背面侧(摄像者侧)的外部示例。数码相机71包括保护壳73、成像透镜部件75、显示屏77、控制开关79和快门按钮81。
此外，此种类型的电子设备51例如可以是摄像机。图29示出摄像机91的外观的示例。
摄像机91包括形成主体93的正面的对象的图像的成像透镜95、摄像开始/停止开关97和显示屏99。
此外，此种类型的电子设备51例如可以是移动终端设备。图30A和图30B示出作为移动终端设备的移动电话101的外观的示例。在图30A和30B中示出的移动电话101是折叠式的。图30A示出外壳打开时的移动电话的外部示例，图30B示出外壳闭合时的移动电话的外部示例。
移动电话101包括上外壳103、下外壳105、连接(在本示例中为合页)107、显示屏109。辅助显示屏111、画面灯113和成像透镜115。
此外，此种类型的电子设备51例如可以是电脑。图31示出笔记本电脑121的外观的示例。
笔记本电脑121包括下外壳123、上外壳125、键盘127和显示屏129。
另外，此种类型的电子设备51还可以是音频播放器、游戏机、电子书、电子词典等。
(E-3)其它
在本发明的主旨的范围内可以想到上面描述的实施例的多种修改或变更。而且，本实施例各种修改和应用被认为是基于本说明书的描述创建的，或者可以想到它们的组合。
因此，本领域技术人员应当明白，依赖于设计需求和其它因素可以出现各种修改、组合、子组合和替代，只要它们在所附权利要求或其等同物的范围内即可。
本申请包含于2008年12月17日向日本专利局提交的日本优先专利申请JP 2008-321652所公开的主题有关的主题，该申请全部内容通过引用而被结合于此。

Claims (7)

1.一种液晶显示面板，所述液晶显示面板具有像素电路，所述像素电路包括：
电容性元件，所述电容性元件保存表示灰阶电平的像素电位并且通过信号线被提供到每个像素；
第一开关元件和第二开关元件，所述第一开关元件和所述第二开关元件被串联连接在所述电容性元件和所述信号线之间；
复原电路，所述复原电路被连接到所述第一开关元件和所述第二开关元件之间的端子，并且包括至少第三开关元件、第四开关元件和第一反转电路，
所述第三开关元件具有的第一端子被连接到所述第一开关元件的第一端子，并且所述第三开关元件具有的第二端子被连接到所述第一反转电路的输入端子，所述第三开关元件在第一操作时段期间被控制为断开并且在读出时段期间被控制为导通，在所述第一操作时段期间，像素电位从所述信号线被写入所述电容性元件，在所述读出时段期间，存储在所述电容性元件中的像素电位被读出，所述读出时段是第二操作时段的一部分，在所述第二操作时段期间，像素电位从所述电容性元件的读出、所读出的像素电位的反转和放大以及经逻辑反转和复原的像素电位向所述电容性元件的重写入被顺序执行；
所述第四开关元件具有的第一端子被连接到所述第一开关元件的所述第一端子，并且所述第四开关元件具有的第二端子被连接到所述第一反转电路的输出端子，所述第四开关元件在所述第一操作时段期间被控制为断开并且在写入时段期间被控制为导通，在所述写入时段期间，像素电位被写入所述电容性元件，所述写入时段是所述第二操作时段的另一部分；并且
所述复原电路进行操作以通过所述第三开关元件从所述电容性元件读出像素电位，对所读出的像素电位进行逻辑反转和进行复原，并且通过所述第四开关元件将经逻辑反转并复原的像素电位重写入所述电容性元件。
2.根据权利要求1所述的液晶显示面板，其中：
所述第一开关元件在第一操作时段期间被控制为导通，并且在第二操作时段期间被控制为断开。
3.根据权利要求1所述的液晶显示面板，其中，对每一个像素提供一个所述像素电路。
4.根据权利要求1所述的液晶显示面板，其中，对每多个像素提供一个所述像素电路。
5.根据权利要求1所述的液晶显示面板，其中，对每多个不同颜色的像素提供一个所述像素电路。
6.根据权利要求1所述的液晶显示面板，其中，所述像素电路具有第二反转电路，该第二反转电路具有的输入端子被连接到所述第一反转电路的输出端子并且该第二反转电路具有的输出端被连接到所述第一反转电路的输入端子。
7.一种电子设备，包括：液晶显示面板；系统控制部件，该系统控制部件控制整个所述电子设备；以及输入操作部件，所述输入操作部件对所述系统控制部件执行输入操作，所述液晶显示面板包括像素电路，所述像素电路包括：
电容性元件，所述电容性元件保存表示灰阶电平的像素电位并且通过信号线被提供到每个像素；
第一开关元件和第二开关元件，所述第一开关元件和所述第二开关元件被串联连接在所述电容性元件和所述信号线之间；
复原电路，所述复原电路被连接到所述第一开关元件和所述第二开关元件之间的端子，并且包括至少第三开关元件、第四开关元件和第一反转电路，
所述第三开关元件具有的第一端子被连接到所述第一开关元件的第一端子，并且所述第三开关元件具有的第二端子被连接到所述第一反转电路的输入端子，所述第三开关元件在第一操作时段期间被控制为断开并且在读出时段期间被控制为导通，在所述第一操作时段期间，像素电位从所述信号线被写入所述电容性元件，在所述读出时段期间，存储在所述电容性元件中的像素电位被读出，所述读出时段是第二操作时段的一部分，在所述第二操作时段期间，像素电位从所述电容性元件的读出、所读出的像素电位的反转和放大以及经逻辑反转和复原的像素电位向所述电容性元件的重写入被顺序执行；
所述第四开关元件具有的第一端子被连接到所述第一开关元件的所述第一端子，并且所述第四开关元件具有的第二端子被连接到所述第一反转电路的输出端子，所述第四开关元件在所述第一操作时段期间被控制为断开并且在写入时段期间被控制为导通，在所述写入时段期间，像素电位被写入所述电容性元件，所述写入时段是所述第二操作时段的另一部分；并且
所述复原电路进行操作以通过所述第三开关元件从所述电容性元件读出像素电位，对所读出的像素电位进行逻辑反转和进行复原，并且通过所述第四开关元件将经逻辑反转并复原的像素电位重写入所述电容性元件。
CN201110409291.6A 2008-12-17 2009-12-17 液晶显示面板和电子设备 Active CN102419501B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008321652A JP4752908B2 (ja) 2008-12-17 2008-12-17 液晶表示パネル及び電子機器
JP2008-321652 2008-12-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009102610561A Division CN101750824B (zh) 2008-12-17 2009-12-17 液晶显示面板和电子设备

Publications (2)

Publication Number Publication Date
CN102419501A CN102419501A (zh) 2012-04-18
CN102419501B true CN102419501B (zh) 2014-09-24

Family

ID=42239883

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009102610561A Active CN101750824B (zh) 2008-12-17 2009-12-17 液晶显示面板和电子设备
CN201110409291.6A Active CN102419501B (zh) 2008-12-17 2009-12-17 液晶显示面板和电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009102610561A Active CN101750824B (zh) 2008-12-17 2009-12-17 液晶显示面板和电子设备

Country Status (5)

Country Link
US (2) US8866710B2 (zh)
JP (1) JP4752908B2 (zh)
KR (1) KR101587287B1 (zh)
CN (2) CN101750824B (zh)
TW (1) TWI434267B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2504022C1 (ru) * 2009-10-29 2014-01-10 Шарп Кабусики Кайся Схема пикселя и устройство отображения
TWI444981B (zh) * 2010-06-24 2014-07-11 Japan Display West Inc 顯示器件，驅動顯示器件之方法及電子裝置
JP5386441B2 (ja) * 2010-06-24 2014-01-15 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
WO2012121056A1 (ja) * 2011-03-10 2012-09-13 シャープ株式会社 画素回路及び表示装置
US8896512B2 (en) * 2011-08-04 2014-11-25 Sharp Kabushiki Kaisha Display device for active storage pixel inversion and method of driving the same
US8836680B2 (en) * 2011-08-04 2014-09-16 Sharp Kabushiki Kaisha Display device for active storage pixel inversion and method of driving the same
US8564519B2 (en) * 2011-08-10 2013-10-22 Chimei Innolux Corporation Operating method and display panel using the same
JP5058366B1 (ja) * 2011-09-01 2012-10-24 株式会社東芝 テレビジョン受像機および電子機器
JP2014186196A (ja) 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム
KR102063642B1 (ko) 2013-08-07 2020-01-09 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
KR20160082402A (ko) 2014-12-26 2016-07-08 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10235952B2 (en) 2016-07-18 2019-03-19 Samsung Display Co., Ltd. Display panel having self-refresh capability
KR102631190B1 (ko) * 2016-10-31 2024-01-29 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN106991975B (zh) * 2017-06-08 2019-02-05 京东方科技集团股份有限公司 一种像素电路及其驱动方法
US10255968B2 (en) * 2017-07-24 2019-04-09 Omnivision Technologies, Inc. DRAM core architecture with wide I/Os
CN107945763B (zh) * 2018-01-05 2020-06-26 京东方科技集团股份有限公司 像素电路、阵列基板、显示面板和显示装置
CN110930928B (zh) * 2019-12-13 2021-09-21 京东方科技集团股份有限公司 像素电路、显示面板、显示装置及驱动方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276110A (zh) * 2007-03-26 2008-10-01 精工爱普生株式会社 液晶装置、像素电路、有源矩阵基板及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521248B (en) * 2000-09-05 2003-02-21 Toshiba Corp Display apparatus and its driving method
JP3723443B2 (ja) * 2000-11-17 2005-12-07 三洋電機株式会社 アクティブマトリクス型表示装置
JP2002229532A (ja) * 2000-11-30 2002-08-16 Toshiba Corp 液晶表示装置及び液晶表示装置の駆動方法
JP2002169136A (ja) * 2000-12-04 2002-06-14 Toshiba Corp 液晶表示装置
US7230597B2 (en) * 2001-07-13 2007-06-12 Tpo Hong Kong Holding Limited Active matrix array devices
GB0117070D0 (en) 2001-07-13 2001-09-05 Koninkl Philips Electronics Nv Active matrix array devices
JP2003108081A (ja) * 2001-09-27 2003-04-11 Toshiba Corp 表示装置
JP2003108031A (ja) * 2001-09-27 2003-04-11 Toshiba Corp 表示装置
JP4014895B2 (ja) * 2001-11-28 2007-11-28 東芝松下ディスプレイテクノロジー株式会社 表示装置およびその駆動方法
JP2004191574A (ja) * 2002-12-10 2004-07-08 Seiko Epson Corp 電気光学パネル、走査線駆動回路、データ線駆動回路、電子機器及び電気光学パネルの駆動方法
JP2005258007A (ja) * 2004-03-11 2005-09-22 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276110A (zh) * 2007-03-26 2008-10-01 精工爱普生株式会社 液晶装置、像素电路、有源矩阵基板及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2003-108081A 2003.04.11
JP特开平9-243995A 1997.09.19

Also Published As

Publication number Publication date
US20140327853A1 (en) 2014-11-06
JP4752908B2 (ja) 2011-08-17
CN101750824A (zh) 2010-06-23
CN101750824B (zh) 2012-07-04
KR20100070299A (ko) 2010-06-25
CN102419501A (zh) 2012-04-18
JP2010145663A (ja) 2010-07-01
US8866710B2 (en) 2014-10-21
US9417495B2 (en) 2016-08-16
KR101587287B1 (ko) 2016-01-20
TW201037683A (en) 2010-10-16
US20100149080A1 (en) 2010-06-17
TWI434267B (zh) 2014-04-11

Similar Documents

Publication Publication Date Title
CN102419501B (zh) 液晶显示面板和电子设备
KR100678554B1 (ko) 표시 장치
CN101271659B (zh) 有源矩阵型显示装置和驱动方法
KR100570317B1 (ko) 표시장치와, 표시시스템 및 표시장치의 구동방법
KR100516238B1 (ko) 표시 장치
TWI508048B (zh) 液晶顯示裝置、驅動液晶顯示裝置之方法及電子設備
US8810495B2 (en) Display device having a pixel circuit, method for driving display device, and electronic apparatus including display device
US8294662B2 (en) Electro-optical device, scan line driving circuit, and electronic apparatus
US20090122034A1 (en) Display device, and driving apparatus and driving method thereof
US7675498B2 (en) Dot-inversion display devices and driving method thereof with low power consumption
JP5271383B2 (ja) 液晶表示パネル及び電子機器
US7675499B2 (en) Display device
JP5495973B2 (ja) 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
JP5495974B2 (ja) 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
JP5386441B2 (ja) 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
JP4175428B2 (ja) 液晶表示装置および携帯端末
JP2009204868A (ja) 液晶パネル、半導体デバイス、電子機器及び液晶パネルの駆動方法
CN102298914B (zh) 液晶显示装置、其驱动方法以及电子设备
JP2009093048A (ja) 表示装置、表示装置の駆動方法および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JAPAN DISPLAY WEST INC.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20130319

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130319

Address after: Aichi

Applicant after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Sony Corporation

C14 Grant of patent or utility model
GR01 Patent grant