CN102403353A - 一种沟槽金属氧化物半导体场效应管及其制造方法 - Google Patents

Abstract

本发明公开了一种具有超高单元密度的沟槽金属氧化物半导体场效应管的结构及其制作方法，其中源区和体区被分别置于器件的不同区域，从而有效减小了器件的尺寸。此外，本发明的沟槽金属氧化物采用了带状的单元结构，进一步增加了单元封装密度，减小了漏极与源极之间的开启电阻。

Description

一种沟槽金属氧化物半导体场效应管及其制造方法

技术领域

本发明涉及一种半导体功率器件的器件构造及制作方法。特别涉及一种改进的具有超单元密度的沟槽金属氧化物半导体场效应管(Metal-Oxide-Semiconductor-Field-Effect-Transistor，MOSFET)的器件构造及制作方法。

背景技术

众所周知，对于沟槽半导体功率器件而言，沟道封装密度(channelpacking density，即单位面积中的沟槽宽度)和单元密度(cell density)这两个参数对于提高器件的单位面积的性能和成本之间的比率具有很大的意义，因此，在现有技术中，提出了多种沟槽半导体功率器件的结构以试图得到更高的沟槽封装密度和单元密度。

如图1所示，美国专利号6,737,704中揭示了一种位于N+衬底100之上的N沟道沟槽金属氧化物半导体场效应管。N型外延层102形成于所述衬底100的上表面。多个沟槽栅位于所述N型外延层102中，每个所述沟槽栅都衬有栅极氧化层108且下部填充以掺杂的多晶硅层104。此外，P型体区102形成于每两个相邻的所述沟槽栅之间，且包围所述沟槽栅。n+源区114靠近所述P型体区102的上表面且靠近所述沟槽栅。同时，P+欧姆体接触区113也靠近所述P型体区102的上表面且靠近所述n+源区114。金属层118填充于所述沟槽栅的上部分且覆盖所述n+源区114和所述P+欧姆体接触区113。

值得注意的是，在每两个相邻的所述沟槽栅之间的台面中，所述P+欧姆体接触区113占据了较大的台面面积，这限制了所述单元密度的增加。此外，参考图2和图3，可以看出，对于具有带状单元结构(stripe cell)和具有封闭单元结构(closed cell)的不同沟槽金属氧化物半导体场效应管而言，当所述台面的宽度‘a’小于所述沟槽栅的宽度‘b’时，带状单元结构比封闭单元结构具有更高的沟道封装密度和更低的开启电阻。然而，图1所示现有技术中所揭示的沟槽金属氧化物半导体场效应管具有封闭单元结构，即使可以依靠技术的改进解决需要较大台面面积的局限，封闭单元结构所固有因较高的开启电阻导致较低的沟道封装密度的问题仍然存在。

美国专利号7,402,863揭示了另一种沟槽金属氧化物半导体场效应管结构，如图3所示。与图1相比，图3中的沟槽金属氧化物半导体场效应管在金属层118’的下方衬有一层势垒层111，然而，上面讨论的各种局限性没有得到本质的改善。

因此，在半导体功率器件领域中，尤其是在沟槽金属氧化物半导体场效应管的设计和制造领域中，需要提出一种新颖的器件构造以解决上述的困难和设计局限。

发明内容

本发明的目的在于提供一种沟槽金属氧化物半导体场效应管。

本发明的又一目的在于提供一种制备上述沟槽金属氧化物半导体场效应管的方法。

本发明克服了现有技术中存在的缺点，从而有效的减小了两个相邻的沟槽栅之间的台面所占据的面积，从而可以有效减小器件的尺寸。

为实现上述目的，根据本发明的实施例，提供了一种沟槽金属氧化物半导体场效应管，包括多个具有带状单元结构的沟槽金属氧化物半导体场效应管单元，每个所属沟槽金属氧化物半导体场效应管单元进一步包括：

(a)第一导电类型的衬底；

(b)第一导电类型的外延层，位于所述衬底之上，且所述外延层的多数载流子浓度低于所述衬底；

(c)第二导电类型的体区，位于所述外延层的上部分；

(d)第一导电类型的源区，位于有源区，形成于所述体区中且靠近所述体区的上表面，所述源区的多数载流子浓度高于所述外延层；

(e)多个第一栅沟槽，位于所述外延层中，由所述源区和所述体区围绕，并且在每两个相邻的所述第一栅沟槽之间的外延层中，只存在所述源区和所述体区；

(f)第一绝缘层，衬于所述第一栅沟槽下部分的内表面；

(g)栅极导电区域，填充于所述第一栅沟槽的下部分，且靠近所述第一绝缘层；

(h)第二绝缘层，覆盖所述导电区域和所述第一绝缘层的上表面以及覆盖所述外延层的部分上表面；

(i)至少一个体接触沟槽，靠近所述有源区的边缘，所述体接触沟槽穿过所述第二绝缘层并延伸入所述体区；

(j)第一金属插塞，填充于每个所述第一栅沟槽的上部分，且靠近所述第二绝缘层；

(k)第二金属插塞，填充于每个所述体接触沟槽中；

(l)第二导电类型的第一欧姆体接触区，位于所述体区内，至少包围每个所述体接触沟槽的底部，并且所述第一欧姆体接触区的所述载流子浓度高于所述体区；和

(m)源极金属层，于所述源区的上表面处与所述源区形成电气接触，并且通过所述第一金属插塞于所述第一沟槽栅的上部分侧壁处与所述源区形成电气接触，以及通过所述第二金属插塞与所述体区形成电气接触。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管还包括至少一个第二栅沟槽，其宽度大于所述第一栅沟槽的宽度，每个所述第二栅沟槽的下部分都衬有所述第一绝缘层并填充所述栅极导电区域，每个所述第二栅沟槽的上部分都填充所述第二绝缘层。更有选地，所述沟槽金属氧化物半导体场效应管，还包括至少一个栅接触沟槽，其穿过所述第二绝缘层并延伸入位于所述第二栅沟槽中的栅极导电区域，每个所述栅接触沟槽内都填充所述第二金属插塞且连接至栅极金属层。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管还包括一个由多个具有悬浮电压的沟槽环构成的终端区，所述沟槽环包括多个第三栅沟槽，每个所述第三栅沟槽的下部分都衬有所述第一绝缘层并填充所述栅极导电区域，每个所述第三栅沟槽的上部分都填充所述第二绝缘层。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管还包括一个第二导电类型的第二欧姆体接触区，其位于所述第一欧姆体接触区的下方且部分延伸入所述外延层，所述第二欧姆体接触区的多数载流子浓度低于所述第一欧姆体接触区，但是高于所述体区。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管中靠近所述有源区边缘的源区与所述体接触沟槽的侧壁相接触。在另一些优选的实施例中，所述沟槽金属氧化物半导体场效应管中靠近所述有源区边缘的源区没有到达所述体接触沟槽的侧壁，即二者之间没有接触。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管中所述第一金属插塞为钨插塞，并且衬有势垒层Ti/TiN或Co/TiN或Ta/TiN。更优选地，所述源金属层下表面衬有降阻层Ti或Ti/TiN，所述降阻层位于所述金属层和所述源区以及所述第一金属插塞的上表面之间。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管中所述第二金属插塞为钨插塞，并且衬有势垒层Ti/TiN或Co/TiN或Ta/TiN。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管中所述第一金属插塞为填充于所述第一栅沟槽上部分的源金属层。更优选地，所述源金属层衬有势垒层Ti/TiN或Co/TiN或Ta/TiN。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管中所述栅极导电区域为第一导电类型掺杂的多晶硅层。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管中所述第一绝缘层和所述第二绝缘层为氧化层。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管中所述第一导电类型和所述第二导电类型为相反的导电类型。

根据本发明的另一个方面，提供了一种沟槽金属氧化物半导体场效应管的制造方法，包括：

(a)在第一导电类型的衬底上生长第一导电类型的外延层，其中所述外延层的所述载流子浓度低于所述衬底；

(b)提供沟槽掩模板并刻蚀形成位于有源区的多个第一栅沟槽、靠近有源区边缘的至少一个第二栅沟槽和位于终端区的多个第三栅沟槽；

(c)在所述栅沟槽的内表面生长一层牺牲氧化层；

(d)移除所述牺牲氧化层并在所述栅沟槽的内表面生长或淀积一层氧化层作为第一绝缘层；

(e)在所述栅沟槽内淀积第一导电类型的掺杂的多晶硅层，并回刻该掺杂的多晶硅层，使其填充于所述栅沟槽内；

(f)对所述外延层进行第二导电类型的掺杂剂的离子注入，并使之扩散形成体区；

(g)刻蚀并移除位于所述栅沟槽上部分的所述掺杂的多晶硅层；

(h)再次淀积一层氧化层作为第二绝缘层，使其填充所述栅沟槽的上部分并覆盖所述外延层的上表面；

(i)在所述第一绝缘层上方淀积掺杂的多晶硅形成源区电极的工序；

(j)进行第一导电类型掺杂剂的离子注入，并使之扩散形成源区；

(k)移除所述第一接触掩模板并提供第二接触掩模板；

(l)根据所述第二接触掩模板定义的区域先后进行干法氧化物刻蚀和干法硅刻蚀，形成至少一个体接触沟槽和至少一个栅接触沟槽；和

(m)进行第二导电类型掺杂剂的低能离子注入，形成位于所述体接触沟槽下方且至少包围所述体接触沟槽底部的第一欧姆体接触区，该第一欧姆体接触区位于所述体区中，且该第一欧姆体接触区的多数载流子浓度高于所述体区。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管的制造方法还包括：在所述第一栅沟槽的上部分、所述体接触沟槽以及所述栅接触沟槽中形成钨插塞；和在所述沟槽金属氧化物半导体场效应管上表面淀积铝合金或铜合金，并提供金属掩模板刻蚀该铝合金或铜合金，形成源极金属层和栅极金属层。更有选地，其中形成所述钨插塞包括：在所述第一沟槽栅上部分的内表面、所述体接触沟槽的内表面以及所述栅接触沟槽的内表面淀积一层势垒层Ti/TiN或Co/TiN或Ta/TiN；和在所述势垒层上淀积金属钨并对该金属钨和所述势垒层进行回刻。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管的制造方法还包括：在所述体接触沟槽以及所述栅接触沟槽中形成钨插塞；淀积金属铝合金或铜合金使其填充于所述第一栅沟槽的上部分并覆盖所述沟槽金属氧化物半导体场效应管的上表面；和提供金属掩模板刻蚀所述铝合金或铜合金，形成源极金属层和栅极金属层。更优选地，其中形成所述钨插塞包括：在所述第一沟槽栅上部分的内表面、所述体接触沟槽的内表面以及所述栅接触沟槽的内表面淀积一层势垒层Ti/TiN或Co/TiN或Ta/TiN；和在所述体接触沟槽和所述栅接触沟槽内的所述势垒层上淀积金属钨并对该金属钨和所述势垒层进行回刻。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管的制造方法还包括：在所述进行第二导电类型掺杂剂的低能离子注入之后，还包括进行第二导电类型掺杂剂的高能离子注入，形成位于所述第一欧姆体接触区的第二欧姆体接触区，该第二欧姆体接触区的多数载流子浓度低于所述第一欧姆体接触区，但是高于所述体区。

在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管的制造方法还包括对所述衬底的下表面进行研磨并淀积金属Ti/Ni/Ag作为漏极金属层。

本发明的一个优点是，在每两个相邻的所述第一沟槽栅之间，只存在所述源区和体区，并且所述源区通过所述外延层的上表面以及通过所述第一沟槽栅的上部分侧壁与所述源极金属层形成电气接触；所述体区通过位于所述第二绝缘层和所述体区的体接触沟槽与源极金属层形成电气接触，这种发明减小了台面面积，有利于进一步降低器件尺寸。此外，本发明采用带状的单元结构，进一步增加了器件的单元封装密度，减小了漏极和源极之间的开启电阻。

本发明的另一个优点是，在一些优选的实施例中，在第一欧姆体接触区下方形成第二欧姆体接触区，可以进一步改善器件的雪崩特性，换言之，在体接触下方可以形成一个钳位二极管，使得击穿先发生在第二欧姆体接触区/外延层处，从而增强雪崩特性。

本发明的另一个优点是，采用了沟槽掩模板、第一接触掩模板、第二接触掩模板以及金属掩模板等四层掩模板的制造方法，其中第一接触掩模板用于形成有源区，包括所述源区；第二接触掩模板用于形成体接触沟槽和栅接触沟槽。因此，可以避免使用现有技术中的源区掩模板，从而有利于降低生产成本。

本发明的另一个优点是，在一些优选的实施例中，终端区采用具有悬浮电压的沟槽栅，可以避免对终端区使用体区掩模板，有利于进一步降低生产成本。

附图说明

图1为现有技术所揭示的沟槽MOSFET的剖视图。

图2为封闭的单元结构和带状的单元结构中沟道封装密度的计算方法。

图3为封闭的单元结构和带状的单元结构之间沟槽封装密度的比较。

图4为另一个现有技术所揭示的沟槽MOSFET的剖视图。

图5为根据本发明的一个实施例的沟槽MOSFET的三维视图。

图6为根据本发明的另一个实施例的沟槽MOSFET的三维视图。

图7为根据本发明的另一个实施例的沟槽MOSFET的三维视图。

图8为根据本发明的另一个实施例的沟槽MOSFET的三维视图。

图9为根据本发明的采用多个具有悬浮电压的沟槽栅作为终端区的沟槽MOSFET的剖视图。

图10为图9中所示沟槽MOSFET的俯视图。

图11为根据本发明的另一个采用多个具有悬浮电压的沟槽栅作为终端区的沟槽MOSFET的剖视图。

图12为根据本发明的另一个采用多个具有悬浮电压的沟槽栅作为终端区的沟槽MOSFET的剖视图。

图13为图12中所示沟槽MOSFET的俯视图。

图14A-14F为根据图11所示的本发明实施例的沟槽MOSFET制作过程的剖视图。

具体实施方式

本发明的这些和其他实施方式的优点将通过下面结合附图的详细说明。

图5揭示了根据本发明的一个优选的实施例的N沟道沟槽MOSFET的三维视图，该N沟道沟槽MOSFET制作于N+衬底200上，其中N+衬底200的下表面淀积有漏极金属层230。N型外延层202形成于所述N+衬底200上，在该N型外延层202中，包括位于有源区的多个P型体区204和多个n+源区206。多个第一栅沟槽208穿过所述n+源区206、所述P型体区204并延伸入所述N型外延层202，每个所述第一栅沟槽208的下部分都衬有第一绝缘层212作为栅极氧化层并填充以掺杂的多晶硅层210。在第二绝缘层214之上，每个所述第一栅沟槽栅208都衬有势垒层218并填充以钨插塞216。在靠近所述有源区的边缘处，至少一个体接触沟槽220穿过所述第二绝缘层214并延伸入位于其下方的所述P型体区204，其中每个所述体接触沟槽220都衬有所述势垒层218并填充以所述钨插塞216。此外，在每个所述体接触沟槽220的底部下方，第一P++欧姆体接触区226形成于所述P型体区204中，并至少包围每个所述体接触沟槽220的底部以降低接触电阻。源极金属层228形成于该N沟道沟槽MOSFET的上方，并且在该源极金属层228的下表面衬有降阻层222，以减小与所述n+源区206以及与所述钨插塞216之间的接触电阻。

图6揭示了根据本发明的另一个优选的实施例的N沟道沟槽MOSFET的三维视图，其与图5所示沟槽MOSFET有着相似的结构，不同之处在于图6中所述沟槽MOSFET中，在第一P++欧姆体接触区326的下方，还包括另一个第二P+欧姆体接触区332，其部分位于P型体区中，部分位于N型外延层302中，此外，所述第二P+欧姆体接触区332的多数载流子浓度高于所述P型体区，同时低于所述第一P++欧姆体接触区326。

图7揭示了根据本发明的另一个优选的实施例的N沟道沟槽MOSFET的三维视图，其与图5所示沟槽MOSFET有着相似的结构，不同之处在于图7中所述沟槽MOSFET中，源极金属层428同时填充第一栅沟槽408中，同时在n+源区406的上表面以及第一沟槽408的上部分侧壁处连接至所述n+源区406。

图8揭示了根据本发明的另一个优选的实施例的N沟道沟槽MOSFET的三维视图，其与图6所示沟槽MOSFET有着相似的结构，不同之处在于图8中所述沟槽MOSFET中，源极金属层528同时填充第一栅沟槽508中，同时在n+源区506的上表面以及第一沟槽508的上部分侧壁处连接至所述n+源区506。

图9揭示了图10中所示的本发明采用的具有带状单元结构的俯视图沿A-A’截面的剖视图。与图5相比较。图9中所示沟槽MOSFET还包括靠近体接触沟槽620的至少一个第二栅沟槽636，其下部分填充以掺杂的多晶硅层610。所述第二栅沟槽636的沟槽宽度大于第一栅沟槽608的沟槽宽度，并且位于所述第二栅沟槽636中的所述掺杂的多晶硅层610通过栅接触沟槽中的钨插塞616连接至栅极金属层634，其中所述栅接触沟槽穿过第二绝缘层614并延伸入所述掺杂的多晶硅层610。此外，图9所示的沟槽MOSFET还包括位于终端区的多个第三栅沟槽644，其下部分都填充以掺杂的多晶硅层610，上部分都填充以第二绝缘层614。

图11揭示了根据本发明的另一个优选的实施例的N沟道沟槽MOSFET的剖视图，其与图9所示沟槽MOSFET有着相似的结构，不同之处在于图11中所述沟槽MOSFET中，还包括位于第一P++欧姆体接触区726下方的第二P+欧姆体接触区732，采用这种结构，可以在N型外延层702和钙第二P+欧姆体接触区732之间形成一个钳位二极管，从而避免了触发器件所固有的寄生N+(衬底)/P(体区)/N(外延层)三极管。

图12揭示了根据本发明的另一个优选的实施例的N沟道沟槽MOSFET的剖视图，也是图13中所示本发明采用的具有带状单元结构的俯视图沿B-B’截面的剖视图，其与图11所示沟槽MOSFET有着相似的结构，不同之处在于图12中所述沟槽MOSFET中，n+源区806的边缘接触到沟槽体接触区820的侧壁，即所述沟槽式体接触区820同时连接至所述n+源区806。

图14A至图14F为制造图11所示的本发明的一个优选的实施例的具体制作步骤。如图14A所示，首先，N型外延层702形成于N+型衬底700上表面。此后，在所述外延层702的上表面提供沟槽掩模板(未示出)，用干氧刻蚀和干硅刻蚀的方法形成多个栅沟槽，包括：多个位于有源区的第一栅沟槽708、至少一个具有较大沟槽宽度的第二栅沟槽736和多个位于终端区的第三扇沟槽744。然后，在所有栅沟槽的内表面形成牺牲氧化层并通过去除该牺牲氧化层消除刻蚀过程中可能造成的缺陷。此后，沿所有栅沟槽的内表面淀积第一绝缘层712作为栅极氧化层，并在该第一绝缘层712上淀积掺杂的多晶硅层710，随后通过化学机械抛光或等离子刻蚀的方法进行回刻。接着，进行P型掺杂剂的离子注入，形成P型体区704，并进行离子扩散。

在图14B中，所述掺杂的多晶硅层710首先被回刻至其上上表面低于所述P型体区704的上表面，接着，淀积第二绝缘层714，使其填充于所有栅沟槽的上部分并覆盖栅沟槽之间的台面的上表面。

在图14C中，先提供第一接触掩模板，并根据该第一接触掩模板的定义通过干氧刻蚀的方法刻蚀所述第二绝缘层714，使得在所述第一栅沟槽708中，仅保留覆盖所述掺杂的多晶硅层710上表面的一层第二绝缘层714。接着，进行n型掺杂剂的离子注入，形成n+源区706，并进行离子扩散。

如图14D所示，所述第一接触掩模板被移除后，提供第二接触掩模板。根据该第二接触掩模板的定义，先后进行干氧刻蚀和干法硅刻蚀，形成多个接触沟槽，包括至少一个体接触沟槽720和至少一个栅接触沟槽740。其中所述体接触沟槽720穿过所述第二绝缘层714并延伸入所述P型体区704；所述栅接触沟槽740穿过所述第二绝缘层714并延伸如位于第二栅沟槽736中的多晶硅层710。然后，进行低能量的BF2离子注入，形成位于所述P型体区704中的第一P++欧姆体接触区726，其至少包围所述体接触沟槽720的底部。接着，有选择地进行较高能量的硼离子注入，形成位于所述第一P++欧姆体接触区726下方的第二P+欧姆体接触区732，其部分延伸入所述N型外延层702中。然后，进行快速热退火，以激活所注入的离子。

如图14E所示，由Ti/TiN或Co/TiN或Ta/TiN构成的势垒层718淀积于所述体接触沟槽720的内表面、所述栅接触沟槽740的内表面以及所述第一栅沟槽708上部分的内表面。然后，进行快速热退火，在势垒层上方淀积金属钨，并进行回刻形成钨插塞716，其填充于所述第一栅沟槽708的上部分以及填充与所述体接触沟槽720和所述栅接触沟槽740中。

如图14F所示，下方衬有降阻层722的金属层Al合金或Cu合金淀积与所述沟槽MOSFET的上表面，并在该Al合金或Cu合金上提供金属掩模板(未示出)，根据该金属掩模板的定义，通过金属刻蚀分别形成源极金属层728和栅极金属层734。最后，对所述N+衬底700的下表面进行研磨，并淀积金属Ti/Ni/Ag作为漏极金属层730

尽管在此说明了各种实施例，可以理解，在不脱离本发明的精神和范围内可以对本发明作出各种修改。例如，可以用本发明的方法形成其导电类型与文中所描述的相反的导电类型的各种半导体区域的结构，但所作出的修改应包涵在本发明要求保护的范围之内。

Claims (23)

1.一种沟槽金属氧化物半导体场效应管，包括多个具有带状单元结构的沟槽金属氧化物半导体场效应管单元，每个所述沟槽金属氧化物半导体场效应管单元包括：

第一导电类型的衬底；

第一导电类型的外延层，位于所述衬底之上，且所述外延层的多数载流子浓度低于所述衬底；

第二导电类型的体区，位于所述外延层的上部分；

第一导电类型的源区，位于有源区，形成于所述体区中且靠近所述体区的上表面，所述源区的多数载流子浓度高于所述外延层；

多个第一栅沟槽，位于所述外延层中，由所述源区和所述体区围绕，并且在每两个相邻的所述第一栅沟槽之间的外延层中，只存在所述源区和所述体区；

第一绝缘层，衬于所述第一栅沟槽下部分的内表面；

栅极导电区域，填充于所述第一栅沟槽的下部分，且靠近所述第一绝缘层；

第二绝缘层，覆盖所述导电区域和所述第一绝缘层的上表面以及覆盖所述外延层的部分上表面；

至少一个体接触沟槽，靠近所述有源区的边缘，所述体接触沟槽穿过所述第二绝缘层并延伸入所述体区；

第一金属插塞，填充于每个所述第一栅沟槽的上部分，且靠近所述第二绝缘层；

第二金属插塞，填充于每个所述体接触沟槽中；

第二导电类型的第一欧姆体接触区，位于所述体区内，至少包围每个所述体接触沟槽的底部，并且所述第一欧姆体接触区的所述载流子浓度高于所述体区；和

源极金属层，于所述源区的上表面处与所述源区形成电气接触，并且通过所述第一金属插塞于所述第一沟槽栅的上部分侧壁处与所述源区形成电气接触，以及通过所述第二金属插塞与所述体区形成电气接触。

2.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其中，包括至少一个第二栅沟槽，其宽度大于所述第一栅沟槽的宽度，每个所述第二栅沟槽的下部分都衬有所述第一绝缘层并填充所述栅极导电区域，每个所述第二栅沟槽的上部分都填充所述第二绝缘层。

3.根据权利要求2所述的沟槽金属氧化物半导体场效应管，其中，包括至少一个栅接触沟槽，其穿过所述第二绝缘层并延伸入位于所述第二栅沟槽中的栅极导电区域，每个所述栅接触沟槽内都填充所述第二金属插塞且连接至栅极金属层。

4.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其中，包括一个由多个具有悬浮电压的沟槽环构成的终端区，所述沟槽环包括多个第三栅沟槽，每个所述第三栅沟槽的下部分都衬有所述第一绝缘层并填充所述栅极导电区域，每个所述第三栅沟槽的上部分都填充所述第二绝缘层。

5.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其中，包括一个第二导电类型的第二欧姆体接触区，其位于所述第一欧姆体接触区的下方且部分延伸入所述外延层，所述第二欧姆体接触区的多数载流子浓度低于所述第一欧姆体接触区，但是高于所述体区。

6.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其中，靠近所述有源区边缘的源区与所述体接触沟槽的侧壁相接触。

7.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其中，靠近所述有源区边缘的源区没有到达所述体接触沟槽的侧壁，即所述有源区边缘的源区与体接触沟槽的侧壁二者之间没有接触。

8.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其中，所述第一金属插塞为钨插塞，并且衬有势垒层Ti/TiN或Co/TiN或Ta/TiN。

9.根据权利要求8所述的沟槽金属氧化物半导体场效应管，其中，所述源金属层下表面衬有降阻层Ti或Ti/TiN，所述降阻层位于所述金属层和所述源区以及所述第一金属插塞的上表面之间。

10.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其中，所述第二金属插塞为钨插塞，并且衬有势垒层Ti/TiN或Co/TiN或Ta/TiN。

11.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其中，所述第一金属插塞为填充于所述第一栅沟槽上部分的源金属层。

12.根据权利要求11所述的沟槽金属氧化物半导体场效应管，其中，所述源金属层衬有势垒层Ti/TiN或Co/TiN或Ta/TiN。

13.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其中，所述栅极导电区域为第一导电类型掺杂的多晶硅层。

14.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其中，所述第一导电类型和所述第二导电类型为相反的导电类型。

15.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其中，所述第一绝缘层和所述第二绝缘层为氧化层。

16.一种沟槽金属氧化物半导体场效应管的制造方法，包括：

在第一导电类型的衬底上生长第一导电类型的外延层，其中所述外延层的所述载流子浓度低于所述衬底；

提供沟槽掩模板并刻蚀形成位于有源区的多个第一栅沟槽、靠近有源区边缘的至少一个第二栅沟槽和位于终端区的多个第三栅沟槽；

在所述栅沟槽的内表面生长一层牺牲氧化层；

移除所述牺牲氧化层并在所述栅沟槽的内表面生长或淀积一层氧化层作为第一绝缘层；

在所述栅沟槽内淀积第一导电类型的掺杂的多晶硅层，并回刻该掺杂的多晶硅层，使该掺杂的多晶硅层填充于所述栅沟槽内；

对所述外延层进行第二导电类型的掺杂剂的离子注入，并使掺杂剂的离子扩散形成体区；

刻蚀并移除位于所述栅沟槽上部分的所述掺杂的多晶硅层；

再次淀积一层氧化层作为第二绝缘层，使该氧化层填充所述栅沟槽的上部分并覆盖所述外延层的上表面；

提供第一接触掩模板，并对位于有源区的所述第二绝缘层进行干法氧化物刻蚀，使得在有源区内仅保留部分所述第二绝缘层，使该第二绝缘层覆盖所述第一栅沟槽中的掺杂的多晶硅层和第一绝缘层的上表面；

进行第一导电类型掺杂剂的离子注入，并使该掺杂剂的离子扩散形成源区；

移除所述第一接触掩模板并提供第二接触掩模板；

根据所述第二接触掩模板定义的区域先后进行干法氧化物刻蚀和干法硅刻蚀，形成至少一个体接触沟槽和至少一个栅接触沟槽；和

进行第二导电类型掺杂剂的低能离子注入，形成位于所述体接触沟槽下方且至少包围所述体接触沟槽底部的第一欧姆体接触区，该第一欧姆体接触区位于所述体区中，且该第一欧姆体接触区的多数载流子浓度高于所述体区。

17.根据权利要求16所述的沟槽金属氧化物半导体场效应管制造方法，其中，包括：

在所述第一栅沟槽的上部分、所述体接触沟槽以及所述栅接触沟槽中形成钨插塞；和

在所述沟槽金属氧化物半导体场效应管上表面淀积铝合金或铜合金，并提供金属掩模板刻蚀该铝合金或铜合金，形成源极金属层和栅极金属层。

18.根据权利要求17所述的沟槽金属氧化物半导体场效应管的制造方法，其中，形成所述钨插塞包括：

在所述第一沟槽栅上部分的内表面、所述体接触沟槽的内表面以及所述栅接触沟槽的内表面淀积一层势垒层Ti/TiN或Co/TiN或Ta/TiN；和

在所述势垒层上淀积金属钨并对该金属钨和所述势垒层进行回刻。

19.根据权利要求17所述的沟槽金属氧化物半导体场效应管的制造方法，其中，所述源极金属层和栅极金属层的下方衬有降阻层Ti或Ti/TiN。

20.根据权利要求16所述的沟槽金属氧化物半导体场效应管的制造方法，其中，包括：

在所述体接触沟槽以及所述栅接触沟槽中形成钨插塞；

淀积金属铝合金或铜合金使其填充于所述第一栅沟槽的上部分并覆盖所述沟槽金属氧化物半导体场效应管的上表面；和

提供金属掩模板刻蚀所述铝合金或铜合金，形成源极金属层和栅极金属层。

21.根据权利要求20所述的沟槽金属氧化物半导体场效应管的制造方法，其中，形成所述钨插塞包括：

在所述第一沟槽栅上部分的内表面、所述体接触沟槽的内表面以及所述栅接触沟槽的内表面淀积一层势垒层Ti/TiN或Co/TiN或Ta/TiN；和

在所述体接触沟槽和所述栅接触沟槽内的所述势垒层上淀积金属钨并对该金属钨和所述势垒层进行回刻。

22.根据权利要求16所述的沟槽金属氧化物半导体场效应管的制造方法，其中，包括对所述衬底的下表面进行研磨并淀积金属Ti/Ni/Ag作为漏极金属层。

23.根据权利要求16所述的沟槽金属氧化物半导体场效应管的制造方法，其中，在所述进行第二导电类型掺杂剂的低能离子注入之后，还包括进行第二导电类型掺杂剂的高能离子注入，形成位于所述第一欧姆体接触区的第二欧姆体接触区，该第二欧姆体接触区的多数载流子浓度低于所述第一欧姆体接触区，但是高于所述体区。

Images