CN113260836A - 用于制造具有最佳吸收率的检测结构的方法以及所述结构 - Google Patents

用于制造具有最佳吸收率的检测结构的方法以及所述结构 Download PDF

Info

Publication number
CN113260836A
CN113260836A CN201980087426.6A CN201980087426A CN113260836A CN 113260836 A CN113260836 A CN 113260836A CN 201980087426 A CN201980087426 A CN 201980087426A CN 113260836 A CN113260836 A CN 113260836A
Authority
CN
China
Prior art keywords
layer
region
semiconductor layer
contact
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980087426.6A
Other languages
English (en)
Other versions
CN113260836B (zh
Inventor
阿卜杜卡迪尔·阿利亚内
让-路易斯·乌夫里耶-比费
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN113260836A publication Critical patent/CN113260836A/zh
Application granted granted Critical
Publication of CN113260836B publication Critical patent/CN113260836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/08—Optical arrangements
    • G01J5/0853—Optical arrangements having infrared absorbers other than the usual absorber layers deposited on infrared detectors like bolometers, wherein the heat propagation between the absorber and the detecting element occurs within a solid
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • G01J5/22—Electrical features thereof
    • G01J5/24—Use of specially adapted circuits, e.g. bridge circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种形成用于检测电磁辐射的检测结构(10)的方法，该检测结构包括作为换能器的MOS晶体管(100)。该方法基于使用侧向延伸元件(134，135，136)作为用于晶体管的半导体层(113P)的掺杂掩模和用于同一半导体层113P)的蚀刻掩模，以提供晶体管(100)的漏极和源极的接触部分(111A，112A)。本发明还涉及一种能够通过这种方法获得的检测结构(10)。

Description

用于制造具有最佳吸收率的检测结构的方法以及所述结构
本发明产生于法国国防部授予的合同，法国国防部对本发明拥有某些权利。
技术领域
本发明涉及用于检测电磁辐射的结构，特别是用于检测红外范围内的电磁辐射的结构。
更确切地，本发明的目的是一种用于检测电磁辐射的结构和一种用于制造这种结构的方法。
背景技术
为了检测电磁辐射，特别是检测红外波长范围内的电磁辐射，已知使用辐射热计型电磁辐射检测结构。
这种结构包括：
-吸收元件，吸收元件被配置成吸收电磁辐射，通常以悬置膜的形式提供，
-换能器，换能器具有随温度变化的特性，换能器与吸收元件相关联，以能够检测所述吸收元件在吸收电磁辐射时的温度上升。
为了使得能够减小这些结构的尺寸，最近提供了使用MOS晶体管作为换能器。
根据文献WO2018055276 A1，根据这种可能性的结构的晶体管包括：
-具有第一导电类型的至少一个第一区域和至少一个第二区域，
-至少一个第三区域，第三区域将第一区域和第二区域彼此分开，第三区域具有与第一导电类型相反的第二导电类型，且第三区域的多数载流子浓度低于第一区域和第二区域的多数载流子浓度，
-至少一个第一栅电极，第一栅电极被布置成使第三区域偏置。
这种晶体管的至少一个金属化部、特别是栅电极形成检测结构的吸收元件。
在这种配置中，根据文献WO2018055276 A1的图1B，第一区域、第三区域和第四区域沿着吸收平面彼此跟随，以分别形成MOS晶体管的漏极、沟道和源极。
如果根据文献WO2018055276 A1中描述的这种可能性的检测结构使得能够提供待检测的电磁辐射的良好吸收，特别是通过优化吸收元件来提供待检测的电磁辐射的良好吸收，则该吸收仍然不是最佳的。
实际上，即使根据该文献的教导可以提供吸收元件，吸收元件的阻抗接近于真空的阻抗，即大约为376.9Ω，但是结构的总阻抗(即，待吸收的电磁波所感知到的阻抗)实际上较低，因此不会使得能够获得最佳吸收。实际上，除了吸收元件之外，该阻抗涉及到晶体管的所有元件，特别是包括第一区域和第二区域，第一区域和第二区域是重度掺杂的，且第一区域和第二区域所含的硅化物可以大幅度地降低电磁波所感知到的阻抗。因此，电磁辐射所感知到的等效电阻通常介于1Ω/□到100Ω/□之间，该等效电阻与优化由吸收元件对电磁辐射的吸收所必需的376.9Ω/□相对较远。
发明内容
本发明旨在克服该缺点，因此本发明的目的是提供一种用于制造检测结构的方法，该检测结构包括作为换能器的MOS晶体管，且该检测结构的吸收率可能高于现有技术的结构的吸收率，对于这些特征的其余部分，现有技术的结构具有类似的配置。
为此，本发明涉及一种制造用于检测电磁辐射的结构的方法，所述电磁检测结构包括作为换能器的MOS晶体管，该方法包括以下步骤：
-提供具有第一多数载流子浓度的半导体层，所述半导体层为本征类型或第一导电类型的半导体层，
-将至少一个第一介电材料沉积到半导体层的表面上，以形成第一绝缘层，
-沉积与第一绝缘层接触的第一导电材料，以形成第一导电层，
-沉积与第一导电层接触的掩模层，
-局部蚀刻掩模层和导电层，以形成掩模层/第一导电层组件，因此通过覆盖第一半导体层的第一部分而使蚀刻的第一导电层至少部分地形成MOS晶体管的栅电极，
-首先，在半导体层中注入掺杂元素，半导体层的第一部分受到掩模层/第一导电层组件保护，所述注入以第一剂量进行，适于提供高于第一浓度的第二多数载流子浓度，所述掺杂元素能够提供具有给定导电类型的多数载流子，
-形成由至少一种介电材料制成的第一侧向延伸元件和第二侧向延伸元件，第一侧向延伸元件和第二侧向延伸元件在掩模层/第一导电层组件的两侧上与第一绝缘层接触，且所述第一侧向延伸元件和第二侧向延伸元件从掩模层/第一导电层组件彼此相对地延伸，
-其次，在半导体层中注入掺杂元素，半导体层的第二部分，包括半导体层的第一部分，受到掩模层/第一导电层组件以及从掩模层/第一导电层组件延伸的第一侧向延伸元件和第二侧向延伸元件保护，所述第二注入以高于第一剂量的第二剂量进行，适于提供高于第二浓度的第三多数载流子浓度，所述掺杂元素能够提供具有给定导电类型的多数载流子，
-对半导体层进行热退火，热退火适于扩散和活化在第一注入和第二注入期间所注入的掺杂元素，以形成晶体管的第一区域和第二区域，对于第一区域和第二区域中的每一个区域，第一区的多数载流子浓度严格高于第二浓度，且第二区的多数载流子浓度等于或低于第二浓度，所述第一区分别部分地覆盖有第一侧向延伸元件和第二侧向延伸元件，所述第一区域和第二区域通过晶体管的覆盖有第一绝缘层的第三区域彼此分开，
-局部蚀刻半导体层的未受到掩模层/第一导电层组件以及从掩模层/第一导电层组件延伸的第一侧向延伸元件和第二侧向延伸元件保护的部分，所述选择性蚀刻使得能够仅保留第一区域和第二区域中的每一个区域的第一区的受到第一侧向延伸部分和第二侧向延伸部分保护以及(如果适用的话)受到掩模层/第一导电层组件保护的部分，
-沉积至少一个第二导电材料，以形成与分别对应于第一侧向延伸元件和第二侧向延伸元件的蚀刻侧面接触的第一金属接触部和第二金属接触部，第一金属接触部和第二金属接触部中的至少一个金属接触部，栅电极中的至少一个，形成被配置为吸收电磁辐射的吸收元件，因此形成MOS晶体管。
发明人已经注意到，在诸如文献WO2018055276 A1中描述的结构中，作为第一区域和第二区域的掺杂区域在降低由辐射感知到的吸收元件的等效阻抗方面具有主要作用。更准确地，等效阻抗的这种降低主要是由于区域的第一过度掺杂接触区和该区域的硅化而引起。
然而，根据本发明的方法使得能够对这些最后区域和这些最后区域的过度掺杂区的尺寸进行良好的控制，因为这些第一过度掺杂区的尺寸由在第二注入期间所注入的掺杂元素的受控扩散限定。实际上，使用侧向延伸元件作为用于以第二浓度掺杂和蚀刻半导体层的掩模，确保了第一区域和第二区域中的每一个区域的第一区仅由掺杂元素在第一侧向延伸元件和第二侧向延伸元件之下的扩散来提供，因为这些相同的第一区由所述侧向延伸元件界定。因此，根据本发明的方法，可以提供具有最小容积的第一区域和第二区域的第一区。
以这种方式，相对于包括作为换能器的MOS晶体管的现有技术的结构，根据本发明的结构使得通过优化所允许的吸收元件的等效阻抗而能够获得对电磁辐射的吸收的优化，以及使得通过优化所允许的沟道的长度而能够获得对漏极-源极电流的优化。
应当注意，在本发明的常规配置中，MOS晶体管是MOSFET晶体管。
在上文和本文的其余部分中，多数载流子浓度的意思是指在空穴的浓度和电子的浓度之中最为重要的载流子浓度。因此，在多数载流子浓度涉及由本征半导体制成的层或区域的情况下，空穴的浓度和电子的浓度大致相同，所述多数载流子浓度对应于电子的浓度，因此电子的浓度与空穴的浓度大致相同。
根据本发明的常规配置，半导体层是第一导电类型的半导体层，且导电类型是与第一导电类型相反的第二导电类型。
当然，可替代地，该配置可以是以下之一：
-半导体层具有第一导电类型，且导电类型是第一导电类型，于是MOS晶体管为N+NN+或P+PP+类型的晶体管，
-半导体层是本征类型的半导体层，且给定导电类型是多数载流子为电子(即N掺杂)的导电类型和多数载流子为空穴(即P掺杂)的导电类型之一，于是MOS晶体管为NiN或PiP类型的晶体管。
在形成掩模层的步骤中，掩模层可以由至少部分导电的材料制成，
栅电极由掩模层和至少一个第一导电材料形成。
因此，该方法是特别地最佳，其中掩模层不必去除，并用于形成栅电极。
掩模层的材料可以是多晶硅。
掩模材料可以是无意掺杂的多晶硅，栅电极由至少一个第一导电材料形成，且掩模层设置有开口，以使得栅电极能够偏置。
这种无意掺杂的多晶硅层特别有利，因为该多晶硅层对第一导电层的阻抗具有低的影响，因此第一导电层特别适于吸收电磁辐射。
当然，掩模材料还可以掺杂。
无意掺杂的材料还被称为本征掺杂，可以理解，在所述材料的形成期间，没有添加任何导电类型的掺杂元素。换言之，这种无意掺杂的材料的多数载流子浓度低于1.1015cm-3，或者甚至低于5.1014cm-3。
该制造方法还可以包括：在局部蚀刻半导体层的部分的步骤和沉积至少一个第二导电材料的步骤之间，硅化分别对应于第一侧向延伸元件和第二侧向延伸元件的蚀刻侧面的步骤。
以这种方式，可以在第一金属接触部和第二金属接触部与第一区域和第二区域之间具有最佳接触，该欧姆接触由在所述硅化步骤期间形成的接触层提供。
应当注意，这种配置完全受益于与本发明相关的优点，由于在半导体层的侧面上存在这些接触层并因此产生垂直于吸收平面的取向，使得这种最佳接触不以改变吸收元件在大的表面区域上的阻抗为代价。
在选择性蚀刻半导体层的部分的步骤之后，制造用于检测电磁辐射的结构的方法可以包括去除掩模层的步骤。
在沉积至少一个第一导电材料和至少一个第二导电材料期间，形成吸收元件的第一金属接触部和第二金属接触部，栅极中的至少一个，可以延伸超过半导体层。
在选择性蚀刻半导体层的未受到掩模层/第一导电层组件以及从掩模层/第一导电层组件延伸的第一侧向延伸元件和第二侧向延伸元件保护的部分的步骤之后，半导体层可以至少部分地包围由吸收元件限定的吸收平面的区域，吸收元件至少部分地在所述吸收平面的所述区域上延伸。
以这种方式，吸收元件在延伸超过半导体层的部分上具有不受半导体层影响的等效阻抗。因此，容易提供吸收元件，吸收元件至少在延伸超过半导体层的所述部分处具有最佳阻抗，以使得电磁辐射能够被吸收。
吸收元件可以包括金属层并由介电层支撑，吸收元件的金属层的金属以及所述层和支撑吸收元件的介电层的厚度被选择以满足以下不等式：150Ω≤ρ/Ep≤700Ω，其中，ρ为所述层的等效电阻率，Ep为所述层的厚度之和。
因此，对于沿着所述吸收平面的区域延伸的部分，吸收元件具有最佳等效阻抗，以促进对电磁辐射的吸收。
本发明还涉及一种用于检测电磁辐射的结构，该结构包括作为换能器的MOS晶体管，
MOS晶体管包括：
-具有第二导电类型的第一区域和第二区域以及具有与第二导电类型相反的第一导电类型的第三区域，第三区域将第一区域和第二区域彼此分开，所述第一区域、第二区域和第三区域布置在半导体层中，第三区域具有第一多数载流子浓度，且第一区域和第二区域通过包括第一区和第二区而各自具有高于第一浓度的多数载流子浓度，所述第一区的多数载流子浓度严格高于第二多数载流子浓度，且所述第二区的多数载流子浓度等于或低于所述第二浓度，所述第二浓度高于第一浓度，
-由第一介电材料制成的第一绝缘层，第一绝缘层与半导体层接触，并覆盖所述第一区域、第二区域和第三区域，
-由第一导电材料制成的第一导电层，第一导电层与第一绝缘层接触，并参与MOS晶体管的栅电极的形成，
-由介电材料制成的第一侧向延伸元件和第二侧向延伸元件，第一侧向延伸元件和第二侧向延伸元件与绝缘层接触，并从第一导电层彼此相对地延伸，所述第一侧向延伸元件和第二侧向延伸元件通过侧向地界定第一区域和第二区域的第一区来至少部分地覆盖第一区域和第二区域的第一区，
-至少一个第一金属接触部和一个第二金属接触部，第一金属接触部和第二金属接触部分别与半导体层的对应于第一侧向延伸元件和第二侧向延伸元件的侧面接触，第一金属接触部和第二金属接触部，栅电极中的至少一个，形成被配置为吸收电磁辐射的吸收元件。
应当注意，通过侧向延伸元件对第一区域和第二区域的第一区的这种侧向界定是通过第一侧向延伸元件和第二侧向延伸元件中的每一个侧向延伸元件的一个端部沿着垂直于半导体层的平面的方向与半导体层的相应侧面对准而获得。
根据本发明的原理，这种结构具有最佳吸收。
检测结构还可以包括覆盖第一导电层的掩模层。
掩模层的材料可以是掺杂的多晶硅，所述掩模层与第一导电层形成栅电极。
由于掩模层参与栅电极的形成而不必去除，因此可以用最佳制造方法来制造检测结构。
因此，这使得更容易与栅电极形成接触。
掩模层的材料可以是无意掺杂的多晶硅，栅电极由第一导电层形成，且掩模层设置有开口，以使得栅电极能够偏置。
以这种方式，可以在第一金属接触部和第二金属接触部与第一区域和第二区域之间具有最佳接触，该欧姆接触由接触层提供。
应当注意，这种配置完全受益于与本发明相关的优点，由于在半导体层的侧面上存在这些接触层并因此产生垂直于吸收平面的取向，使得这种最佳接触不以改变吸收元件在大的表面区域上的阻抗为代价。
半导体层可以至少部分地包围由吸收元件限定的吸收平面的区域，吸收元件至少部分地在所述吸收平面的所述区域上延伸。
吸收元件的在吸收平面的这个区域上延伸的这个部分在所述区域处容易地提供吸收元件，该吸收元件具有最佳等效阻抗，以用于对电磁辐射的吸收。
吸收元件可以包括金属层并可以由介电层支撑，吸收元件的金属层的金属以及所述层和支撑吸收元件的介电层的厚度被选择以满足以下不等式：150Ω≤ρ/Ep≤700Ω，其中，ρ为所述层的等效电阻率，Ep为所述层的厚度之和。
因此，对于沿着所述吸收平面的区域延伸的部分，吸收元件具有最佳等效阻抗，以促进对电磁辐射的吸收。
半导体层在分别对应于第一侧向延伸元件和第二侧向延伸元件的侧面中的每一个侧面上可以包括由硅化物材料形成的接触层，优选地，所述材料选自硅化镍、硅化钛、硅化钴和硅化铂。
应当注意，这种配置完全受益于与本发明相关的优点，由于在半导体层的侧面上存在这些接触层并因此产生垂直于吸收平面的取向，使得这种最佳接触不以改变吸收元件在大的表面区域上的阻抗为代价。
附图说明
通过参照附图阅读示例性实施例的描述，本发明将被更好地理解，该示例性实施例仅以指示的方式给出而绝非为了限制的目的，在附图中：
-图1示出了根据本发明的检测结构的横截面视图，
-图2A和图2B分别根据横截面视图和俯视图示出了在形成金属化部之前如图1所示的检测结构的MOS晶体管，
-图3A至图3ZC通过横向横截面视图示出了形成中间基板的初步步骤，该中间基板用于形成如图1所示的检测结构的MOS晶体管，
-图4A至图4N通过横向横截面视图示出了形成控制基板、将所述控制基板与图3ZC所示的中间基板组装、以及最终完成图1所示的检测结构的步骤，
-图5通过横截面视图示出了在制造根据本发明的替代方案的结构时形成第一金属层的步骤，其中第一金属层形成吸收元件。
在不同的附图中相同、相似或相等的部分具有相同的附图标记，以易于从一个附图切换到另一个切换。
附图中表示的不同部分不一定按相同的比例绘制，以使得附图更清楚。
具体实施方式
图1A示意性地示出了根据本发明的辐射热计型检测结构10，这种检测结构10适于检测电磁辐射。
这种检测结构10更具体地针对红外波长范围内的电磁辐射的检测。因此，在下文描述的实施例中给出的各种值与该实际应用相关，其中目标波长范围是介于8μm到12μm之间的远红外。当然，这些值仅作为非限制性示例提供，因为本领域技术人员基于本公开完全有能力调整这些值，以使得使用这种检测结构10能够最佳检测除了红外之外的波长范围内的电磁辐射。
这种检测结构10包括：
-MOS型晶体管100，MOS型晶体管100与吸收元件128相关联，以在通过吸收元件吸收电磁辐射时检测所述吸收元件128的温度上升，晶体管包括：
ο具有第一导电类型的至少一个第一区域111和至少一个第二区域112，
ο至少一个第三区域113，第三区域将第一区域111和第二区域112彼此分开，第三区域113的第一多数载流子浓度低于第一区域111和第二区域112的第一多数载流子浓度，第三区域113具有与第一导电类型相反的第二导电类型，
ο栅极氧化物130，该栅极氧化物包括至少一个第一绝缘层131，
ο栅电极120，
ο第一侧向延伸元件134和第二侧向延伸元件135、136，第一侧向延伸元件和第二侧向延伸元件由介电材料制成并至少部分地从栅电极120延伸，
ο第一区域111和栅电极120的第一金属接触部127以及第二区域112和栅电极120的第二金属接触部126、126B，第二金属接触部126、126B形成结构10的吸收元件128，所述吸收元件限定吸收平面，
-第一绝热臂310和第二绝热臂320，第一绝热臂和第二绝热臂分别包括第一导电通路317和第二导电通路327，以使得晶体管100能够偏置，第一导电通路317通过第二金属接触部127连接到第二区域112，第二通路327通过第一金属接触部126、126B使第一区域111和栅电极120短路而连接到第一区域111和栅电极120，
-可选的反射表面330、331，反射表面被设置成与吸收元件128形成四分之一波长的腔体，
-读出电路340，仅示出读出电路340的基板341，读出电路340分别通过第一接触区域315和第二接触区域325电连接到第一导电通路311和第二导电通路321。
第一区域111、第二区域112和第三区域113均布置在第一半导体层113P中。在本发明的一种通常配置中，第一半导体层113P由单晶硅Si制成。当然，在不脱离本发明的范围的情况下，可预计除了硅之外的其它半导体材料用于形成第一半导体层113P。因此，可替代地，在不脱离本发明的范围的情况下，半导体层可以由另一种半导体材料例如锗Ge和碳化硅SiC制成。
第一半导体层113P的厚度可以例如介于10nm到500nm之间，或者甚至介于50nm到150nm之间，第一半导体层113P的厚度可以大致等于70nm。如图1和图2A所示，第一半导体层由第四绝缘层133支撑，第四绝缘层是由介电材料例如二氧化硅制成的层，且第四绝缘层的厚度可以例如介于50nm到300nm之间，或者甚至介于100nm到200nm之间，优选地大致等于145nm。
如图2A所示，图2A示出了正在制造的晶体管100的一部分的放大横截面视图，第一区域111、第二区域112和第三区域113沿着第一半导体层113P彼此跟随，第三区域113将第一区域111和第二区域112分开。因此，第一区域111和第二区域112各自布置在彼此相对的相应侧向侧处。以这种方式，第一区域和第二区域可以通过所述第一半导体层113P的侧向接触部来接触。
第三区域113的多数载流子浓度低于第一区域111和第二区域112的多数载流子浓度，优选地，第三区域113的多数载流子浓度显著低于第一区域111和第二区域112的多数载流子浓度，即优选地，第一浓度低于第一区域111和第二区域112的最小的多数载流子浓度的10倍，或者甚至低于第一区域111和第二区域112的最小的多数载流子浓度的50倍或100倍。根据实际应用，第三层113P具有P掺杂，其多数载流子浓度介于1.1014cm-3到1.1017cm-3之间，或者甚至介于5.1014cm-3到5.1015cm-3之间。
因此，根据本发明的替代方案，第三区域可以是本征半导体类型的区域，即第三区域具有大致相同的电子浓度和空穴浓度。在本发明的这种替代方案中，MOS晶体管100是选自NiN晶体管和PiP晶体管类型的晶体管。
根据本发明的原理，第一区域111和第二区域112包括第一区111A、112A和第二区111B、112B。所述第一区111A、112A的多数载流子浓度严格高于第二多数载流子浓度，且所述第二区111B、112B的多数载流子浓度等于或低于所述第二浓度，所述第二浓度高于第一浓度。
因此，第二多数载流子浓度可以介于1.1017cm-3到1.1019cm-3之间，或者甚至介于5.1017cm-3到5.1018cm-3之间，且在任何情况下，第二多数载流子浓度高于第一浓度。根据这种可能性，第一区111A、112A的最大的多数载流子浓度可以对应于第三多数载流子浓度，第三多数载流子浓度介于1.1019cm-3到1.1021cm-3之间，或者甚至介于5.1019cm-3至5.1020cm-3之间，在任何情况下，所述第三浓度高于第一浓度。根据实际应用，第一区域111和第二区域112具有N掺杂。
当然，可替代地，第一区域和第二区域可以具有P掺杂，第三区域具有N掺杂。
应当注意，可替代地，第一区域111和第二区域112的导电类型可以与第三区域113的导电类型相同。因此，根据这种可能性，MOS晶体管100是选自N+NN+晶体管和P+PP+晶体管类型的晶体管。
如图2A和图2B所示，第一区域111、第二区域112和第三区域113的序列沿着闭合线延伸，根据图2B所示的可能性，闭合线是矩形的。换言之，第一区域111、第二区域112和第三区域113呈同心矩形来延伸，其中第一区域111呈内矩形来延伸，第三区域113呈中间矩形来延伸，第二区域112呈外矩形来延伸，即外矩形包围另外两个矩形。当然，这种形状仅作为示例提供，且第一区域111、第三区域113和第二区域112的所述序列当然可以根据另一个形状延伸，该形状能够对应于开口线或闭合线。
然而，应当注意，优选地，由第一区域111、第二区域112和第三区域113形成的序列被布置成至少部分地包围吸收平面的区域。吸收元件128至少部分地在吸收平面的所述区域上延伸。根据这种可能性，由第一区域111、第二区域112和第三区域113形成的序列可以例如具有如下配置：
-梳状配置，所包围的吸收平面的区域是被设置在梳的臂之间的区域，或者
-蜿蜒状配置，所包围的吸收平面的区域是被限定在蜿蜒状的弯曲部之间的区域。
根据这种可能性，如图2A和图2B所示，吸收元件128沿着吸收平面延伸，吸收元件128的大部分(即在吸收元件的表面面积上占比多于50％的部分)位于半导体层113P在所述吸收平面上的凸起的外部。当然，除了由第一区域111、第二区域112和第三区域113形成的序列布置成包围吸收平面的至少一个区域之外，可以获得这种大部分。实际上，例如，这种大部分可以通过吸收元件128延伸超过由第一区域111、第二区域112和第三区域113形成的序列来获得。
如图1和图2A所示，第一半导体层覆盖有第二绝缘层131。
第二绝缘层131由介电材料例如二氧化硅SiO2制成。第二绝缘层131的厚度可以介于1nm到50nm之间，优选地介于2nm到25nm之间。
第二绝缘层131覆盖有第一绝缘层132和第三绝缘层，第三绝缘层136从第一绝缘层132侧向延伸。
第一绝缘层132由第一介电材料制成，第一介电材料是一种介电系数比二氧化硅的介电系数更高的介电材料，这种类型的介电材料通常称为高k。因此，例如，第一绝缘层132可以由二氧化铪HfO2或者铝氧化物例如氧化铝Al2O3制成。
第三绝缘层136由介电材料例如二氧化硅SiO2制成。
第一绝缘层132覆盖有第一导电层121。
第一导电层121由导电材料制成。根据本发明的一个实施例，优选地，第一导电层121的材料为用于第三区域113的“中间间隙”型金属。因此，在第三区域113由硅制成的情况下，如本发明的该实施例中的情况，优选地，第一导电层的材料为选自包括氮化钛TiN、氮化钽TaN和硅化钼MoSi2的组的金属。
在上文和本文的其余部分中，“中间间隙型金属”的意思是指选择金属以在不存在结构偏置的情况下，该金属的费米能级在第三区域113的带隙区内，更确切地在第三区域113的中间间隙附近，通常在介于带隙的-25％到+25％之间的范围内远离中间间隙的能级处。本领域技术人员通常将这种栅极配置称为“中间间隙”。因此，在第三区域由硅制成的情况下，“中间间隙型金属”特别地包括氮化钛TiN、氮化钽TaN和硅化钼MoSi2。
因此，在本发明的该实施例中，优选地，第一导电层121由氮化钛TiN制成，优选地，第一导电层121的厚度介于5nm到15nm之间，或者甚至等于10nm。
根据本发明的第一可能性，第一导电层121本身覆盖有形成第二导电层的掩模层122。
在本发明的该实施例中，掩模层122由多晶硅pSi制成，掩模层122的厚度介于10nm到150nm之间，优选地介于20nm到100nm之间，有利地大致等于50nm。
根据未示出的本发明的特别有利的替代方案，掩模层122由无意掺杂的多晶硅pSi制成。根据本发明的该替代方案，第一导电层单独形成栅电极，且掩模层具有开口，以使得通过掩模层122能够接触第一导电层。
然而，根据本发明的本实施例，为了促进由第一导电层形成的栅电极120和掩模层122的接触，掩模层122可以由掺杂的多晶硅pSi制成。
在该第一实施例中，第一导电层121和掩模层122一起形成栅电极120。
第一侧向延伸元件134和第二侧向延伸元件135、136(也称为间隔件)被设置在第一导电层121和掩模层122的两侧，并从所述第一导电层121和掩模层122延伸。第一侧向延伸元件和第二侧向延伸元件包括由介电材料制成的第三绝缘层136以及第一侧向延伸部分134和第二侧向延伸部分135。因此，第一侧向延伸部分134和第二侧向延伸部分135中的每一个侧向延伸部分的材料可以选自二氧化硅SiO2和氮化硅SiN。
所述第一侧向延伸元件和第二侧向延伸元件中的每一个侧向延伸元件通过侧向地界定第一区域111和第二区域112的第一区来至少部分地覆盖第一区域111和第二区域112的第一区。因此，第一侧向延伸元件134和第二侧向延伸元件135、136分别侧向地界定第一区域111的第一区111A和第二区域112的第一区112A。更确切地，通过沿着垂直于半导体层113P的平面的方向使第一侧向延伸元件134和第二侧向延伸元件135、136中的每一个侧向延伸元件的端部与半导体层113P的相应侧面对准来提供这种侧向界定。
第一区域111和第二区域112中的每一个区域和第二掩模层122分别具有第一接触层125、第二接触层124和第三接触层123。第一接触层125、第二接触层124和第三接触层123中的每一个接触层由硅化物材料形成，所述材料选自硅化镍NiSi、硅化钛TiSi、硅化钴CoSi和硅化铂PtSi。
第一接触层125和第三接触层123与第一金属接触部127接触，第二接触层124与第二金属接触部126、126B接触。
第一金属接触部包括覆盖第二接触层124、第三接触层123和第二侧向延伸元件135、136的第一金属层127。
第二金属接触部126、126B包括第二金属层126和第三金属层126B。第三金属层126与第一接触层125接触，并与第一绝热臂310及其包括的第一导电通路311接触。第三金属层126B在与第一半导体层相对的面上覆盖第四绝缘层133。第三金属层形成结构10的吸收元件128。
第一金属层127、第二金属层126和第三金属层126B可以由氮化钛TiN制成。
根据文献WO2018055276 A1的教导并考虑到吸收元件128的配置，为了提高吸收元件128的吸收能力，选择第三金属层126B和支撑第三金属层的第三绝缘体层133以满足以下不等式：
Figure BDA0003142012630000151
其中，ρ为第一导电层121和第三绝缘层133的等效电阻率，Ep为第一导电层121和第三绝缘体层133的厚度之和。应当注意，甚至更优选地，ρ/Ep被选择为接近376.9Ω，或者甚至等于376.9Ω。
因此，优选地，第三金属层126B由氮化钛TiN制成，且优选地，第三金属层126B的厚度介于5nm到15nm之间，或者甚至等于10nm。
应当注意，在上述配置中，第三绝缘体层133对组件、第三金属层126B和第三绝缘体层133的等效阻抗没有影响或几乎没有影响，这解释了第三金属层126B的厚度与文献WO2018055276中教导的厚度具有相同值。
优选地，第一金属层127和第二金属层126的配置类似于第三金属层126B的配置，因此优选地，第一金属层127和第二金属层126由氮化钛TiN制成，且优选地，第一金属层127和第二金属层126的厚度介于5nm到15nm之间，或者甚至为10nm。
第三金属层126B覆盖有第一保护层141，第一保护层141适于在牺牲材料431、432、431(例如二氧化硅)的选择性侵蚀(例如用气相氢氟酸HF侵蚀)期间保护第三金属层。因此，第一保护层141可以例如为氧化铝Al2O3、氮化铝AlN或二氧化铪HfO2制成的层。
以同样的方式，第一金属层127、第二金属层126和第四绝缘层133覆盖有第二保护层142，第二保护层142适于在牺牲材料431、432、431(例如二氧化硅)的选择性侵蚀(例如用气相氢氟酸HF侵蚀)期间保护第三金属层。因此，第二保护层142可以例如为氧化铝Al2O3、氮化铝AlN或二氧化铪HfO2制成的层。第一保护层141和第二保护层143中的每一个保护层的厚度可以介于10nm到50nm之间，优选地为25nm。
第二保护层142具有第一开口和第二开口，第一金属层127和第二金属层126通过第一开口和第二开口分别与第一绝缘臂310的导电通路317和第二绝缘臂320的导电通路327接触。
第一绝缘臂310包括：
-第一垂直互连部314，第一垂直互连部314的第一端部与第一金属层127接触，
-第一绝缘带323，第一绝缘带323被配置为具有最佳长度但不与四分之一波长的腔体重叠，第一绝缘带323具有第一端部，该第一端部在第一垂直互连部314的与第二端部相对的第二端部上与第一垂直互连部314接触，
-第三电连接焊盘312，第三电连接焊盘312在第一带的第二端部上与第一绝缘带接触，并适于使得能够与第一电连接焊盘311接合，
-第一电连接焊盘311，第一电连接焊盘311例如通过分子键合而接合到第三电连接焊盘312，
-第三金属接触部316，第三金属接触部316支撑与第三电连接焊盘312相对的第一电连接焊盘311。
同样，第二绝缘臂320包括：
-第二垂直互连部324，第二垂直互连部324的第一端部与第二金属层126接触，
-第二绝缘带323，第二绝缘带323被配置为具有最佳长度但不与四分之一波长的腔体重叠，第二绝缘带323具有第一端部，该第一端部在第二垂直互连部324的与第二端部相对的第二端部上与第二垂直互连部324接触，
-第四电连接焊盘322，第四电连接焊盘322在第二带的第二端部上与第二绝缘带接触，并适于使得能够与第二电连接焊盘321接合，
-第二电连接焊盘321，第二电连接焊盘321例如通过分子键合而接合到第四电连接焊盘322，
-第四金属接触部326，第四金属接触部326支撑与第四电连接焊盘322相对的第二电连接焊盘321。
如图1所示，第一互连部314和第二互连部324各自可以包括由例如钨W制成的金属体和覆盖该金属体的第三保护层，所述第三保护层可以由钛Ti层和氮化钛TiN层形成。
第一绝缘带313和第二绝缘带323沿着平行于吸收平面的绝缘平面延伸，并具有形状以提供最佳长度，来优化晶体管100与基板201的热绝缘。因此，例如，第一绝缘带313和第二绝缘带323各自可以具有锯齿形或螺旋形。第一绝缘带和第二绝缘带各自包括：例如由氮化钛TiN制成的金属中心通路；以及例如由非晶硅aSi层、二氧化铪HfO2层和氧化铝Al2O3或氮化铝AlN或氮化硅SiN层的堆叠形成的钝化和保护涂层。
第三电连接焊盘312和第四电连接焊盘322各自包括金属芯和由例如氮化钛TiN制成的隔离涂层。第三电连接焊盘的金属芯和第四电连接焊盘的金属芯中的每一个金属芯的金属适于能够分别接合到第一金属焊盘和第二金属焊盘，优选地，金属为铜Cu。第三电连接焊盘313和第四电连接焊盘323中的每一个电连接焊盘的如下部分没有隔离涂层，所述第三电连接焊盘313和第四电连接焊盘323通过该部分分别接合到第一电连接焊盘312和第二电连接焊盘322。
为了能够实现接合例如分子键合，第一电连接焊盘311和第二电连接焊盘321分别由金属形成，优选地，该金属与第三电连接焊盘312和第四电连接焊盘322的金属芯的金属相同。因此，优选地，第一电连接焊盘311和第二电连接焊盘321由铜Cu制成。
第三金属接触部316和第四金属接触部326适于分别与第一接触区域315和第二接触区域325形成欧姆接触。因此，第三金属接触部316和第四金属接触部326可以由选自铝Al、铜Cu、金Au、钛Ti、铂Pt、镍及其合金的金属材料制成，该合金特别地包括铝铜合金AlCu。第三金属接触部316和第四金属接触部326的厚度可以介于100nm到1μm之间，优选地大致等于300nm。
第三金属接触部316、第一电连接焊盘311、第三接触焊盘312的金属芯、绝缘带313的金属中心通路以及第一垂直互连部314的金属体一起形成第一导电通路317。
类似地，第四金属接触部326、第二电连接焊盘321、第四接触焊盘322的金属芯、第二绝缘带323的金属中心通路以及第二垂直互连部324的金属体一起形成第二导电通路327。
第一导电通路317和第二导电通路327使得读出电路340的第一接触区域315和第二接触区域325能够与MOS晶体管100连接。
因此，基板341包括读出电路340，并具有第一读出电路接触区域315和第二读出电路接触区域325以及反射表面330，反射表面330被布置成与由第三导电层126B形成的吸收元件128一起形成适于由检测结构10检测的辐射的波长范围的四分之一波长的腔体。反射表面330的配置类似于第三金属接触部和第四金属接触部的配置，优选地，反射表面330由选自包括铝Al、铜Cu、金Au、钛Ti、铂Pt、镍Ni及其合金的组的材料形成，该合金特别地包括铜铝合金。反射表面330的厚度介于100nm到1μm之间，优选地等于300nm。应当注意，基板410还具有第四绝缘层345，第四绝缘层345覆盖基板的第一面并插入在基板和第三绝缘层之间。
以与第三金属层126B相同的方式，由于本发明的优选制造方法，在该第一实施例中，反射表面330在其与基板相对的面上涂覆有第四保护层351，第四保护层351例如氮化铝AlN、二氧化铪HfO2或蓝宝石Al2O3制成的层，第四保护层351能够在酸侵蚀(例如用氢氟酸HF侵蚀)期间保护反射表面。第四保护层351的厚度介于10nm到200nm之间，或者甚至介于20nm到150nm之间，优选地等于100nm。
这种检测结构10可以通过具有三个不同阶段的制造方法来制造：
-制造晶体管100的主要部分的第一阶段，对应于该第一阶段的步骤在图3A至图3ZC中示出，
-制造包括读出电路340的基板的第二阶段，对应于第二阶段的步骤在图4A至图4F中示出，
-组装包括读出电路的基板341和晶体管100并最终形成检测结构10的第三阶段，对应于第三阶段的步骤在图4G至图4N中示出。
因此，如图3A至图3L所示，制造方法的第一阶段包括以下步骤：
-提供第一基板410，第一基板410包括绝缘体上半导体层，所述半导体层形成根据本发明的第一半导体层113P，且绝缘体由第四绝缘层133P形成，例如称为SOI的绝缘体上硅的基板，如图3A所示，
-局部蚀刻第一半导体层113P，以仅保留第一半导体层113P的用于形成第一区域111、第三区域113和第四区域112的部分，如图3B所示，
-部分地氧化第一半导体层113P，以形成二氧化硅制成的第一绝缘层131P，第一绝缘层131P与所述第一半导体层113P接触，如图3C所示，
-沉积介电材料，该介电材料的介电常数高于二氧化硅SiO2的介电常数，该介电材料与第一绝缘层131P和第四绝缘层133P接触以形成第二绝缘层132P，如图3D所示，
-将第一导电材料沉积到第二绝缘层132P的表面上，以形成第一导电层121P，对于本实施例，第一导电层121P，所述第一导电材料是氮化钛TiN，其厚度介于5nm到15nm之间，优选地等于10nm，如图3E所示，
-沉积第二导电材料，该第二导电材料与第一导电层122P接触以形成掩模层122P，对于本实施例，所述第二导电材料是通过化学气相沉积所沉积的多晶硅pSi，其厚度介于10nm到150nm之间，优选地介于20nm到100nm之间，有利地大致等于50nm，所述掩模层122P形成掩模层，如图3F所示，
-局部蚀刻第二导电层122P和第一导电层121P以及第二绝缘层132P，以形成掩模层/第一导电层组件，第一导电层和掩模层形成MOS晶体管100的栅电极120，如图3G所示，
-沉积由二氧化硅SiO2制成的第一预注入层136P，第一预注入层136P与第四绝缘层133P、第一绝缘层131P、第二绝缘层132、第一导电层121和掩模层122的暴露表面接触，所述第一预注入层136P形成第三绝缘层，如图3H所示，
-首先，在半导体层113P中注入掺杂元素，半导体层113P的第一部分受到掩模层/第一导电层组件保护，且所述注入以第一剂量执行，适于提供高于第一浓度的第二多数载流子浓度，所述掺杂元素能够提供具有与第一导电类型相反的第二导电类型的多数载流子，如图3I所示，
-沉积与第三绝缘层136P接触的介电材料层134P，优选地，所述介电材料选自二氧化硅SiO2和氮化硅Si3N4，所述层能够具有的厚度介于20nm到500nm之间，优选地介于30nm到200nm之间，如图3J所示，
-物理上各向异性蚀刻(例如反应离子蚀刻或等离子体蚀刻)介电材料层134P，以仅保留介电层的面向由第二绝缘层132、第一导电层121和掩模层122形成的堆叠的侧面的那些部分，介电材料层134P的其余部分形成第一侧向延伸部分134和第二侧向延伸部分135，该蚀刻使得在第一导电层121/掩模层122组件的两侧上能够形成由第四绝缘层136的介电材料制成的第一侧向延伸元件134和第二侧向延伸元件135、136以及与第一绝缘层131P接触的第一侧向延伸部分134和第二侧向延伸部分136，所述第一侧向延伸元件134和第二侧向延伸元件135、136从第一导电层121/掩模层122组件延伸，如图3K所示，
-其次，在第一半导体层113P中注入掺杂元素，第一半导体层113P的第二部分，包括第一半导体层113P的第一部分，受到第一导电层121/掩模层122组件以及从第一导电层/掩模层组件延伸的第一侧向延伸元件134和第二侧向延伸元件135、136保护，所述第二注入以高于第一剂量的第二剂量执行，适于提供高于第二浓度的第三多数载流子浓度，所述掺杂元素能够提供具有第二导电类型的多数载流子，如图3L所示，
-特别是用第一半导体层113P对第一基板410进行热退火，热退火能够扩散和活化在第一注入和第二注入期间所注入的掺杂元素，以形成晶体管的第一区域111P和第二区域112P，对于第一区域111P和第二区域112P中的每一个区域，第一区的多数载流子浓度严格高于第二浓度，且第二区的多数载流子浓度等于或低于第二浓度，所述第一区分别部分地覆盖有第一侧向延伸元件134和第二侧向延伸元件135、136，所述第一区域111P和第二区域112P通过MOS晶体管100的覆盖有第一绝缘层131P的第三区域113彼此分开，热退火可以是例如在介于950℃到1050℃之间的温度下持续1s到20s的退火，如图3M所示，
-局部蚀刻第四绝缘层136的暴露部分，该局部蚀刻例如通过二氧化硅SiO2相对于硅Si和氮化硅SiN的选择性蚀刻，例如适于选择性蚀刻二氧化硅SiO2的化学蚀刻，如图3N所示，
-局部蚀刻第一半导体层113P的未受到第一导电层121/掩模层122组件以及第一侧向延伸元件134和第二侧向延伸元件135、136保护的部分，该局部蚀刻例如通过二氧化硅SiO2相对于氮化硅SiN的选择性蚀刻，所述选择性蚀刻使得能够仅保留第一区域111和第二区域112中的每一个区域的第一区111A、112A的受到第一侧向延伸部分134和第二侧向延伸部分135、136保护以及(如果适用的话)受到掩模层/第一导电层组件保护的部分，因此，对于第一区域和第二区域中的每一个区域，MOS晶体管100的第一区域111和第二区域112随着第一区111A、112A和第二区111B、112B的形成而形成，由此第一侧向延伸元件134和第二侧向延伸元件135、136中的每一个侧向延伸元件的一个端部沿着垂直于半导体层113P的平面的方向与半导体层113P的相应侧面对准，如图3O所示，
-在第一半导体层的侧面和掩模层122的表面处硅化第一区域111和第二区域112以分别形成第一接触层125、第二接触层124和第三接触层123，硅化例如通过连续地沉积镍Ni和氮化钛TiN，然后在300℃至350℃退火，以及适于蚀刻未反应的镍Ni和氮化钛TiN的选择性蚀刻来提供，可替代地，所述硅化适于形成硅化物的第一接触层125、第二接触层124和第三接触层123中的每一个接触层，优选地，该硅化物选自硅化镍NiSi、硅化钛TiSi、硅化钴CoSi和硅化铂PtSi，如图3P所示，
-沉积与第三绝缘层133P以及第一接触层125、第二接触层124和第三接触层123接触的金属层126P，所述金属层126P用于形成第一金属层127和第二金属层126，优选地，所述金属层126P由氮化钛TiN制成，且优选地，金属层126P的厚度介于5nm到15nm之间，或者甚至等于10nm，如图3Q所示，
-局部蚀刻金属层126P，以形成与第一接触层124和第三接触层123接触的第一金属层127P以及与第一接触层125接触的第二接触层126P，第三绝缘层133P从金属层126P释放，如图3R所示，
-沉积与第一金属层127P和第二金属层126P以及第三绝缘层133P接触的第二保护层142，第二保护层可以是氧化铝Al2O3、氮化铝AlN或二氧化铪HfO2制成的层，第二保护层的厚度介于10nm到50nm之间，优选地等于25nm，如图3S所示，
-沉积与第二保护层142接触的第一牺牲材料层431(例如二氧化硅SiO2层)并平整所述第一牺牲材料层431，以去除多余的牺牲材料，来封装第一区域、第二区域和第三区域/第一绝缘层和第二绝缘层/第一导电层/掩模层/第二保护层组件，如图3T所示，
-局部蚀刻第一牺牲材料层431，以形成分别开通到第一金属层127和第二金属层126B上的两个孔451A、451B，如图3U所示，
-沉积第三保护层324P，第三保护层324P与第一牺牲材料层431和在第一牺牲材料层431中制成的两个孔451A、451B的壁接触，特别地与第一金属层127和第二金属层126接触，所述第三保护层324P包括钛Ti底层和氮化钛TiN底层，如图3V所示，
-沉积形成垂直互连部314、324的金属体的材料，以填充在第一牺牲材料层431中制成的两个孔451A、451B，并形成第一垂直互连部和第二垂直互连部，如图3W所示，
-局部沉积与第一牺牲材料层431接触的、第一绝缘带313和第二绝缘带323的钝化和保护涂层的第一部分，钝化和保护涂层的所述第一部分可包括非晶硅aSi底层、二氧化铪HfO2底层和氧化铝Al2O3底层，如图3X所示，
-沉积用于形成第一绝缘带313和第二绝缘带323的金属中心通路的金属层以及第一牺牲材料层431，并沉积与所述金属层接触的、用于形成第一绝缘带313和第二绝缘带323的钝化和保护涂层的第二部分的层，如图3Y所示，
-去除所述金属层和用于形成第一绝缘带313和第二绝缘带323的钝化和保护涂层的第二部分的所述层的部分，以形成第一绝缘带313和第二绝缘带323，如图3Z所示，
-沉积与第一绝缘带313和第二绝缘带323以及第一牺牲材料层432接触的第二牺牲材料层432(例如二氧化硅SiO2层)，以封装第一绝缘带313和第二绝缘带323，如图3ZA所示，
-局部蚀刻第二牺牲材料层432，以形成分别开通到第一绝缘带313和第二绝缘带323上的两个孔452A、452B，如图3ZB所示，
-沉积用于形成第三电连接焊盘312和第四电连接焊盘322的隔离涂层的层，该隔离涂层与第二牺牲材料层432和设置在第二牺牲材料层中的两个孔452A、452B的壁接触，用于形成隔离涂层的所述层能够通过沉积氮化钛TiN和沉积用于形成第三电连接焊盘312和第四电连接焊盘322的金属芯的材料来形成，以填充在第二牺牲材料层432中制成的两个孔452A、452B并形成第三电连接焊盘312和第四电连接焊盘322，如图3ZC所示。
该方法的第一阶段使得能够形成第一组件，该第一组件包括第一基板、晶体管100以及第一隔离臂310和第二隔离臂320的第一部分。
根据本发明的制造方法的第二阶段可以在上述第一阶段之前、与上述第一阶段同时或在上述第一阶段之后实施。第二阶段包括以下步骤：
-提供第二基板341，第二基板341包括读出电路340，在第二基板341的第一表面上具有读出电路的第一接触部325和第二接触部321，第一接触部325和第二接触部321用于分别连接到栅电极/第一区域111和第二区域112，且优选地，由二氧化硅SiO2制成的第四绝缘层345涂覆第二基板340的第一表面的、在读出电路341的第一接触部325和第二接触部315外部的部分，所述第四绝缘层还覆盖读出电路341的第一接触部325和第二接触部315的周边，如图4A所示，
-局部沉积与第一接触区域325和第二接触区域315接触并在第四绝缘层345的一部分上的反射和导电材料，以形成第三金属接触部326和第四金属接触部316以及反射表面330，在本发明的该实施例中，反射和导电材料选自包括铝Al、铜Cu、金Au、钛Ti、铂Pt、镍Ni及其合金的组，该合金特别地包括铜-铝合金，反射和导电材料的厚度介于100nm到1μm之间，优选地等于300nm，如图4B所示，
-将第四保护层351沉积到第一基板340上，第四保护层351与反射表面330、第三金属接触部326和第四金属接触部316以及第四绝缘层345的不含反射和导电材料的部分接触，优选地，第四保护层351选自氮化铝AlN层、二氧化铪HfO2层或蓝宝石Al2O3层，第四保护层351能够在酸侵蚀(例如用氢氟酸HF侵蚀)期间保护所述层，所述第四保护层351的厚度介于10nm到50nm之间，优选地等于25nm，如图4C所示，
-沉积与第四保护层351接触的第三牺牲材料层433(例如二氧化硅SiO2层)并平整所述牺牲材料，以去除多余的第二牺牲材料，并使得第二牺牲材料层的厚度介于1.3μm到2.5μm之间的步骤，如图4D所示，
-通过局部蚀刻第三牺牲材料层433和第四保护层451来形成两个孔453A、453B，所述孔453A、453B开通到第三金属接触部326和第四金属接触部316上，如图4E所示，
-用金属材料填充孔452A、452B以形成第一电连接焊盘和第二电连接焊盘，待组装的第二组件包括第二基板340、反射和导电材料、第二牺牲材料432以及第一绝热臂310的第二部分310P和第二绝热臂320的第二部分320P，如图4F所示，
-通过第一组件和第二组件的分别包括第一牺牲材料431和第二牺牲材料432的面来接合第一组件和第二组件，如图4G所示，
-去除第一基板410，如图4H所示，
-局部蚀刻第三绝缘层133以形成开通到第二金属层126上的孔454，如图4I所示，
-沉积与第三绝缘层133和设置在第三绝缘层中的孔的壁接触的第三金属层126B，所述第三金属层126B通过设置在第三绝缘层中的孔与第二金属层126接触，如图4J所示，
-局部蚀刻第三金属层126B，以侧向地界定该第三金属层，如图4K所示，
-蚀刻第三绝缘层133以及第一金属层127和第二金属层126、126B的未覆盖有第三金属层126B的部分，由此第二保护层142的未面向第三金属层126B的部分是通气的，如图4L所示，
-沉积与第三金属层126B和第二保护层142的通气部分接触的第一保护层141，如图4M所示，
-局部蚀刻第一保护层142和第二保护层142，以侧向地界定检测结构10，所述蚀刻开通到第一牺牲材料层431中，如图4N所示，
-从第一牺牲材料层431、第二牺牲材料层432和第三牺牲材料层431中选择性去除牺牲材料，根据本发明的检测结构10由此形成并根据图1所示。
可以注意到，根据掩模层122由无意掺杂的多晶硅pSi制成的可能性，规定在第二注入步骤之前，形成与掩模层接触的预注入保护层，这是为了防止掩模层的任何注入，然后在第二注入步骤之后实施退出该预注入保护层的步骤。
根据第一替代方案，制造方法可以不包括如下步骤：局部蚀刻第一半导体层113P，以仅保留第一半导体层113P的用于形成第一区域111、第三区域113和第四区域112的部分，然后在相对于SiO2和SiN的选择性蚀刻的步骤期间，蚀刻第一半导体层，蚀刻第一半导体层113P的未受到第一导电层121/掩模层122组件以及第一侧向延伸元件和第二侧向延伸元件134保护的部分。
根据本发明的第二特别有利的替代方案，结构10可以包括用于偏置第三区域113的装置，例如穿过第三绝缘层的欧姆接触。
根据第三替代方案，结构10可以不包括第三金属层126B，第一金属层127包括与第三绝缘层133接触地延伸并形成吸收元件128的部分。根据该替代方案，优选地，第二金属层127具有关于第三金属层描述的构造，即第三金属层与支撑第三金属层的第三绝缘层133满足以下不等式：150Ω≤ρ/Ep≤700Ω，其中，ρ为所述层的等效电阻率，Ep为所述层的厚度之和。
根据该替代方案的用于制造结构的方法的不同之处在于：在局部蚀刻金属层126P的步骤期间，第二金属层具有与第三绝缘层133P接触地延伸的部分，所述部分延伸超过第一半导体层，如图5所示，且不提供与第三金属层126B相关的步骤，特别是不提供沉积第三金属层126B和蚀刻第三金属层的步骤。
最后，应当注意，尽管栅电极120优选地包括由“中间间隙”型金属制成的第一导电层121，但是在不脱离本发明的范围的情况下，还可预计到第一导电层由除了“中间间隙”金属之外的金属制成。
应当注意，如已经指出的，本实施例的描述使得可以说明本发明的原理及其实施方式，因此绝不是限制性的。实际上，本领域技术人员能够将本发明的构思应用于现有技术的其它检测结构，该检测结构是辐射热计型检测结构，将使用晶体管作为换能器。因此，应当特别注意，在本实施例的上下文中描述的吸收元件的构造仅作为示例提供。

Claims (16)

1.一种制造用于检测电磁辐射的结构(10)的方法，所述检测结构(10)包括作为换能器的MOS晶体管(100)，所述方法包括以下步骤：
-提供具有第一多数载流子浓度的半导体层(113P)，所述半导体层为本征类型或第一导电类型的半导体层，
-将至少一个第一介电材料沉积到所述半导体层的表面上，以形成至少一个第一绝缘层(131P)，
-沉积与所述至少一个第一绝缘层(131P)接触的第一导电材料，以形成第一导电层(121P)，
-沉积与所述第一导电层(121P)接触的掩模层(122P)，
-局部蚀刻所述掩模层(122P)和所述导电层(121P)，以形成掩模层/第一导电层组件，因此通过覆盖所述第一半导体层(113P)的第一部分而使蚀刻的所述第一导电层(121)至少部分地形成所述MOS晶体管(100)的栅电极(120)，
-首先，在所述半导体层(113P)中注入掺杂元素，所述半导体层(113P)的所述第一部分受到所述掩模层/第一导电层组件保护，所述注入以第一剂量进行，适于提供高于所述第一浓度的第二多数载流子浓度，所述掺杂元素能够提供具有给定导电类型的多数载流子，
-形成由至少一种介电材料制成的第一侧向延伸元件和第二侧向延伸元件(134，135，136)，所述第一侧向延伸元件和第二侧向延伸元件在所述掩模层/第一导电层组件的两侧上与所述第一绝缘层(131P)接触，且所述第一侧向延伸元件和第二侧向延伸元件从所述掩模层/第一导电层组件彼此相对地延伸，
-其次，在所述半导体层中注入掺杂元素，所述半导体层的第二部分，包括所述半导体层的所述第一部分，受到所述掩模层/第一导电层组件以及从所述掩模层/第一导电层组件延伸的所述第一侧向延伸元件和第二侧向延伸元件保护，所述第二注入以高于所述第一剂量的第二剂量进行，适于提供高于所述第二浓度的第三多数载流子浓度，所述掺杂元素能够提供具有所述给定导电类型的多数载流子，
-对所述半导体层进行热退火，所述热退火能够扩散和活化在所述第一注入和第二注入期间所注入的所述掺杂元素，以形成所述晶体管的第一区域和第二区域(111，112)，对于所述第一区域和第二区域中的每一个区域，第一区(111A，112A)的多数载流子浓度严格高于所述第二浓度，且第二区(111B，112B)的多数载流子浓度等于或低于所述第二浓度，所述第一区(111A，112A)分别部分地覆盖有所述第一侧向延伸元件和第二侧向延伸元件，所述第一区域和第二区域(111，112，113)通过所述晶体管的覆盖有所述第一绝缘层的第三区域(113)彼此分开，
-局部蚀刻所述半导体层(113P)的未受到所述掩模层/第一导电层组件以及从所述掩模层/第一导电层组件延伸的所述第一侧向延伸元件和第二侧向延伸元件保护的部分，所述选择性蚀刻使得能够仅保留所述第一区域和第二区域(111，112)中的每一个区域的所述第一区(111A，112A)的受到所述第一侧向延伸部分和第二侧向延伸部分(134，135)保护以及如果适用的话受到所述掩模层/第一导电层组件保护的部分，因此第一侧向延伸元件和第二侧向延伸元件中的每一个侧向延伸元件的一个端部沿着垂直于所述半导体层(113P)的平面的方向与所述半导体层(113P)的相应侧面对准，
-沉积至少一个第二导电材料，以形成第一金属接触部和第二金属接触部，所述第一金属接触部和第二金属接触部中的每一个金属接触部仅在分别对应于所述第一侧向延伸元件和第二侧向延伸元件的蚀刻侧面上与所述半导体层(113P)接触，所述第一金属接触部和第二金属接触部(126，126B，127)中的至少一个金属接触部形成被配置为吸收电磁辐射的吸收元件(128)，因此形成所述MOS晶体管。
2.根据权利要求1所述的制造检测结构(10)的方法，其中，在形成掩模层的步骤期间，所述掩模层由至少部分导电的材料制成，
并且其中，在所述步骤期间，栅电极由所述掩模层和所述至少一个第一导电材料形成。
3.根据权利要求2所述的制造检测结构(10)的方法，其中，所述掩模层的材料是多晶硅。
4.根据权利要求1所述的制造检测结构(10)的方法，其中，所述掩模层(122)的材料是无意掺杂的多晶硅，所述栅电极(122)由所述至少一个第一导电材料形成，且所述掩模层(122)设置有开口，以使得所述栅电极(120)能够偏置。
5.根据权利要求1至4中任一项所述的制造检测结构(10)的方法，所述方法还包括：在局部蚀刻所述半导体层(113P)的部分的步骤和沉积至少一个第二导电材料的步骤之间，硅化分别对应于所述第一侧向延伸元件和第二侧向延伸元件的所述蚀刻侧面的步骤。
6.根据权利要求1至5中任一项所述的制造检测结构(10)的方法，其中，在沉积所述至少一个第一导电材料和所述至少一个第二导电材料时，所述第一金属接触部和第二金属接触部中形成所述吸收元件(128)的所述至少一个金属接触部延伸超过所述半导体层。
7.根据权利要求1至6中任一项所述的制造检测结构(10)的方法，其中，在选择性蚀刻所述半导体层(113P)的未受到所述掩模层/第一导电层组件以及从所述掩模层/第一导电层组件延伸的所述第一侧向延伸元件和第二侧向延伸元件保护的所述部分的步骤之后，所述半导体层(113P)至少部分地包围由所述吸收元件(128)限定的吸收平面的区域，所述吸收元件(128)至少部分地在所述吸收平面的所述区域上延伸。
8.根据权利要求7所述的制造检测结构(10)的方法，其中，所述吸收元件(128)包括金属层并由介电层(133)支撑，所述吸收元件(128)的所述金属层的金属以及所述层和支撑所述吸收元件的所述介电层的厚度被选择以满足以下不等式：150Ω≤ρ/Ep≤700Ω，其中，ρ为所述层的等效电阻率，Ep为所述层的厚度之和。
9.一种用于检测电磁辐射的结构(10)，所述结构包括作为换能器的MOS晶体管，
所述MOS晶体管包括：
-具有给定导电类型的第一区域和第二区域(111，112)以及具有与第二导电类型相反的第一导电类型的第三区域(113)，所述第三区域(113)将所述第一区域和第二区域(111，112)彼此分开，所述第一区域、第二区域和第三区域(111，112，113)布置在半导体层(113P)中，所述第三区域(113)具有第一多数载流子浓度，且所述第一区域和第二区域(111，112)通过包括第一区和第二区而各自具有高于所述第一浓度的多数载流子浓度，所述第一区的多数载流子浓度严格高于第二多数载流子浓度，且所述第二区的多数载流子浓度等于或低于所述第二浓度，所述第二浓度高于所述第一浓度，
-由至少一个第一介电材料制成的至少一个第一绝缘层，所述第一绝缘层与所述半导体层接触，并覆盖所述第一区域、第二区域和第三区域(111，112，113)，
-由第一导电材料制成的第一导电层(121)，所述第一导电层与所述至少一个第一绝缘层(132)接触，并参与所述MOS晶体管的栅电极的形成，
-由介电材料制成的第一侧向延伸元件和第二侧向延伸元件，所述第一侧向延伸元件和第二侧向延伸元件与所述绝缘层接触，并从所述第一导电层彼此相对地延伸，所述第一侧向延伸元件和第二侧向延伸元件至少部分地覆盖所述第一区域和第二区域(111，112)的所述第一区，其中，第一侧向延伸元件和第二侧向延伸元件中的每一个侧向延伸元件的一个端部沿着垂直于所述半导体层(113P)的平面的方向与所述半导体层(113P)的相应侧面对准，
-至少一个第一金属接触部和一个第二金属接触部，所述第一金属接触部和第二金属接触部中的每一个金属接触部仅在所述半导体层(113P)的分别对应于所述第一侧向延伸元件和第二侧向延伸元件的所述侧面上与所述半导体层(113P)接触，所述第一金属接触部和第二金属接触部中的至少一个金属接触部形成被配置为吸收电磁辐射的吸收元件(128)。
10.根据权利要求9所述的检测结构(10)，所述检测结构还包括覆盖所述第一导电层的掩模层(122)。
11.根据权利要求10所述的检测结构(10)，其中，所述掩模层(122)的材料是掺杂的多晶硅，所述掩模层(122)与所述第一导电层(121)一起形成栅电极(120)。
12.根据权利要求10所述的检测结构(10)，其中，所述掩模层(122)的材料是无意掺杂的多晶硅，所述栅电极(122)由所述第一导电层(121)形成，且所述掩模层(122)设置有开口，以使得所述栅电极(120)能够偏置。
13.根据权利要求9至12中任一项所述的检测结构(10)，其中，所述半导体层(113P)至少部分地包围由所述吸收元件(128)限定的吸收平面的区域，所述吸收元件(128)至少部分地在所述吸收平面的所述区域上延伸。
14.根据权利要求9至13中任一项所述的检测结构(10)，其中，所述吸收元件(128)包括金属层并由介电层(133)支撑，所述吸收元件(128)的所述金属层的金属以及所述层和支撑所述吸收元件的所述介电层的厚度被选择以满足以下不等式：150Ω≤ρ/Ep≤700Ω，其中，ρ为所述层的等效电阻率，Ep为所述层的厚度之和。
15.根据权利要求9至14中任一项所述的检测结构(10)，其中，所述吸收元件(128)沿着吸收平面延伸，其中，所述吸收元件(128)的大部分位于所述半导体层(113P)在所述吸收平面上的凸起的外部。
16.根据权利要求9至15中任一项所述的检测结构(10)，其中，所述半导体层(113P)在分别对应于所述第一侧向延伸元件和第二侧向延伸元件(134，135，136)的所述侧面中的每一个侧面上包括由硅化物材料形成的接触层(125，124)，优选地，所述材料选自硅化镍、硅化钛、硅化钴和硅化铂。
CN201980087426.6A 2018-12-13 2019-12-11 用于制造具有最佳吸收率的检测结构的方法以及所述结构 Active CN113260836B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1872785A FR3090098B1 (fr) 2018-12-13 2018-12-13 Procédé de fabrication d'une structure de détection à taux d'absorption optimisé et ladite structure
FR1872785 2018-12-13
PCT/FR2019/053017 WO2020120905A1 (fr) 2018-12-13 2019-12-11 Procede de fabrication d'une structure de detection a taux d'absorption optimise et ladite structure

Publications (2)

Publication Number Publication Date
CN113260836A true CN113260836A (zh) 2021-08-13
CN113260836B CN113260836B (zh) 2024-03-29

Family

ID=67185100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980087426.6A Active CN113260836B (zh) 2018-12-13 2019-12-11 用于制造具有最佳吸收率的检测结构的方法以及所述结构

Country Status (7)

Country Link
US (1) US11967665B2 (zh)
EP (1) EP3874247A1 (zh)
KR (1) KR20210101236A (zh)
CN (1) CN113260836B (zh)
FR (1) FR3090098B1 (zh)
IL (1) IL283514B2 (zh)
WO (1) WO2020120905A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54151381A (en) * 1978-03-17 1979-11-28 Rca Corp Low surface resistance mosfet device
CN101675501A (zh) * 2007-01-11 2010-03-17 St微电子（克偌林斯2）Sas公司 制造具有局部结合金属的半导体栅极的晶体管的方法
CN102403353A (zh) * 2010-09-14 2012-04-04 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
CN103050412A (zh) * 2012-12-20 2013-04-17 深圳丹邦投资集团有限公司 氧化物薄膜晶体管的制造方法
WO2018055276A1 (fr) * 2016-09-22 2018-03-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure de détection de rayonnements électromagnétiques de type bolomètre et procédé de fabrication d'une telle structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2991456B1 (fr) 2012-06-04 2023-02-10 Commissariat Energie Atomique Capteur d'humidite capacitif a electrode de graphene
FR3006111B1 (fr) 2013-05-24 2016-11-25 Commissariat Energie Atomique Dispositif de conversion d'energie thermique en energie electrique a molecules thermo-sensibles
US9391202B2 (en) * 2013-09-24 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor device
FR3024303B1 (fr) 2014-07-24 2016-08-26 Commissariat Energie Atomique Procede ameliore de realisation d'un generateur tribo-electrique a polymere dielectrique rugueux

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54151381A (en) * 1978-03-17 1979-11-28 Rca Corp Low surface resistance mosfet device
CN101675501A (zh) * 2007-01-11 2010-03-17 St微电子（克偌林斯2）Sas公司 制造具有局部结合金属的半导体栅极的晶体管的方法
CN102403353A (zh) * 2010-09-14 2012-04-04 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
CN103050412A (zh) * 2012-12-20 2013-04-17 深圳丹邦投资集团有限公司 氧化物薄膜晶体管的制造方法
WO2018055276A1 (fr) * 2016-09-22 2018-03-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure de détection de rayonnements électromagnétiques de type bolomètre et procédé de fabrication d'une telle structure

Also Published As

Publication number Publication date
US11967665B2 (en) 2024-04-23
US20220020892A1 (en) 2022-01-20
WO2020120905A1 (fr) 2020-06-18
EP3874247A1 (fr) 2021-09-08
FR3090098B1 (fr) 2021-11-26
IL283514B2 (en) 2024-10-01
KR20210101236A (ko) 2021-08-18
IL283514A (en) 2021-07-29
FR3090098A1 (fr) 2020-06-19
IL283514B1 (en) 2024-06-01
CN113260836B (zh) 2024-03-29

Similar Documents

Publication Publication Date Title
US7851276B2 (en) Methods and structures for planar and multiple-gate transistors formed on SOI
TWI243423B (en) Highly integrated semiconductor device with silicide layer that secures contact margin and method of manufacturing the same
TWI485848B (zh) 半導體裝置及其製造方法
US8614434B2 (en) MOSFET with a nanowire channel and fully silicided (FUSI) wrapped around gate
US20120168869A1 (en) Semiconductor device, and its manufacturing method
TW389947B (en) Directionally deposited silicide on transistor electrodes and method for same
US20100181620A1 (en) Structure and method for forming programmable high-k/metal gate memory device
JP2001284466A (ja) 半導体装置及びその製造方法
US20060170053A1 (en) Accumulation mode multiple gate transistor
US7560331B2 (en) Method for forming a silicided gate
JP2002164536A (ja) 半導体装置及びその製造方法
JP2891237B2 (ja) Ｓｏｉ構造の半導体装置およびその製造方法
WO2022048163A1 (zh) 横向扩散金属氧化物半导体器件及其制备方法、电子装置
US12094912B2 (en) Electromagnetic radiation detection structure with optimised absorption and method for forming such a structure
CN113260836B (zh) 用于制造具有最佳吸收率的检测结构的方法以及所述结构
JPH07273330A (ja) 半導体装置及びその製造方法
WO2020066625A1 (ja) 半導体装置及び半導体装置の製造方法
JP2685034B2 (ja) 半導体装置およびその製造方法
CN117894849A (zh) 半导体器件和制造半导体器件的方法
JP3574644B2 (ja) 半導体装置の製造方法
US20060043496A1 (en) Semiconductor device and method for fabricating the same
JPH11214620A (ja) 半導体コンデンサおよびこれを備えた半導体装置並びにその製造方法
JP2002009015A (ja) 半導体装置およびその製造方法
JP2004022691A (ja) 半導体装置及びその製造方法
JPH02121336A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant